JPH07226405A - 半導体デバイスの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 縦型バイポーラ半導体デバイスのライフタイ
ム制御技術を提供する。 【構成】 バイポーラ半導体デバイスの製造工程におい
て、拡散法やイオン打ち込みによって不純物を導入した
ウェハーに電子線照射を行い、ウェハーの縦方向全体に
ほぼ均一に欠陥を生じさせ、その後にランプアニールあ
るいはレーザーアニールすることによって、過剰少数キ
ャリヤーのライフタイムをウェハーの厚み方向で任意に
制御する。その際に、電子線照射処理後のウェハーの片
側を冷却しながらランプアニールあるいはレーザーアニ
ールする。また、ランプやレーザービームをパルス照射
するパルスアニール法や、ビームを走査する走査アニー
ル法により、任意のパターンで、過剰少数キャリヤーの
ライフタイムを制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は縦型バイポーラ半導体デ
バイスのライフタイム制御技術に関するものである。

【０００２】

【従来の技術】ｐｎダイオード、トランジスターやサイ
リスタ等のバイポーラ半導体デバイスはスイッチング速
度を高速にしたり、損失を低減するため（エネルギーの
有効利用）に、一般に過剰少数キャリヤーのライフタイ
ム制御を行なっている。

【０００３】熱平衡にある半導体中では、熱平衡密度の
電子と正孔が共存している。たとえばｎ型半導体では正
孔が、ｐ型半導体では電子が少数キャリヤーとなる。種
々の方法で少数キャリヤーを熱平衡状態の密度より増加
させることができる。この際の増加分は過剰少数キャリ
ヤー(excess minority carrier)と呼ばれる。ｐｎ接合
を含む半導体デバイスでは、過剰少数キャリヤーが大き
な役割を演ずる。

【０００４】例えばｐｎダイオードにおいて、ｐｎ接合
を通る順方向にあずかるキャリヤーは正孔であり、ｐ型
側からｎ型側に向かって、ｎ領域で少数キャリヤーとな
るような荷電粒子を放出している。この場合荷電粒子の
流れは拡散に起因するもので、外界から加えた電界は障
壁の高さを変えるだけの作用しかもっていない。

【０００５】ｐｎ接合からの少数キャリヤーの注入の現
象は、ｐｎ接合が少数キャリヤーのエミッタとなってい
ることを意味する。トランジスターのエミッタはこのよ
うな構造を有している。ｐｎｐまたはｎｐｎ接合型トラ
ンジスターは、エミッタからベースに過剰少数キャリヤ
ーを注入して、電子および正孔の運動を制御することに
よって増幅作用が得られている。

【０００６】このようなトランジスターをバイポーラト
ランジスターという。さらに整流素子（ダイオード）に
制御端子を追加させて、整流機能と同時に電流をオンオ
フする制御機能を持たせた半導体であるサイリスター
は、ｐｎｐトランジスターとｎｐｎトランジスターを互
いにベースを相手のトランジスターのコレクターに結ぶ
形で組み合わせた複合トランジスター回路を有する。

【０００７】現在バイポーラシリコン半導体デバイスへ
の不純物の導入は、拡散法やイオン打ち込みによって行
われている。拡散法からイオン打ち込みへの転換のもっ
とも遅れている分野は、高濃度の不純物を表面から深く
分布させることが必要な電力用半導体デバイスの分野で
あり、その理由として、高濃度のイオン打ち込みが基板
結晶に欠陥の発生をもたらし、また打ち込み処理に時間
がかかり経済的でないことがあげられる。

【０００８】イオン打ち込みはイオン電流を正確に測定
できるため、打ち込む不純物量を完全に制御でき、また
イオンとその加速エネルギーを任意に指定できるため、
不純物分布を精密に制御できるという二つの大きな特徴
を有する非常に制御性の良い不純物の導入方法である。

【０００９】しかし、個々のイオンの打ち込みに対し
て、その軌跡の周囲にはノックオン現象によって損傷を
受けた格子欠陥の“さや”(sheath)が形成される。打ち
込まれたイオンが十分に重いものであれば、この損傷を
受けた領域は結晶状態を呈しておらず、非晶質(amorpho
us)状態となり、軌跡方向に長手の円柱状の非晶質塊(am
orphous cluster)となる。軽イオンの打ち込みでは幾つ
かのイオンの軌跡の重なった領域だけが非晶質化する状
態となる。

【００１０】入射イオンが基板原子との衝突の過程によ
って基板原子に与えるエネルギーが、基板原子一つ一つ
をその結晶格子から取り出すのに必要なエネルギーより
も大きければ、原則的にはこの衝突によって、格子欠陥
が生じる。

【００１１】例えば、シリコンに１００keＶの打ち込み
エネルギーでＡl⁺を打ち込んだ場合、生成する欠陥の数
は打ち込まれたイオンに対して１０³倍も多いこと、さ
らにその分布はイオンの停止位置の分布より、かなり表
面に片寄っていることが示されている。経験的に欠陥の
分布のピークは基板表面から（2/3）Ｒ（Ｒは打ち込み
イオンの平均投影飛程）前後の深さにある。

【００１２】イオン打ち込みの応用では、まずこれらの
損傷の回復をはからなければならない。さらにイオン打
ち込みを行った状態ではこれらの不純物の多くは置換位
置を占めておらず、したがってアクセプターやドナーに
なっていない。

【００１３】イオン打ち込みによる基板中にできた欠陥
の回復と同時に、これら不純物を格子置換位置に組み込
み、電気的に活性化しなければならない。そのために熱
処理アニール(annealing)が損傷の回復および不純物の
電気的活性化を兼ねて行われる。

【００１４】バイポーラ半導体デバイスにおけるキャリ
ヤーのライフタイム制御の原理を、代表的なｐｎダイオ
ードに基づいて説明する。

【００１５】ｐｎダイオードの高周波特性や高速度応答
特性は、電圧−電流特性と静電容量だけでは表わすこと
ができない。順バイアスをかけたｐｎダイオードには電
流が良く流れ、等価抵抗が低くなるが、このとき並列に
存在する等価的電気容量は、逆バイアスをかけたときの
電気容量に比べるとずっと大きい。それは、順バイアス
をかけるとｐ型半導体に電子が、ｎ型半導体に正孔がそ
れぞれ注入され、これらの空間電荷が短時間であるがた
まることに起因する蓄積容量(C_D:storage capacitance)
が生起するためである。

【００１６】順バイアス（Ｖ）をかけたときにダイオー
ドを流れる順方向電流をｉ_f、注入されたキャリヤーの
ライフタイムをτとすれば、定常状態での蓄積電荷
（Ｑ）はｉ_fτであり、蓄積容量は、次式で表わせる。

【００１７】

【数１】Ｃ_D＝ｄＱ／ｄＶ＝τ（ｄｉ_f／ｄＶ） したがってキャリヤーのライフタイムが短ければ、蓄積
容量が小さくなる。ｐｎｐやｎｐｎのトランジスターに
も電極間に電気容量があり、また注入されたキャリヤー
がある時間をかけてベースを通り抜けるので、パルスに
対する応答の遅れや蓄積効果が現れる。

【００１８】蓄積容量の大きさ、すなわち注入キャリヤ
ーの蓄積電荷の多少はダイオードやトランジスターの過
剰特性を支配し、スイッチング時間や高周波特性を決定
する。特に、注入された少数キャリヤーの蓄積の影響
は、ダイオードのバイアスを順バイアスから逆バイアス
にしたときに顕著に現れる。

【００１９】順バイアスのダイオードに急に逆バイアス
をかけたとすると、ｐ型半導体の中に注入されて再結合
しないでいる電子はｎ型の方にもどり、ｎ型半導体の中
に注入されていた正孔はｐ型の方にもどる。この際注入
された電子や正孔の密度が熱平衡状態の密度よりも大き
い間は、逆バイアスがかかっていても順バイアスに相当
する大きな逆方向電流が流れる。

【００２０】注入された電子や正孔の密度が熱平衡状態
の密度になるまでの時間、すなわち逆バイアスをかけた
後に導通状態が継続する時間を蓄積時間(strage time)
という。さらに、逆電圧をかけた後の過渡的な逆方向電
流がほとんど定常的逆電流に等しくなるまでの時間を逆
回復時間(t_r:reverse recovery time)という。したがっ
て、蓄積時間や逆回復時間が短いことが望ましい。

【００２１】ｎ型半導体に注入された正孔は多数キャリ
ヤーである電子と再結合し、ｐ型半導体に注入された電
子は多数キャリヤーの正孔と再結合して消滅する。この
ように過剰少数キャリヤーが再結合によって消滅するま
で時間をキャリヤーのライフタイム（τ：life time)と
いう。

【００２２】バンド間再結合過程によるキャリヤーのラ
イフタイムは比較的長いが、結晶内の不純物や格子欠
陥、表面状態に準位を仲介として、電子と正孔が再結合
する過程があり、通常の半導体素子ではこれらによって
キャリヤーのライフタイムが決まる。

【００２３】また、キャリヤーがその平均寿命の間に拡
散する平均距離を拡散距離(Ｌ:diffusion length)とい
う。拡散距離は拡散係数と寿命の積の平方根で与えられ
る。シリコン中の３族や５族の不純物のように、置換型
の格子位置を占める不純物については、格子空位の生成
と供給が不純物の移動を律速している。したがって、不
純物の拡散係数はその点における、その温度の下での基
板結晶の空位濃度の関数である。

【００２４】少数キャリヤー(minority carrier)の注入
効率、順（逆）方向電流、その過渡的変化（スイッチン
グ時間）などの量は、主に基板の少数キャリヤーのライ
フタイムに依存する。ｐｎ接合部の蓄積容量を減らし、
蓄積時間を短くしてスイッチング特性を高速にするため
には、キャリヤーのライフタイムを短くすることが必要
である。

【００２５】少数キャリヤーのライフタイム制御の方法
として、金やプラチナ等の重（貴）金属を素子に拡散
し、深い準位を形成したり、電子線やプロトン等の荷電
子を照射して欠陥を形成することがなされている。

【００２６】

【発明が解決しようとする課題】しかし、拡散法やイオ
ン打ち込みによって不純物を導入した際に生じた結晶欠
陥が熱処理後も残留する場合、デバイス特性に影響する
ようになり、特にイオン打ち込み層を活性領域として用
いるバイポーラ半導体デバイスに著しい悪影響を与え場
合がある。

【００２７】バイポーラ半導体デバイスの性能には、過
剰少数キャリヤーのライフタイムが重要な役割になって
いるが、効率的な過剰少数キャリヤーのライフタイム制
御方法の確立が課題となっている。

【００２８】イオン打ち込み層は十分に高い温度でアニ
ール処理しても、完全結晶まで回復せず、転移線や転移
ループを含むことが多い。その原因の第一は、打ち込み
により生じた損傷(一次欠陥:primary defect)によるも
のであり、第二は打ち込まれた不純物が高濃度に存在す
るために生じた歪によるものである。

【００２９】アニール処理後も転移などの微小欠陥が基
板中に残留する場合があり、これを二次欠陥(secondary
defect)という。二次欠陥は、打ち込みイオン種、量に
よるほかアニール温度、雰囲気にも影響される。従来の
電気炉アニールでは高密度転移網の発生が避けられない
という問題がある。

【００３０】接合境界近傍の格子欠陥は接合の電気的特
性に悪影響を与えることが実験的に良く知られており、
逆方向電流の増大、降伏電圧（ツェナー電圧）の低下、
低周波雑音の増加などの好ましくない現象が起こり問題
となっている。特に接合面での不整は、逆バイアス時の
電界の集中を起こし、降伏電圧の低下の原因となる。

【００３１】過剰少数キャリヤーのライフタイム制御の
方法として、金やプラチナ等の重（貴）金属を素子に拡
散し、深い準位を形成したり、電子線やプロトン等の荷
電粒子を照射して欠陥を形成することがこれまでになさ
れているが、以下のような問題点がある。

【００３２】図５に示すようなｐｎ^-ｎ⁺のダイオード
は、キャリヤーのライフタイムを制御していない場合、
一般に図７（ａ）のような順方向特性と図８（ａ）のよ
うな逆方向特性を示す。

【００３３】電子線を照射してキャリヤーのライフタイ
ムを制御する場合、通常シリコンウェハーの厚さは、５
００μｍ前後のものを使用するので、ウェハーの縦方向
全体にほぼ均一に欠陥が生じることになり、図６（ａ）
のような欠陥密度になる。電子線照射処理後のダイオー
ドは、図７（ｂ）のような順方向特性と図８（ｂ）のよ
うな逆方向特性を示す。ここで電子線照射の場合、全領
域のライフタイムが短くなっていることから、逆回復は
高速となるが、順方向の電圧降下が大きく、平均電流が
小さくなってしまうという問題がある。

【００３４】プロトンやヘリウムの照射はウェハーの縦
方向に対する欠陥密度を図６（ｂ）のように制御でき、
電子線照射の場合と比較すると必要な部分のみのライフ
タイム制御ができることになる。したがって、プロトン
やヘリウムの照射後のダイオードは、図７（ｃ）のよう
な順方向特性と図８（ｃ）のような逆方向特性を示す。

【００３５】しかしながら、プロトンやヘリウムをシリ
コンウェハーに照射するとウェハーのダメージが大き
く、逆デバイス時の漏れ電流が大きくなってしまい、十
分な耐圧が得られなくなってしまうという問題を生じ
る。

【００３６】また、あらかじめ作られた不純物ドープ層
の一部に、基板加熱下で、プロトン打ち込みを部分的に
行うと接合面が深くなる。またバイポーラトランジスタ
を製作する場合、ベース領域形成後にエミッタ領域をイ
オン打ち込みで形成する際に、同様のエミッタ押し出し
効果が見られる。

【００３７】高速度スイッチ用シリコンｐｎ接合ダイオ
ードやバイポーラトランジスターでは基板シリコン中に
金が拡散されている。それは以下の理由による。ｐｎ接
合ダイオードやバイポーラトランジスターのスイッチン
グ特性を決める一つの量として、少数キャリヤー蓄積時
間があり、これを短くする必要がある。

【００３８】そのためには、キャリヤーのライフタイム
を短くすることが有効な方法の一つである。ライフタイ
ムはキャリヤーが単位時間あたり再結合する数の逆数で
ある。キャリヤーの再結合確率は不純物準位が禁制帯の
中央にあるときに大きくなるので、そこで基板のシリコ
ンに高速度スイッチ用シリコンｐｎ接合ダイオードやバ
イポーラトランジスターでは基板シリコン中に金やその
他の重（貴）金属が拡散されている。

【００３９】金のような重（貴）金属を拡散させた場
合、図６（ｃ）のような欠陥密度になる。重金属拡散は
ウェハーを一様にライフタイム制御したり、表面近傍の
ライフタイムを制御したりすることができる。図５に示
すような素子の場合、表面近傍のライフタイムを制御し
たりすることで、プロトンやヘリウムの時と同様に優れ
た順方向特性と逆方向特性が得られるが、深い準位のみ
ライフタイムを制御するようなことは難しいという問題
がある。

【００４０】また、拡散後の冷却時にシリコン中に重金
属が折出してしまい、面内でライフタイムがばらついた
り、再現性が悪かったり、逆デバイス時の漏れ電流が増
えたりするという問題がある。

【００４１】本発明は、上述した背景のもとになされた
ものであり、バイポーラ半導体デバイスのｐｎ接合部の
蓄積容量を減らし、蓄積時間を短くしてスイッチング特
性を高速にし、かつ逆バイアス時の漏れ電流、耐劣化を
少なくし、さらに優れた順方向および逆方向特性を有す
るバイポーラ半導体の製造方法、特に過剰少数キャリヤ
ーのライフタイム制御方法を提供することを目的とす
る。

【００４２】

【課題を解決するための手段及び作用】上記課題を解決
するため、不純物を含有する半導体ウェハに電子線照射
を行って格子欠陥を生じさせ、その後にアニール処理を
行う半導体デバイスの製造方法において、前記アニール
処理時に、前記半導体ウェハのアニール処理面に対向す
る面を冷却することを特徴とする半導体デバイスの製造
方法が提供される。

【００４３】また、半導体デバイスの製造方法におい
て、前記アニール処理としてレーザーアニールを行い、
前記半導体ウェハ内に所望のパターンの欠陥密度分布を
得ることにより、過剰少数キャリヤーのライフタイムを
制御することを特徴とする半導体デバイスの製造方法も
提供される。

【００４４】特に、バイポーラ半導体デバイスの製造工
程において、拡散法やイオン打ち込みによって不純物を
導入したウェハーに電子線照射を行い、ウェハーの縦方
向全体にほぼ均一に欠陥を生じさせ、その後にランプア
ニールあるいはレーザーアニールすることによって、ウ
ェハーの欠陥分布がウェハーの厚み方向で任意に制御さ
れる。

【００４５】このような構成とすることで、過剰少数キ
ャリアのライフタイム制御を行うことができる。さら
に、ランプやレーザービームをパルス照射するパルスア
ニール法や、ビームを走査する走査アニール法により、
任意のパターンで、過剰少数キャリヤーのライフタイム
を制御することができる。

【００４６】拡散法やイオン打ち込みで不純物を導入し
た際に損傷を受けた半導体基板表面の結晶損傷を回復す
るために開発されたアニール技術には、電気炉を用いた
アニール方法、電子線（パルスや電子線走査）照射、フ
ラッシュランプ（キセノンランプ）アニール方法やレー
ザーアニール（ＣＷレーザー走査アニール法やＱスイッ
チパルスレーザーアニール法）が挙げられる。

【００４７】半導体ウェハーに電子線を照射すると、基
板の温度をほとんど上げずに不純物の拡散層やイオン打
ち込み層だけを瞬間的に加熱し、ウェハーの縦方向全体
にほぼ均一に欠陥を生じさせ、少数キャリヤーのライフ
タイムを制御することができる。さらにランプアニール
あるいはレーザーアニールすることによって、過剰少数
キャリヤーのライフタイムをウェハーの厚み方向で任意
に制御することができる。

【００４８】レーザーアニール法は大出力のレーザー光
を基板の表面で吸収させて熱エネルギーに変換し、急速
に表面層のみを加熱する方法である。この方法は、１）
加熱が短時間でできる、２）基盤全体に影響を与えずに
表面層だけに加熱を限定できる、３）試料の任意の場所
を選択的に加熱できるなどの従来法の電気炉による加熱
とは異なる長所を有している。

【００４９】レーザー光や電子線ほど強力ではないが、
大出力のフラッシュランプ、あるいは連続点灯のキセノ
ンランプを絞って強度の強い大きな光スポットで表面を
照射すれば、レーザーアニールと同じく吸収されたエネ
ルギーが熱に変換されてアニールできる。

【００５０】レーザーアニールをイオン打ち込み層の電
気的活性化に適用する際の利点として、（１）短時間加
熱であるために、熱平衡状態における固溶度以上のキャ
リヤーの活性化が可能である、（２）パルスレーザーア
ニールでは、打ち込み層にマクロな欠陥が全く残留しな
い場合がある、（３）走査法による固相状態のアニール
では熱拡散による不純物の分布が無視できる等があげら
れる。

【００５１】電子線照射処理後に、ランプあるいはレー
ザービーム照射する際に、半導体ウェハーの反対側の面
を冷却することによって、冷却側のキャリヤーのライフ
タイムを変えないようにすることもできる。

【００５２】特に、パルスアニール法をもちいることに
よって、基板表面を瞬時に高温に加熱し、照射パルスの
終了とともに急速に冷し、すべての変化が１μＳ以内に
完了できる。また、ビームを走査する走査アニール法に
より、任意のパターンで、過剰少数キャリヤーのライフ
タイムを制御することができる。

【００５３】

【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。

【００５４】図１に示した装置を用いて、縦型バイポー
ラ半導体に、電子線照射を行う。電子線を、通常５００
μｍ前後の厚さのシリコンウェハーに照射すると、ウェ
ハーの縦方向全体にほぼ均一に欠陥が生じることにな
り、図６（ａ）のような欠陥密度になる。さらに、電子
線照射後の縦型バイポーラ半導体を、図２に示したよう
な装置でランプアニールあるいはレーザーアニールす
る。

【００５５】電子線照射によって形成した欠陥を、ラン
プアニールあるいはレーザーアニールすることによっ
て、任意の深さまで回復させることができる。

【００５６】電子線照射後の縦型バイポーラ半導体をラ
ンプアニールあるいはレーザーアニールする際に、ビー
ム照射する反対側の縦型バイポーラ半導体を冷却するこ
とによって、アニールしていない側の過剰少数キャリヤ
ーのライフタイムを保持することができる。

【００５７】図３（ａ）に示したような電子線照射後の
ｐｎ^-ｎ⁺ダイオードの欠陥密度は、ｐ側を冷却しながら
ランプアニールあるいはレーザーアニールすることによ
って、図３（ｂ）のような欠陥密度になる。この際に冷
却したｐ側の欠陥密度は変化しないことから、ｐ側の少
数キャリヤーのライフタイムは保持されている。

【００５８】図４（ａ）に示したような電子線照射後の
ｐ⁺ｎ^-ｎ⁺ｐ⁺トランジスターの欠陥密度は、一方のｐ⁺
側を冷却しながらランプアニールあるいはレーザーアニ
ールすることによって、図４（ｂ）のような欠陥密度に
なる。この際に冷却したｐ⁺側の欠陥密度は変化しない
ことから、ｐ⁺側の少数キャリヤーのライフタイムは保
持されている。いずれのｐ⁺側も冷却しないでランプア
ニールあるいはレーザーアニールした場合、図４（ｃ）
に示すようにｎ⁺で欠陥密度が最大となり、両端のｐ⁺側
で欠陥密度が最小となる。

【００５９】このように、まず電子線照射によってウェ
ハーの縦方向全体にほぼ均一に欠陥を生じさせ、その
後、ランプあるいはレーザーアニールすることによっ
て、過剰少数キャリヤーのライフタイムをウェハーの厚
み方向で任意に制御することができる。

【００６０】ランプあるいはレーザーアニールの際に、
ビーム照射する反対側の基板を冷却することによって、
冷却側のキャリヤーのライフタイムを保持したり、また
パルスビームや走査ビームをアニール時に用いることに
よって、任意のパターンで、過剰少数キャリヤーのライ
フタイムを制御することができる。

【００６１】

【発明の効果】以上の如く本発明によれば、縦型バイポ
ーラ半導体デバイスの少数キャリヤーのライフタイム制
御方法として、電子線照射後にランプまたはレーザーア
ニールを行うことによって、以下のような種々の効果を
奏する。

【００６２】（１）優れた順方向および逆方向特性が得
られる。

【００６３】（２）ｐｎ接合部の蓄積容量を減らし、蓄
積時間を短くしてスイッチング特性を高速にできる。

【００６４】（３）逆デバイス時の漏れ電流、耐圧劣化
を少なくすることができる。

【００６５】（４）電子線照射後のウェハーの一方を冷
却しながらランプまたはレーザーアニールすることによ
って、冷却した側のキャリヤーのライフタイムを保持す
ることができる。

【００６６】（５）電子線照射後にランプアニールある
いはレーザーアニールすることによって、過剰少数キャ
リヤーのライフタイムをウェハーの厚み方向で任意に制
御できる。

【００６７】（６）レーザービームを走査する走査アニ
ール法により、任意のパターンで、過剰少数キャリヤー
のライフタイムを制御することができる。

【００６８】（７）少数キャリヤーのライフタイム制御
の工程を簡単にできる。

【図面の簡単な説明】

【図１】ウェハーに電子線照射を行う装置の説明図。

【図２】ランプアニールあるいはレーザーアニールの装
置説明図。

【図３】（ａ）は電子線照射後のｐｎ^-ｎ⁺ダイオードの
欠陥密度、及び（ｂ）はｐ側を冷却しながらランプアニ
ールあるいはレーザーアニールした後の欠陥密度を示す
グラフ。

【図４】電子線照射後の欠陥密度を示すグラフ。

【図５】ｐｎ^-ｎ⁺ダイオードの縦断面図。

【図６】ｐｎ^-ｎ⁺ダイオードの縦方向の欠陥密度を示す
グラフ。

【図７】ｎ⁺ｎ^-ｐダイオードの順方向特性図。

【図８】ｎ⁺ｎ^-ｐダイオードの逆方向特性図。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 不純物を含有する半導体ウェハに電子線
   照射を行って格子欠陥を生じさせ、その後にアニール処
   理を行う半導体デバイスの製造方法において、 前記アニール処理時に、前記半導体ウェハのアニール処
   理面に対向する面を冷却することを特徴とする半導体デ
   バイスの製造方法。
2. 【請求項２】 請求項１記載の半導体デバイスの製造方
   法において、 前記アニール処理としてレーザーアニールを行い、前記
   半導体ウェハ内に所望のパターンの欠陥密度分布を得る
   ことにより、過剰少数キャリヤーのライフタイムを制御
   することを特徴とする半導体デバイスの製造方法。