JP3898893B2 - サイリスタのブレークオーバ電圧の設定方法 - Google Patents

サイリスタのブレークオーバ電圧の設定方法 Download PDF

Info

Publication number
JP3898893B2
JP3898893B2 JP2000601694A JP2000601694A JP3898893B2 JP 3898893 B2 JP3898893 B2 JP 3898893B2 JP 2000601694 A JP2000601694 A JP 2000601694A JP 2000601694 A JP2000601694 A JP 2000601694A JP 3898893 B2 JP3898893 B2 JP 3898893B2
Authority
JP
Japan
Prior art keywords
cathode
anode
base
thyristor
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000601694A
Other languages
English (en)
Other versions
JP2002538607A (ja
Inventor
シュルツェ ハンス−ヨアヒム
ヨーゼフ ニーデルンオストハイデ フランツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2002538607A publication Critical patent/JP2002538607A/ja
Application granted granted Critical
Publication of JP3898893B2 publication Critical patent/JP3898893B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012Base regions of thyristors
    • H01L29/1016Anode base regions of thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7428Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Description

【0001】
本発明は、既に製造されているサイリスタのブレークオーバ電圧を設定する方法に関する。
【0002】
サイリスタは、上下に連続して、nドーピングされているカソード側のエミッタと、pドーピングされているカソード側のベースと、nドーピングされているアノード側のベースと、pドーピングされているアノード側のエミッタとから成っている半導体基体を有している。半導体基体のカソード側のエミッタはカソードとして用いられる電極を備えておりかつアノード側のエミッタはアノードとして用いられる電極を備えている。プラスの極性を有する電圧がアノードに印加されかつマイナスの極性を有する電圧がカソードに印加されても、電圧の絶対値が低いうちはサイリスタは阻止域にある。しかし電圧が高められ、最大の順方向阻止電圧、いわゆるブレークオーバ電圧に達すると、順方向において電流が流れるようになる(オン状態)。つまりサイリスタ点弧される。アノードとカソードとの間に逆電圧が加えられると、サイリスタは阻止域にある。阻止域は、サイリスタがブレークダウンして阻止方向に電流が流れるようになるブレークダウン電圧で終わっている。
【0003】
サイリスタは電圧が阻止域にある場合にも点弧することができる。この点弧は、カソード側のベースとカソード側のエミッタとの間に供給される制御電流によって行うことができる。例えば、いわゆるゲート電極を介して半導体基体の、このために設けられている領域において行うことができる。制御電流を使用しない場合、点弧はいわゆるオーバヘッド点弧として行うこともできる。これは電圧をブレークオーバ電圧の値に高めることである。その他に、電圧を阻止方向に十分急峻に上昇させるまたは半導体基体のこのために固有に設けられている領域に光を入射することによって行うことができる。これは大抵はカソード側のベースで行われる。
【0004】
レークオーバ電圧はサイリスタの構造から来る種々の効果によって制限される。順方向における電流を次のようにしてオン状態にすることができる:
阻止状態にあるカソード側のpn接合における電界を大きくして、キャリア増倍(アバランシ・ブレークダウン、アバランシ・ブレークオーバ)が生じるようにするか、または
空間電荷帯域がほぼアノード側のベースの厚み全体を介して延在しさらにアノード側のエミッタにまで達するようにして、カソード側のベース、アノード側のベースおよびアノード側のエミッタから形成されるアノード側のトランジスタの電流増幅率を十分大きくすることである(いわゆるパンチ・スルー効果)。
上述のいずれがブレークオーバの原因になるのかは基本的に、ベース領域のドーピングプロフィールによって決められる
【0005】
ドイツ連邦共和国特許第19650762号公報には、次のようなサイリスタが記載されている:オーバヘッド点弧、すなわちブレークオーバ点弧のために設けられている領域において空間電荷帯域によって掃引される帯域に、α粒子または陽子が照射されてキャリヤの寿命のプロフィールが次のように調整される:ブレークオーバ点弧のために必要な電圧が制限されかつ作動温度の領域において大幅に温度に無関係になるようにである。ブレークオーバ点弧はこのサイリスタでは、ブレークダウン電圧の制限のために設けられている中央のBOD(breakover diode)構造において行われる。
【0006】
米国特許4987087号明細書には次のようなサイリスタの製造方法が記載されている。ここでは、その他は完成しているサイリスタに陽子を照射し、その侵入深度はアノード側のベースのカソード側の半分に設定される。このようにそこには欠陥が生成され、それはドナーとして作用しかつキャリア集中を局所的に高めて、ブレークオーバ電圧を低下させている。これにより確かに、アバランシ電圧が低減されるが、他方においてアノード側のトランジスタの電流増幅率は空間電荷帯域の拡がりの低減によって低下するので、ブレークダウン電圧をコントロールしながら低下させることは非常に難しい。
【0007】
本発明の課題は、上に述べた従来技術の不都合な点を回避することができる、完成したサイリスタのレークオーバ電圧を設定するための方法を提供することである。
【0008】
この課題は、サイリスタが半導体基体を有しており、該半導体基体は順番に、nドーピングされたカソード側のエミッタと、pドーピングされたカソード側のベースと、nドーピングされたアノード側のベースと、pドーピングされたアノード側のエミッタとを有しており、該半導体基体には中央部に、順方向電圧がアノード側のエミッタとカソード側のエミッタとの間でブレークオーバ電圧に達したときに大電流が流れ始める点弧領域が存在しているというサイリスタのブレークオーバ電圧の設定方法から出発して、請求項1の特徴部分に記載のように、中央点弧領域にイオンを注入して、該イオンによりアノード側のベースのカソード側の半部において有効なnドーピングを低減するアクセプタとして作用する状態が生成されるようにすることによって解決される。
従属請求項にはそれぞれ有利な実施の形態が記載されている。
【0009】
本発明の方法では、完成したサイリスタの効果的なドーピングプロフィールが適当な種類のイオンを点弧のために設けられている領域、例えばBOD構造に照射することによって、ブレークオーバ電圧が少なくとも避けがたい許容偏差内で前以て決められている値に設定されるように変化される。イオンの種類は、半導体材料への注入によって有効なnド ーピングを低減するアクセプタとして作用する状態、いわばアクセプタライクな状態が生されるように選択される。その際最も効果的なのは、比較的低くドーピングされている帯域、通例はアノード側のベースおよび有利にはアノード側のベースとカソード側のベースとの間のpn接合の近傍においてでの変化である。nドーピングされたベースの調整のために、殊にヘリウムイオンが適している。これはヘリウムイオンが著しく減速される領域において、アクセプタのような作用をする状態を生成し、これにより有効なnドーピングが低減される。ヘリウムイオンが著しく減速される領域は通例、少なくとも近似的に決定することができる最大の侵入深度のすぐ手前に存在している。
【0010】
例を用いてこの方法を説明するために、添付の図にサイリスタが断面にて示されている。寸法を拡大するために図には半分しか示されていない。断面図は、完全になるためには、左側に示されている垂直方向の一点鎖線で鏡像的に示されていると考えればよい。
【0011】
このサイリスタは半導体基体1を有している。これは、順次にnドーピングされたカソード側のエミッタ5、pドーピングされたカソード側のベース6、nドーピングされたアノード側のベース7およびpドーピングされたアノード側のエミッタ8を有している。半導体基体1には中央に領域2がある。ここでは順方向電圧がアノード側のエミッタとカソード側のエミッタとの間でこの領域のブレークオーバ電圧に達したときに大電流が流れ始めるようになる(点弧する)。この電圧は、半導体基体の上面および下面の図示のコンタクトに印加される。一連の所謂AG(amplyfying gate)構造が示されており、これらはサイリスタの点弧の際に図示の順番で点弧していく。サイリスタは有利には回転対称であるので、図示の断面では左から右にサイリスタ構造が中心から外に向かって示されている。
【0012】
サイリスタの中央の点弧領域2は、この例において入射される光を用いて点弧されるようになっている。阻止方向における電圧が十分に大きくなった場合にサイリスタがまず中央において点弧しかつ順方向における電流の本来の点弧が順次にAG構造を介して行われることを保証するために、点弧のために設けられている領域2にブレークオーバ・ダイオード構造が存在しているようにすることができる。ブレークオーバ・ダイオード構造は例えば冒頭に述べたドイツ連邦共和国特許第19650762号公報に記載されているようなものである。サイリスタの点弧の前に到達できる最大の電圧はここでは中央における保護ダイオードのアバランシ・ブレークダウン電圧によって決められるアバランシ・ブレークダウン電圧は、カソード側のpドーピングされたベース領域の中央部分の境界の湾曲特性に決定的に依存している。
【0013】
ブレークオーバ電圧の後からの調整に対して殊に重要なのは、アノード側のベースのカソード側の半部におけるnドーピングを局所的に低減すること、例えば阻止状態にあるpn接合の周囲において低減することにより、そこでは電界強度が相応に低減されるようになるということである。これにより一方において保護ダイオードのアバランシ・ブレークダウン電圧が高められ、他方において阻止状態にあるpn接合において形成される空間電荷帯域が同じアノード−カソード電圧においてアノード側のベースに深く侵入する。これにより、カソード側のベースと、アノード側のベースと、アノード側のエミッタから形成されるpnpトランジスタの電流増幅率、ひいては逆方向電流が高められる。
【0014】
後からの照射によって有効なドーピングがアノード側のベース7のカソード側の小さな帯域3においてだけ、行き過ぎない程度に低減され、アノード側のベースの長さが十分に大きい、つまりアノード側のベースを形成するnドーピングされた半導体層の厚さが十分大きければ、pnpトランジスタの電流増幅率に僅かしか影響ない。すなわち、阻止状態にあるpn接合における最大の電界強度が低下すると、保護ダイオードのアバランシ・ブレークダウン電圧が高められることに基づいてサイリスタのブレークオーバ電圧は相応に高められる。これに対してアノード側のベースにおいて比較的大きな領域内で有効nドーピングが著しく低減されれば、ブレークオーバ電圧は低減される。というのはこの場合、電流増幅率に対する影響が大きいからである。空間電荷帯域はこの場合、点弧のために設けられている領域2において阻止状態にあるpn接合のアバランシ・ブレークダウン電圧に達する相当前に、アノード側のエミッタ8に近づく。
【0015】
所望の用途のために必要な、アノード側のベースにおける有効ドーピング濃度の局所的な低減は、サイリスタの、中央の、点弧のために設けられている領域2に例えばヘリウムイオンを照射することによって行われる。このことは有利にはカソード側から行われる。射エネルギーは必要な侵入深度に応じて十分に高く設定される。この照射によってアクセプタライクな状態が生成される。この状態は有効nドーピングを低減する。pドーピングの相応の低減は、例えば陽子の照射を用いて行われる。このことは冒頭に引用した米国特許4987087号明細書に別の用途に基づいて説明されているように行われる。粒子の照射により更に、半導体材料、有利にはシリコン中に欠陥が生成される。これにより、自由キャリアの密度が高められることで発生寿命が低減され、ひいては漏れ電流が局所的に上昇する。こうして結果的にブレークオーバ電圧が一段と低減されることになる。その際半導体材料中小さな体積しか照射されないようにすれば、有利にも漏れ電流全体に対する影響は小さい。本発明の方法によってブレークオーバ電圧の上昇並びに低減を簡単でしかも正確な手法で実現することができる。
【0016】
ブレークオーバ電圧をどの程度低下させるか、上昇させるかは、照射の線量およびエネルギーにより設定することができる。種々エネルギーによる複数回の照射により、数百マイクロメートルの寸法を有する領域においてアノード側のベースの有効ドーピングを意図的に調整することができる。生成された欠陥による電気的な不安定を防止するために、有利には250℃近傍の温度における熱処理が行われる。このような処理は完成しているサイリスタに安全に行うことができる。
【図面の簡単な説明】
【図1】 本発明の方法を説明するためのサイリスタの一部の断面略図である。

Claims (5)

  1. サイリスタは半導体基体(1)を有しており、該半導体基体は順番に、nドーピングされたカソード側のエミッタ(5)と、pドーピングされたカソード側のベース(6)と、nドーピングされたアノード側のベース(7)と、pドーピングされたアノード側のエミッタ(8)とを有しており、
    該半導体基体(1)には中央部に、順方向電圧がアノード側のエミッタとカソード側のエミッタとの間でブレークオーバ電圧に達したときに大電流が流れ始める点弧領域(2)が存在している
    サイリスタのブレークオーバ電圧の設定方法において、
    前記中央の点弧領域(2)にイオンを注入して、該イオンによりアノード側のベース(7)のカソード側の半部において有効なnドーピングを低減するアクセプタとして作用する状態が生成されるようにする
    ことを特徴とする方法。
  2. 前記点弧領域(2)にイオンを注入して、該イオンによりアノード側のベース(7)のカソード側の半部においてアクセプタとして作用する欠陥が生成されるようにする
    請求項1記載の方法。
  3. 前記点弧領域(2)にイオンを注入して、該イオンがアノード側のベース(7)中の、カソード側のベース(6)に接している帯域(3)において、アクセプタとして作用する欠陥が生成されるようにする
    請求項1または2記載の方法。
  4. ヘリウムイオンを注入する
    請求項1から3までのいずれか1項記載の方法。
  5. イオンをブレークオーバダイオード(BOD)を形成しているサイリスタ部分注入する
    請求項1から4までのいずれか1項記載の方法。
JP2000601694A 1999-02-22 2000-02-03 サイリスタのブレークオーバ電圧の設定方法 Expired - Fee Related JP3898893B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19907543.3 1999-02-22
DE19907543 1999-02-22
PCT/DE2000/000327 WO2000051187A1 (de) 1999-02-22 2000-02-03 Verfahren zum einstellen der durchbruchspannung eines thyristors

Publications (2)

Publication Number Publication Date
JP2002538607A JP2002538607A (ja) 2002-11-12
JP3898893B2 true JP3898893B2 (ja) 2007-03-28

Family

ID=7898418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000601694A Expired - Fee Related JP3898893B2 (ja) 1999-02-22 2000-02-03 サイリスタのブレークオーバ電圧の設定方法

Country Status (5)

Country Link
US (1) US6489187B2 (ja)
EP (1) EP1157424B1 (ja)
JP (1) JP3898893B2 (ja)
DE (1) DE50015361D1 (ja)
WO (1) WO2000051187A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19909105A1 (de) * 1999-03-02 2000-09-14 Siemens Ag Symmetrischer Thyristor mit verringerter Dicke und Herstellungsverfahren dafür
DE10344592B4 (de) * 2003-09-25 2006-01-12 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zum Einstellen der Durchbruchspannung eines Thyristors mit einer Durchbruchsstruktur
DE102004009087B4 (de) * 2004-02-25 2009-04-02 Infineon Technologies Ag Verfahren zum Einstellen der Durchbruchspannung eines Thyristors
DE102004025082B4 (de) * 2004-05-21 2006-12-28 Infineon Technologies Ag Elektrisch und durch Strahlung zündbarer Thyristor und Verfahren zu dessen Kontaktierung
JP4907341B2 (ja) * 2004-05-26 2012-03-28 新電元工業株式会社 サイリスタ
DE102004040524B4 (de) * 2004-08-20 2006-06-29 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristor mit gleichmäßigem Zündverhalten
DE102004062183B3 (de) * 2004-12-23 2006-06-08 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristoranordnung mit integriertem Schutzwiderstand und Verfahren zu deren Herstellung
DE102005027447B4 (de) * 2005-06-14 2009-04-16 Infineon Technologies Ag Verfahren zur Erhöhung der Randsperrfähigkeit eines Leistungshalbleiterbauelements
DE102006000903B4 (de) * 2006-01-05 2010-12-09 Infineon Technologies Ag Thyristor mit Zündstufenstruktur, Verfahren zu seiner Herstellung und Thyristorsystem mit einem derartigen Thyristor
DE102007041124B4 (de) * 2007-08-30 2009-06-04 Infineon Technologies Ag Thyristor mit verbessertem Einschaltverhalten, Thyristoranordnung mit einem Thyristor, Verfahren zur Herstellung eines Thyristors und einer Thyristoranordnung
US9633998B2 (en) * 2012-09-13 2017-04-25 General Electric Company Semiconductor device and method for making the same
CN113410296B (zh) * 2021-06-17 2024-03-22 吉林华微电子股份有限公司 可控硅结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594075A (ja) * 1982-06-30 1984-01-10 Toshiba Corp サイリスタ
JPS649658A (en) * 1987-07-01 1989-01-12 Mitsubishi Electric Corp Gto thyristor
EP0343369A1 (de) * 1988-05-19 1989-11-29 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Thyristors
DE4108611A1 (de) * 1990-12-22 1992-06-25 Bosch Gmbh Robert Hochspannungsbauelement
DE59209348D1 (de) * 1991-03-27 1998-07-02 Siemens Ag Verfahren zur Herstellung eines Thyristors mit einstellbarer Kippspannung
WO1997002603A1 (de) * 1995-07-03 1997-01-23 Siemens Aktiengesellschaft Thyristor mit schicht reduzierter ladungsträgerlebensdauer
DE19640311B4 (de) * 1996-09-30 2005-12-29 Eupec Gmbh & Co. Kg Halbleiterbauelement mit Lateralwiderstand und Verfahren zu dessen Herstellung
EP0931351B1 (de) * 1996-09-30 2004-01-28 EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Thyristor mit durchbruchbereich
DE19650762A1 (de) * 1996-09-30 1998-07-02 Eupec Gmbh & Co Kg Thyristor mit Durchbruchbereich
WO1998034282A1 (de) * 1997-01-31 1998-08-06 Siemens Aktiengesellschaft Asymmetrischer thyristor

Also Published As

Publication number Publication date
DE50015361D1 (de) 2008-10-30
JP2002538607A (ja) 2002-11-12
EP1157424A1 (de) 2001-11-28
WO2000051187A1 (de) 2000-08-31
US20020022306A1 (en) 2002-02-21
EP1157424B1 (de) 2008-09-17
US6489187B2 (en) 2002-12-03

Similar Documents

Publication Publication Date Title
US9876004B2 (en) Semiconductor component including a short-circuit structure
US7842590B2 (en) Method for manufacturing a semiconductor substrate including laser annealing
US8178411B2 (en) Method for producing a stop zone in a semiconductor body and semiconductor component having a stop zone
JP3670122B2 (ja) 横方向抵抗を備えた半導体デバイス
US9887190B2 (en) Semiconductor device and method for manufacturing the same
JP3898893B2 (ja) サイリスタのブレークオーバ電圧の設定方法
US7485920B2 (en) Process to create buried heavy metal at selected depth
JP5203667B2 (ja) 半導体装置の製造方法
JP2008091705A (ja) 半導体装置及びその製造方法
TW201303976A (zh) 植入工件的方法與太陽能電池
JPH1050724A (ja) 半導体装置
US5049965A (en) Thyristor having adjustable breakover voltage and method of manufacture
US6373079B1 (en) Thyristor with breakdown region
JPH07226405A (ja) 半導体デバイスの製造方法
CN101847579B (zh) 用于制造功率半导体器件的方法
US4177477A (en) Semiconductor switching device
JP3210013B2 (ja) 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法
JP2003501825A (ja) リカバリタイム保護機能が集積されたサイリスタ及びその製造方法
RU2548589C2 (ru) Способ изготовления полупроводникового компонента с интегрированным поперечным сопротивлением
US6963088B2 (en) Semiconductor component
JP4629809B2 (ja) SiCの半導体層を有する半導体素子を製造する方法
JPH04111358A (ja) 過電圧自己保護型サイリスタ
JP2000077649A (ja) 過電圧保護機能付半導体装置及びその製造方法
CA1097824A (en) Semiconductor switching device
Di Franco et al. High breakdown-voltage diodes produced by multiple MeV B implants

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees