RU2548589C2 - Способ изготовления полупроводникового компонента с интегрированным поперечным сопротивлением - Google Patents

Способ изготовления полупроводникового компонента с интегрированным поперечным сопротивлением Download PDF

Info

Publication number
RU2548589C2
RU2548589C2 RU2013136195/28A RU2013136195A RU2548589C2 RU 2548589 C2 RU2548589 C2 RU 2548589C2 RU 2013136195/28 A RU2013136195/28 A RU 2013136195/28A RU 2013136195 A RU2013136195 A RU 2013136195A RU 2548589 C2 RU2548589 C2 RU 2548589C2
Authority
RU
Russia
Prior art keywords
resistance
conductivity
type
base zone
dopant
Prior art date
Application number
RU2013136195/28A
Other languages
English (en)
Other versions
RU2013136195A (ru
Inventor
Ханс-Йоахим ШУЛЬЦЕ
Уве КЕЛЛЬНЕР-ВЕРДЕХАУЗЕН
Курт БАУЭР
Original Assignee
Инфинеон Текнолоджиз Биполар Гмбх Унд Ко.Кг
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Инфинеон Текнолоджиз Биполар Гмбх Унд Ко.Кг filed Critical Инфинеон Текнолоджиз Биполар Гмбх Унд Ко.Кг
Publication of RU2013136195A publication Critical patent/RU2013136195A/ru
Application granted granted Critical
Publication of RU2548589C2 publication Critical patent/RU2548589C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thyristors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Способ изготовления полупроводникового компонента, имеющего по меньшей мере одно интегрированное поперечное сопротивление, включает подготовку полупроводниковой подложки из легированного полупроводникового материала первого типа проводимости с легированной базовой зоной второго типа проводимости, маскирование поверхности полупроводниковой подложки, для того чтобы по меньшей мере частично вскрыть область сопротивления базовой зоны, осаждение на вскрытую область сопротивления легирующей примеси так что на вскрытой области сопротивления формируется тонкий покровный слой первого типа проводимости, имеющий высокую концентрацию легирующей примеси, разгонку осажденной легирующей примеси в области сопротивления таким образом, что из тонкого покровного слоя формируется более толстый слой, имеющий меньшую концентрацию легирующей примеси. Изобретение обеспечивает изготовление полупроводникового компонента с высоковоспроизводимым сопротивлением при минимальных технологических затратах. 5 з.п. ф-лы, 3 ил.

Description

Область техники, к которой относится изобретение
Настоящее изобретение относится к способу изготовления полупроводникового компонента с по меньшей мере одним интегрированным поперечным сопротивлением.
Уровень техники
Поперечные сопротивления играют главную роль в мощных полупроводниковых компонентах в общем и в высоковольтных тиристорах в частности. Они реализуются, например, в тиристорных структурах с так называемой структурой с усиливающим затвором, чтобы ограничить скорость возрастания тока при включении тиристора. В частности, интегрированные поперечные сопротивления в тиристорных структурах служат цели ограничения тока через одну или более ступеней с усиливающим затвором, чтобы предотвратить посредством этого любое возможное повреждение компонента в предельных условиях переключения.
Тиристор, имеющий структуру с усиливающим затвором, обычно конструируют радиально-симметричным. Основной эмиттер расположен концентрически вокруг одного или более вспомогательных эмиттеров, которые контактируют через вспомогательные эмиттерные электроды или так называемые усиливающие затворные электроды. Между одним или более из этих усиливающих затворных электродов может быть предусмотрено интегрированное поперечное сопротивление, чтобы защитить тиристор, который расположен в области сопротивления, предусмотренной специально для этой цели. Усиливающие затворные электроды, как правило, имеют кольцевую форму. В результате этого интегрированное поперечное сопротивление предпочтительно имеет радиально симметричную форму.
Из документа DE 19640311 B4 известен способ изготовления полупроводникового компонента, в котором сопротивление, например, p-базы, расположенной между второй и третьей ступенью с усиливающими затворами, специально отрегулировано посредством проведения облучения высокоэнергетическими частицами подвергнутого конечной обработке тиристора с корпусом в виде таблетки. Дефекты, вызванные облучением, приводят к снижению подвижности свободных носителей заряда в полупроводниковой подложке и, таким образом, к увеличению сопротивления. Недостатком данного способа, однако, являются сопутствующие ощутимые затраты, поскольку облучение может быть проведено только специально приспособленными ускорителями.
В документе EP 0472880 B1 также описан способ изготовления полупроводникового компонента с определенным поперечным сопротивлением. Предоставлен тиристор с поперечным сопротивлением, область сопротивления которого имеет заданную меньшую концентрацию легирующей примеси, чем слой, окружающий указанную область. Интегрированные сопротивления обычно формируют в полупроводниковых компонентах диффузией или имплантацией легирующих атомов, например бора или алюминия. В случае введения легирующих атомов ионной имплантацией значение сопротивления контролируют посредством выбранной дозы. Если легирующие атомы вводят диффузией, предлагается структурное травление легирующего слоя, чтобы специально отрегулировать сопротивление. Описанный способ, безусловно, обеспечивает возможность получения поперечных сопротивлений, имеющих высоковоспроизводимые значения сопротивления, но недостатком являются ступени травления, создаваемые структурным травлением в полупроводниковой подложке, поскольку покрытие кромки на протравленных ступенях налагает особенно высокие требования на последующие фототехнологические этапы. При ионной имплантации недостатком является относительно малая глубина проникновения имплантированных атомов.
Раскрытие изобретения
В отличие от данного уровня техники задача настоящего изобретения заключается в том, чтобы предоставить способ изготовления полупроводникового компонента, имеющего по меньшей мере одно интегрированное поперечное сопротивление, в котором поперечное сопротивление может быть изготовлено четко определенным и надежным образом, значение сопротивления является высоковоспроизводимым и в котором поперечное сопротивление может быть интегрировано в полупроводниковый компонент с минимальными технологическими затратами.
Данная задача решена согласно изобретению способом изготовления полупроводникового компонента, имеющего признаки по п.1 формулы изобретения. Зависимые пункты формулы изобретения раскрывают дополнительные особенно предпочтительные варианты осуществления изобретения.
Следует отметить, что признаки, перечисленные по отдельности в пунктах формулы изобретения, могут быть объединены друг с другом любым технически значимым образом и выражают дополнительные варианты осуществления изобретения. Описание дополнительно характеризует и конкретизирует изобретение, в частности, в сочетании с фигурами.
Настоящее изобретение основано на идее целенаправленного изменения сопротивления в полупроводниковой области заданного типа проводимости путем локального введения легирующих примесей, имеющих другой тип проводимости, комплементарный первому вышеупомянутому типу проводимости.
В способе по изобретению для изготовления полупроводникового компонента, имеющего по меньшей мере одно интегрированное поперечное сопротивление, сначала из легированного полупроводникового материала первого типа проводимости получают полупроводниковую подложку. Легирующую примесь второго типа проводимости вводят в полупроводниковую подложку с поверхности, формируя легированную базовую зону второго типа проводимости, смежную с поверхностью полупроводниковой подложки. Второй тип проводимости легирующей примеси комплементарен первому типу проводимости полупроводниковой подложки. Предпочтительно, легирующую примесь второго типа проводимости вводят, например, посредством диффузии и/или имплантации.
Затем поверхность полупроводниковой подложки маскируют, причем в маске формируют по меньшей мере одно углубление, имеющее заданную ширину, таким образом, чтобы, по меньшей мере, частично вскрыть область сопротивления базовой зоны. Область сопротивления базовой зоны формирует область базовой зоны, в которой создается интегрированное поперечное сопротивление. Маскирование предпочтительно осуществляют маскирующим оксидом и, особенно предпочтительно, термически полученным маскирующим оксидом, но оно также может быть осуществлено подходящим фоторезистом, причем маска, нанесенная на полупроводниковую подложку, структурирована, например, фототехнически в соответствии с подлежащими созданию углублениями.
Затем поверхность вскрытой области сопротивления, непокрытой маской, осаждают легирующей примесью первого типа проводимости, то есть легирующей примесью, тип проводимости которой комплементарен второму типу проводимости базовой зоны. На данном этапе на свободно доступной поверхности области сопротивления формируется тонкий покровный слой первого типа проводимости с высокой концентрацией легирующей примеси. Осаждение легирующей примеси предпочтительно осуществляют посредством способа диффузии через маску и/или имплантации через маску.
После осаждения на вскрытые области сопротивления легирующей примеси первого типа проводимости тонкий покровный слой разгоняют на этапе разгонки в области сопротивления, то есть в базовой области второго типа проводимости. Здесь из тонкого слоя легирующей примеси, имеющего высокую концентрацию легирующей примеси, формируется более толстый слой, имеющий меньшую концентрацию легирующей примеси. Путем разгонки легирующей примеси первого типа проводимости в области сопротивления базовой зоны второго типа проводимости, комплементарного первому типу проводимости, проводимость базовой зоны в области сопротивления целенаправленно изменяют, в частности уменьшают, посредством чего формируется поперечное сопротивление. Этап разгонки предпочтительно проводят нагреванием полупроводниковой подложки, и он имеет место, например, в окисляющей атмосфере при температурах, выше или приблизительно равных 1200°C в течение нескольких часов.
Преимущество, которое может быть достигнуто изобретением, состоит, в частности, в том, что значения сопротивления для поперечного сопротивления могут быть отрегулированы лучшим образом, то есть точнее и надежнее. Более того, способ по изобретению может быть интегрирован без больших дополнительных затрат в существующие способы изготовления полупроводниковых компонентов. Поскольку при изготовлении интегрированного поперечного сопротивления по изобретению избегаются ступени травления, в области сопротивления полупроводникового компонента можно дополнительно добиться получения существенно меньших структур, например существенно меньших 30 мкм, что позволяет осуществить существенно более однородную регулировку дифференциального сопротивления. Особенно предпочтительно, величина значения сопротивления определяется способом по изобретению посредством ширины углубления в маске и/или посредством глубины проникновения легирующей примеси первого типа проводимости в область сопротивления второго типа проводимости.
В предпочтительном варианте осуществления способа по изобретению тонкому покровному слою первого типа проводимости, имеющему высокую концентрацию легирующей примеси, позволяют диффундировать с поверхности полупроводниковой подложки в область сопротивления базовой зоны второго типа проводимости. Значение сопротивления может быть отрегулировано, таким образом, с легкостью за счет имеющейся в покрытии концентрации легирующей примеси и выбранных параметров диффузии, таких как температура и время диффузии. Создание покрытия происходит, например, в течение нескольких часов при температурах около 1000°C. Существенное преимущество создания покрытия посредством диффузии заключается в легком интегрировании в существующий способ изготовления полупроводникового компонента.
В другом предпочтительном варианте осуществления способа по изобретению тонкий покровный слой первого типа проводимости, имеющий высокую концентрацию легирующей примеси, имплантируют с поверхности полупроводниковой подложки в область сопротивления базовой зоны второго типа проводимости. Существенное преимущество имплантации по сравнению с диффузией заключается в более точном контроле имеющейся в покрытии концентрации легирующей примеси.
Согласно дополнительному предпочтительному варианту осуществления способа по изобретению легирование базовой зоны второго типа проводимости в области сопротивления, по меньшей мере частично, компенсируется с помощью подвергнутой разгонке легирующей примеси первого типа проводимости. В частности, свободные носители заряда базовой зоны второго типа проводимости в области сопротивления частично компенсированы свободными носителями заряда подвергнутой разгонке легирующей примеси первого типа проводимости. Другими словами, число свободных носителей заряда, обеспечиваемое легированной базовой зоной, уменьшается, в результате чего уменьшается проводимость базовой зоны. Предпочтительно, благодаря частичной компенсации между подвергнутой разгонке легирующей примесью первого типа проводимости и легированной базовой зоной второго типа проводимости не формируется p-n-переход. Значение сопротивления для поперечного сопротивления в данном случае по существу определяется числом некомпенсированных носителей заряда легированной базовой зоны первого типа проводимости и шириной углубления, сформированной в маске в каждом случае, числом углублений и глубиной легирующей примеси первого типа проводимости, подвергнутой разгонке в области сопротивления.
В другом предпочтительном варианте осуществления способа по изобретению легирование базовой зоны второго типа проводимости в области сопротивления перекомпенсируется с помощью подвергнутой разгонке легирующей примеси первого типа проводимости. В результате между подвергнутой разгонке легирующей примесью первого типа проводимости и легированной базовой зоной второго типа проводимости формируется p-n-переход. Эффективное поперечное сечение базовой зоны, доступное для осуществления проводимости свободных носителей заряда, следовательно, уменьшается в области сопротивления, приводя к увеличению сопротивления. Увеличение сопротивления, следовательно, определяется слоевым сопротивлением базовой зоны, оставшейся ниже p-n-перехода.
Согласно предпочтительному варианту осуществления способа по изобретению в маске формируют множество углублений, каждое из которых имеет заданную ширину и расположена на заданном расстоянии от других. Посредством данного способа можно эффективно целенаправленно регулировать поперечное сопротивление, например, в радиальном направлении, чтобы радиально распределить мощность, рассеиваемую в поперечном сопротивлении, более однородно по всей области сопротивления. Это может предотвратить любую локальную перегрузку и термическое разложение поперечного сопротивления при высоких токах и/или напряжениях, что является результатом пространственной зависимости значения сопротивления. Способ регулировки такого поперечного сопротивления описан, например, в собственной патентной заявке автора настоящего изобретения - DE 10231199 Α1, полное содержание которой включено в настоящий документ посредством ссылки.
Краткое описание чертежей
Дополнительные признаки и преимущества изобретения вытекают из остальных пунктов формулы изобретения и нижеследующего описания иллюстративных вариантов осуществления изобретения, которые не должны восприниматься в качестве ограничивающих, которые подробно поясняются ниже со ссылкой на чертежи. Среди данных чертежей схематически:
на фиг.1 показан частичный вид в разрезе структуры с усиливающим затвором тиристора, имеющего область сопротивления и интегрированное в нее поперечное сопротивление, который изготовлен согласно способу по изобретению.
на фиг.2 показан увеличенный вид области сопротивления тиристора, показанного на фиг.1, на частичных видах в разрезе (A)-(D) для пояснения двух предпочтительных вариантов осуществления способа по изобретению, и
на фиг.3 в соответствующих видах (A)-(D) показаны концентрационные профили, соответствующие частичным видам в разрезе (A)-(D), приведенным фиг.2, для пояснения двух предпочтительных вариантов осуществления способа по изобретению.
На разных чертежах одинаковые части всегда снабжены одинаковыми ссылочными номерами, так что обычно их описание дается лишь единожды.
Осуществление изобретения
На фиг.1 показан частичный вид в разрезе запускаемого светом тиристора (LTT). Тиристор содержит полупроводниковую подложку 1, например кремниевую пластину, изготовленную из полупроводникового материала 2 первого типа проводимости, в иллюстративном варианте осуществления, описываемом в настоящем случае, из n--легированного полупроводникового материала 2. На анодной стороне в полупроводниковом материале 2 сформирована p+-легированная эмиттерная зона 3. Электрический контакт с эмиттерной зоной 3 осуществлен на задней стороне пластины на большой площади посредством анодного электрода, который не показан. Базовая зона 4 второго типа проводимости, комплементарного первому типу проводимости, примыкает к катодной стороне. В настоящем иллюстративном варианте осуществления базовая зона 4 является, следовательно, p-легированной. Базовая зона 4 содержит сужение 5, где базовая зона 4 в центральной области 6 тиристора определяет посредством своей геометрии область, имеющую пониженное напряжение пробоя. Такая область, имеющая пониженное напряжение пробоя, известна специалисту в данной области как область BOD. На катодной стороне в базовую зону 4 внедрены n+-легированные эмиттерные зоны 7, которые, например, могут представлять собой вспомогательные эмиттерные зоны вспомогательных тиристоров. Контакт с эмиттерными зонами 7 осуществлен эмиттерными электродами 8. Кроме того, эмиттерные электроды 8 также контактируют с базовой зоной 4 на внешней стороне.
Тиристор, показанный на частичном разрезе на фиг.1, имеет общепринятую структуру с усиливающим затвором, которая содержит ступени с усиливающим затвором AG1, AG2, AG3 и AG4, а также малый оптический затвор 9 и интегрированное поперечное сопротивление 11, расположенное в области 10 сопротивления. В показанном варианте осуществления запускаемого светом тиристора оптический затвор 9 соответствует ступени с усиливающим затвором AG1. Тиристор, показанный на фиг.1, может быть запущен оптически посредством затвора 9. Естественно, настоящее изобретение также подходит для электрически запускаемых тиристоров, имеющих ступень с усиливающим затвором AG1, подходящим образом приспособленную для электрического запуска.
Как можно понять из фиг.1, в показанном тиристоре область 10 сопротивления расположена в p-легированной базовой зоне 4 между двумя вспомогательными эмиттерами структуры с усиливающим затвором и, конкретнее, между второй и третьей ступенями с усиливающим затвором AG2 и AG3. Область 10 сопротивления обозначена на фиг.1 прямоугольником со штриховыми линиями. Внутри области 10 сопротивления расположено поперечное сопротивление 11, которое на фиг.1 обозначено соответствующим символом сопротивления. При таком расположении интегрированного поперечного сопротивления 11 скорость возрастания тока ограничивается до подходящих значений, то есть, в частности, до значений, которые не разрушают тиристор.
Размещение области 10 сопротивления или поперечного сопротивления 11, показанное на фиг.1, естественно, не следует понимать как ограничивающее, и оно представляет собой лишь иллюстративное размещение. Область 10 сопротивления и, следовательно, интегрированное поперечное сопротивление 11 могут располагаться, например, между оптическим затвором 9 и последующими ступенями с усиливающим затвором или между оптическим затвором 9 и главным электродом, не показанным на фиг.1. Более того, может быть также предусмотрено дополнительное поперечное сопротивление в дополнение к поперечному сопротивлению 11, показанному на фиг.1, например между оптическим затвором 9 и второй ступенью с усиливающим затвором AG2. Такое размещение поперечных сопротивлений, предусмотренных в качестве токоограничительных сопротивлений, дает существенные преимущества однородного распространения запуска и способно ограничивать плотность тока в малом оптическом затворе 9 в случае очень быстрого возрастания тока до значения, которое не разрушает тиристор.
Тиристор, показанный на фиг.1, предпочтительно сконструирован вращательно-симметрично относительно оси 14, расположенной вертикально на двух поверхностях 12 и 13 полупроводниковой подложки 1, которая проходит в центральной области 8 полупроводникового элемента. Базовая зона 4 на катодной стороне и эмиттерные зоны 7, а также соответствующие электроды 8 и, более того, область 10 сопротивления или поперечное сопротивление 11 выполнены так, что, находясь в плоскости поверхности полупроводниковой подложки 1, имеют круговую или кольцевую форму. Тиристор представляет собой предпочтительно кольцевой тиристор. Однако на показанные формы вышеуказанных зон и слоев с 4 по 11 не налагаются ограничения. Они могут отклоняться от круговой формы или кольцевой формы и, например, могут иметь полигональную конфигурацию.
Далее два предпочтительных варианта осуществления способа по изобретению поясняются ниже со ссылкой на фиг.2 и фиг.3. На фиг.2 показан ряд схематичных видов (A)-(D), которые поясняют ход реализации способа изготовления по изобретению на примере двух предпочтительных иллюстративных вариантов осуществления. На фиг.3 в видах с (A) по (D) показаны концентрационные профили легирующих примесей в полупроводниковой подложке, соответствующие соответствующим видам, представленным на фиг.2, с помощью которых способ по изобретению иллюстрируется еще полнее.
На фиг.2A показан увеличенный схематичный частичный вид в разрезе области 10 сопротивления тиристора, показанного на фиг.1. Область 10 сопротивления, которая показана на фиг.2A прямоугольником, имеющим пунктирную периферическую линию, в описанном здесь иллюстративном варианте осуществления полупроводникового компонента расположена в p-легированной базовой зоне 4 на катодной стороне полупроводниковой подложки 1 между второй и третьей ступенями с усиливающим затвором AG2 и AG3, как можно понять из фиг.1. p-легированная базовая зона 4 диффундирована в полупроводниковую подложку 1, например, посредством нанесения предварительного покрытия или легирования с поверхности 12 атомами алюминия и одного или нескольких последующих этапов разгонки. Глубина профиля диффузии алюминия, подвергнутого разгонке в базовой зоне 4, показана на фиг.2A пунктирной линией 15. Алюминиевое покрытие, как правило, создают при температурах нанесения покрытия в диапазоне около 1000°C. Этап или этапы разгонки обычно проводят в окисляющей атмосфере при температурах выше 1200°C в течение нескольких часов, например примерно от 5 ч до 10 ч.
На поверхности 12 маска 16 нанесена на полупроводниковую подложку 1. В частности, маска 16 содержит термический или термически полученный маскирующий оксид, например SiO2. Как можно понять из фиг.2A, маска 16 уже была структурирована с помощью фоторезиста 17, нанесенного на маску 16, и последующего удаления областей маски 16, не покрытых фоторезистом 17, таким образом, что в маске 16 было сформировано три углубления 18, каждое из которых имеет заданную ширину и заданное расстояние от других. Таким образом, углубления 18 вскрывают часть области 10 сопротивления на поверхности 12. Число углублений 18, показанное на фиг.2А, является лишь примерным и никоим образом не должно восприниматься как ограничивающее. Естественно, в маске 16 в области 10 сопротивления могут быть предусмотрены как дополнительные углубления 18, так и меньшее их число, например только одно углубление 18. Число углублений 18, сформированных в маске 16, и их соответствующие ширины и расстояния друг от друга подходящим образом выбирают в соответствии с желаемым поперечным сопротивлением 11, подлежащем изготовлению в области 10 сопротивления.
На фиг.3A показан концентрационный профиль легирующих примесей в области полупроводниковой подложки 1, которая на фиг.2Α обозначена двунаправленной стрелкой KV1. Горизонтальная ось дает число N легирующих примесей в p-легированной базовой зоне 4 и в n--легированном полупроводниковом материале 2 как функцию глубины t в полупроводниковой подложке 1, которая показана вертикальной осью, измеренное от поверхности 12. В частности, кривая, представленная на фиг.3A, показывает концентрацию акцепторов, присутствующих в базовой зоне 4 в области между поверхностью 12 полупроводниковой подложки 1 и p-n-переходом 19 между p-легированной базовой зоной 4 и n--легированным полупроводниковым материалом 2, в то время как кривая в области ниже p-n-перехода 19 дает концентрацию доноров, присутствующих в полупроводниковом материале 2.
Из фиг.3A можно заключить, что концентрация акцепторов, присутствующих в p-легированной базовой зоне 4, постепенно уменьшается от поверхности 12 до пунктирной линии 15, которая дает глубину профиля диффузии алюминия, подвергнутого разгонке в базовой зоне, перед тем как выйти на по существу постоянный ход от линии 15 на протяжении короткого расстояния по мере дальнейшего увеличения глубины t. Вскоре после p-n-перехода 19 концентрация акцепторов в p-легированной базовой зоне 4 резко уменьшается. От p-n-перехода 19 концентрация доноров в n--легированном полупроводниковом материале 2 затем быстро возрастает, перед тем как выйти далее на приблизительно постоянный ход по мере дальнейшего увеличения глубины t.
На фиг.2B полупроводниковая подложка 1 показана в области 10 сопротивления после удаления маски 16 из фоторезиста. Более того, поверхность 12 полупроводниковой подложки 1, вскрытая углублениями 18 в области 10 сопротивления, осаждена легирующей примесью первого типа проводимости, то есть n-легирующим веществом. Согласно изобретению, следовательно, в области 10 сопротивления на поверхности формируется тонкий n-легированный покровный слой 20, имеющий высокую концентрацию легирующей примеси.
Тонкий покровный слой 20 может быть получен, например, диффузией (через маску) атомов, выступающих в качестве доноров. Типичным n-легирующим веществом является, например, фосфор, при этом диффузия данных атомов фосфора может быть относительно просто интегрирована в совокупный способ изготовления полупроводникового компонента. Диффузия может быть осуществлена, например, посредством нанесения покрытия POCl3 или нанесения покрытия фосфина с одним или более последующими этапами разгонки. Нанесение предварительного покрытия, как правило, осуществляют при температурах выше 1000°C в течение нескольких часов. Этап нанесения предварительного покрытия представляет собой соответственно так называемый высокотемпературный этап.
Если акцепторы p-легированной базовой зоны 4 перекомпенсированы донорами покровного слоя 20, формируется p-n-переход. Увеличение сопротивления в области 10 сопротивления в данном случае определяется слоевым сопротивлением p-легированной базовой зоны 4, расположенной ниже n-легированного покровного слоя 20. Данный случай показан на фиг.2C, как будет описано подробнее далее.
Альтернативой диффузии покровного слоя 20 в область 10 сопротивления базовой зоны 4 является введение атомов фосфора посредством имплантации (через маску) или ионной имплантации. Поскольку ионная имплантация не является высокотемпературным способом в противоположность вышеуказанному нанесению предварительного покрытия посредством диффузии, как термический SiO2, так и подходящий фоторезист могут быть использованы в качестве маски 16. Это упрощает общепринятое структурирование маски 16 при нанесении предварительного покрытия посредством фототехнического способа, упомянутого при описании фиг.2A, в котором углубления 18 формируются в маске 16.
Другое преимущество имплантации по сравнению с уже упомянутым способом нанесения предварительного покрытия (покрытия POCl3 или покрытия фосфина) заключается в более точном контроле количества доноров, подлежащих введению в область 10 сопротивления. Контролируемое введение количества доноров посредством имплантации обеспечивает возможность компенсации только части присутствующих в базовой зоне 4 акцепторов (частичная компенсация). В данном случае слоевое сопротивление в легированных донорами областях 21 или 22, которые показаны на фиг.2C и фиг.2D, увеличивается без необходимости в формировании p-n-перехода. Случай, где p-n-переход не формируется, показан на фиг.2D и подробно описан ниже.
На фиг.3B показан концентрационный профиль легирующих примесей в области полупроводниковой подложки 1, которая обозначена двунаправленной стрелкой KV2 на фиг.2B. Покровный слой 20, показанный на фиг.2B в первом предпочтительном варианте осуществления способа по изобретению, получен посредством нанесения фосфорного покрытия или диффузии фосфора, например нанесением покрытия POCl3 или нанесением покрытия фосфина, как описано ранее. В данном варианте осуществления атомы фосфора, выступающие в качестве доноров, перекомпенсируют акцепторы, присутствующие в базовой зоне 4 или области 10 сопротивления, в результате чего между n-легированным покровным слоем 20 и p-легированной базовой зоной 4 формируется p-n-переход. На концентрационном профиле, показанном на фиг.3B, данный p-n-переход может быть четко идентифицирован на глубине t1.
В частности, кривая, изображенная на фиг.3B, показывает концентрацию доноров, присутствующих в покровном слое 20 в области между поверхностью 12 полупроводниковой подложки 1 и p-n-переходом между n-легированным покровным слоем 20 и p-легированной базовой зоной 4, расположенным на глубине t1. На фиг.3B можно четко идентифицировать очень высокую концентрацию доноров, которая очень быстро уменьшается вплоть до p-n-перехода на глубине t1. В данной области имеется перекомпенсация введенными донорами акцепторов, присутствующих в p-легированной базовой зоне 4. Между p-n-переходом на глубине t1 и p-n-переходом 19 кривая показывает концентрацию акцепторов, присутствующих в базовой зоне 4, которая, будучи сначала очень низкой в области p-n-перехода на глубине t1 по причине перекомпенсации доноров покровного слоя 20, быстро возрастает с увеличением расстояния в направлении большей глубины t, перед тем как последовать уже описанному на фиг.3A ходу при дальнейшем увеличении глубины t в направлении p-n-перехода 19.
На фиг.2C показан результат этапа разгонки согласно способу по изобретению со ссылкой на первый предпочтительный вариант осуществления. На данном этапе более толстый слой 21 или слой 21 сопротивления, имеющий меньшую концентрацию легирующей примеси, сформирован из тонкого покровного слоя 20, имеющего высокую концентрацию легирующей примеси. В частности, после этапа разгонки слой 21 имеет глубину t2, которая больше глубины t1 перед этапом разгонки. Как можно заключить из концентрационной кривой на фиг.3C, в области между поверхностью 12 и глубиной t2 имеется, как прежде, перекомпенсация акцепторов, присутствующих в слое 21 или в базовой зоне 4, донорами, введенными в слой 21. В показанном случае сопротивление определяется слоевым сопротивлением p-легированной базовой зоны 4 ниже p-n-перехода на глубине t2. На фиг.3C данная область показана концентрационным профилем KV3 между точками t2 и 19, отмеченными стрелками.
Уровень сопротивления всего поперечного сопротивления 10 в полупроводниковом компоненте, изготовленном согласно первому варианту осуществления, соответственно определяется числом слоев 21, введенных в область 10 сопротивления, их соответствующими ширинами b и расстояниями a между друг другом, а также соответственными глубинами t2 в области 10 сопротивления.
Особенно предпочтительно, слои 21, показанные на фиг.2C, изготавливают согласно изобретению с разными ширинами, в частности, ширина соответствующих слоев 21 возрастает с ростом радиуса r. Однако ширина может также уменьшаться с возрастанием радиуса r. Данный вариант осуществления обеспечивает возможность отрегулировать поперечное сопротивление 11 в радиальном направлении таким образом, что, например, потерянная мощность, рассеянная в сопротивлении, распределяется равномерно по всей радиальной области сопротивления. Это ведет к особенно однородному распространению запуска и ограничивает плотность тока в малом оптическом затворе 9 в случае очень быстрого возрастания тока до значения, которое не разрушает тиристор, как уже было описано.
На фиг.2D показан результат этапа разгонки второго предпочтительного варианта осуществления способа по изобретению. Второй вариант осуществления отличается от ранее описанного первого варианта осуществления тем, что вместо использования фосфорного покрытия атомы фосфора вводят посредством ионной имплантации во вскрытую область 10 сопротивления. На фигурах не показано покрытие вскрытой области 10 сопротивления, так что тонкий покровный слой 20, имеющий высокую концентрацию легирующих примесей, формируется посредством имплантации, но оно реализовано по существу аналогично случаю, описанному на фиг.2B. Поскольку, однако, с помощью имплантации введение количества доноров с формированием тонкого покровного слоя 20 на вскрытой области 10 сопротивления происходит по существу контролируемым образом и только часть акцепторов, присутствующих в области 10 сопротивления или в базовой зоне 4, компенсируется введенными донорами (частичная компенсация), во втором варианте осуществления способа по изобретению p-n-переход не формируется между n-легированным покровным слоем 20 и p-легированной базовой зоной 4.
После того как тонкий покровный слой 20, имеющий высокую концентрацию легирующих примесей, сформирован имплантацией, доноры подвергают разгонке в области 10 сопротивления на следующем этапе разгонки и формируют показанный на фиг.2D более толстый слой 22 или слои 22 сопротивления. Начальная концентрация 23 акцепторов в базовой зоне 4, которая на фиг.3D показана пунктирной кривой 23, частично компенсируется диффундированными донорами, некомпенсированный донорный профиль 24 которых также показан отдельной кривой на фиг.3D, как можно видеть из кривой, получающейся из кривых 23 и 23, показанных на фиг.3D.
Уровень сопротивления всего поперечного сопротивления 10 в полупроводниковом компоненте, изготовленном согласно второму варианту осуществления, определяется числом слоев 22 сопротивления, сформированных в области 10 сопротивления, их соответствующими ширинами b и расстояниями a между друг другом, а также соответствующими глубинами в области 10 сопротивления и количеством некомпенсированных акцепторов в слое 22 сопротивления.
Особенно предпочтительно, слои 22, показанные на фиг.2D, изготавливают согласно изобретению с разными ширинами, в частности, ширина соответствующих слоев 22 возрастает с ростом радиуса r. Данный вариант осуществления обеспечивает возможность отрегулировать поперечное сопротивление 11 в радиальном направлении таким образом, что, например, потерянная мощность, рассеянная в сопротивлении, распределяется равномерно по всей радиальной области сопротивления. Это ведет к особенно однородному распространению запуска и ограничивает плотность тока в малом оптическом затворе 9 в случае очень быстрого возрастания тока до значения, которое не разрушает тиристор, как уже было описано.
Фосфор имеет относительно низкий коэффициент диффузии. Это следует принимать во внимание при использовании фосфора в качестве донора, в частности, когда желательны глубокие профили диффузии, имеющие пологий градиент концентрации. В данном случае, например, возможно проводить диффузию фосфора как можно раньше в ходе высокотемпературных способов изготовления полупроводникового компонента, чтобы достичь достаточной глубины проникновения или пологого градиента концентрации и, следовательно, также желаемого увеличения сопротивления утечки в p-легированной базовой зоне или области сопротивления в достаточной степени и, следовательно, желаемого интегрированного поперечного сопротивления. Один возможный вариант способа по изобретению заключается, например, в нанесении фосфорного покрытия, например, непосредственно перед первым этапом разгонки в базовой зоне, предварительно покрытой атомами алюминия. Подобно этому первый этап разгонки атомов алюминия мог бы быть прерван по прошествии подходящего времени и продолжен снова после нанесения фосфорного покрытия и дополнительного этапа разгонки.
Другая возможность обойти проблему низкого коэффициента диффузии атомов фосфора состоит, например, в ведении атомов селена вместо атомов фосфора в область сопротивления. Селен сам по себе имеет существенно более высокий коэффициент диффузии, чем фосфор. Введение атомов селена в область сопротивления может быть осуществлено как диффузией через маску из газовой фазы, так и ионной имплантацией через маску. За этим следует, как описано ранее, этап разгонки при достаточно высокой температуре, чтобы подвергнуть разгонке покровный слой, созданный с использованием атомов селена, в области сопротивления. Термически полученный SiO2 в качестве маскирующего оксида может быть использован в качестве маски при нанесении покрытия или проведении диффузии в область сопротивления, а также при имплантации атомами селена.
Другим преимуществом применения атомов селена в качестве доноров вместо атомов фосфора является то, что, с одной стороны, растворимость атомов селена лежит в диапазоне, который легко обеспечивает возможность перекомпенсации атомов алюминия, присутствующих в p-легированной базовой зоне, а с другой стороны, происходит лишь низкая перекомпенсация p-легирующих атомов алюминия, поскольку, вследствие своих особых свойств в качестве так называемого двойного донора, имеющего два относительно глубоких энергетических уровня в запрещенной зоне, селен полностью перекомпенсирует p-легирование, присутствующее в базовой зоне, с одной стороны, но, с другой стороны, избыточные атомы селена активируются лишь на определенный процент, который зависит от температуры. Последнее имеет результатом более высокую прочность полупроводникового компонента по отношению к нежелательным паразитным эффектам, таким как, например, поверхностные каналы. Более того, естественно, возможно проводить только частичную компенсацию вместо перекомпенсации посредством атомов селена в области сопротивления. Также возможным является сочетание селенового покрытия с фосфорным покрытием для введения доноров в область сопротивления.
Полупроводниковые компоненты, имеющие интегрированное поперечное сопротивление, могут быть изготовлены способом по изобретению, где при изготовлении поперечного сопротивления удается избежать каких-либо ступеней травления или краев травления. Посредством этого в области сопротивления можно добиться получения существенно меньших структур сопротивления. Их размеры лежат, например, значительно ниже 30 мкм. Меньшие реализуемые структуры сопротивления, в свою очередь, делают возможной более точную регулировку поперечного сопротивления в радиальном направлении с тем результатом, что желаемое дифференциальное сопротивление может быть равномерно и точно отрегулировано, например, в радиальном направлении.
Изобретение не ограничено иллюстративными вариантами осуществления, показанными на фиг.1-3. Напротив, в нем может быть предусмотрено множество новых вариантов, например, путем замены n-типа проводимости на p-тип проводимости и, наоборот, путем изменения концентрации легирующих примесей. Вышеописанные способы изготовления полупроводникового компонента с интегрированным поперечным сопротивлением могут быть также объединены и могут быть применены как к n-, так и к p-проводящим областям сопротивления. Таким образом, например, можно объединить друг с другом введение в область сопротивления доноров посредством фосфора и введение в область сопротивления доноров посредством селена.
Более того, вместо кремния в качестве базового материала для полупроводниковой подложки любой другой подходящий полупроводниковый материал, например карбид кремния или арсенид галлия, может быть также предусмотрен в качестве базового материала.
Подобно этому число слоев 21 или 22 сопротивления, показанное на фиг.2C и фиг.2D, их соответствующие ширины b, соответствующие расстояния a друг от друга или их глубины не ограничены диаграммами, которые следуют из фиг.2C и фиг.2D. Так, ширины b для слоев 21 или 22 сопротивления могут быть выбраны в каждом случае так, чтобы быть одинаковыми или разными. Те же рассуждения справедливы для расстояний a слоев 21 или 22 между друг другом. Так, они могут быть выбраны в каждом случае так, чтобы быть одинаковыми или разными. Глубины слоев 21 или 22 в области 10 сопротивления также могут быть выбраны так, чтобы быть одинаковыми или разными в каждом случае для всех слоев 21 или 22. Последнее могло бы быть реализовано, например, введением или разгонкой доноров, имеющих разные коэффициенты диффузии.
В принципе, способ по изобретению может быть использован для получения любого типа полупроводникового компонента с интегрированным поперечным сопротивлением. В предпочтительном варианте осуществления способ по изобретению применяют для изготовления тиристоров и, в частности, запускаемых светом тиристоров (LTT). В запускаемом светом тиристоре, например, интеграция поперечного, радиально симметричного токоограничительного сопротивления между оптическим затвором и последующими ступенями с усиливающим затвором или главным катодом и/или между второй и третьей ступенью с усиливающим затвором особенно предпочтительна для обеспечения одновременного распространения запуска и ограничения плотности тока до значения, которое не разрушает тиристор, в малом оптическом затворе в случае очень быстрого возрастания тока.
Список ссылочных обозначений
1 Тело полупроводника
2 n--легированный полупроводниковый материал
3 Эмиттерная зона на анодной стороне
4 p-легированная базовая зона на катодной стороне
5 Углубление
6 Центральная область, область BOD
7 Эмиттерные зоны на катодной стороне, вспомогательные эмиттерные зоны
8 Эмиттерные электроды
9 Оптический затвор
10 Область сопротивления
11 Интегрированное поперечное сопротивление
12 Поверхность, верхняя сторона пластины
13 Поверхность, задняя сторона пластины
14 Ось
15 Глубокий профиль диффузии алюминия
16 Маска, маскирующий оксид
17 Фоторезист
18 Углубление
19 p-n-переход
20 Тонкий n-легированный покровный слой
21 Слой сопротивления с перекомпенсацией
22 Слой сопротивления с частичной компенсацией
23 Начальная концентрация акцепторов
24 Профиль некомпенсированных доноров
a Расстояние
b Ширина
AG1-AG4 Ступени с усиливающим затвором
KV1-KV4 Концентрационные профили
N Число легирующих атомов
r Радиус
t, t1, t2 Глубина в полупроводниковой подложке 1

Claims (6)

1. Способ изготовления полупроводникового компонента, имеющего по меньшей мере одно интегрированное поперечное сопротивление (11), включающий в себя следующие этапы:
- подготовки полупроводниковой подложки (1) из легированного полупроводникового материала первого типа проводимости (n) с легированной базовой зоной (4) второго типа проводимости (p), комплементарного первому типу проводимости, которая примыкает к поверхности полупроводниковой подложки (1),
- маскирования поверхности полупроводниковой подложки (1), причем в маске (16) формируют по меньшей мере одно углубление (18), имеющее заданную ширину, чтобы по меньшей мере частично вскрыть область (10) сопротивления базовой зоны (4),
- осаждения на вскрытую область (10) сопротивления легирующей примеси первого типа проводимости (n) таким образом, что на стороне поверхности на вскрытой области (10) сопротивления формируется тонкий покровный слой (20) первого типа проводимости (n), имеющий высокую концентрацию легирующей примеси, разгонки осажденной легирующей примеси первого типа проводимости (n) в области (10) сопротивления таким образом, что из тонкого покровного слоя (20), имеющего высокую концентрацию легирующей примеси, формируется более толстый слой (21, 22), имеющий меньшую концентрацию легирующей примеси,
при этом легирование базовой зоны (4) второго типа проводимости (p) в области (10) сопротивления частично компенсировано, полностью компенсировано или перекомпенсировано с помощью подвергнутой разгонке легирующей примеси первого типа проводимости (n); и
при этом ширина упомянутого по меньшей мере одного углубления (18) увеличивается или уменьшается с увеличением радиуса (r).
2. Способ по п. 1, в котором тонкий покровный слой (20) первого типа проводимости (n), имеющий высокую концентрацию легирующей примеси, получают диффузией в область (10) сопротивления базовой зоны (4) второго типа проводимости (p).
3. Способ по п. 1, в котором тонкий покровный слой (20) первого типа проводимости (n), имеющий высокую концентрацию легирующей примеси, получают имплантацией в область (10) сопротивления базовой зоны (4) второго типа проводимости.
4. Способ по одному из пп. 1-3, в котором этап осаждения тонкого покровного слоя (20) первого типа проводимости осуществляют, используя фосфор и/или селен.
5. Способ по одному из пп. 1-3, в котором в маске (16) формируют множество углублений (18), каждое из которых имеет заданную ширину и находится на заданном расстоянии от других.
6. Способ по п. 1, в котором этап маскирования поверхности полупроводниковой подложки (1) осуществляют посредством маскирующего оксида и/или фоторезиста.
RU2013136195/28A 2011-01-05 2012-01-04 Способ изготовления полупроводникового компонента с интегрированным поперечным сопротивлением RU2548589C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011002479.4 2011-01-05
DE102011002479A DE102011002479A1 (de) 2011-01-05 2011-01-05 Verfahren zur Herstellung eines Halbleiterbauelements mit integriertem Lateralwiderstand
PCT/EP2012/050112 WO2012093146A2 (de) 2011-01-05 2012-01-04 Verfahren zur herstellung eines halbleiterbauelements mit integriertem lateralwiderstand

Publications (2)

Publication Number Publication Date
RU2013136195A RU2013136195A (ru) 2015-02-10
RU2548589C2 true RU2548589C2 (ru) 2015-04-20

Family

ID=45497984

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2013136195/28A RU2548589C2 (ru) 2011-01-05 2012-01-04 Способ изготовления полупроводникового компонента с интегрированным поперечным сопротивлением

Country Status (5)

Country Link
EP (1) EP2661768B1 (ru)
CN (1) CN103460356B (ru)
DE (1) DE102011002479A1 (ru)
RU (1) RU2548589C2 (ru)
WO (1) WO2012093146A2 (ru)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969246B (zh) * 2012-12-17 2015-04-29 福建福顺微电子有限公司 一种平面可控硅制造方法
CN106373957A (zh) * 2015-07-21 2017-02-01 三垦电气株式会社 半导体装置以及包含该半导体装置的电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611066A (en) * 1969-12-12 1971-10-05 Gen Electric Thyristor with integrated ballasted gate auxiliary thyristor portion
SU285713A1 (ru) * 1969-07-14 1974-07-15 Н. И. Якивчик, Н. П. Молибог , А. Н. Думаневич
US5204273A (en) * 1990-08-20 1993-04-20 Siemens Aktiengesellschaft Method for the manufacturing of a thyristor with defined lateral resistor
US6043516A (en) * 1996-09-30 2000-03-28 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh & Co. Kg Semiconductor component with scattering centers within a lateral resistor region
DE10231199A1 (de) * 2002-07-10 2004-02-05 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleiterbauelement
DE102005061294A1 (de) * 2005-12-21 2007-07-05 Infineon Technologies Austria Ag Kompensationszone für NPT-Halbleiterbauelemente
DE102008054094A1 (de) * 2008-10-31 2010-05-20 Infineon Technologies Ag Halbleiterbauelement mit einer integrierten Widerstandsstruktur

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH552283A (de) * 1972-11-16 1974-07-31 Bbc Brown Boveri & Cie Thyristor.
CN1007765B (zh) * 1985-07-17 1990-04-25 通用电气公司 可控制接通的硅可控整流器
DE3531631A1 (de) * 1985-09-05 1987-03-05 Licentia Gmbh Asymmetrischer thyristor und verfahren zu seiner herstellung
US6066864A (en) * 1996-05-20 2000-05-23 Siemens Aktiengesellschaft Thyristor with integrated dU/dt protection
US7821016B2 (en) * 2008-04-02 2010-10-26 Zarlink Semiconductor (U.S.) Inc. Light activated silicon controlled switch
CN101901831A (zh) * 2009-10-28 2010-12-01 苏州博创集成电路设计有限公司 具有高维持电压的scr esd保护结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU285713A1 (ru) * 1969-07-14 1974-07-15 Н. И. Якивчик, Н. П. Молибог , А. Н. Думаневич
US3611066A (en) * 1969-12-12 1971-10-05 Gen Electric Thyristor with integrated ballasted gate auxiliary thyristor portion
US5204273A (en) * 1990-08-20 1993-04-20 Siemens Aktiengesellschaft Method for the manufacturing of a thyristor with defined lateral resistor
US6043516A (en) * 1996-09-30 2000-03-28 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh & Co. Kg Semiconductor component with scattering centers within a lateral resistor region
DE10231199A1 (de) * 2002-07-10 2004-02-05 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleiterbauelement
DE102005061294A1 (de) * 2005-12-21 2007-07-05 Infineon Technologies Austria Ag Kompensationszone für NPT-Halbleiterbauelemente
DE102008054094A1 (de) * 2008-10-31 2010-05-20 Infineon Technologies Ag Halbleiterbauelement mit einer integrierten Widerstandsstruktur

Also Published As

Publication number Publication date
WO2012093146A3 (de) 2012-11-01
EP2661768A2 (de) 2013-11-13
RU2013136195A (ru) 2015-02-10
CN103460356A (zh) 2013-12-18
EP2661768B1 (de) 2020-03-04
WO2012093146A2 (de) 2012-07-12
CN103460356B (zh) 2017-02-15
DE102011002479A1 (de) 2012-07-05

Similar Documents

Publication Publication Date Title
US9887190B2 (en) Semiconductor device and method for manufacturing the same
WO2017047285A1 (ja) 半導体装置および半導体装置の製造方法
US20160307993A1 (en) Semiconductor device and method of manufacturing semiconductor device
EP2654084B1 (en) Method of manufacturing a semiconductor device
US7582531B2 (en) Method for producing a buried semiconductor layer
US11450734B2 (en) Semiconductor device and fabrication method for semiconductor device
US10079281B2 (en) Semiconductor devices and methods for forming a semiconductor device
JP2018078216A (ja) 半導体装置およびその製造方法
JP2013247248A (ja) 半導体装置の製造方法
JP2024024105A (ja) 半導体装置
KR100503905B1 (ko) 반도체장치 및 그 제조방법
RU2548589C2 (ru) Способ изготовления полупроводникового компонента с интегрированным поперечным сопротивлением
KR102070959B1 (ko) 파워 소자 및 그 제조방법
EP1052699A1 (en) Semiconductor device and fabrication method therefor
JP2007019518A (ja) フィールドストップを有する半導体部品
JP7486483B2 (ja) パワー半導体デバイスおよびそのようなデバイスを製造するためのシャドーマスクフリー方法
JP7070303B2 (ja) 半導体装置
US8237239B2 (en) Schottky diode device and method for fabricating the same
CN111326588A (zh) 平面型场效晶体管及其制作方法
JP4115993B2 (ja) 集積放射相称抵抗器を備えた半導体素子
JP2020205295A (ja) 炭化珪素半導体装置
CN113223941B (zh) 横向变掺杂结构的制造方法及横向功率半导体器件
US20230092013A1 (en) Method of Forming a Semiconductor Device Including an Absorption Layer
US10128330B1 (en) Semiconductor device with a buried junction layer having an interspersed pattern of doped and counter-doped materials
US10312133B2 (en) Method of manufacturing silicon on insulator substrate