CN103460356B - 一种制造含有集成横向电阻的半导体部件的方法 - Google Patents

一种制造含有集成横向电阻的半导体部件的方法 Download PDF

Info

Publication number
CN103460356B
CN103460356B CN201280011869.5A CN201280011869A CN103460356B CN 103460356 B CN103460356 B CN 103460356B CN 201280011869 A CN201280011869 A CN 201280011869A CN 103460356 B CN103460356 B CN 103460356B
Authority
CN
China
Prior art keywords
conduction type
resistance
base
resistance area
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280011869.5A
Other languages
English (en)
Other versions
CN103460356A (zh
Inventor
汉斯-约阿希姆·舒尔策
乌韦·凯尔纳-沃尔德华森
库尔特·鲍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technology Bipolar Co ltd
Original Assignee
Infineon Technologies Bipolar GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Bipolar GmbH and Co KG filed Critical Infineon Technologies Bipolar GmbH and Co KG
Publication of CN103460356A publication Critical patent/CN103460356A/zh
Application granted granted Critical
Publication of CN103460356B publication Critical patent/CN103460356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thyristors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种制造含有至少一个集成横向电阻（11）的半导体部件的方法包括以下步骤：准备一个具有互补于第一导电类型的第二导电类型（p）的掺杂基区（4）并由第一导电类型（n）的掺杂半导体材料构成的半导体本体（1），所述基区（4）相邻于半导体本体（1）的一个表面；涂覆半导体本体（1）的表面，其中，至少一个具有预定义宽度的隐窝（18）被引入掩膜（16），使得基区（4）的电阻区（10）至少部分暴露；用第一导电类型（n）的掺杂剂涂覆暴露的电阻区（10），其涂覆方法为在暴露的电阻区（10）的表面形成一个具有高掺杂浓度的第一导电类型（n）的薄涂层（20）；将涂覆的第一导电类型（n）的掺杂剂打入电阻区（10），其打入方法为在具有高掺杂浓度的薄涂层（20）上形成一个具有低掺杂浓度的较厚层（21,22）。

Description

一种制造含有集成横向电阻的半导体部件的方法
技术领域
本发明涉及一种制造含有至少一个集成横向电阻的半导体部件的方法。
背景技术
横向电阻通常在功率半导体部件中起主要作用，尤其是在高压晶闸管中。例如，在含有一个所谓的放大门电路结构的晶闸管结构中，当导通晶闸管时，所述横向电阻被实施用于限制电流上升率。特别是，晶闸管结构中的集成横向电阻用于限制电流通过一个或多个放大门极，从而防止极端转换情况下对半导体部件的任何可能的伤害。
含有放大门电路结构的晶闸管通常是径向对称的构造。主发射区与一个或多个通过辅助发射极或所谓的放大门极相接触的辅助发射区同心设置。在一个或多个这些放大门极中，可以设置集成横向电阻来保护晶闸管，该集成电阻设置在特别为此提供的电阻区中。所述放大门极通常是环形的。正因为如此，所述集成横向电阻最好为径向对称的形态。
已知专利DE19640311B4公开了一种制造半导体部件的方法，其中的电阻，例如位于第二和第三放大门电路段的p基电阻特别的通过使用高能粒子进行辐射的方式凝固在贮备处理的晶闸管芯块上。辐射所带来的缺陷使得半导体本体内的自由载流子的移动性降低，如此使得电阻增加。然而，此方法的一个缺点是所涉及的费用可观，因为所述辐射只能由专用的加速器来实施。
EP0472880B1同样描述了一种制造含有定义的横向电阻的半导体部件的方法。提供了一种含有横向电阻的晶闸管,其电阻区含有比该电阻区周围的层低的掺杂浓度。所述集成电阻通常通过掺杂原子，例如硼或铝，以扩散或注入的方式形成于半导体内部。在通过离子注入的方式引入掺杂原子的情况中，电阻值借助于选择的剂量来控制。如果掺杂原子通过扩散的方式引入，掺杂层的结构化蚀刻将用以调整电阻值。当然，所述方法使生产具有高度可复制性电阻值的横向电阻成为可能，但是其缺点在于由半导体内的结构化蚀刻所产生的蚀刻步骤，因为蚀刻过程中的边缘覆盖对随后的照相工艺（phototechnical）步骤提出了特别高的要求。在离子注入过程中，注入原子相对较低的穿透深度是其弊端所在。
发明内容
在这种背景下，本发明的目标是提供一种制造含有至少一个集成横向电阻的半导体部件的方法，所述半导体部件中的横向电阻可以由一种定义好的并且可靠的方式制造，电阻值具有高度可复制性，横向电阻能够以最小的生产工艺支出集成在半导体部件中。
此目标可由根据权利要求1所述的制造具有所述特征的半导体部件方法的发明解决。从属权利要求进一步公开了本发明的具体优选实施例。
应当指出的是，权利要求中单独列出的所述特征可由技术上有意义的任何方式彼此结合并揭示本发明更多的实施例。
本发明基于特别的改变预定义导电类型的半导体区的电阻的构想，所述构想是通过局部引入含有互补于第一次提到的导电类型的不同导电类型的掺杂剂来实现的。
根据本发明所述的制造含有至少一个集成横向电阻的半导体部件的方法，首先要准备一个由第一导电类型的掺杂半导体材料构成的半导体本体。将第二导电类型的掺杂剂从表面引入半导体本体内以形成一个相邻于半导体本体表面的第二导电类型的掺杂基区。掺杂剂的第二导电类型互补于半导体本体的第一导电类型。优选的，例如，第二导电类型的掺杂剂通过扩散和/或注入的方式引入。
半导体本体的表面随后被覆膜，至少一个具有预定义宽度的隐窝以这样一种方式引入掩膜，即基区的电阻区至少部分暴露。基区的电阻区在此形成基区中产生集成横向电阻的区域。优选的，覆膜用掩膜氧化物来完成，尤其是热生产的掩膜氧化物，但是同样可以用合适的光刻胶来完成，其中应用于半导体本体的掩膜是结构化的，例如根据提供的隐窝的照相工艺。
未被掩膜覆盖的暴露的电阻区随后从表面涂覆第一导电类型的掺杂剂，也就是说，所述掺杂剂的导电类型互补于基区的第二导电类型。在此步骤中，一个具有高掺杂浓度的第一导电类型的薄涂层形成于电阻区的自由表面。优选的，掺杂剂的涂覆由掩蔽的扩散和/或掩蔽的注入工序来完成。
在用第一导电类型的掺杂剂涂覆暴露的电阻区之后，所述薄涂层在随后的打入步骤中被打入电阻区，即被打入第二导电类型的基区。在这里一个具有较低掺杂浓度的较厚层形成于具有高掺杂浓度的薄掺杂层。通过将第一导电类型的掺杂剂打入互补于第一导电类型的第二导电类型的基区电阻区，电阻区的基区的导电性特别的发生变化，尤其是降低了，借此横向电阻就形成了。优选的，打入步骤是通过加热半导体本体实施的，并且发生在，例如一个温度高于或近似等于1200℃的氧化环境中几个小时。
本发明能够实现的优点尤其在于横向电阻的电阻值可以更好的设置，即更精确和更可靠。此外，根据本发明所述的方法可以在现有的半导体部件制造过程中没有巨大额外支出的情况下集成。因为根据本发明，集成横向电阻的制造过程避免了蚀刻步骤，又可以在半导体部件的电阻区获得明显较小的结构，例如，明显小于30μm，能够使差动电阻实质上设置得更加均匀。特别优选的，电阻值的大小根据本发明所述的方法借助于掩膜隐窝的宽度和/或进入第二导电类型的电阻区的第一导电类型的掺杂剂的穿透深度来确定。
在根据本发明所述的方法的一个优选实施例中，允许具有高掺杂浓度的第一导电类型的薄涂层从半导体本体表面扩散进入第二导电类型的基区的电阻区。如此，电阻值可以以简单的方式设置，即通过掺杂剂的涂覆浓度和选择的扩散参数，例如温度和扩散时间设置。例如，涂覆在温度大约接近1000℃进行数个小时。通过扩散的方式进行涂覆的根本优点是易于集成到半导体部件的整个制造过程中。
在根据本发明所述的方法的另一个优选实施例中，具有高掺杂浓度的第一导电类型的薄涂层从半导体本体的表面注入第二导电类型的基区的电阻区。相比于扩散的方式，注入的方式的根本优势在于对掺杂剂的涂覆浓度的更精确的控制。
在根据本发明所述的方法的另一个优选实施例中，电阻区内的第二导电类型的基区的掺杂由打入的第一导电类型的掺杂剂至少部分补偿。特别的，电阻区内的第二导电类型的基区的自由载流子由打入的第一导电类型的掺杂剂的自由载流子部分补偿。即，由掺杂的基区提供的自由载流子的数量减少了，结果是基区的导电性也降低了。优选的，由于所述部分补偿，没有pn结在被打入的第一导电类型的掺杂剂和第二导电类型的掺杂基区之间形成。本实施例中的横向电阻的电阻值主要由第一导电类型的掺杂基区的未补偿的载流子以及每种情况下被引入掩膜的隐窝的宽度和隐窝的数量、被打入电阻区的第一导电类型的掺杂剂的深度决定。
在本发明所述的方法的另一个优选实施例中，电阻区内的第二导电类型的基区的掺杂由被打入的第一导电类型的掺杂剂过度补偿。结果是，在被打入的第一导电类型的掺杂剂和第二导电类型的掺杂基区间形成pn结。可用于自由载流子的传导的基区的有效横截面随之在电阻区减少，导致电阻的增加。因此，电阻的增加由仍然低于pn结的基区的方块电阻决定。
根据本发明所述的方法的一个优选实施例，每一个都具有预定义的宽度并彼此以预定义的距离相邻的多个隐窝被引入掩膜。通过此方法横向电阻可以特别设置，例如设置成径向的，以使横向电阻中功率损耗在整个电阻区呈现径向上更均匀的分布。这样可以防止电阻值空间依赖导致的在高电流和/或高电压下的任何局部过载和横向电阻的热损害。设置这样的横向电阻的方法已有描述，例如在本申请人的专利申请DE10231199A1中，其整个内容作为参考被包括在内。
本发明的更多特性和优点可以从剩下的权利要求和随后的对本发明的示范性实施例的描述中获得，这些示范性实施例不应理解为对本发明的限制，在下文中配合附图详细说明。
附图说明
图1示出了根据本发明的方法制造的具有电阻区和集成横向电阻的晶闸管的放大门电路结构的局部剖视图。
图2示出了图1所示的晶闸管的电阻区的放大图的局部剖视图（A）到（D）用于解释根据本发明所述的方法的两个优选的实施例，以及
图3（A）到（D）示出了对应于图2中局部剖视图（A）到（D）的浓度分布图，用于解释根据本发明所述的方法的两个优选的实施例。
在不同的附图中相同的部分一直采用相同的标号，因此这些部件通常只描述一次。
附图标记列表：
1-半导体本体；2-n-掺杂半导体材料；3-阳极侧发射极区；4-阴极侧p掺杂基区；5-隐窝；6-中心区，BOD区；7-阴极侧发射极区，辅助发射极区；8-发射电极；9-光学门电路；10-电阻区；11-集成横向电阻；12-表面，硅晶片上面；13-表面，硅晶片背面；14-轴；15-铝扩散深度分布曲线；16-掩膜，掩膜氧化物；17-光刻胶；18-隐窝；19-pn结；20-n掺杂薄涂层；21-过度补偿的电阻层；22-部分补偿的电阻层；23-最初受主浓度；24-未补偿的施主分布曲线。
a-距离；b-宽度；AG1～AG4-放大门极；KV1～KV2浓度分布曲线；N-掺杂剂原子数量；r-半径；t，t1，t2-在半导体本体1中的深度。
具体实施方式
图1示出了光控晶闸管（LTT）的局部剖视图。所述晶闸管包括半导体本体1，例如，由第一导电类型的半导体材料2构成的硅晶片，在本例所描述的示范性实施例中是n-掺杂的半导体材料2。在阳极侧，p+掺杂的发射极区3形成于半导体材料2上。与发射极区3的电接触是通过一个没有示出的阳极形成于晶片背面的一个巨大区域的。互补于第一导电类型的第二导电类型的基区4与阴极侧相邻。在本示范性实施例中，基区4是p掺杂的。所述基区4包括一个紧缩节5，在此处晶闸管的中心区6的基区4借助于其构型形成了一个击穿电压降低了的区域。这样的击穿电压降低了的区域被本领域技术人员称为BOD区。在阴极侧，n+掺杂的发射极区7位于基区4，例如，可以成为辅助晶闸管的辅助发射极区。与发射极区7的接触由发射电极8完成。另外，发射电极8同样可以在外侧与基区4接触。
图1示出的局部图中的晶闸管具有一个典型的放大门电路结构，所述放大门电路结构包括放大门极AG1，AG2，AG3，AG4以及一个小型的光学门电路9和一个位于电阻区10的集成横向电阻11。在所示的光控晶闸管实施例中，光学门电路9对应于放大门极AG1。图1所示的晶闸管可以由门电路9光学触发。自然地，本发明同样适用于具有适配于电触发的放大门极AG1的电控晶闸管。
由图1可推断出，电阻区10位于示出的晶闸管的p掺杂基区4，位于放大门电路结构的两个辅助发射极之间，特别的位于第二和第三放大门极AG2和AG3之间。电阻区10在图1中用虚线矩形标出。位于电阻区10内部的是横向电阻11，在图1中用相应的电阻符号表示。由于集成横向电阻11以这样的方式放置，电流上升率限制于适当值，即特别是限制在不会损害晶闸管的值。
自然地，图1所示的电阻区10或横向电阻11的布置不应当理解为一种限制，其仅仅是一种示范性的布置。例如，电阻区10和横向电阻11也可以布置在光学门电路9和其次的放大门极之间，或者布置在光学门电路9和未在图1中示出的主电极之间。此外，在图1示出的横向电阻11之外提供另外一个横向电阻也是可行的，例如，在光学门电路9和第二放大门极AG2之间。这种将横向电阻作为限流电阻的布置提供了重要的优点，即触发的均匀分散（dissemination），并且能够在电流迅速上升的情况下将小型光学门电路9中的电流密度限制在一个值，此值不至损害晶闸管。
优选的，图1所示的晶闸管相对于垂直位于半导体本体1的两个表面12和13上的轴14旋转对称设置，其在半导体元件的中心区8运转。阴极侧的基区4和发射极区7以及对应的电极8和电阻区10或者横向电阻11在半导体本体1的表面的平面上设置成圆形的或环形的。优选的，晶闸管是环形的。然而，图中所示的前述区域和层4至11的形状并不是必须的。他们也可以不设置为圆形或环形，例如可以设置成多边形。
下文将结合图2和图3说明根据本发明所述的方法的两个优选实施例。图2示出了一系列的示意图（A）到（D），其用以说明根据本发明的两个优选的示范性实施例的制造方法的过程。图3（A）到（D）中示出了分别对应于图2的半导体本体内的掺杂剂的浓度分布曲线图，通过该分布曲线图，本发明所述的方法得以进一步阐释。
图2A示出了图1中的晶闸管的电阻区10的放大的示意的局部剖视图。由图1可推断出，图2A中由虚的环状线表示的电阻区10在半导体部件的示范性实施例中，描述为位于阴极侧半导体本体1的p掺杂基区4中、第二和第三放大门极AG2和AG3之间，。p掺杂基区4向内扩散进入半导体本体1，例如，通过在表面12使用铝原子和一个或多个随后的打入步骤的预覆盖或掺杂的方式。打入基区4的铝的扩散深度的分布图在图2A中用点划线15表示。特别的，铝涂覆过程是在大约1000℃的涂覆温度下完成的。打入步骤通常是在高于1200℃的氧化环境中经过数个小时完成的，例如大约5到10个小时。
在表面12上，掩膜16覆于半导体本体1上。特别的，掩膜16包括热的或热生产的掩膜氧化物，例如SiO2。从图2A中可以推断出，掩膜16已装备有光刻胶17覆于掩膜16上，随后将未覆盖光刻胶17的掩膜16区域移除，从而将各自具有预定义的宽度和互相之间预定义的距离的三个隐窝18引入掩膜16。隐窝18使得电阻区10的一部分暴露于表面12上。图2A所示的隐窝18的数量只是一个例子，不应当被理解为对此做的限制。自然地，可以提供更多的隐窝18于电阻区10的掩膜16，同样的也可以是更少的，例如，只有一个隐窝18。引入掩膜16的隐窝18的数量和他们各自的宽度以及互相之间的距离根据所需的电阻区10的横向电阻11进行适当的选择。
图3A示出了在图2A中用双箭头KV1表示的半导体本体1区域的掺杂剂的浓度分布曲线。水平轴给出了p掺杂的基区4以及n-掺杂的半导体材料2的掺杂剂的数量N，随纵轴表示的在半导体本体1中的深度t的变化曲线，深度t从表面12开始测量。特别的，图3A中的曲线示出了位于半导体本体1的表面12和位于p掺杂的基区4和n-掺杂的半导体材料2间的pn结19间的基区4的受主浓度，而pn结19下方区域的曲线给出了半导体材料2的施主浓度。
从图3A可以推断出，p掺杂基区4的受主浓度从表面12到表示打入基区的铝扩散深度分布曲线的虚线15逐渐减少，随着深度t继续增加，在从线15开始的一小段距离中几乎没有变化。在pn结19之前的一小段距离，p掺杂的基区4的受主浓度突然减少。从pn结19开始随着深度t继续增加，n-掺杂的半导体材料2内的施主浓度在又一次近乎保持不变之前迅速增大。
图2B为移除光刻胶16之后，以电阻区10示出的半导体本体1。此外，电阻区10中借由隐窝18暴露的半导体本体1的表面12被涂覆第一导电类型的掺杂剂，即，n型掺杂物质。根据本发明，具有高掺杂浓度的n掺杂薄涂层20便形成于电阻区10的表面。
举例来说，所述薄涂层20可以由活性如施主的原子（掩蔽的）向内扩散形成。例如，典型的n掺杂物质磷，这些磷原子的向内扩散可以相对简单的集成在整个半导体部件的制造过程中。例如，所述向内扩散可以通过POCl3涂覆或磷化氢涂覆以及一个或多个连续的打入步骤来实现。典型的，预涂覆是在高于1000℃的温度中持续数个小时完成的。预涂覆步骤因此被称为高温步骤。
如果p掺杂的基区4的受主被涂层20的施主过度补偿，就形成了pn结。此种情况下电阻区10的电阻的增加由位于n掺杂涂层20之下的p掺杂的基区4的方块电阻决定。这种情况在图2C中示出，随后还将详细描述。
一种将涂层20向内扩散进入基区4的电阻区10的替代方法是通过（掩蔽的）注入或离子注入的方法引入磷原子。因为对比于前述通过扩散的方式的预涂覆，离子注入不是一个高温过程，所以不论是热SiO2还是相匹配的光刻胶都可以作为掩膜16。这简化了预涂覆中掩膜16的常规结构，所述预涂覆是通过在图2A的描述中提到的将隐窝18引入到掩膜16的照相工艺方法实现的。
相比于已提到的预涂覆方法（POCl3涂覆或磷化氢涂覆），注入的另一优点在于对引入电阻区10的施主数量的更精确控制。通过注入的方式进行的施主数量的可控制的引入使基区4中只有一部分受主得到补偿（部分补偿）。在这种情况下，如图2C至2D所示，施主掺杂的区域21或22中方块电阻增加，而不必形成pn结。这种没有pn结形成的情况在图2D中示出并将在下面进一步描述。
图3B示出了半导体本体1区域的掺杂剂的浓度分布曲线，其由图2B中的双箭头KV2确定。图2B示出的根据本发明的方法的第一个优选实施例的涂层20是通过磷涂覆或磷扩散形成的，例如，通过前面所述的POCl3涂覆或磷化氢涂覆。在这一实施例中，活性如施主的磷原子过度补偿基区4或电阻区10的受主，结果是在n掺杂涂层20和p掺杂基区4之间形成pn结。图3B示出的浓度曲线分布中，深度t1处能够清楚地辨认出该pn结。
特别的，图3B标出的曲线示出了位于半导体本体1的表面12与n掺杂涂层20和p掺杂基区4间的位于深度t1的pn结之间的区域中涂层29的施主浓度。在图3B中可以清楚的看到一个非常高的受主浓度，直到在深度t1的pn结处其迅速降低。在此区域由引入的施主过度补偿p掺杂基区4的受主。在深度t1的pn结和pn结19之间的曲线示出了基区4的受主浓度，所述浓度起初在深度t1的pn结区域非常低，这是涂层20的施主的过度补偿造成的，随着深度t在较大的方向上距离增大受主浓度迅速增大，之后随着深度t在pn结19的方向上继续增大，受主浓度与图3A中已经描述过的变化过程相同。
图2C示出了根据本发明的方法所述的第一个优选实施例的打入步骤的结果。在此步骤中具有高掺杂浓度的薄涂层20形成了具有低掺杂浓度的较厚层21或者电阻层21。特别的，在打入步骤之后，层21具有相较于打入步骤之前的深度t1更深的深度t2。从图3C中的浓度曲线可以推论出，在表面12和深度t2之间的区域，由引入层21的施主过度补偿在层21或基区4的受主。在这种情况下电阻由位于深度t2的pn结之下的p掺杂基区4的方块电阻决定。在图3C中，此区域由以箭头标注的位于点t2和19之间的浓度分布曲线KV3表示。
根据第一个实施例制造的半导体部件的整个横向电阻10的电阻水平相应地由引入电阻区10的层21的数量、其各自的宽度b和相互之间的距离a，以及各自在电阻区10的深度t2决定。
特别优选的，图2C示出的根据本发明制造的层21具有不同的宽度，尤其是各个层21的宽度随着半径r的增大而增大。然而，宽度也可以随着半径r的增大而减小。此实施例使横向电阻11以这样的方式在径向设置，例如，电阻中消散的功率损耗在整个径向电阻区均匀分布。这使得触发均匀分散，并且如前所述，在电流迅速增大的情况下将小型光学门电路9中的电流密度限制在一个不会损害晶闸管的值。
图2D示出了根据本发明的方法制造的第二个优选实施例的打入步骤的结果。第二个实施例不同于前面所述的第一个实施例之处在于，磷原子通过离子注入的方式引入暴露的电阻区10取代磷涂覆。涂覆暴露的电阻区10以通过注入的方式形成具有高掺杂浓度的薄涂层20没有在图中示出，但是发生过程实质上类似于图2B中描述的情况。然而，因为在注入方式的帮助下，引入大量的施主以在暴露的电阻区10形成薄涂层20的过程以一种实质上可控的方式发生，并且电阻区10或基区4内只有部分受主由引入的施主补偿（部分补偿），在根据本发明的方法的第二个实施例中，没有pn结在n掺杂的涂层20和p掺杂的基区4间形成。
因为具有高掺杂浓度的薄涂层20是通过注入的方式形成的，施主在随后的打入步骤中被打入电阻区10并形成图2D中所示的较厚层22或电阻层22。在图3D中由点线23表示的基区4的最初的受主浓度23由向内扩散的施主部分补偿，其未补偿的受主的分布曲线24同样在图3D中由不同的曲线表示，如图3D所示，从曲线23导致的曲线以及曲线23可以看出的那样。
根据本第二实施例制造的半导体部件的整个横向电阻10的电阻水平由引入电阻区10的电阻层22的数量、其各自的宽度b和相互的距离a，以及各自在电阻区10的深度和电阻层22中未补偿的受主的数量决定。
特别优选的，图2D示出的层22根据本发明制造的具有不同的宽度，尤其是各个层22的宽度随着半径r的增大而增大。此实施例使横向电阻11以这样的方式在径向设置，例如，电阻中消散的功率损耗在整个径向电阻区均匀分布。这使得触发均匀分散，并且如前所述，在电流迅速增大的情况下将小型光学门电路9中的电流密度限制在一个不会损害晶闸管的值。
磷具有相对较低的扩散常数。当使用磷作为施主时，尤其是希望获得具有平稳的浓度梯度的深扩散分布曲线时，应当考虑到这一点。在此种情况下，例如，使得在高温工序的过程中尽早的实施磷扩散以制造半导体部件从而获得足够的穿透深度或者平稳的浓度梯度，也因此获得所需的在p掺杂基区或电阻区的漏电阻的增长达到一个足够的程度，从而获得所需的集成横向电阻。根据本发明的方法的一种可能的变形是，例如，直接在预涂覆铝原子的基区的第一步打入步骤前进行磷涂覆。同样的，铝原子的第一步打入步骤可以在一个合适的时间段后中断然后在磷涂覆和一个额外的打入步骤之后再次继续。
另一种避免磷原子的低扩散率的可行方法包括，例如，将硒原子而不是磷原子引入电阻区。硒本身具有比磷高得多的扩散常数，将硒原子引入电阻区可以通过气相的掩蔽扩散和掩蔽的离子注入的方式来完成。正如前面所描述的，接下来是在足够高的温度温下将由硒原子生产的涂层打入电阻区的打入过程。如同掩膜氧化物一样，热生产的SiO2可以用作涂覆中的或电阻区的扩散中的以及同样的硒原子的注入中的掩膜。
使用硒原子代替磷原子作为施主的另一个优点是一方面硒原子的溶解度所在的范围能够轻松的使p掺杂基区中的铝原子得到过度补偿，另一方面，p掺杂的铝原子的低过度补偿仅发生在基于其双施主这一特别性能的情况下，所谓双施主是指在硒的能隙中具有两个比较深的能级，一方面硒完全过度补偿基区的p掺杂，但另一方面过量的硒原子只能激活到某一比例，这一比例取决于温度。就非期望的寄生效应而言，例如表面沟道，后者使得半导体部件具有较高的稳健性。此外，自然地，通过电阻区的硒原子也可以只进行部分补偿而不是过度补偿。同样，可以将硒涂覆与磷涂覆相结合以将施主引入电阻区。
具有集成横向电阻的半导体部件可以由本发明所述的方法制造，其中在制造横向电阻时避免了任何蚀刻步骤或蚀刻边缘。通过此方法，在电阻区可获得更小的电阻结构。例如，这些结构明显小于30μm。可得的较小的电阻结构转而使得能够在径向更精确的设置横向电阻，从而能够在径向更均匀且精确地设置所需的差动电阻。
本发明并不限于图1到图3所示的示范性实施例。相反的，可以提供数个新的变形，例如，改变n型导电性为p型导电性或者相反的，以及改变掺杂浓度。前面所述的制造含有集成横向电阻的半导体部件的方法同样可以结合使用，并且对n型和p型导电电阻区均适用。例如，通过磷将施主引入电阻区的方式和通过硒将施主引入电阻区的方式可以互相结合。
此外，除了使用硅作为制造半导体本体的基材，任何其它的合适的半导体材料，例如碳化硅或砷化镓，同样可以作为基材。
同样的，图2C和2D示出的电阻层21或22的数量、其各自的宽度b、相互之间的距离a或者他们的深度并不限于从图2C和2D可以推断出的图解。因此，电阻层21或22的宽度b可以选择为相同的或不同的。电阻层21或22彼此之间的距离a同样适用。因此，这些可以选择为相同的或者不同的。电阻区10中的层21或22的深度同样可以为每种情况下的所有层21或22选择为相同的或者不同的。例如，后者可以通过引入或打入具有不同扩散常数的施主来实现。
原则上，本发明所述的方法可用于获得任何类型的含有集成横向电阻的半导体部件。在一个优选的实施例中，本发明所述的方法用于制造晶闸管，特别的是光控晶闸管（LTT）。例如，在光控晶闸管中，特别优选的，在光学门电路和随后的放大门极或主阴极之间和／或第二和第三放大门极之间集成横向的、径向对称的限流电阻，以确保触发的均匀分散，并且在电流迅速增大的情况下，将小型光学门电路中的电流密度限制在不损害晶闸管的值。

Claims (7)

1.一种制造含有至少一个集成横向电阻(11)的半导体部件的方法，包括以下步骤：
-准备一个具有互补于第一导电类型的第二导电类型(p)的掺杂基区(4)并由第一导电类型(n)的掺杂半导体材料构成的半导体本体(1)，所述基区(4)相邻于半导体本体(1)的一个表面，
-涂覆半导体本体(1)的表面，其中，至少一个具有预定义宽度的隐窝(18)被引入掩膜(16)，使得基区(4)的电阻区(10)至少部分暴露，
-用第一导电类型(n)的掺杂剂涂覆暴露的电阻区(10)，其涂覆方法为在暴露的电阻区(10)的表面形成一个具有高掺杂浓度的第一导电类型(n)的薄涂层(20)，
-将涂覆的第一导电类型(n)的掺杂剂打入电阻区(10)，其打入方法为在具有高掺杂浓度的薄涂层(20)上形成一个具有低掺杂浓度的较厚层(21,22)，所述较厚层的厚度大于所述薄涂层的厚度；
其中，上述电阻区(10)中的第二导电类型(p)的基区(4)的掺杂只有部分由打入的第一导电类型(n)的掺杂剂补偿。
2.根据权利要求1所述的方法，其特征在于，所述具有高掺杂浓度的第一导电类型(n)的薄涂层(20)是通过扩散进入第二导电类型(p)的基区(4)的电阻区(10)的方式形成的。
3.根据权利要求1所述的方法，其特征在于，所述具有高掺杂浓度的第一导电类型(n)的薄涂层(20)是通过注入第二导电类型(p)的基区(4)的电阻区(10)的方式形成的。
4.根据上述任意一项权利要求所述的方法，其特征在于，所述第一导电类型的薄涂层(20)的涂覆是用磷和/或硒完成的。
5.根据上述权利要求1-3任意一项所述的方法，其特征在于，每个具有预定义的宽度并且相互之间具有预定义的距离的多个隐窝(18)被引入所述掩膜(16)。
6.根据权利要求5所述的方法，其特征在于，所述每个隐窝(18)的宽度随着半径(r)的增大而增大或减小。
7.根据上述权利要求1-3任意一项所述的方法，其特征在于，所述半导体本体(1)的表面的涂覆通过掩膜氧化物和/或光刻胶的方式完成。
CN201280011869.5A 2011-01-05 2012-01-04 一种制造含有集成横向电阻的半导体部件的方法 Active CN103460356B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011002479.4 2011-01-05
DE102011002479A DE102011002479A1 (de) 2011-01-05 2011-01-05 Verfahren zur Herstellung eines Halbleiterbauelements mit integriertem Lateralwiderstand
PCT/EP2012/050112 WO2012093146A2 (de) 2011-01-05 2012-01-04 Verfahren zur herstellung eines halbleiterbauelements mit integriertem lateralwiderstand

Publications (2)

Publication Number Publication Date
CN103460356A CN103460356A (zh) 2013-12-18
CN103460356B true CN103460356B (zh) 2017-02-15

Family

ID=45497984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280011869.5A Active CN103460356B (zh) 2011-01-05 2012-01-04 一种制造含有集成横向电阻的半导体部件的方法

Country Status (5)

Country Link
EP (1) EP2661768B1 (zh)
CN (1) CN103460356B (zh)
DE (1) DE102011002479A1 (zh)
RU (1) RU2548589C2 (zh)
WO (1) WO2012093146A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969246B (zh) * 2012-12-17 2015-04-29 福建福顺微电子有限公司 一种平面可控硅制造方法
CN106373957A (zh) * 2015-07-21 2017-02-01 三垦电气株式会社 半导体装置以及包含该半导体装置的电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901831A (zh) * 2009-10-28 2010-12-01 苏州博创集成电路设计有限公司 具有高维持电压的scr esd保护结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU285713A1 (zh) * 1969-07-14 1974-07-15 Н. И. Якивчик, Н. П. Молибог , А. Н. Думаневич
US3611066A (en) * 1969-12-12 1971-10-05 Gen Electric Thyristor with integrated ballasted gate auxiliary thyristor portion
CH552283A (de) * 1972-11-16 1974-07-31 Bbc Brown Boveri & Cie Thyristor.
CN1007765B (zh) * 1985-07-17 1990-04-25 通用电气公司 可控制接通的硅可控整流器
DE3531631A1 (de) * 1985-09-05 1987-03-05 Licentia Gmbh Asymmetrischer thyristor und verfahren zu seiner herstellung
US5204273A (en) * 1990-08-20 1993-04-20 Siemens Aktiengesellschaft Method for the manufacturing of a thyristor with defined lateral resistor
US6066864A (en) * 1996-05-20 2000-05-23 Siemens Aktiengesellschaft Thyristor with integrated dU/dt protection
DE19640311B4 (de) * 1996-09-30 2005-12-29 Eupec Gmbh & Co. Kg Halbleiterbauelement mit Lateralwiderstand und Verfahren zu dessen Herstellung
DE10231199A1 (de) * 2002-07-10 2004-02-05 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleiterbauelement
DE102005061294B4 (de) * 2005-12-21 2010-05-12 Infineon Technologies Austria Ag NPT-Halbleiterbauelement in der Form eines MOSFETs oder IGBTs
US7821016B2 (en) * 2008-04-02 2010-10-26 Zarlink Semiconductor (U.S.) Inc. Light activated silicon controlled switch
DE102008054094B4 (de) * 2008-10-31 2013-12-05 Infineon Technologies Ag Halbleiterbauelement mit einer integrierten Widerstandsstruktur

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901831A (zh) * 2009-10-28 2010-12-01 苏州博创集成电路设计有限公司 具有高维持电压的scr esd保护结构

Also Published As

Publication number Publication date
WO2012093146A3 (de) 2012-11-01
EP2661768A2 (de) 2013-11-13
RU2013136195A (ru) 2015-02-10
CN103460356A (zh) 2013-12-18
EP2661768B1 (de) 2020-03-04
WO2012093146A2 (de) 2012-07-12
DE102011002479A1 (de) 2012-07-05
RU2548589C2 (ru) 2015-04-20

Similar Documents

Publication Publication Date Title
US5710059A (en) Method for producing a semiconductor device having a semiconductor layer of SiC by implanting
CN101494238B (zh) 半导体装置
USRE41181E1 (en) Manufacturing method of semiconductor device
WO2017047276A1 (ja) 半導体装置および半導体装置の製造方法
EP2654084B1 (en) Method of manufacturing a semiconductor device
US6603189B2 (en) Semiconductor device with deliberately damaged layer having a shorter carrier lifetime therein
US9887190B2 (en) Semiconductor device and method for manufacturing the same
US6504230B2 (en) Compensation component and method for fabricating the compensation component
KR20010075354A (ko) 반도체 소자를 제조하기 위한 방법
CN108369963A (zh) 碳化硅超结功率器件的边缘终端设计
CN108649042A (zh) 具有低暗电流的针扎光电二极管
CN103460356B (zh) 一种制造含有集成横向电阻的半导体部件的方法
KR100503905B1 (ko) 반도체장치 및 그 제조방법
JP3059423B2 (ja) 半導体装置の製造方法
JP3898893B2 (ja) サイリスタのブレークオーバ電圧の設定方法
US6791161B2 (en) Precision Zener diodes
DE102021126018A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN109148563A (zh) 齐纳二极管的制备方法及齐纳二极管
JP3977676B2 (ja) 半導体装置及びその製造方法
US5633180A (en) Method of forming P-type islands over P-type buried layer
CN104992966B (zh) 一种热预算低的双极高频功率晶体管芯片的制作方法
JP4629809B2 (ja) ＳｉＣの半導体層を有する半導体素子を製造する方法
JPS5856481A (ja) ゲルマニウム受光素子の製造方法
JP4011772B2 (ja) 半導体装置およびその製造方法
KR100293269B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: German Val Stein

Patentee after: Infineon technology bipolar Co.,Ltd.

Address before: German Val Stein

Patentee before: Infineon Technologies Bipolar GmbH & Co.KG