CN104992966B - 一种热预算低的双极高频功率晶体管芯片的制作方法 - Google Patents
一种热预算低的双极高频功率晶体管芯片的制作方法 Download PDFInfo
- Publication number
- CN104992966B CN104992966B CN201510262095.9A CN201510262095A CN104992966B CN 104992966 B CN104992966 B CN 104992966B CN 201510262095 A CN201510262095 A CN 201510262095A CN 104992966 B CN104992966 B CN 104992966B
- Authority
- CN
- China
- Prior art keywords
- carried out
- doping
- power transistor
- frequency power
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 229910052796 boron Inorganic materials 0.000 claims abstract description 45
- 238000002347 injection Methods 0.000 claims abstract description 39
- 239000007924 injection Substances 0.000 claims abstract description 39
- 238000000137 annealing Methods 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 30
- -1 boron ion Chemical class 0.000 claims description 27
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 22
- 238000002513 implantation Methods 0.000 claims description 22
- 238000001259 photo etching Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 26
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000000707 boryl group Chemical group B* 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Abstract
本发明公开了一种热预算低的双极高频功率晶体管芯片的制作方法。涉及半导体器件及其制造领域。该制作方法采用离子注入代替热扩散后，高硼离子注入后不进行高温热退火，而是在低硼离子注入后，一起进行一次高温退火，退火温度控制在950~1050℃，降低了晶体管制作的热预算，简化了工艺流程，避免了对晶圆片的反复高温加热，节约了能源，也降低了晶圆片经反复高温，变形的发生。
Description
技术领域
本发明涉及半导体器件及其制造领域，尤其涉及一种热预算低的双极高频功率晶体管芯片的制作方法。
背景技术
双极高频功率晶体管管芯制作一般要用到扩散或离子注入工艺来进行掺杂，从而实现晶体管的基区和发射区。不论是采用热扩散工艺还是离子注入工艺，都需要进行高温过程。若采用高硼扩散和低硼扩散，均需采用高温进行扩散；而采用离子注入，也需在高硼离子注入后和低硼离子注入后进行高温退火来对注入杂质进行激活及消除注入损伤，即需要一定的热预算来保证晶体管芯片工艺的正常进行。
双极高频功率晶体管以往大都采用比较成熟热扩散工艺，在热扩散时首先要进行预扩散，然后是再扩散。为提高晶体管的电性能和可靠性，往往要进行外基区高硼扩散（掺杂浓度比较高，高硼预扩散温度在900~1000℃，再扩散温度在1100~1190℃）。为提高发射结注入效率，要求晶体管的基区掺杂浓度往往要低于发射区掺杂浓度两个数量级左右，即基区要进行低硼扩散（掺杂浓度相对外基区的高硼掺杂浓度要低，低硼预扩散温度900~1000℃，再扩散温度为1000~1100℃），即单进行P型杂质掺杂就要对晶圆片起码要进行4次加热（若有镇流电阻且镇流电阻单独进行掺杂，则还要增加一次预扩和一次再扩）。随着掺杂技术的进步，采用离子注入代替热扩散掺杂的方法已逐渐在硅双极晶体管芯片的制作工艺中采用，但以往工艺是注入完后，要跟着进行高温退火，即采用离子注入后，也起码要两次高温热退火（高硼注入后退火和基区低硼注入后退火）。工艺复杂，浪费能源，对晶圆片的反复高温加热，降低了了晶体管的抗γ辐照能力。
发明内容
本发明所要解决的技术问题是提供一种热预算低的双极高频功率晶体管芯片的制作方法,该制作方法降低了双极高频功率晶体管芯片的热预算，简化了工艺流程，避免了对晶圆片的反复高温加热，节约了能源，同时提高了晶体管的抗γ辐照能力。
为解决上述技术问题，本发明所采取的技术方案是：一种热预算低的双极高频功率晶体管芯片的制作方法，包括以下步骤：
（1）首先将选定的外延晶圆片清洗干净，然后进行高温氧化，氧化层的厚度要能屏蔽住高硼离子注入；
（2）按设计要求进行高硼区的光刻，刻蚀出要进行高硼注入掺杂的窗口；
（3）采用离子注入机进行高硼离子注入掺杂，其注入能量和注入剂量分别由注入的深度要求和掺杂浓度确定；
（4）按设计要求进行低硼区的光刻；
（5）采用离子注入机进行低硼离子注入掺杂，其注入能量和注入剂量分别由注入的深度要求和掺杂浓度确定；
（6）高硼离子、低硼离子注入后进行高温退火，其退火温度控制在950~1050℃，时间控制在30~120分钟，以修复注入损伤和激活注入杂质；
（7）按设计要求进行发射区光刻，刻蚀出发射区掺杂窗口；
（8）对发射区进行磷离子注入掺杂；
（9）对发射区进行退火，其退火温度控制在900~950℃，时间控制在10~60分钟，以修复注入损伤和激活注入杂质；
（10）进行电极接触孔光刻、腐蚀、去胶，实现发射区和基区的金属电极通路，再进行金属化形成发射极、基极各自的金属电极，然后采用等离子增强化学气相淀积方法在晶片表面进行钝化层淀积，最后通过光刻及腐蚀的方法将金属键合区处的钝化层去除干净。
优选的，所述步骤（1）中氧化层厚度控制在4300~7000Å。
优选的，所述步骤（3）高硼离子注入能量控制在35~110KeV，注入剂量控制在(5~9)×1015/cm2。
优选的，所述步骤（5）低硼离子注入能量控制在30~100KeV，注入剂量控制在(1~5)×1014/cm2。
优选的，所述的高频功率晶体管的频率不低于700MHz。
采用上述技术方案所产生的有益效果在于：本发明专利在采用离子注入代替热扩散后，高硼离子注入后不进行高温热退火，而是在低硼离子注入后，一起进行一次高温退火，退火温度控制在950~1050℃，降低了芯片制作的热预算，简化了工艺流程，避免了对晶圆片的反复高温加热，节约了能源，也降低了晶圆片经反复高温，变形的发生。同时由于在低硼离子注入时，将注入剂量适当提高（即提高了基区掺杂浓度），由1013/cm2量级，提高到(1~5)×1014/cm2，在保证晶体管有较大的电流增益和EB结反向击穿电压的前提下，晶体管的抗γ辐照能力也要好于一般的同类产品。
由于本发明是针对高频功率晶体管，不是工作频率更高的微波功率晶体管，为缩短工时，对于NPN双极晶体管发射区采用了磷掺杂代替了砷掺杂，由于磷的扩散系数要高于砷，所以又可降低制作发射区的热预算，也缩短了工艺时间；本发明磷离子注入后的退火温度控制在900~950℃，较一般的扩散及砷离子注入后的退火温度都低，即又一次降低了晶体管制作过程中的热预算。经测试，晶体管的截止频率可在1000MHz左右。
附图说明
图1是现有高频NPN硅功率晶体管的芯片制作工艺流程图；
图2是本发明的高频NPN硅功率晶体管的芯片制作工艺流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示，本发明是一种热预算低的双极高频功率晶体管芯片的制作方法，包括以下步骤：
（1）首先将选定的外延晶圆片清洗干净，然后进行高温氧化，氧化层的厚度要能屏蔽住高硼离子注入（若采用扩散工艺，要屏蔽住硼在高温时在二氧化硅中的扩散），氧化层厚度一般控制在4300~7000Å；
（2）按设计要求进行高硼区的光刻，刻蚀出要进行高硼注入（掺杂）的窗口；
（3）采用离子注入机进行高硼离子注入掺杂，其注入能量和注入剂量分别由注入的深度要求和掺杂浓度确定，本发明的注入能量控制在35~110KeV，注入剂量控制在(5~9)×1015/cm2；
（4）按设计要求进行基区低硼区的光刻；
（5）采用离子注入机进行低硼离子注入掺杂，其注入能量和注入剂量分别由注入的深度要求和掺杂浓度确定，本发明的注入能量控制在30~100KeV，注入剂量控制在(1~5)×1014/cm2；
（6）高硼离子、低硼离子注入后进行高温退火，目的是消除离子注入时造成的晶圆片表面的损伤，并激活注入的杂质，同时调整PN结的深度，具体条件由晶体管的性能确定，本发明的退火温度控制在950~1050℃，时间控制在30~120分钟；本发明是在所有的硼离子注入掺杂后，一起进行热退火，从而减少了退火次数，降低了离子注入后高温退火的热预算，简化了工艺，器件性能达到了晶体管详细规范要求的各项指标；
（7）按设计要求进行发射区光刻，刻蚀出发射区掺杂窗口；
（8）对发射区进行磷离子注入掺杂；本发明所涉及到的晶体管的截止频率不低于700MHz，故没有采用一般微波管所采用的砷掺杂，而是采用扩散系数比较高的磷进行掺杂，从而降低工艺的热预算；
（9）对发射区退火；由于采用了磷注入掺杂，其高温的扩散系数要明显快于砷，所以退火温度选择在900~950℃，较一般的发射区需要的1000℃左右明显降低，而且由于磷扩散系数较高，所需要的退火时间也相应缩短，这又降低了工艺制作的热预算，退火时间由晶体管的电流放大倍数和晶体管击穿电压的要求来决定，考虑到均匀性及工艺的经济性，发射区的退火时间控制在10~60分钟之间；
（10）进行电极接触孔光刻、腐蚀、去胶，实现发射区和基区的金属电极通路；
（11）进行金属化即形成发射极、基极各自的金属电极；
（12）采用等离子增强化学气相淀积方法在晶片表面进行钝化层淀积，钝化层可以是二氧化硅也可以是氮化硅或是二氧化硅与氮化硅的复合介质层，通过光刻及腐蚀的方法将金属键合区处的钝化层去除干净，目的是对芯片表面进行保护，以便进行中测和随后的芯片键合区处的电极与对应的管壳电极的键合（连接），而芯片的其它部位都被钝化层覆盖；
（13）将金属键合区处钝化层腐蚀干净的晶片表面的光刻胶去除干净，进行芯片的中测。
如图1和图2对比所示，似乎工艺简化的不多，但实际减少了对晶圆片的频繁加热次数，降低了芯片制作的热预算，若晶体管设计还有单独的发射极硼扩散镇流电阻制作，或单独的硼保护环制作，实际还可又简化一次或二次热退火过程。
本发明前，此类双极晶体管是采用热扩散工艺进行，由于晶圆片尺寸不断增大，采用固态源扩散的杂质源片的尺寸也需相应的增大，而采用热扩散的工艺正逐渐被离子注入工艺取代，故目前制作固态杂质源片的企业也越来越少，且通过实际工艺发现部分杂质源片的质量稳定性也令人质疑。所以下决心用离子注入代替热扩散工艺。
而以往的微波功率晶体管芯片的制作工艺虽采用的是离子注入工艺，但每次注入后都要进行热退火，从而消除损伤、激活注入杂质。而且为保证晶体管能在微波频段下工作，一般采用发射区砷注入，从而实现浅结、窄基区来提高晶体管的工作频率。
本发明专利所涉及的晶体管为高频功率晶体管，要求晶体管的截止频率不低于700MHz，为此在发射区注入掺杂上没有采用砷而是采用了磷，由于磷的扩散系数比较高，故发射区退火时可以采用较低的退火温度和较短的退火时间（砷扩散或砷离子注入后的退火温度一般均需控制在1000℃左右），本发明采用磷离子注入形成发射区；为提高BC结的反向击穿电压，减小其反向漏电，采用比较深的高硼保护环技术；而为提高晶体管的发射结注入效率，提高晶体管的电流增益，晶体管的基区采用低硼注入掺杂；为简化工艺，降低热预算，高硼离子注入掺杂后不进行热退火，而是在低硼基区注入掺杂后一起进行热退火，来修复注入损伤和激活注入杂质。发射区采用磷掺杂也是为减小热预算而考虑。经过本发明专利实施后，晶体管的性能达到了热扩散掺杂的性能指标，满足了用户的需求。由于在注入过程中能够及时调整注入剂量（即掺杂浓度），采用该技术后，在保证参数满足晶体管规范要求的同时，晶体管的抗γ总剂量辐照水平较同类其它产品也得到明显的提高。
Claims (4)
1.一种热预算低的双极高频功率晶体管芯片的制作方法，其特征在于：包括以下步骤：
（1）首先将选定的外延晶圆片清洗干净，然后进行高温氧化，氧化层的厚度要能屏蔽住高硼离子注入；
（2）按设计要求进行高硼区的光刻，刻蚀出要进行高硼注入掺杂的窗口；
（3）采用离子注入机进行高硼离子注入掺杂，其注入能量和注入剂量分别由注入的深度要求和掺杂浓度确定；
（4）按设计要求进行低硼区的光刻；
（5）采用离子注入机进行低硼离子注入掺杂，其注入能量和注入剂量分别由注入的深度要求和掺杂浓度确定；
（6）高硼离子、低硼离子注入后进行高温退火，其退火温度控制在950~1050℃，时间控制在30~120分钟，以修复注入损伤和激活注入杂质；
（7）按设计要求进行发射区光刻，刻蚀出发射区掺杂窗口；
（8）对发射区进行磷离子注入掺杂；所述的高频功率晶体管的频率不低于700MHz；
（9）对发射区进行退火，其退火温度控制在900~950℃，时间控制在10~60分钟，以修复注入损伤和激活注入杂质；
（10）进行电极接触孔光刻、腐蚀、去胶，实现发射区和基区的金属电极通路，再进行金属化形成发射极、基极各自的金属电极，然后采用等离子增强化学气相淀积方法在晶片表面进行钝化层淀积，最后通过光刻及腐蚀的方法将金属键合区处的钝化层去除干净。
2.根据权利要求1所述的一种热预算低的双极高频功率晶体管芯片的制作方法，其特征在于：所述步骤（1）中氧化层厚度控制在4300~7000Å。
3.根据权利要求1所述的一种热预算低的双极高频功率晶体管芯片的制作方法，其特征在于：所述步骤（3）高硼离子注入能量控制在35~110KeV，注入剂量控制在(5~9)×1015/cm2。
4.根据权利要求1所述的一种热预算低的双极高频功率晶体管芯片的制作方法，其特征在于：所述步骤（5）低硼离子注入能量控制在30~100KeV，注入剂量控制在(1~5)×1014/cm2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510262095.9A CN104992966B (zh) | 2015-05-21 | 2015-05-21 | 一种热预算低的双极高频功率晶体管芯片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510262095.9A CN104992966B (zh) | 2015-05-21 | 2015-05-21 | 一种热预算低的双极高频功率晶体管芯片的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104992966A CN104992966A (zh) | 2015-10-21 |
| CN104992966B true CN104992966B (zh) | 2017-10-24 |
Family
ID=54304754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510262095.9A Active CN104992966B (zh) | 2015-05-21 | 2015-05-21 | 一种热预算低的双极高频功率晶体管芯片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104992966B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411348B (zh) * | 2018-11-21 | 2023-03-28 | 山东农业工程学院 | 一种大功率抗辐射晶体管芯片设计的方法及芯片 |
| CN112053952B (zh) * | 2019-06-05 | 2022-02-11 | 上海先进半导体制造有限公司 | 高耐压大电流增益的衬底pnp晶体管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995002898A1 (en) * | 1993-07-12 | 1995-01-26 | National Semiconductor Corporation | Process for fabricating semiconductor devices having arsenic emitters |
| CN102130060A (zh) * | 2010-12-24 | 2011-07-20 | 日银Imp微电子有限公司 | 一种用于直接驱动功率器件的高压栅驱动芯片的制备方法 |
| CN102456729A (zh) * | 2010-10-21 | 2012-05-16 | 富士电机株式会社 | 半导体器件及其制造方法 |
-
2015
- 2015-05-21 CN CN201510262095.9A patent/CN104992966B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995002898A1 (en) * | 1993-07-12 | 1995-01-26 | National Semiconductor Corporation | Process for fabricating semiconductor devices having arsenic emitters |
| CN102456729A (zh) * | 2010-10-21 | 2012-05-16 | 富士电机株式会社 | 半导体器件及其制造方法 |
| CN102130060A (zh) * | 2010-12-24 | 2011-07-20 | 日银Imp微电子有限公司 | 一种用于直接驱动功率器件的高压栅驱动芯片的制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| PJFET与双极兼容工艺技术研究;税国华 等;《微电子学》;20090831;第39卷(第4期);第571-574页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104992966A (zh) | 2015-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2930741B1 (en) | Method for manufacturing semiconductor device | |
| CN107251205A (zh) | 半导体装置和半导体装置的制造方法 | |
| TWI690081B (zh) | 引入外延層場闌區的反向傳導igbt及其製備方法 | |
| CN102157363B (zh) | 一种功率器件衬底背面的离子注入方法 | |
| CN101176194A (zh) | 半导体器件及其制造方法 | |
| CN109994383A (zh) | 半导体器件和用于形成半导体器件的方法 | |
| CN102856194B (zh) | 制造反向阻断绝缘栅双极晶体管的方法 | |
| CN104992966B (zh) | 一种热预算低的双极高频功率晶体管芯片的制作方法 | |
| CN103489776B (zh) | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 | |
| CN104716039B (zh) | 提高igbt性能的背面工艺制作方法 | |
| CN101916724B (zh) | 一种晶体管的制作方法 | |
| CN112885716B (zh) | 半导体结构的形成方法 | |
| CN208433413U (zh) | 半导体结构 | |
| CN106469646A (zh) | 一种碳化硅器件用离子注入来形成高掺杂的制造方法 | |
| CN112928016A (zh) | 用于晶圆的快速退火工艺 | |
| US5965929A (en) | Bipolar Silicon transistor with arsenic and phosphorous ratio | |
| CN106558624A (zh) | 一种快速恢复二极管及其制造方法 | |
| CN106469647B (zh) | 一种碳化硅半导体器件的掺杂制造工艺 | |
| CN101770955B (zh) | 一种制作p型金属氧化物半导体的方法 | |
| CN100570858C (zh) | 制造半导体器件的方法 | |
| CN103839804B (zh) | 一种电场阻断型igbt结构的制备方法 | |
| CN111933526B (zh) | Igbt和其制作方法 | |
| CN107481931B (zh) | 晶闸管的制造方法 | |
| CN104425261B (zh) | 射频ldmos器件的制造方法 | |
| CN103746045B (zh) | 抑制p型特高阻硅单晶材料表面高温反型的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |