CN107481931B - 晶闸管的制造方法 - Google Patents
晶闸管的制造方法 Download PDFInfo
- Publication number
- CN107481931B CN107481931B CN201710725954.2A CN201710725954A CN107481931B CN 107481931 B CN107481931 B CN 107481931B CN 201710725954 A CN201710725954 A CN 201710725954A CN 107481931 B CN107481931 B CN 107481931B
- Authority
- CN
- China
- Prior art keywords
- ions
- well
- thyristor
- semiconductor substrate
- carrying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 150000002500 ions Chemical class 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 230000003213 activating effect Effects 0.000 claims abstract description 4
- 238000002513 implantation Methods 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007306 turnover Effects 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种晶闸管的制作方法，所述制作方法包括：S1、在P‑离子的半导体衬底内的进行P‑离子和N‑离子的注入，制作P阱和N阱；S2、第一次加热处理进行P阱与N阱的结推进；S3、在所述P阱与所述N阱中注入N+离子和P+离子；S4、第二次加热处理激活所述N+离子和所述P+离子；S5、对半导体衬底进行深槽隔离。本发明的晶闸管的制作方法是以平面工艺结构制造的晶闸管，步骤简单，对工艺要求低，保证了成品率且成本低。
Description
技术领域
发明涉及微电子技术领域，特别涉及一种晶闸管的制造方法。
背景技术
SCR(Silicon Controlled Rectifier，可控硅)是单向可控的晶闸管，在半导体分离器件制造工艺中，SCR由于其特有的转折特性与优越的防浪涌能力，在ESD(Electro-Static discharge，静电释放)保护电路中有着广泛的应用，能在高电压、大电流条件下工作，且其工作过程可以控制。
传统晶闸管制造一般采用纵向双面光刻工艺结构，以PNPN晶闸管为例，在N型硅片衬底上先减薄至一定厚度250微米，然后进行双面光刻和P层注入，并推结行程控制管的P-基区和晶闸管的背面P+区和N+区。该方法工艺步骤比较繁杂，推进温度一般在1200℃以上，对工艺要求较高，成本和良率均很难有效控制。
发明内容
本发明要解决的技术问题是为了克服现有技术中以纵向双面光刻工艺结构制造的晶闸管，其制作步骤复杂、成本高，成品率低的缺陷，提供一种晶闸管的制作方法。
本发明是通过下述技术方案来解决上述技术问题：
一种晶闸管的制作方法，所述制作方法包括：
S1、在P-离子的半导体衬底内进行P-离子和N-离子的注入，制作P阱和N阱；
S2、第一次加热处理进行P阱与N阱的结推进；
S3、在所述P阱与所述N阱中注入N+离子和P+离子；
S4、第二次加热处理激活所述N+离子和所述P+离子；
S5、对半导体衬底进行深槽隔离。
较佳地，在步骤S2后还包括步骤S21：在P阱与N阱间注入P-离子或N-离子形成浅结。
较佳地，步骤S1中的P-离子的半导体衬底的电阻率大于100Ω·cm。
较佳地，步骤S1中的进行P-离子和N-离子的注入，注入浓度为E13cm-2～E14cm-2，注入能量为70KEV～150KEV。
较佳地，步骤S2中的第一次加热处理，所需温度为1050℃～1200℃以上，加热的时间为30分钟以上。
较佳地，步骤S3中的注入N+离子和P+离子，注入浓度为E15 cm-2，注入的能量为30KEV～80KEV。
较佳地，步骤S4中的第二次加热处理，所需温度为950℃以上，快速退火时间为20秒～2分钟。
较佳地，步骤S21中的在P阱与N阱间注入P-离子或N-离子，注入浓度为E13cm-2，注入能量为30KEV～50KEV。
较佳地，步骤S5中的对半导体衬底进行深槽隔离，所述深槽隔离的后续热过程所需温度为800℃～900℃以下。
较佳地，步骤S5后还包括：进行金属化工艺；
所述金属化工艺包括：
对衬底表面进行平坦化工艺；
在衬底表面的绝缘表面上进行金属布线；
对衬底表面进行台面工艺。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：以平面工艺结构制造的晶闸管，步骤简单，对工艺要求低，保证了成品率且成本低。
附图说明
图1为本发明较佳实施例的晶闸管的制作方法的流程图。
图2为本发明较佳实施例的晶闸管结构示意图。
图3为本发明较佳实施例的晶闸管的器件特性曲线图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
图1示出了本实施例的晶闸管的制作方法的流程图。
晶闸管的制作方法包括：
步骤101，在P-离子的半导体衬底内进行P-离子和N-离子的注入，制作P阱和N阱。
首先，如图2的本实施例的晶闸管结构示意图，选取电阻率大于100Ω·cm的P-离子或N-离子的半导体衬底201，对该半导体衬底201内进行P-离子和N-离子的注入，制作P阱202和N阱203，P-离子和N-离子的注入浓度为E13cm-2～E14cm-2，注入能量为70KEV～150KEV。
步骤102，第一次加热处理进行P阱与N阱的结推进。
步骤101中的注入后，P-离子和N-离子一般距离半导体衬底201表面的深度1微米处，加热处理进行P阱202与N阱203的结推进，温度越高，推进越深，本次加热所需温度为1050℃～1200℃，本实施例所需温度为1150℃，加热的时间为30分钟以上，使P-离子和N-离子距离半导体衬底201表面的深度达到2微米以上，最深为4微米～5微米。
步骤103，在P阱与N阱间注入P-离子或N-离子形成浅结。
本实施例采用注入P-离子来形成浅结204。
在P阱202与N阱203间注入P-离子的注入浓度为E13cm-2，注入能量为30KEV～50KEV，形成浅结204。
浅结204的浓淡程度可用于调节晶闸管的转折电压的阈值，浓度越淡，转折电压的阈值越高，浓度越高，转电压的阈值越低，同时浅结204与P阱202、N阱203的横向距离也会影响转折电压的阈值，距离P阱202或N阱203越近，转折电压的阈值越低，浅结204与P阱202或N阱203重叠越多，虽转电压的阈值会降低，但漏电流变大了，故浅结204与P阱202或N阱203适当重叠。为了保证晶闸管的稳定性，需要降低转折电压的阈值，本实施例中P-离子的注入浓度为E13cm-2，注入能量为30KEV本步骤不需要加热。
步骤104，在所述P阱与所述N阱中注入N+离子和P+离子。
N+离子205和P+离子206的注入浓度为E15cm-2，注入的能量为30KEV～80KEV。在本实施例中，P+离子206采用氟化硼，注入的能量为80KEV，N+离子205采用磷，注入的能量为35KEV。
步骤105，第二次加热处理激活所述N+离子和所述P+离子。
第二次加热处理激活所述N+离子205和所述P+离子206，所需温度为950℃以上，一般为1050℃～1150℃，快速退火时间为20秒～2分钟，在本实施例中，加热温度为1050℃，快速退火时间为1分钟。本步骤不仅激活N+离子205和P+离子206，同时使P阱202与N阱203更推进了0.5微米，且能修复步骤101中半导体衬底201表面的注入损伤。
步骤106，对半导体衬底进行深槽隔离。
使用光刻法刻蚀槽区，使深槽207的槽深为10微米，然后在半导体衬底201上生长一层绝缘层，同时对深槽207进行填充，接着进行退火处理，从而实现了深槽隔离，又起到了绝缘保护作用，深槽隔离的后续热过程所需温度为800℃～900℃，时间为30分钟。本实施例中温度为850℃，绝缘层采用的是二氧化硅。
步骤107，进行金属化工艺。
所述金属化工艺包括：
对半导体衬底201表面进行平坦化工艺，用化学机械研磨进行平坦化工艺；
在半导体衬底201表面的绝缘表面上进行金属布线；
对半导体衬底201表面进行台面工艺，对晶闸管的边缘进行磨脚，对晶闸管的表面进行钝化处理和保护。
通过上述金属化工艺降低了晶闸管的静态损耗，从而有效的提高了晶闸管长期使用的可靠性。
图3示出了本实施例的晶闸管的器件特性曲线图，图中横坐标AnodeV表示电压，AndoeI表示电流，当转折电压为2V时，转折电流稳定上升，即降低转折电压，使晶闸管容易导通，并对器件起到了保护作用。
本实施例的晶闸管的制造方法，是以平面工艺结构制造的晶闸管，步骤简单，对工艺要求低，保证了成品率且成本低。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (5)
1.一种晶闸管的制作方法，其特征在于，所述制作方法包括：
S1、在P-离子的半导体衬底内进行P-离子和N-离子的注入，制作P阱和N阱；
S2、第一次加热处理进行P阱与N阱的结推进；
S3、在所述P阱与所述N阱中注入N+离子和P+离子；
S4、第二次加热处理激活所述N+离子和所述P+离子；
S5、对半导体衬底进行深槽隔离；
在步骤S2后还包括步骤S21：在P阱与N阱间注入P-离子或N-离子形成浅结；
步骤S21中的在P阱与N阱间注入P-离子或N-离子，注入浓度为E13cm-2，注入能量为30KEV～50KEV；
步骤S2中的第一次加热处理，所需温度为1050℃～1200℃，加热的时间为30分钟以上；
步骤S4中的第二次加热处理，所需温度为1050℃～1150℃，快速退火时间为20秒～2分钟；
步骤S5中的对半导体衬底进行深槽隔离，所述深槽隔离的后续热过程所需温度为800℃～900℃。
2.如权利要求1所述的晶闸管的制作方法，其特征在于，步骤S1中的P-离子的半导体衬底的电阻率大于100Ω·cm。
3.如权利要求1所述的晶闸管的制作方法，其特征在于，步骤S1中的进行P-离子和N-离子的注入，注入浓度为E13cm-2～E14cm-2，注入能量为70KEV～150KEV。
4.如权利要求1所述的晶闸管的制作方法，其特征在于，步骤S3中的注入N+离子和P+离子，注入浓度为E15cm-2，注入的能量为30KEV～80KEV。
5.如权利要求1所述的晶闸管的制作方法，其特征在于，步骤S5后还包括：进行金属化工艺；
所述金属化工艺包括：
对衬底表面进行平坦化工艺；
在衬底表面的绝缘表面上进行金属布线；
对衬底表面进行台面工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710725954.2A CN107481931B (zh) | 2017-08-22 | 2017-08-22 | 晶闸管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710725954.2A CN107481931B (zh) | 2017-08-22 | 2017-08-22 | 晶闸管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107481931A CN107481931A (zh) | 2017-12-15 |
| CN107481931B true CN107481931B (zh) | 2021-01-29 |
Family
ID=60601390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710725954.2A Active CN107481931B (zh) | 2017-08-22 | 2017-08-22 | 晶闸管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107481931B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1201379C (zh) * | 2001-12-05 | 2005-05-11 | 联华电子股份有限公司 | 闸流体的制作方法 |
| JP2013207047A (ja) * | 2012-03-28 | 2013-10-07 | Toyota Central R&D Labs Inc | 半導体装置 |
| US20130341676A1 (en) * | 2012-06-20 | 2013-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus for Increased Holding Voltage in Silicon Controlled Rectifiers for ESD Protection |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291836A (ja) * | 2000-04-11 | 2001-10-19 | Seiko Epson Corp | 静電気保護用半導体装置 |
| JP3810375B2 (ja) * | 2003-03-14 | 2006-08-16 | ローム株式会社 | 半導体装置 |
-
2017
- 2017-08-22 CN CN201710725954.2A patent/CN107481931B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1201379C (zh) * | 2001-12-05 | 2005-05-11 | 联华电子股份有限公司 | 闸流体的制作方法 |
| JP2013207047A (ja) * | 2012-03-28 | 2013-10-07 | Toyota Central R&D Labs Inc | 半導体装置 |
| US20130341676A1 (en) * | 2012-06-20 | 2013-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus for Increased Holding Voltage in Silicon Controlled Rectifiers for ESD Protection |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107481931A (zh) | 2017-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9647068B2 (en) | Semiconductor device and manufacturing method thereof | |
| US10134886B2 (en) | Insulated gate bipolar device and manufacturing method thereof | |
| CN102412162B (zh) | 提高nldmos击穿电压的方法 | |
| JP2013247248A (ja) | 半導体装置の製造方法 | |
| CN106601826A (zh) | 一种快恢复二极管及其制作方法 | |
| CN104425259A (zh) | 反向导通绝缘栅双极型晶体管制造方法 | |
| US10249499B2 (en) | Method for manufacturing a semiconductor device comprising a thin semiconductor wafer | |
| CN101911247B (zh) | 半导体装置及其制造方法 | |
| CN103178103B (zh) | 半导体器件及其制造方法 | |
| CN107481931B (zh) | 晶闸管的制造方法 | |
| US9960158B2 (en) | Semiconductor device | |
| CN111987073B (zh) | 一种基于中子辐照的抗辐照加固soi器件及其制备方法 | |
| CN104992966B (zh) | 一种热预算低的双极高频功率晶体管芯片的制作方法 | |
| US20200119173A1 (en) | Advanced field stop thyristor structure and manufacture methods | |
| CN105206516B (zh) | 一种在半导体器件中形成场截止层的方法 | |
| CN104392912B (zh) | 一种在半导体器件中形成n型埋层的方法 | |
| CN104779277B (zh) | 一种异质结场阻结构的igbt及其制备方法 | |
| US6245649B1 (en) | Method for forming a retrograde impurity profile | |
| KR100624697B1 (ko) | 리세스 트랜지스터의 듀얼폴리게이트 제조방법 | |
| JP3450163B2 (ja) | 半導体装置の製造方法 | |
| CN105576026B (zh) | 半导体器件及其制备方法 | |
| US20240266175A1 (en) | Carbon and boron implantation for backside chemical mechanical planarization control | |
| JP6844130B2 (ja) | 半導体装置及びその製造方法 | |
| CN109243975B (zh) | 一种半导体器件的制造方法 | |
| CN104332442A (zh) | 一种锗基cmos的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 200233, No. 385 Rainbow Road, Shanghai, Xuhui District Patentee after: SHANGHAI ADVANCED SEMICONDUCTO Address before: 200233, No. 385 Rainbow Road, Shanghai, Xuhui District Patentee before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210423 Address after: 200120 No.600 Yunshui Road, Pudong New Area, Shanghai Patentee after: GTA Semiconductor Co.,Ltd. Address before: 200233, No. 385 Rainbow Road, Shanghai, Xuhui District Patentee before: SHANGHAI ADVANCED SEMICONDUCTO |
|
| TR01 | Transfer of patent right |