CN112053952B - 高耐压大电流增益的衬底pnp晶体管及其制造方法 - Google Patents
高耐压大电流增益的衬底pnp晶体管及其制造方法 Download PDFInfo
- Publication number
- CN112053952B CN112053952B CN201910486427.XA CN201910486427A CN112053952B CN 112053952 B CN112053952 B CN 112053952B CN 201910486427 A CN201910486427 A CN 201910486427A CN 112053952 B CN112053952 B CN 112053952B
- Authority
- CN
- China
- Prior art keywords
- region
- epitaxial layer
- type epitaxial
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 52
- 229910052796 boron Inorganic materials 0.000 claims abstract description 35
- -1 boron ions Chemical class 0.000 claims abstract description 35
- 238000002347 injection Methods 0.000 claims abstract description 14
- 239000007924 injection Substances 0.000 claims abstract description 14
- 238000002513 implantation Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 239000007943 implant Substances 0.000 description 8
- 238000000407 epitaxy Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种高耐压大电流增益的衬底PNP晶体管及其制造方法，包括：制备P型衬底；P型衬底上表面生长N型外延层；N型外延层上表面注入硼离子并推进形成集电极下隔离区；N型外延层上表面注入硼离子并推进形成集电极上隔离区，集电极上、下隔离区上下连接在一起；N型外延层上表面注入硼离子并推进20±10％分钟，形成发射极内圆区；N型外延层上表面注入硼离子并推进形成发射极区域。本发明通过发射极内圆区20±10％分钟的炉管热预算对发射极区域的注入及推进进行预先增强，提高了发射极区域的空穴载流子发射效率，同时未减小发射极区域至P型衬底间的有效N型外延尺寸，实现了该晶体管同时具备大电流增益与高耐压能力。
Description
技术领域
本发明属于半导体制造领域，尤其涉及一种高耐压大电流增益的衬底PNP晶体管及其制造方法。
背景技术
传统的衬底PNP晶体管的集电极是经过一次注入之后推进，再加上二次注入之后推进形成的，发射极是一次注入之后推进形成的，如图1所示：
步骤一：在P型衬底1上的N型外延层2中，集电极一次注入后推进形成集电极下隔离区A；
步骤二：在P型衬底1上的N型外延层2中，集电极二次注入后推进形成集电极上隔离区B；
步骤三：在P型衬底1上的N型外延层2中，发射极一次注入后推进形成发射极区C；
步骤四：在P型衬底1上的N型外延层2中，基极一次注入后推进形成基极区D；
步骤五：生长绝缘氧化层3；
步骤六：集电极、发射极和基极形成引线6、4、5。
上述制作方法形成的PNP晶体管由于发射极区C至P型衬底1的尺寸较大，所以经发射极流出的空穴载流子在N型外延区域有较大一部分被电子所复合，所以最终能够达到P型衬底1、并经集电极下隔离区A和集电极上隔离区B至集电极引线6流出的空穴载流子较少，宏观上体现为该PNP晶体管的电流增益较小。
为了改善上述电流增益较小的弊端，一种可行的方法是将图1中的步骤三改成由步骤二来制作PNP晶体管的发射极，如图2所示：
步骤一、四、五、六同上，步骤二：在P型衬底1上的N型外延层2中，集电极二次注入后推进形成集电极上隔离区B的同时也形成了发射极区C。
这样制作方法形成的PNP晶体管的发射极区C纵向深度变大，空穴载流子流经N型外延的路径大幅度变短，从而在N型外延区域被电子复合的比例降低，所以最终能够达到P型衬底1、并经集电极下隔离区A和集电极上隔离区B至集电极引线6流出的空穴载流子增多，宏观上体现为该PNP晶体管的电流增益增大。
但是，图2所示的制作方法显著减小了发射极区C至P型衬底1之间的有效N型外延尺寸，等效于晶体管在承受耐压时，集电极与基极之间的耗尽区宽度被减小了，导致器件不能承受较高的耐压。
发明内容
本发明要解决的技术问题是为了克服现有技术中为得到较大电流增益而降低了晶体管本身的耐压的缺陷，提供一种高耐压大电流增益的衬底PNP晶体管及其制造方法。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供了一种高耐压大电流增益的衬底PNP晶体管的制造方法，包括：
步骤S01，制备P型衬底；
步骤S02，在P型衬底上表面生长N型外延层；
步骤S03，在N型外延层上表面注入剂量为4×1014±10％个/平方厘米的硼离子，在1100℃±5％的温度范围内推进70±10％分钟，以形成集电极下隔离区，集电极下隔离区到达N型外延层的下表面、P型衬底的上表面；
步骤S04，在N型外延层上表面与集电极下隔离区的相同位置注入剂量为5.8×1015±10％个/平方厘米的硼离子，在1100℃±5％的温度范围内推进95±10％分钟，以形成集电极上隔离区，集电极下隔离区与集电极上隔离区上下连接在一起，形成集电极区域；
步骤S05，在N型外延层上表面注入剂量为1×1015±10％个/平方厘米的硼离子，在1100℃±5％的温度范围内推进20±10％分钟，以形成发射极内圆区；
步骤S06，在N型外延层上表面与发射极内圆区的相同位置注入剂量为9×1013±10％个/平方厘米的硼离子，在1050℃±5％的温度范围内推进30±10％分钟，以形成发射极区域，发射极区域注入深度比发射极内圆区浅；
步骤S07，在N型外延层的上表面注入硼离子并推进，以形成基极区域；
步骤S08，在N型外延层的上表面生长绝缘氧化层；
步骤S09，在发射极区域、所述集电极区域、所述基极区域制作电极引线。
较佳地，步骤S04中的推进时间与步骤S05中的推进时间之和为115±10％分钟。
较佳地，步骤S03中，在N型外延层上表面注入剂量为4×1014个/平方厘米的硼离子，在1100℃的温度下推进70分钟。
较佳地，步骤S04中，在N型外延层上表面与所述集电极下隔离区的相同位置注入剂量为5.8×1015个/平方厘米的硼离子，在1100℃的温度下推进95分钟；
和/或，S05步骤中，在N型外延层上表面注入剂量为1×1015个/平方厘米的硼离子，在1100℃的温度下推进20分钟。
较佳地，步骤S06中，在N型外延层上表面与所述发射极内圆区的相同位置注入剂量为9×1013个/平方厘米的硼离子，在1050℃的温度下推进30分钟。
较佳地，步骤S08中的绝缘氧化层是厚度为
的TEOS氧化层。
较佳地，步骤S09中所述电极引线是在所述发射极区域、所述集电极区域、所述基极区域开引线孔，并用金属铝制作。
本发明提供一种高耐压大电流增益的衬底PNP晶体管，包括P型衬底、N型外延层、集电极上隔离区、集电极下隔离区、发射极内圆区、发射极区域、基极、绝缘氧化层和电极引线；
N型外延层覆盖于P型衬底上，集电极上隔离区位于N型外延层的上表面内，与位于N型外延层的下表面内的集电极下隔离区上下连接在一起；
发射极内圆区位于N型外延层的上表面中心位置的内部，发射极区域位于发射极内圆区外部，比发射极内圆区在N型外延层中的深度浅；
绝缘氧化层覆盖于N型外延层的上表面上；
电极引线位于N型外延层的上表面上，贯通绝缘氧化层，电极引线包括发射极引线、集电极引线和基极引线。
较佳地，绝缘氧化层为
的TEOS氧化层。
较佳地，在集电极上隔离区位于N型外延层的上表面中心位置开引线孔，并用金属铝做引线引出集电极引线；
在发射极内圆区位于N型外延层的上表面中心位置开引线孔，并用金属铝做引线引出发射极引线；
在基极区域位于N型外延层的上表面中心位置开引线孔，并用金属铝做引线引出基极引线。
本发明的积极进步效果在于：将图2中步骤二集电极二次注入后推进形成集电极上隔离区B的同时也形成了发射极区C拆分成两个步骤：
第一步即S04步骤在集电极上隔离区注入5.8×1015±10％个/平方厘米的硼离子，在1100℃±5％的温度下推进95±10％分钟；
第二步即S05步骤在发射极内圆区注入1×1015±10％个/平方厘米的硼离子，在1100±5％℃的温度下推进20±10％分钟。
通过以上第二步中20±10％分钟的炉管热预算对S06步骤的发射极区域注入及推进进行预先增强，大幅度提高了发射极区域的空穴载流子发射效率，并且没有减小发射极区域至P型衬底之间的有效N型外延尺寸，从而实现了衬底PNP晶体管同时具备大的电流增益与高的耐压。
附图说明
图1为传统的衬底PNP晶体管制造方法。
图2为增大电流增益的衬底PNP晶体管的制造方法。
图3为本发明的较佳实施例的高耐压大电流增益的衬底PNP晶体管的制造流程图。
图4为本发明的较佳实施例的高耐压大电流增益的衬底PNP晶体管的结构示意图。
附图标记说明：
1——P型衬底 2——N型外延层 3——绝缘氧化层
4——发射极引线 5——基极引线 6——集电极引线
A——集电极下隔离区 B——集电极上隔离区 C——发射极区域
C2b——发射极内圆区 D——基极区域
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种高耐压大电流增益的衬底PNP晶体管的制造方法，如图3所示，本实施例的高耐压大电流增益的衬底PNP晶体管的制造方法包括以下步骤：
步骤S01，制备P型衬底。
步骤S02，在P型衬底上表面生长N型外延层。
步骤S03，集电极一次注入后推进。
在N型外延层上表面注入剂量为4×1014±10％个/平方厘米的硼离子，在1100℃±5％的温度范围内推进70±10％分钟，形成集电极下隔离区，集电极下隔离区到达N型外延层的下表面、P型衬底的上表面。
步骤S04，集电极二次注入后推进。
在N型外延层上表面与集电极下隔离区的相同位置注入剂量为5.8×1015±10％个/平方厘米的硼离子，在1100℃±5％的温度范围内推进95±10％分钟，形成集电极上隔离区，集电极下隔离区与集电极上隔离区上下连接在一起，形成集电极区域。
步骤S05，发射极内圆区注入后推进。
在N型外延层上表面注入剂量为1×1015±10％个/平方厘米的硼离子，在1100℃±5％的温度范围内推进20±10％分钟，形成发射极内圆区。
步骤S04和步骤S05的推进时间之和为115±10％分钟。
步骤S06，发射极二次注入后推进。
在N型外延层上表面与发射极内圆区的相同位置注入剂量为9×1013±10％个/平方厘米的硼离子，在1050℃±5％的温度范围内推进30±10％分钟，形成发射极区域，发射极区域注入深度比发射极内圆区浅。
该步骤借用步骤S05中20±10％分钟的炉管热预算进行预先增强，从而大幅度提高发射极区域C的空穴载流子发射效率，进而实现衬底PNP晶体管同时具备大的电流增益与高的耐压。
步骤S07，基极注入后推进。
在N型外延层的上表面注入硼离子并推进，以形成基极区域。
步骤S08，生长绝缘氧化层。
在N型外延层的上表面生长
的TEOS氧化层作为绝缘氧化层。
步骤S09，制作电极引线。
在集电极上隔离区位于N型外延层的上表面中心位置开引线孔，并用金属铝做引线引出集电极引线；
在发射极内圆区位于N型外延层的上表面中心位置开引线孔，并用金属铝做引线引出发射极引线；
在基极区域位于N型外延层的上表面中心位置开引线孔，并用金属铝做引线引出基极引线。
本实施例中在制作发射极区域步骤前，利用前一步骤中20±10％分钟的炉管热预算进行预先增强，大幅度提高发射极区域C中空穴载流子的发射效率，同时没有显著减小发射极区域C至P型衬底的有效N型外延尺寸，可以同时实现衬底PNP晶体管的大电流增益和高耐压能力。
下面给出一种制作高耐压大电流增益的衬底PNP晶体管的具体方法实例，该方法实例包括：
执行步骤S01-步骤S02。
步骤S03，集电极一次注入后推进。
在N型外延层上表面注入剂量为4×1014个/平方厘米的硼离子，在1100℃的温度范围内推进70分钟，形成集电极下隔离区，集电极下隔离区到达N型外延层的下表面、P型衬底的上表面。
步骤S04，集电极二次注入后推进。
在N型外延层上表面与集电极下隔离区的相同位置注入剂量为5.8×1015个/平方厘米的硼离子，在1100℃的温度范围内推进95分钟，形成集电极上隔离区，集电极下隔离区与集电极上隔离区上下连接在一起，形成集电极区域。
步骤S05，发射极内圆区注入后推进。
在N型外延层上表面注入剂量为1×1015个/平方厘米的硼离子，在1100℃的温度范围内推进20分钟，形成发射极内圆区。
此时，步骤S04和步骤S05的推进时间之和为115分钟。
步骤S06，发射极二次注入后推进。
在N型外延层上表面与发射极内圆区的相同位置注入剂量为9×1013个/平方厘米的硼离子，在1050℃的温度范围内推进30分钟，形成发射极区域，发射极区域注入深度比发射极内圆区浅。
该步骤借用步骤S05中20分钟的炉管热预算进行预先增强，从而大幅度提高发射极区域C的空穴载流子发射效率，同时没有显著减小发射极区域C至P型衬底的有效N型外延尺寸，进而实现衬底PNP晶体管同时具备大的电流增益与高的耐压。
执行步骤S07～S09。
对于衬底PNP晶体管的核心指标电流增益与耐压两个参数，表1列示了三种方法制造的晶体管的实测数据：
表1本实施例制作的晶体管与传统方法制作晶体管的参数对比
由表1可以看出，本实施例方法制作的衬底PNP晶体管在大幅度提高了电流增益的同时，保证了其高的耐压能力。其后的具体制作方法在保证电流增益和提升耐压能力两方面实现了最大程度的平衡，制作的衬底晶体管的参数典型值为电流增益320，耐压36伏。由于工艺或晶体管个体差异，电流增益通常在250～400之间波动，耐压在30～40伏之间波动。
实施例2
本实施例提供一种高耐压大电流增益的衬底PNP晶体管，如图4所示，本实施例的高耐压大电流增益的衬底PNP晶体管包括P型衬底1、N型外延层2、集电极上隔离区B、集电极下隔离区A、发射极内圆区C2b、发射极区域C、基极D、绝缘氧化层3和电极引线。
N型外延层2覆盖于P型衬底1上，集电极上隔离区B位于N型外延层2的上表面内，与位于N型外延层2的下表面内的集电极下隔离区A上下连接在一起。
发射极内圆区C2b位于N型外延层2的上表面中心位置的内部，发射极区域C位于发射极内圆区C2b外部，比发射极内圆区C2b在N型外延层2中的深度浅。
N型外延层2的上表面上生长
的TEOS氧化层作为绝缘氧化层3。
电极引线包括发射极引线4、集电极引线6和基极引线5。在集电极上隔离区B位于N型外延层2的上表面中心位置开引线孔，并用金属铝做引线，贯通绝缘氧化层3，引出集电极引线6；在发射极内圆区C2b位于N型外延层2的上表面中心位置开引线孔，并用金属铝做引线，贯通绝缘氧化层3，引出发射极引线4；在基极区域D位于N型外延层2的上表面中心位置开引线孔，并用金属铝做引线，贯通绝缘氧化层3，引出基极引线5。
本实施例的衬底PNP晶体管可采用实施例1的制造方法制造而成，由于发射级区域经过两次注入推进形成，后一次注入推进借用前一次注入推进中20±10％分钟的炉管热预算进行预先增强，大幅提高了发射极区域的空穴载流子发射效率，同时没有大幅减小发射极区域与P型衬底之间的N型外延的尺寸，从而本实施例的衬底PNP晶体管实现了同时具备大的电流增益与高的耐压能力。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (10)
1.一种衬底PNP晶体管的制造方法，其特征在于，包括：
步骤S01，制备P型衬底；
步骤S02，在所述P型衬底上表面生长N型外延层；
步骤S03，在所述N型外延层上表面注入剂量为4×1014±10％个/平方厘米的硼离子，在1100℃±5％的温度范围内推进70±10％分钟，以形成集电极下隔离区，所述集电极下隔离区到达所述N型外延层的下表面、所述P型衬底的上表面；
步骤S04，在所述N型外延层上表面与所述集电极下隔离区的相同位置注入剂量为5.8×1015±10％个/平方厘米的硼离子，在1100℃±5％的温度范围内推进95±10％分钟，以形成集电极上隔离区，所述集电极下隔离区与所述集电极上隔离区上下连接在一起，形成集电极区域；
步骤S05，在所述N型外延层上表面注入剂量为1×1015±10％个/平方厘米的硼离子，在1100℃±5％的温度范围内推进20±10％分钟，以形成发射极内圆区；
步骤S06，在所述N型外延层上表面与所述发射极内圆区的相同位置注入剂量为9×1013±10％个/平方厘米的硼离子，在1050℃±5％的温度范围内推进30±10％分钟，以形成发射极区域，所述发射极区域注入深度比所述发射极内圆区浅；
步骤S07，在所述N型外延层的上表面注入硼离子并推进，以形成基极区域；
步骤S08，在所述N型外延层的上表面生长绝缘氧化层；
步骤S09，在所述发射极区域、所述集电极区域、所述基极区域制作电极引线。
2.如权利要求1所述的衬底PNP晶体管的制造方法，其特征在于，所述步骤S04中的推进时间与所述步骤S05中的推进时间之和为115±10％分钟。
3.如权利要求1或2所述的衬底PNP晶体管的制造方法，其特征在于，所述步骤S03中，在所述N型外延层上表面注入剂量为4×1014个/平方厘米的硼离子，在1100℃的温度下推进70分钟。
4.如权利要求1或2所述的衬底PNP晶体管的制造方法，其特征在于，所述步骤S04中，在所述N型外延层上表面与所述集电极下隔离区的相同位置注入剂量为5.8×1015个/平方厘米的硼离子，在1100℃的温度下推进95分钟；
和/或，所述S05步骤中，在所述N型外延层上表面注入剂量为1×1015个/平方厘米的硼离子，在1100℃的温度下推进20分钟。
5.如权利要求1或2所述的衬底PNP晶体管的制造方法，其特征在于，所述步骤S06中，在所述N型外延层上表面与所述发射极内圆区的相同位置注入剂量为9×1013个/平方厘米的硼离子，在1050℃的温度下推进30分钟。
6.如权利要求1或2所述的衬底PNP晶体管的制造方法，其特征在于，所述步骤S08中的所述绝缘氧化层是厚度为的TEOS氧化层。
7.如权利要求1或2所述的衬底PNP晶体管的制造方法，其特征在于，所述步骤S09中所述电极引线是在所述发射极区域、所述集电极区域、所述基极区域开引线孔，并用金属铝制作。
8.一种衬底PNP晶体管，其特征在于，包括P型衬底、N型外延层、集电极上隔离区、集电极下隔离区、发射极内圆区、发射极区域、基极区域、绝缘氧化层和电极引线；
所述N型外延层覆盖于所述P型衬底上，所述集电极上隔离区位于所述N型外延层的上表面内，与位于所述N型外延层的下表面内的所述集电极下隔离区上下连接在一起；
所述发射极内圆区位于所述N型外延层的上表面中心位置的内部，所述发射极区域位于所述发射极内圆区外部，比所述发射极内圆区在所述N型外延层中的深度浅；
所述绝缘氧化层覆盖于所述N型外延层的上表面上；
所述电极引线位于所述N型外延层的上表面上，贯通所述绝缘氧化层，所述电极引线包括发射极引线、集电极引线和基极引线。
9.如权利要求8所述的衬底PNP晶体管，其特征在于，所述绝缘氧化层为的TEOS氧化层。
10.如权利要求8所述的衬底PNP晶体管，其特征在于，在所述集电极上隔离区位于所述N型外延层的上表面中心位置开引线孔，并用金属铝做引线引出所述集电极引线；
在所述发射极内圆区位于所述N型外延层的上表面中心位置开引线孔，并用金属铝做引线引出所述发射极引线；
在所述基极区域位于所述N型外延层的上表面中心位置开引线孔，并用金属铝做引线引出所述基极引线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910486427.XA CN112053952B (zh) | 2019-06-05 | 2019-06-05 | 高耐压大电流增益的衬底pnp晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910486427.XA CN112053952B (zh) | 2019-06-05 | 2019-06-05 | 高耐压大电流增益的衬底pnp晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112053952A CN112053952A (zh) | 2020-12-08 |
| CN112053952B true CN112053952B (zh) | 2022-02-11 |
Family
ID=73608562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910486427.XA Active CN112053952B (zh) | 2019-06-05 | 2019-06-05 | 高耐压大电流增益的衬底pnp晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112053952B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4060427A (en) * | 1976-04-05 | 1977-11-29 | Ibm Corporation | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps |
| EP0089503A2 (en) * | 1982-03-22 | 1983-09-28 | International Business Machines Corporation | Method for making a high performance bipolar transistor in an integrated circuit |
| US5960277A (en) * | 1995-02-28 | 1999-09-28 | Stmicroelectronics, Inc. | Method of making a merged device with aligned trench FET and buried emitter patterns |
| CN1525575A (zh) * | 2003-02-26 | 2004-09-01 | �����Զ�����ʽ���� | 高耐电压场效应型半导体设备 |
| CN103165443A (zh) * | 2011-12-16 | 2013-06-19 | 上海华虹Nec电子有限公司 | 一种绝缘栅晶体管器件及其制造工艺方法 |
| CN103594359A (zh) * | 2013-10-23 | 2014-02-19 | 溧阳市东大技术转移中心有限公司 | 一种具有环状集电极区域的晶体管的制造方法 |
| CN104992966A (zh) * | 2015-05-21 | 2015-10-21 | 中国电子科技集团公司第十三研究所 | 一种热预算低的双极高频功率晶体管芯片的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060043528A1 (en) * | 2004-09-01 | 2006-03-02 | Chong Ren | Lateral PNP transistor and the method of manufacturing the same |
-
2019
- 2019-06-05 CN CN201910486427.XA patent/CN112053952B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4060427A (en) * | 1976-04-05 | 1977-11-29 | Ibm Corporation | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps |
| EP0089503A2 (en) * | 1982-03-22 | 1983-09-28 | International Business Machines Corporation | Method for making a high performance bipolar transistor in an integrated circuit |
| US5960277A (en) * | 1995-02-28 | 1999-09-28 | Stmicroelectronics, Inc. | Method of making a merged device with aligned trench FET and buried emitter patterns |
| CN1525575A (zh) * | 2003-02-26 | 2004-09-01 | �����Զ�����ʽ���� | 高耐电压场效应型半导体设备 |
| CN103165443A (zh) * | 2011-12-16 | 2013-06-19 | 上海华虹Nec电子有限公司 | 一种绝缘栅晶体管器件及其制造工艺方法 |
| CN103594359A (zh) * | 2013-10-23 | 2014-02-19 | 溧阳市东大技术转移中心有限公司 | 一种具有环状集电极区域的晶体管的制造方法 |
| CN104992966A (zh) * | 2015-05-21 | 2015-10-21 | 中国电子科技集团公司第十三研究所 | 一种热预算低的双极高频功率晶体管芯片的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112053952A (zh) | 2020-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10847609B2 (en) | Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled | |
| CN102117827A (zh) | BiCMOS工艺中的寄生垂直型PNP器件 | |
| US10074648B2 (en) | Method of manufacturing semiconductor device | |
| CN101999163A (zh) | 低漏电流和/或低导通电压的肖特基二极管 | |
| CN110828559A (zh) | 一种高厄利电压横向晶体管结构及其制备方法 | |
| CN112053952B (zh) | 高耐压大电流增益的衬底pnp晶体管及其制造方法 | |
| JP3405766B2 (ja) | 半導体デバイスの製造方法 | |
| US4178190A (en) | Method of making a bipolar transistor with high-low emitter impurity concentration | |
| CN102376775B (zh) | BiCMOS工艺中的寄生PIN器件及制造方法 | |
| CN105206516B (zh) | 一种在半导体器件中形成场截止层的方法 | |
| CN102376776A (zh) | BiCMOS工艺中的寄生PIN二极管及制造方法 | |
| US5633180A (en) | Method of forming P-type islands over P-type buried layer | |
| CN112993015B (zh) | 一种基于集电区双扩散的高厄利电压横向pnp晶体管及其制备方法 | |
| CN102403256A (zh) | 赝埋层及制造方法、深孔接触及三极管 | |
| CN104992966B (zh) | 一种热预算低的双极高频功率晶体管芯片的制作方法 | |
| JP2002359373A (ja) | 半導体装置及びその製造方法 | |
| CN101916724A (zh) | 一种晶体管的制作方法 | |
| JP2000260778A (ja) | 半導体装置およびその製造方法 | |
| CN108417624B (zh) | 一种提高短路鲁棒性的igbt及其制备方法 | |
| KR100299912B1 (ko) | 절연 게이트 바이폴라 트랜지스터의 제조 방법 | |
| CN102544080A (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN103066115B (zh) | 垂直寄生型pnp三极管及制造方法 | |
| CN111863607B (zh) | 一种抗辐射功率晶体管及其制备方法 | |
| CN102456726B (zh) | 锗硅异质结双极晶体管 | |
| CN112992664A (zh) | 一种基于离子注入的高厄利电压npn晶体管制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Applicant after: SHANGHAI ADVANCED SEMICONDUCTO Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Applicant before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |