CN108417624B - 一种提高短路鲁棒性的igbt及其制备方法 - Google Patents

一种提高短路鲁棒性的igbt及其制备方法 Download PDF

Info

Publication number
CN108417624B
CN108417624B CN201810447589.8A CN201810447589A CN108417624B CN 108417624 B CN108417624 B CN 108417624B CN 201810447589 A CN201810447589 A CN 201810447589A CN 108417624 B CN108417624 B CN 108417624B
Authority
CN
China
Prior art keywords
region
igbt
doped
type
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810447589.8A
Other languages
English (en)
Other versions
CN108417624A (zh
Inventor
周郁明
王兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University of Technology AHUT
Original Assignee
Anhui University of Technology AHUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University of Technology AHUT filed Critical Anhui University of Technology AHUT
Priority to CN201810447589.8A priority Critical patent/CN108417624B/zh
Publication of CN108417624A publication Critical patent/CN108417624A/zh
Application granted granted Critical
Publication of CN108417624B publication Critical patent/CN108417624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

本发明公开了一种提高短路鲁棒性的IGBT及其制备方法，属于高压电力电子技术领域。包括第二导电类型掺杂的发射区、第一导电类型掺杂的基区和半绝缘区，第二导电类型掺杂的发射区位于半绝缘区顶部，第一导电类型掺杂的基区位于第二导电类型掺杂的发射区和半绝缘区一侧。半绝缘区是先采用离子注入第二导电类型的杂质实现反掺杂形成电中性层，然后依靠离子注入两性杂质元素形成半绝缘区。通过减小IGBT寄生晶体管存在的区域，解决短路条件下常规IGBT寄生晶体管开启所带来的电流失控而引起的“热奔”问题，能显著提高IGBT在短路状态下的鲁棒性，增强IGBT的短路抵御时间和临界短路能量，并适当提高IGBT的击穿电压。

Description

一种提高短路鲁棒性的IGBT及其制备方法
技术领域
本发明涉及高压电力电子技术领域，尤其涉及一种提高短路鲁棒性的IGBT及其制备方法。
背景技术
随着功率变换装置性能要求的不断提高，对承担功率变换功能的IGBT器件提出了更高的要求，其中之一是在功率变换装置发生负载短路时，承担功率变换功能的IGBT器件应该具有一定抗短路能力，也即是具有较高的鲁棒性，在保护电路能够介入之前，IGBT能够短时间承担短路条件下很高的电流应力，因而短路条件下鲁棒性的高低是体现IGBT性能优劣的重要指标之一。
研究发现IGBT体内有一个天然的寄生三极管(BJT)，这个BJT由组成图1的IGBT的第二导电类型掺杂的发射区(21)、第一导电类型掺杂的基区(22)、第二导电类型掺杂的漂移区(12)构成，当IGBT导通时，电流从漂移区(12)到发射区(21)流经基区(22)会产生压降，这个压降抬升了BJT的基极电位，使BJT的发射结正偏，从而增加了寄生BJT导通的几率，而寄生BJT的导通，极大增加了IGBT的漏电流，IGBT内的温度迅速上升，最后使得IGBT出现“热奔”而烧毁。
提高IGBT的鲁棒性，可以依靠增大芯片面积的方法来减小芯片内的电流密度，这样可以降低IGBT基区内的横向压降，从而降低寄生BJT导通的几率，但是这种方法增加了成本，对制备工艺也提出了更高的要求，并增加了驱动电路的复杂性、降低了芯片的功率密度。
中国实用新型专利，授权公告号：CN203481234U，授权公告日：2014.03.12，公开了一种低温下操作时能够获得良好短路鲁棒性的IGBT器件，该IGBT器件的特点是场终止区为深能级掺杂，对于低温操作，深能级掺杂区中的深能级掺杂原子在场终止区的非耗尽层中的活性相对低，从而射极效率在较低的温度可以被选择为相对高，而与较高的操作温度相比，在较低的温度，射极效率通常明显较低，从而既可以保证在IGBT较高操作温度下断开期间功率损耗较低，也能够获得良好的短路鲁棒性。该发明是通过在较低的操作低温时选择相对较高的发射效率，相对软的断开特性和在低温下良好的短路鲁棒性，以及在高温下的不太高的断开损耗。降低发射效率的温度依赖特性，使得短路发生时发射效率基本不发生变化，从而显著降低IGBT高温下的漏电流、获得较低的操作温度来提高鲁棒性。
发明内容
1.发明要解决的技术问题
针对现有技术中IGBT短路时失效快的问题，本发明提出一种提高短路鲁棒性的IGBT及其制备方法。它可以大幅提高IGBT的短路生存时间，大幅提高其鲁棒性，大幅提高IGBT变换器装置的可靠性。
2.技术方案
为解决上述问题，本发明提供的技术方案为：
一种提高短路鲁棒性的IGBT，包括第二导电类型掺杂的发射区、第一导电类型掺杂的基区和半绝缘区，第二导电类型掺杂的发射区位于半绝缘区顶部，第一导电类型掺杂的基区位于第二导电类型掺杂的发射区和半绝缘区一侧。
优选地，第一导电类型掺杂的基区的深度与第二导电类型掺杂的发射区和半绝缘区高度之和相等。
精确控制第一导电类型掺杂的基区所形成的导电沟道的有效宽度，不因半绝缘区222的引入而发生变化，确保IGBT的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区222的引入而发生变化。
优选地，第二导电类型掺杂的发射区的宽度和半绝缘区的宽度一致。确保IGBT的有效沟道长度不因半绝缘区的引入而发生变化、确保IGBT的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区域的引入而发生变化。保证沟道载流子平稳输运，没有“过坎”，否则形成的突变结对载流子形成势垒，不利于器件的正常工作。
优选地，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型，适用于不同导电沟道的IGBT使用。
优选地，所述的IGBT采用体硅、碳化硅、砷化镓、磷化铟、锗硅等半导体材料制作。可在不同半导体材料制作的IGBT上推广使用。
优选地，第一导电类型掺杂的基区和第二导电类型掺杂的发射区宽度比为1：1-3。
一种提高短路鲁棒性的IGBT的制备方法，其步骤为：
A、将第一导电类型的杂质植入到第二导电类型的漂移区内；
B、利用掩膜版的屏蔽作用，在第一导电类型掺杂的基区外侧离子注入第二导电类型的杂质元素，注入浓度与深度与步骤A中离子注入第一导电类型的杂质保持一致，形成电中性区域；
C、在形成电中性区域上继续注入两性杂质元素，形成半绝缘区；
D、在半绝缘区上注入第二导电类型的杂质，形成第二导电类型掺杂的发射区；
E、在沟道区域上方生长氧化层，形成绝缘栅；
F、形成IGBT的发射极、栅极、集电极三个金属电极。
步骤A采用离子注入工艺将第一导电类型的杂质植入到第二导电类型的漂移区内；
步骤B利用掩膜版的屏蔽作用，在第一导电类型掺杂的基区外侧离子注入第二导电类型的杂质元素，注入浓度与深度与步骤A中离子注入第一导电类型的杂质保持一致，形成电中性区域；并采用高温激活的形式中和该区域第一导电类型的载流子来形成电中性区域；
步骤C注入的两性杂质元素的深度和电中性区域一致；
步骤A、B和C中离子注入后，在惰性气体的保护下、适当温度下退火。
步骤E在沟道区域上方生长氧化层，形成绝缘栅层；
步骤F采用镀膜工艺和金属剥离工艺，形成IGBT的发射极、栅极、集电极三个金属电极。
优选地，步骤A中注入第一导电类型的杂质，形成的表面浓度为2×1017cm-3。
优选地，步骤A和步骤B中杂质的注入是多次离子注入，形成箱式掺杂分布，有利于提高IGBT的阻断电压。
优选地，第一导电类型掺杂的基区和半绝缘区在衬底中的深度为0.8um，确保IGBT的有效沟道长度不因半绝缘区的引入而发生变化、确保IGBT的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区域的引入而发生变化。
优选地，第一导电类型掺杂的基区的掺杂浓度为5×1016cm-3～5×1017cm-3之间。
3.有益效果
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
(1)本发明是减小寄生BJT存在的区域，也即是减少寄生BJT的数量，只是在沟道区域下面还存在有少量寄生的BJT，但是由于寄生BJT数量的极大减少，从而降低IGBT的漏电流、限制了温度的升高，IGBT出现“热奔”的时间从理论上的8微秒提高到30微秒，从而为保护电路的介入提供了充足的时间。
(2)IGBT的一个关键参数—击穿电压，是由其第一导电类型掺杂的基区、第二导电类型掺杂的漂移区的PN结决定的，本发明是在IGBT沟道外侧形成半绝缘区域，这时沟道外侧的PN结变成了半绝缘区/第二导电类型掺杂漂移区的结构，这能够将IGBT的击穿电压提高30％，专利CN201320220752.X并没有改变IGBT的PN结结构，也即是对击穿电压没有影响。
(3)本发明是在沟道外侧形成半绝缘区域，没有影响到IGBT的沟道区域，因而不影响IGBT的阈值电压、沟道电阻、转移特性、输出特性、载流子迁移率、跨导等特性参数。
(4)本发明在没有影响到IGBT沟道区域的同时，既能提高IGBT短路生存时间和鲁棒性，又能提高IGBT的击穿电压，一举两得。
(5)本发明对基于各种半导体材料制作的IGBT及其派生器件皆适用，P型或N型也都适用，对于上述不同类型的器件，仅仅是因为器件的结构和名称不同，但是形成这种带半绝缘层结构、提高短路生存时间、提高鲁棒性和可靠性、提高击穿电压等方面的工艺方法及其特征是相同的。
附图说明
图1为传统的IGBT结构及其寄生BJT示意图；
图2为本发明的IGBT结构示意图。
示意图中的标号说明：
11、绝缘栅层，12、第二导电类型掺杂的漂移层，13、第二导电类型掺杂的缓冲层，14、第一导电类型掺杂的衬底，21、第二导电类型掺杂的发射区，22、第一导电类型掺杂的基区，221、第二导电类型掺杂的浅保护层，222、半绝缘区，31、发射极，32、栅极，33、集电极。
具体实施方式
为进一步了解本发明的内容，结合附图及实施例对本发明作详细描述。
实施例1
结合图2，本实施例的一种提高短路鲁棒性的IGBT，包括第二导电类型掺杂的发射区21、第一导电类型掺杂的基区22和半绝缘区222，第二导电类型掺杂的发射区21位于半绝缘区222顶部，第一导电类型掺杂的基区22位于第二导电类型掺杂的发射区21和半绝缘区222一侧。
半绝缘区222的存在，减小寄生BJT存在的区域，也即是减少寄生BJT的数量，只是在沟道区域下面还存在有少量寄生的BJT，但是由于寄生BJT数量的极大减少，从而降低短路时IGBT内的漏电流、从而降低操作温度，IGBT出现“热奔”的时间从理论上的8微秒提高到30微秒，从而为保护电路的介入提供了充足的时间，提高IGBT的短路鲁棒性，提高临界短路能量。
专利CN203481234U通过选择场终止区为深能级掺杂降低发射效率的温度依赖特性，而本发明抛弃了以上思路，不考虑BJT的导通与否，在现有技术方案没有给出任何技术启示的情况下，为解决IGBT器件短路失效快的问题，引入半绝缘区222，从减少寄生BJT数量的角度出发，降低IGBT的漏电流，从而降低操作温度，且对器件的其他性能方面带来了意想不到的技术效果。
将传统结构的第一导电类型掺杂的基区分为能够形成导电沟道的第一导电类型掺杂的基区22和半绝缘区222。击穿电压是IGBT的一个关键参数，由其第一导电类型掺杂的基区、第二导电类型掺杂的漂移区的PN结决定的，本发明是在IGBT沟道外侧形成半绝缘区222，这时沟道外侧的PN结变成了半绝缘区222/第二导电类型掺杂漂移层12的结构，这能够将IGBT的击穿电压提高30％。
半绝缘区222没有破坏能够形成导电沟道的第一导电类型掺杂的基区22，因而不影响IGBT的阈值电压、跨导、沟道电阻、转移特性、输出特性、载流子迁移率等关键参数。在没有影响到IGBT沟道区域的同时，既能提高IGBT短路生存时间和鲁棒性，又能提高IGBT的击穿电压，一举两得。
实施例2
结合图2，本实施例的一种提高短路鲁棒性的IGBT，在实施例1的基础上进一步改进，第一导电类型掺杂的基区22的深度与第二导电类型掺杂的发射区21和半绝缘区222高度之和相等。
精确控制第一导电类型掺杂的基区22所形成的导电沟道的有效宽度，不因半绝缘区222的引入而发生变化，确保IGBT的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区222的引入而发生变化。在没有影响到IGBT沟道区域的同时，既能提高IGBT短路生存时间和鲁棒性，又能提高IGBT的击穿电压，一举两得。
实施例3
结合图2，本实施例的一种提高短路鲁棒性的IGBT，在实施例1、2的基础上进一步改进，第二导电类型掺杂的发射区21的宽度和半绝缘区222的宽度一致。第一导电类型掺杂的基区22和第二导电类型掺杂的发射区21宽度比为1：1-3，具体应用时，可选择1：1；1：2；1：3；1：1.5等数值。
确保IGBT的有效沟道长度不因半绝缘区222的引入而发生变化、确保IGBT的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区域的引入而发生变化。
实施例4
结合图2，本实施例的一种提高短路鲁棒性的IGBT，在实施例1、2、3的基础上进一步改进，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型，适用于不同导电沟道的IGBT使用。
实施例5
结合图2，本实施例的一种提高短路鲁棒性的IGBT，在实施例1、2、3、4的基础上进一步改进，所述的IGBT采用体硅、碳化硅、砷化镓、磷化铟、锗硅等半导体材料制作。可在不同半导体材料制作的IGBT上推广使用。
基于各种半导体材料制作的IGBT及其派生器件皆适用，P型或N型也都适用，对于上述不同类型的器件，仅仅是因为器件的结构和名称不同，但是形成这种带半绝缘层结构、提高短路生存时间、提高鲁棒性和可靠性、提高击穿电压等方面的工艺方法及其特征是相同的。
实施例6
结合图2，本实施例的一种提高短路鲁棒性、短路耐受时间和击穿电压的IGBT的制备方法，可用于制备实施例1、2、3、4、5中的一种提高短路鲁棒性的IGBT，其步骤为：
A、将第一导电类型的杂质植入到第二导电类型的漂移区12内；为第一导电类型掺杂的基区22和电中性区域预留空间；
B、在第一导电类型掺杂的基区外侧注入第二导电类型的杂质元素，形成电中性区域；
在预设的第一导电类型掺杂的基区22外侧，注入第二导电类型的杂质元素，与步骤A中植入的第一导电类型的杂质中和，形成电中性区域为半绝缘区222的形成做准备；
C、在形成电中性区域上继续注入两性杂质元素，形成半绝缘区222；
D、在半绝缘区222上注入第二导电类型的杂质，形成第二导电类型掺杂的发射区21；
E、在沟道区域上方生长氧化层，形成绝缘栅11；
F、形成IGBT的发射极31、栅极32、集电极33三个金属电极。
实施例7
结合图2，本实施例的一种提高短路鲁棒性、短路耐受时间和击穿电压的IGBT的制备方法，可用于制备实施例1、2、3、4、5中的一种提高短路鲁棒性的IGBT，与实施例6相比，不同之处在于：
步骤A采用离子注入工艺将第一导电类型的杂质植入到第二导电类型的漂移区12内。
步骤B利用掩膜版的屏蔽作用，在第一导电类型掺杂的基区22外侧离子注入第二导电类型的杂质元素，注入浓度与深度与步骤A中离子注入第一导电类型的杂质保持一致，以便中和第一导电类型的杂质，形成电中性区域，确保IGBT的有效沟道长度不因半绝缘区域的引入而发生变化、确保IGBT的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区域的引入而发生变化；并采用高温激活的形式中和该区域第一导电类型的载流子来形成电中性区域，随后采用离子注入两性杂质元素形成半绝缘区222。
步骤C注入的两性杂质元素的深度和电中性区域一致，确保形成尺寸形状确定的半绝缘区222；步骤A、B和C中离子注入后，在惰性气体的保护下、适当温度下退火。
步骤A和步骤B中杂质的注入是多次离子注入，形成箱式掺杂分布，步骤F采用镀膜工艺和金属剥离工艺，形成IGBT的发射极31、栅极32、集电极33三个金属电极。
实施例8
结合图2，本实施例的一种提高短路鲁棒性、短路耐受时间和击穿电压的IGBT的制备方法，可用于制备实施例1、2、3、4、5中的一种提高短路鲁棒性的IGBT，与实施例6、7相比，不同之处在于：步骤A中注入第一导电类型的杂质，形成的表面浓度为2×1017cm-3。取得3.5V左右的阈值电压，满足正常功率变换器装置的需求。表面杂质元素浓度用来决定阈值电压的，正常器件的阈值电压一般是3-5V，太低了会引起误触发，太高了会增加导通损耗和驱动损耗。
实施例9
结合图2，本实施例的一种提高短路鲁棒性、短路耐受时间和击穿电压的IGBT的制备方法，可用于制备实施例1、2、3、4、5中的一种提高短路鲁棒性的IGBT，与实施例6、7、8相比，不同之处在于：步骤A和步骤B中杂质的注入是多次离子注入，形成箱式掺杂分布。
步骤A、B和C中的杂质元素注入工艺均采用离子注入工艺；且杂质的注入是多次离子注入，形成箱式掺杂分布，离子注入后，在惰性气体的保护下、适当温度下退火。
离子注入是半导体工艺中最常见、也是本发明最合适的掺杂方式，扩散也是半导体掺杂的常见方式，但是在外延片上实现步骤A、B、C中的掺杂，离子注入是效果最好、时间最省的方式，尤其是最适合制备大功率IGBT的第三代半导体材料碳化硅，扩散工艺几乎不可行，必须是高能离子注入才能实现步骤A、B和C中的杂质元素注入。
单次的离子注入所形成的半导体掺杂往往是高斯分布，多次离子注入一般形成箱式分布，购买回来的外延片的第二导电类型半导体掺杂的漂移层12中第二导电类型的掺杂分布往往是均匀的，所以步骤A中只有采用多次离子注入形成的箱式掺杂才能彻底中和第二导电类型半导体掺杂的漂移层12中的均匀掺杂。进一步地，步骤B中采用的也是多次离子注入工艺，这样形成的绝缘区222和第二导电类型半导体掺杂的漂移层12构成绝缘强度更高的绝缘层/第二导电类型半导体掺杂的漂移层12的结构，有利于提高IGBT的阻断电压。离子注入后必须退火来激活注入的离子，否则就不会形成活性的掺杂，也就是起不到任何效果；温度一般是几百度，不同的衬底材料，温度是不一样的。
实施例10
结合图2，本实施例的一种提高短路鲁棒性、短路耐受时间和击穿电压的IGBT的制备方法，可用于制备实施例1、2、3、4、5中的一种提高短路鲁棒性的IGBT，与实施例6、7、8、9相比，不同之处在于：第一导电类型掺杂的基区22和半绝缘区222在衬底中的深度为0.8um。
半绝缘区222的深度同时还受到离子注入工艺的限制，两者一起确保IGBT的有效沟道长度不因半绝缘区222的引入而发生变化、确保IGBT的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区域的引入而发生变化。
实施例11
结合图2，本实施例的一种提高短路鲁棒性、短路耐受时间和击穿电压的IGBT的制备方法，可用于制备实施例1、2、3、4、5中的一种提高短路鲁棒性、短路耐受时间和击穿电压的IGBT，与实施例6、7、8、9、10相比，不同之处在于：第一导电类型掺杂的基区22的掺杂浓度为5×1016cm-3～5×1017cm-3之间，具体应用时，可以选择控制第一导电类型掺杂的基区22的掺杂浓度为5×1016cm-3、6×1016cm-3、1×1017cm-3、2×1017cm-3、3×1017cm-3、4×1017cm-3、5×1017cm-3等数值，这个浓度参数用来决定IGBT的阈值电压和导通电阻。
第二导电类型半导体掺杂的发射区21的掺杂浓度，一般都是高浓度的，(1-5)×1019cm-3左右，具体应用时，掺杂浓度可以选择1×1019cm-3、2×1019cm-3、3×1019cm-3、4×1019cm-3、5×1019cm-3、1.5×1019cm-3、2.4×1019cm-3等数值，可以减小IGBT器件欧姆接触电阻、增加发射效率。
实施例12
本实施例是提供了一种N沟道IGBT及其制备方法，结合图2，一种N沟道IGBT，第二导电类型掺杂的漂移层12、第二导电类型掺杂的缓冲层13、第一导电类型掺杂的衬底14和集电极33依次连接，第二导电类型掺杂的漂移层12对称设有半绝缘区222和第一导电类型掺杂的基区22，半绝缘区222顶部设有第二导电类型掺杂的发射区21，第一导电类型掺杂的基区22和第二导电类型掺杂的漂移层12顶部设有绝缘栅层11，绝缘栅层11顶部设有栅极32，第二导电类型掺杂的发射区21顶部设有发射极31。
其中，半绝缘区222的宽度与第二导电类型掺杂的发射区21的宽度一致，第一导电类型掺杂的基区22的深度与半绝缘区222和第二导电类型掺杂的发射区21的深度之和相等。
第一导电类型为P型，注入三价元素硼或者铝，第二导电类型为N型，注入五价元素氮或者磷，IGBT采用体硅、碳化硅、砷化镓、磷化铟、锗硅半导体材料中的一种材料制作的。
一种提高短路耐受时间的N沟道IGBT的制备方法，其制备步骤如下：
1)选择P型衬底的N型SiC外延片，由掺杂浓度为5×1017cm-3的P型衬底(对应为第一导电类型掺杂的衬底14)、3×1018cm-3的N+缓冲层(对应为第二导电类型掺杂的缓冲层13)、1×1016cm-3的N-漂移层(对应为第二导电类型掺杂的漂移层12)组成；
2)在SiC外延片上采用三次室温下的离子注入工艺注入硼离子或铝离子形成P基区，注入硼离子或铝离子剂量的范围为1×1010～1×1014cm-2，具体应用时，可选择离子剂量为：1×1010cm-2、2×1011cm-2、1×1012cm-2、1×1013cm-2、1×1014cm-2等数值。
离子注入后，在氩气保护、外延层(对应为第二导电类型掺杂的漂移层12)表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的硼离子或铝离子激活并且没有挥发逃逸；
3)半绝缘区222的形成；
a、利用掩膜版的屏蔽作用，在沟道区域(对应为第一导电类型掺杂的基区22)外侧注入与步骤2)中形成P基区同样浓度和深度的五价元素氮或者磷，即浓度为1×1010～1×1014cm-2，形成电中性区域；
b、在形成的电中性区域上继续离子注入两性掺杂剂—钒，形成半绝缘区222，注入两性掺杂剂的深度和电中性区域一致；
c、在半绝缘区222上采用三次室温下的离子注入工艺注入五价元素氮或者磷，形成IGBT的发射区(对应为第二导电类型掺杂的发射区21)，注入能量在10keV到50keV之间，离子注入后，在氩气保护、外延层表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的氮离子或者磷离子激活并且没有挥发逃逸。
4)在沟道区域上方生长氧化层，形成IGBT的氧化层(对应为绝缘栅层11)；
5)欧姆电极的制备；
利用磁控溅射工艺在掩膜版的保护下在SiC外延片上镀上金属层，形成图2中的发射极31、栅极32和集电极33，随后在退火炉中利用氩气作为保护气体、温度为1160℃、时间为6分钟的快速退火，形成性能良好的欧姆接触。
采用本发明制备到的IGBT的短路耐受时间为30微秒，击穿电压提高30％。
实施例13
本实施例是提供了一种P沟道IGBT及其制备方法，结合图2，结构同实施例12中的一种N沟道IGBT类似，第一导电类型为N型，注入五价元素氮或者磷，第二导电类型为P型，注入三价元素硼或者铝，IGBT采用体硅、碳化硅、砷化镓、磷化铟、锗硅半导体材料中的一种材料制作的。
一种提高短路耐受时间的P沟道IGBT的制备方法，其制备步骤如下：
1)选择N型衬底的P型SiC外延片，由掺杂浓度为5×1017cm-3的N型衬底(对应为第一导电类型掺杂的衬底14)、3×1018cm-3的P+缓冲层(对应为第二导电类型掺杂的缓冲层13)、1×1016cm-3的P漂移层(对应为第二导电类型掺杂的漂移层12)组成；
2)在SiC外延片上采用三次室温下的离子注入工艺注入氮或者磷形成N基区，注入氮或者磷剂量的范围为1×1010～1×1014cm-2，具体应用时，可选择离子剂量为：1×1010cm-2、2×1011cm-2、1×1012cm-2、1×1013cm-2、1×1014cm-2等数值。离子注入后，在氩气保护、外延层(对应为第二导电类型掺杂的漂移层12)表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的氮或者磷激活并且没有挥发逃逸；
3)半绝缘区222的形成；
a、利用掩膜版的屏蔽作用，在沟道区域(对应为第一导电类型掺杂的基区22)外侧注入与步骤2中形成P基区同样浓度和深度的硼或者铝，形成电中性区域；
b、在形成的电中性区域上继续离子注入两性掺杂剂—钒，形成半绝缘区222，注入两性掺杂剂的深度和电中性区域一致；
c、在半绝缘区222上采用三次室温下的离子注入工艺注入硼或者铝，形成IGBT的发射区(对应为第二导电类型掺杂的发射区21)，注入能量在10keV到50keV之间，具体实际应用是，可以是10keV、20keV、30keV、40keV或50keV等数值，离子注入后，在氩气保护、外延层表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的硼或者铝激活并且没有挥发逃逸。
4)在沟道区域上方生长氧化层，形成IGBT的氧化层(对应为绝缘栅层11)；
5)欧姆电极的制备；
利用磁控溅射工艺在掩膜版的保护下在SiC外延片上镀上金属层，形成图2中的发射极31、栅极32和集电极33，随后在退火炉中利用氩气作为保护气体、温度为1160℃、时间为6分钟的快速退火，形成性能良好的欧姆接触。
采用本发明制备到的IGBT的短路耐受时间为30微秒，击穿电压提高30％，提高短路耐受时间和击穿电压。

Claims (7)

1.一种提高短路鲁棒性的IGBT，其特征在于，包括第二导电类型掺杂的发射区（21）、第一导电类型掺杂的基区（22）和半绝缘区（222），第二导电类型掺杂的发射区（21）位于半绝缘区（222）顶部，第一导电类型掺杂的基区（22）位于第二导电类型掺杂的发射区（21）和半绝缘区（222）一侧；半绝缘区由如下步骤生成，A、将第一导电类型的杂质植入到第二导电类型的漂移区（12）内；
B、在第一导电类型掺杂的基区（22）外侧注入第二导电类型的杂质，形成电中性区域；
C、在形成电中性区域上继续注入两性杂质元素，形成半绝缘区（222）；
第一导电类型掺杂的基区（22）的深度与第二导电类型掺杂的发射区（21）和半绝缘区（222）高度之和相等；
第二导电类型掺杂的发射区（21）的宽度和半绝缘区（222）的宽度一致。
2.根据权利要求1所述的一种提高短路鲁棒性的IGBT，其特征在于，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
3.根据权利要求1所述的一种提高短路鲁棒性的IGBT，其特征在于，第一导电类型掺杂的基区（22）和第二导电类型掺杂的发射区（21）宽度比为1：1-3。
4.根据权利要求1-3任一项所述的一种提高短路鲁棒性的IGBT，其特征在于，所述的IGBT采用体硅、碳化硅、砷化镓、磷化铟、锗硅等半导体材料制作。
5.一种提高短路鲁棒性的IGBT的制备方法，其特征在于：
A、将第一导电类型的杂质植入到第二导电类型的漂移区（12）内；
B、在第一导电类型掺杂的基区（22）外侧注入第二导电类型的杂质，形成电中性区域；
C、在形成电中性区域上继续注入两性杂质元素，形成半绝缘区（222）；
D、在半绝缘区（222）上注入第二导电类型的杂质，形成第二导电类型掺杂的发射区（21）；
E、在沟道区域上方生长氧化层，形成绝缘栅层（11）；
F、形成IGBT的发射极（31）、栅极（32）、集电极（33）三个金属电极。
6.根据权利要求5所述的一种提高短路鲁棒性的IGBT的制备方法，其特征在于，步骤A和步骤B中杂质的注入是多次离子注入，形成箱式掺杂分布。
7.根据权利要求5所述的一种提高短路鲁棒性的IGBT的制备方法，其特征在于，第一导电类型掺杂的基区（22）的掺杂浓度为5×1016 cm-3 ~ 5×1017cm-3之间。
CN201810447589.8A 2018-05-11 2018-05-11 一种提高短路鲁棒性的igbt及其制备方法 Active CN108417624B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810447589.8A CN108417624B (zh) 2018-05-11 2018-05-11 一种提高短路鲁棒性的igbt及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810447589.8A CN108417624B (zh) 2018-05-11 2018-05-11 一种提高短路鲁棒性的igbt及其制备方法

Publications (2)

Publication Number Publication Date
CN108417624A CN108417624A (zh) 2018-08-17
CN108417624B true CN108417624B (zh) 2021-02-02

Family

ID=63138838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810447589.8A Active CN108417624B (zh) 2018-05-11 2018-05-11 一种提高短路鲁棒性的igbt及其制备方法

Country Status (1)

Country Link
CN (1) CN108417624B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960606A (zh) * 2008-03-07 2011-01-26 三菱电机株式会社 碳化硅半导体器件及其制造方法
CN102347220A (zh) * 2010-07-22 2012-02-08 飞兆半导体公司 具有薄epi工艺的沟槽超结mosfet器件及其制造方法
CN102723360A (zh) * 2006-06-19 2012-10-10 Ssscip有限公司 半绝缘外延的碳化硅及相关的宽带隙晶体管
CN103035714A (zh) * 2012-06-21 2013-04-10 上海华虹Nec电子有限公司 超级结mosfet的元胞结构
WO2016032069A1 (ko) * 2014-08-28 2016-03-03 한국전기연구원 절연 또는 반절연 ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723360A (zh) * 2006-06-19 2012-10-10 Ssscip有限公司 半绝缘外延的碳化硅及相关的宽带隙晶体管
CN101960606A (zh) * 2008-03-07 2011-01-26 三菱电机株式会社 碳化硅半导体器件及其制造方法
CN102347220A (zh) * 2010-07-22 2012-02-08 飞兆半导体公司 具有薄epi工艺的沟槽超结mosfet器件及其制造方法
CN103035714A (zh) * 2012-06-21 2013-04-10 上海华虹Nec电子有限公司 超级结mosfet的元胞结构
WO2016032069A1 (ko) * 2014-08-28 2016-03-03 한국전기연구원 절연 또는 반절연 ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN108417624A (zh) 2018-08-17

Similar Documents

Publication Publication Date Title
JP6237915B2 (ja) 半導体装置および半導体装置の製造方法
US7538412B2 (en) Semiconductor device with a field stop zone
US7602045B2 (en) Semiconductor device and inverter device using the same
US7629665B2 (en) Semiconductor component with a channel stop zone
JP2004247545A (ja) 半導体装置及びその製造方法
TW201545343A (zh) 半導體基板結構、半導體功率元件及改善半導體功率元件中之注入控制方法
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN107731898B (zh) 一种cstbt器件及其制造方法
CN111863606B (zh) 一种抗辐射功率晶体管及其制备方法
JP2003224281A (ja) 半導体装置およびその製造方法
CN112397593B (zh) 半导体器件及制造方法
JP4031209B2 (ja) 半導体装置
CN108417638B (zh) 含半绝缘区的mosfet及其制备方法
WO2018000223A1 (zh) 一种绝缘栅双极型晶体管结构及其制造方法
JP2012009629A (ja) 半導体装置の製造方法
CN108649064B (zh) 一种提高uis雪崩耐量的mosfet及其制备方法
CN108417624B (zh) 一种提高短路鲁棒性的igbt及其制备方法
KR101838829B1 (ko) 반도체 장치의 제조 방법
CN108682684B (zh) 一种含半绝缘区的槽栅功率mos晶体管及其制备方法
JP4096722B2 (ja) 半導体装置の製造方法
WO2000031800A1 (fr) Dispositif a semiconducteur et son procede de fabrication
CN108417623B (zh) 含半绝缘区的igbt及其制备方法
CN107275395A (zh) 半导体装置及其制造方法
CN105322003A (zh) 绝缘栅双极型晶体管及其制备方法
US20100301384A1 (en) Diode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant