CN108417623B - 含半绝缘区的igbt及其制备方法 - Google Patents

含半绝缘区的igbt及其制备方法 Download PDF

Info

Publication number
CN108417623B
CN108417623B CN201810447426.XA CN201810447426A CN108417623B CN 108417623 B CN108417623 B CN 108417623B CN 201810447426 A CN201810447426 A CN 201810447426A CN 108417623 B CN108417623 B CN 108417623B
Authority
CN
China
Prior art keywords
semi
region
doped
igbt
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810447426.XA
Other languages
English (en)
Other versions
CN108417623A (zh
Inventor
周郁明
王兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University of Technology AHUT
Original Assignee
Anhui University of Technology AHUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University of Technology AHUT filed Critical Anhui University of Technology AHUT
Priority to CN201810447426.XA priority Critical patent/CN108417623B/zh
Publication of CN108417623A publication Critical patent/CN108417623A/zh
Application granted granted Critical
Publication of CN108417623B publication Critical patent/CN108417623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material

Abstract

本发明公开了含半绝缘区的IGBT及其制备方法，属于高压电力电子技术领域。含半绝缘区的IGBT，半绝缘区位于并排设置的第一导电类型半导体掺杂的基区和第二导电类型半导体掺杂的发射区的下方，半绝缘区的底部和侧面均与第二导电类型半导体掺杂的漂移层接触。半绝缘区是先采用离子注入第二导电类型的杂质实现反掺杂形成电中性层，然后依靠离子注入两性杂质元素形成半绝缘区域，浅基区是在半绝缘区域上方依靠离子注入第一导电类型的杂质形成。针对现有技术中IGBT短路时失效快的问题，本发明提出含半绝缘区的IGBT及其制备方法。它可以大幅提高IGBT的短路生存时间，大幅提高其鲁棒性，大幅提高IGBT变换器装置的可靠性。

Description

含半绝缘区的IGBT及其制备方法
技术领域
本发明涉及高压电力电子技术领域，涉及半导体功率器件，尤其涉及含半绝缘区的IGBT及其制备方法。
背景技术
随着功率变换装置性能要求的不断提高，对承担功率变换功能的IGBT器件提出了更高的要求，其中之一是在功率变换装置发生负载短路时，承担功率变换功能的IGBT器件应该具有一定抗短路能力，也即是具有较高的鲁棒性，在保护电路能够介入之前，IGBT能够短时间承担短路条件下很高的电流应力，因而短路条件下鲁棒性的高低是体现IGBT性能优劣的重要指标之一。
研究发现IGBT体内有一个天然的寄生三极管(BJT)，这个BJT由组成图1的IGBT的第二导电类型掺杂的发射区(21)、第一导电类型掺杂的基区(22)、第二导电类型掺杂的漂移区(12)构成，当IGBT导通时，电流从漂移区(12)到发射区(21)流经基区(22)会产生压降，这个压降抬升了BJT的基极电位，使BJT的发射结正偏，从而增加了寄生BJT导通的几率，而寄生BJT的导通，极大增加了IGBT的漏电流，IGBT内的温度迅速上升，最后使得IGBT出现“热奔”而烧毁。
提高IGBT的鲁棒性，可以依靠增大芯片面积的方法来减小芯片内的电流密度，这样可以降低IGBT基区内的横向压降，从而降低寄生BJT导通的几率，但是这种方法增加了成本，对制备工艺也提出了更高的要求，并增加了驱动电路的复杂性、降低了芯片的功率密度。
中国实用新型专利，授权公告号：CN203481234U，授权公告日：2014.03.12，公开了一种低温下操作时能够获得良好短路鲁棒性的IGBT器件，该IGBT器件的特点是场终止区为深能级掺杂，对于低温操作，深能级掺杂区中的深能级掺杂原子在场终止区的非耗尽层中的活性相对低，从而射极效率在较低的温度可以被选择为相对高，而与较高的操作温度相比，在较低的温度，射极效率通常明显较低，从而既可以保证在IGBT较高操作温度下断开期间功率损耗较低，也能够获得良好的短路鲁棒性。该发明是通过在较低的操作低温时选择相对较高的发射效率，相对软的断开特性和在低温下良好的短路鲁棒性，以及在高温下的不太高的断开损耗。降低发射效率的温度依赖特性，使得短路发生时发射效率基本不发生变化，从而显著降低IGBT高温下的漏电流、获得较低的操作温度来提高鲁棒性。
发明内容
1.发明要解决的技术问题
针对现有技术中IGBT短路时失效快的问题，本发明提出含半绝缘区的IGBT及其制备方法。它可以大幅提高IGBT的短路生存时间，大幅提高其鲁棒性，大幅提高IGBT变换器装置的可靠性。
2.技术方案
为解决上述问题，本发明提供的技术方案为：
含半绝缘区的IGBT，半绝缘区位于并排设置的第一导电类型半导体掺杂的基区和第二导电类型半导体掺杂的发射区的下方，半绝缘区的底部和侧面均与第二导电类型半导体掺杂的漂移层接触。
优选地，半绝缘区的宽度等于第一导电类型半导体掺杂的基区与第二导电类型半导体掺杂的发射区宽度和。精确控制IGBT的有效沟道长度，不因半绝缘区的引入而发生变化，确保IGBT的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区的引入而发生变化。
优选地，第一导电类型半导体掺杂的基区与第二导电类型半导体掺杂的发射区的深度一致。保证沟道载流子平稳输运，没有“过坎”，否则形成的突变结对载流子形成势垒，不利于器件的正常工作。
优选地，发射极位于第二导电类型半导体掺杂的发射区顶部，栅极位于绝缘栅层顶部，绝缘栅层位于第二导电类型半导体掺杂的漂移层和第一导电类型半导体掺杂的基区顶部，第二导电类型半导体掺杂的漂移层底部设有第二导电类型掺杂的缓冲层，第二导电类型掺杂的缓冲层底部设有第一导电类型掺杂的衬底，集电极位于第一导电类型掺杂的衬底底部。
优选地，采用体硅、碳化硅、砷化镓、磷化铟或者锗硅半导体材料制作。
优选地，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
优选地，第一导电类型掺杂的基区和第二导电类型掺杂的发射区宽度比为1：1-3。
含半绝缘区的IGBT的制备方法，步骤为：
A、将第一导电类型的杂质元素注入到第二导电类型半导体掺杂的漂移层内；
B、继续注入第二导电类型的杂质元素，形成电中性区域；
C、在形成电中性区域上继续注入两性杂质元素，形成半绝缘区；
D、在半绝缘区表面注入第一导电类型的杂质元素，形成第一导电类型半导体掺杂的基区；
E、在第一导电类型半导体掺杂的基区外侧注入第二导电类型的杂质元素，形成第二导电类型半导体掺杂的发射区；
F、在第一导电类型半导体掺杂的基区形成的沟道区域上方生长氧化层，形成绝缘栅层；
G、在第二导电类型半导体掺杂的发射区的顶部、绝缘栅层的顶部和第一导电类型半导体掺杂的衬底的底部，分别对应生成发射极、栅极和集电极。
步骤A、B和C中的杂质元素注入工艺均采用离子注入工艺；且杂质的注入是多次离子注入，形成箱式掺杂分布，离子注入后，在惰性气体的保护下、适当温度下退火。
步骤D和E均利用掩膜版的屏蔽作用；
步骤D中形成的第一导电类型半导体掺杂的基区的表面杂质元素浓度范围为5×1016cm-3～5×1017cm-3，以取得3.5V左右的阈值电压，满足正常功率变换器装置的需求。第一导电类型半导体掺杂的基区的表面杂质元素浓度用于调节阈值电压和导通电阻，正常器件的阈值电压一般是3-5V，太低了会引起误触发，太高了会增加导通损耗和驱动损耗。
步骤G中金属电极采用镀膜工艺和金属剥离工艺形成；
优选地，第二导电类型半导体掺杂的发射区的掺杂浓度为1×1019cm-3～5×1019cm-3，减小欧姆接触电阻、增加发射效率。
优选地，步骤B中第二导电类型的杂质元素注入的浓度与深度与步骤A中第一导电类型的杂质元素注入的浓度与深度一致。以便形成电中性区域，为半绝缘区的形成作准备。
优选地，步骤C中半绝缘区的深度和步骤B中的电中性区域一致。
3.有益效果
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
(1)本发明通过设置半绝缘区，极大地减小了IGBT寄生BJT存在的区域，从而极大地减少寄生BJT的数量，只是在浅基区还存在有少量的寄生BJT，但是由于寄生BJT数量的极大减少，从而大幅地降低了短路时IGBT内的漏电流、从而降低操作温度，IGBT出现“热奔”的时间从理论上提高了400％，提高了短路生存时间，从而为保护电路的介入提供了充足的时间；
(2)本发明半绝缘区的设置还提高IGBT的击穿电压，击穿电压是由第一导电类型半导体掺杂的基区和第二导电类型半导体掺杂的发射区形成的PN结决定的，本发明是在IGBT沟道下方形成半绝缘区，这时沟道下方的PN结变成了半绝缘区和第二导电类型半导体掺杂的漂移层的结构，这能够将IGBT的击穿电压提高40％；
(3)本发明半绝缘区位于第一导电类型半导体掺杂的基区下方，没有影响到IGBT的沟道区域，因而不影响IGBT的阈值电压、沟道电阻、转移特性、输出特性、载流子迁移率、跨导等特性参数。在没有影响到IGBT沟道区域的同时，既能提高IGBT短路生存时间、提高短路鲁棒性，又能提高IGBT的击穿电压，一举两得；
(4)本发明的半绝缘区的宽度等于第一导电类型半导体掺杂的基区与第二导电类型半导体掺杂的发射区宽度和；精确控制IGBT的有效沟道长度，不因半绝缘区的引入而发生变化，确保IGBT的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区的引入而发生变化；
(5)本发明对基于各种半导体材料制作的IGBT及其派生器件皆适用，P型或N型也都适用，对于上述不同类型的器件，仅仅是因为器件的结构和名称不同，但是所形成的这种带半绝缘区的结构，其效果在提高鲁棒性、提高短路生存能力、提高击穿电压等方面的工艺方法及其特征是相同的。
附图说明
图1为传统的IGBT结构及其寄生BJT示意图；
图2为本发明的IGBT结构示意图。
示意图中的标号说明：
11、绝缘栅层，12、第二导电类型半导体掺杂的漂移层，13、第二导电类型半导体掺杂的缓冲层，14、第一导电类型半导体掺杂的衬底，21、第二导电类型半导体掺杂的发射区，22、第一导电类型半导体掺杂的基区，221、第二导电类型半导体掺杂的浅保护层，222、半绝缘区，31、发射极，32、栅极，33、集电极。
具体实施方式
为进一步了解本发明的内容，结合附图及实施例对本发明作详细描述。
实施例1
本实施例的含半绝缘区的IGBT，如图2所示，半绝缘区222位于并排设置的第一导电类型半导体掺杂的基区22和第二导电类型半导体掺杂的发射区21的下方，半绝缘区222的底部和侧面均与第二导电类型半导体掺杂的漂移层12接触。
通过设置半绝缘区222，极大地减小了IGBT寄生BJT存在的区域，从而极大地减少寄生BJT的数量，只是在浅基区还存在有少量的寄生BJT，但是由于寄生BJT数量的极大减少，从而大幅地降低了短路时IGBT内的漏电流、从而降低操作温度，IGBT出现“热奔”的时间从理论上的8微秒提高到38微秒，提高了短路生存时间，从而为保护电路的介入提供了充足的时间。解决了短路条件下常规IGBT寄生BJT开启所带来的漏电流失控而引起的“热奔”问题，能显著提高IGBT在短路状态下的鲁棒性，增强IGBT的短路抵御时间，增加了电压对电流的时间积分，从而提高临界短路能量。
另外，半绝缘区222的设置还提高IGBT的击穿电压，击穿电压是由第一导电类型半导体掺杂的基区22和第二导电类型半导体掺杂的发射区21形成的PN结决定的，本发明是在IGBT沟道下方形成半绝缘区222，这时沟道下方的PN结变成了半绝缘区222和第二导电类型半导体掺杂的漂移层12的结构，这能够将IGBT的击穿电压提高40％。
半绝缘区222位于第一导电类型半导体掺杂的基区22下方，没有影响到IGBT的沟道区域，因而不影响IGBT的阈值电压、沟道电阻、转移特性、输出特性、载流子迁移率、跨导等特性参数。在没有影响到IGBT沟道区域的同时，既能提高IGBT短路生存时间、提高短路鲁棒性，又能提高IGBT的击穿电压，一举两得。
实施例2
本实施例的含半绝缘区的IGBT，如图2所示，在实施例1的基础上作进一步改进，半绝缘区222的宽度等于第一导电类型半导体掺杂的基区22与第二导电类型半导体掺杂的发射区21宽度和。第一导电类型掺杂的基区22与第二导电类型掺杂的发射区21宽度比为1：1-3。具体应用时，可以选择1：1；1：2；1：3；1：1.5；1：2.8等数值。
精确控制IGBT的有效沟道长度，不因半绝缘区222的引入而发生变化，确保IGBT的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区222的引入而发生变化。
实施例3
本实施例的含半绝缘区的IGBT，如图2所示，在实施例1、2的基础上作进一步改进，第一导电类型半导体掺杂的基区22与第二导电类型半导体掺杂的发射区21的深度一致。保证沟道载流子平稳输运，没有“过坎”，否则形成的突变结对载流子形成势垒，不利于器件的正常工作。
实施例4
本实施例的含半绝缘区的IGBT，如图2所示，在实施例1、2、3的基础上作进一步改进，发射极31位于第二导电类型半导体掺杂的发射区21顶部，栅极32位于绝缘栅层11顶部，绝缘栅层11位于第二导电类型半导体掺杂的漂移层12和第一导电类型半导体掺杂的基区22顶部，第二导电类型半导体掺杂的漂移层12底部设有第二导电类型掺杂的缓冲层13，第二导电类型掺杂的缓冲层13底部设有第一导电类型掺杂的衬底14，集电极33位于第一导电类型掺杂的衬底14底部。
实施例5
本实施例的含半绝缘区的IGBT，如图2所示，在实施例1、2、3、4的基础上作进一步改进，采用体硅、碳化硅、砷化镓、磷化铟或者锗硅半导体材料制作。
实施例6
本实施例的含半绝缘区的IGBT，如图2所示，在实施例1、2、3、4、5的基础上作进一步改进，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
对基于各种半导体材料制作的IGBT及其派生器件皆适用，P型或N型也都适用，对于上述不同类型的器件，仅仅是因为器件的结构和名称不同，但是所形成的这种带半绝缘区222的结构，其效果在提高鲁棒性、提高短路生存能力、提高击穿电压等方面的工艺方法及其特征是相同的。
第一导电类型半导体掺杂的基区22和第二导电类型半导体掺杂的发射区21的深度均为0.1-0.3um。具体应用时，掺杂深度可以选择0.1um、0.2um、0.3um、0.25um、0.15um等数值。传统器件中的第一导电类型半导体掺杂的基区22的深度为1um，第一导电类型半导体掺杂的基区22和第二导电类型半导体掺杂的发射区21的深度，太浅了，满足不了形成导电沟道的要求；太深了，减小寄生BJT数量的效果会减弱。
实施例7
本实施例的含半绝缘区的IGBT的制备方法，适用于实施例1、2、3、4、5、6的含半绝缘区的IGBT，步骤为：
A、将第一导电类型的杂质元素注入到第二导电类型半导体掺杂的漂移层12内；
购买的外延片上第二导电类型半导体掺杂的缓冲层13和第一导电类型半导体掺杂的衬底14，是两个掺杂类型相反的区域，是制备IGBT器件所必须的两个区域；
B、继续注入第二导电类型的杂质元素，形成电中性区域；
C、在形成电中性区域上继续注入两性杂质元素，形成半绝缘区222；
D、在半绝缘区222表面注入第一导电类型的杂质元素，形成第一导电类型半导体掺杂的基区22；
E、在第一导电类型半导体掺杂的基区22外侧注入第二导电类型的杂质元素，形成第二导电类型半导体掺杂的发射区21；
F、在第一导电类型半导体掺杂的基区22形成的沟道区域上方生长氧化层，形成绝缘栅层11；
G、在第二导电类型半导体掺杂的发射区21的顶部、绝缘栅层11的顶部和第一导电类型半导体掺杂的衬底14的底部，分别对应生成发射极31、栅极32和集电极33。
步骤A、B和C中的杂质元素注入工艺均采用离子注入工艺；且杂质的注入是多次离子注入，形成箱式掺杂分布，离子注入后，在惰性气体的保护下、适当温度下退火。
离子注入是半导体工艺中最常见、也是本发明最合适的掺杂方式，扩散也是半导体掺杂的常见方式，但是在外延片上实现步骤A、B、C中的掺杂，离子注入是效果最好、时间最省的方式，尤其是最适合制备大功率IGBT的第三代半导体材料碳化硅，扩散工艺几乎不可行，必须是高能离子注入才能实现步骤A、B和C中的杂质元素注入。
传统的IGBT器件的基区采用箱式掺杂分布，就是形成一个均匀掺杂的基区，这样可以提高并精确控制IGBT的击穿电压；单次的离子注入所形成的半导体掺杂往往是高斯分布，多次离子注入一般形成箱式分布，购买回来的外延片的第二导电类型半导体掺杂的漂移层12中第二导电类型的掺杂分布往往是均匀的，所以步骤A中只有采用多次离子注入形成的箱式掺杂才能彻底中和第二导电类型半导体掺杂的漂移层12中的均匀掺杂。进一步地，步骤B中采用的也是多次离子注入工艺，这样形成的绝缘区222和第二导电类型半导体掺杂的漂移层12构成绝缘强度更高的绝缘层/第二导电类型半导体掺杂的漂移层12的结构，有利于提高IGBT的阻断电压。后续步骤C的离子注入形成的箱式分布则是一个完全绝缘的区域，也即是形成稳定可靠的半绝缘区222。
离子注入后必须退火来激活注入的离子，否则就不会形成活性的掺杂，也就是起不到任何效果。温度一般是几百度，不同的衬底材料，温度是不一样的。
步骤D和E均利用掩膜版的屏蔽作用；步骤D中形成的第一导电类型半导体掺杂的基区22的表面杂质元素浓度范围为5×1016cm-3～5×1017cm-3，具体应用时，掺杂浓度可以选择5×1016cm-3、6×1016cm-3、1×1017cm-3、2×1017cm-3、3×1017cm-3、4×1017cm-3、5×1017cm-3等数值。取得3.5V左右的阈值电压，满足正常功率变换器装置的需求。表面杂质元素浓度用来决定阈值电压的，正常器件的阈值电压一般是3-5V，太低了会引起误触发，太高了会增加导通损耗和驱动损耗，基区表面掺杂浓度范围为5×1016cm-3～5×1017cm-3。
步骤G中金属电极采用镀膜工艺和金属剥离工艺形成。
实施例8
本实施例的含半绝缘区的IGBT的制备方法，适用于实施例1、2、3、4、5、6，在实施例7的基础上进一步改进，第一导电类型半导体掺杂的基区22的掺杂浓度为5×1016cm-3～5×1017cm-3，具体应用时，掺杂浓度可以选择5×1016cm-3、6×1016cm-3、1×1017cm-3、2×1017cm-3、3×1017cm-3、4×1017cm-3、5×1017cm-3等数值，这个浓度参数用来决定IGBT的阈值电压和导通电阻。
第二导电类型半导体掺杂的发射区21的掺杂浓度，一般都是高浓度的，(1-5)×1019cm-3左右，具体应用时，掺杂浓度可以选择1×1019cm-3、2×1019cm-3、3×1019cm-3、4×1019cm-3、5×1019cm-3、1.5×1019cm-3、2.4×1019cm-3等数值，可以减小IGBT器件欧姆接触电阻、增加发射效率。
实施例9
本实施例的含半绝缘区的IGBT的制备方法，适用于实施例1、2、3、4、5、6，在实施例7、8的基础上进一步改进，步骤B中第二导电类型的杂质元素注入的浓度与深度与步骤A中第一导电类型的杂质元素注入的浓度与深度一致，以便形成电中性区域，为半绝缘区222的形成做准备。
实施例10
本实施例的含半绝缘区的IGBT的制备方法，适用于实施例1、2、3、4、5、6，在实施例7、8、9的基础上进一步改进，步骤C中半绝缘区222的深度和步骤B中的电中性区域一致。半绝缘区222受离子注入工艺的限制，还有就是第一导电类型半导体掺杂的基区22的深度为0.1-0.3um，这两个因素共同限制了半绝缘区222的深度。
本发明涉及带绝缘栅结构的电压控制型半导体功率器件，涉及功率变换器装置的非故意短路故障，涉及半导体功率器件的短路失效，涉及半导体功率器件保护电路的设计，涉及提高IGBT短路生存时间、提高IGBT短路临界能量、稳定IGBT阈值电压、提高IGBT击穿电压，涉及半导体的反掺杂、半绝缘材料的形成方法。特别地，本发明是采用反掺杂形成中性区域并用两性杂质元素形成半绝缘区域来提高IGBT的短路鲁棒性，具体的是提出一种提高IGBT短路生存能力的新结构及其形成方法。
实施例11
本实施例的含半绝缘区的IGBT的制备方法，与实施例1、2、3、4、5、6的含半绝缘区的IGBT类似，下面结合图1和2说明，介绍一种基于碳化硅(SiC)材料的N沟道IGBT，该IGBT含半绝缘区222，第一导电类型为P型，第二导电类型为N型；P基区是第一导电类型，注入三价元素硼或者铝；氮或者磷是五价元素，是第二导电类型元素。有助于提高SiC IGBT的短路鲁棒性，其制备步骤如下
1)选择P型衬底的N型SiC外延片，由掺杂浓度为5×1017cm-3的P型衬底(对应为第一导电类型掺杂的衬底14)、3×1018cm-3的N+缓冲层(对应为第二导电类型掺杂的缓冲层13)、1×1016cm-3的N-漂移层(对应为第二导电类型半导体掺杂的漂移层12)组成；
2)在SiC外延层上采用三次室温下的离子注入工艺注入硼或者铝形成P基区(对应为第一导电类型半导体掺杂的基区22)，注入硼或者铝剂量的范围为1×1010～1×1014cm-2，离子注入后，在氩气保护、外延层(对应为第二导电类型半导体掺杂的漂移层12)表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的硼或者铝激活并且没有挥发逃逸；
3)半绝缘区222的形成；
a、利用掩膜版的屏蔽作用，在P基区注入与形成P基区同样浓度和深度的五价元素氮或者磷，形成电中性区域；
b、在电中性区域上继续离子注入钒，形成半绝缘区222，深度和中性区域一致；注入两性元素是中和中性区域可能剩余的空穴和电子，也能中和在工作过程中因短路而高温激发的电子和空穴，进一步确保是半绝缘特性；
c、在半绝缘区222上采用三次室温下的离子注入工艺注入三价元素硼或者铝，形成IGBT的浅基区(对应为第一导电类型半导体掺杂的基区22)，注入能量在10keV到50keV之间。
d、利用掩膜版的屏蔽作用在浅基区外侧的半绝缘区域采用三次室温下的离子注入工艺注入五价元素氮或者磷，形成SiC IGBT的发射区(对应为第二导电类型半导体掺杂的发射区21)，注入能量在10keV到50keV之间。
e、两次离子注入后，在氩气保护、外延层表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的离子激活并且没有挥发逃逸。
4)在沟道区域上方生长氧化层，形成SiC IGBT的氧化层(对应为绝缘栅层11)；
5)欧姆电极的制备；
利用磁控溅射工艺在掩膜版的保护下在SiC晶片上镀上金属层，形成图2中的发射极31、栅极32和集电极33，随后在退火炉中利用氩气作为保护气体、1160℃、时间为6分钟的快速退火，形成性能良好的欧姆接触。采用本发明制备到的SiC IGBT的短路耐受时间为38微秒，击穿电压提高40％。
本实施例适用于体硅、砷化镓、磷化铟或者锗硅半导体材料制作的N沟道IGBT，工艺步骤与SiC IGBT一样，对于不同的衬底材料，制备IGBT的工艺参数不一样，但是各个区域的掺杂浓度和深度都是一样的。
实施例12
本实施例的含半绝缘区的IGBT的制备方法，下面结合图1和2说明，介绍一种基于碳化硅(SiC)材料的P沟道IGBT，该IGBT含半绝缘区222，第一导电类型为N型，第二导电类型为P型；氮或者磷是五价元素，是第一导电类型元素；三价元素硼或者铝，是第二导电类型元素。
有助于提高SiC IGBT的短路鲁棒性，其制备步骤如下：适用于体硅、砷化镓、磷化铟或者锗硅半导体材料制作的P沟道IGBT，工艺步骤与SiC IGBT一样，对于不同的衬底材料，制备IGBT的工艺参数不一样，但是各个区域的掺杂浓度和深度都是一样的。
1)选择N型衬底的P型SiC外延片，由掺杂浓度为5×1017cm-3的N型衬底(对应为第一导电类型掺杂的衬底14)、3×1018cm-3的P+缓冲层(对应为第二导电类型掺杂的缓冲层13)、1×1016cm-3的P-漂移层(对应为第二导电类型半导体掺杂的漂移层12)组成；
2)在SiC外延层上采用三次室温下的离子注入工艺注入氮或者磷形成N基区(对应为第一导电类型半导体掺杂的基区22)，注入氮或者磷剂量的范围为1×1010～1×1014cm-2，离子注入后，在氩气保护、外延层(对应为第二导电类型半导体掺杂的漂移层12)表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的氮或者磷激活并且没有挥发逃逸；
3)半绝缘区222的形成；
a、利用掩膜版的屏蔽作用，在N基区注入与形成N基区同样浓度和深度的三价元素硼或者铝，形成电中性区域；
b、在电中性区域上继续离子注入钒，形成半绝缘区222，深度和中性区域一致；
c、在半绝缘区222上采用三次室温下的离子注入工艺注入五价元素氮或者磷，形成IGBT的浅基区(对应为第一导电类型半导体掺杂的基区22)，注入能量在10keV到50keV之间。
d、利用掩膜版的屏蔽作用在浅基区外侧的半绝缘区222上采用三次室温下的离子注入工艺注入三价元素硼或者铝，形成SiC IGBT的发射区(对应为第二导电类型半导体掺杂的发射区21)，注入能量在10keV到50keV之间。
e、两次离子注入后，在氩气保护、外延层表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的离子激活并且没有挥发逃逸。
4)在沟道区域上方生长氧化层，形成SiC IGBT的氧化层(对应为绝缘栅层11)；
5)欧姆电极的制备；
利用磁控溅射工艺在掩膜版的保护下在SiC晶片上镀上金属层，形成图2中的发射极31、栅极32和集电极33，随后在退火炉中利用氩气作为保护气体、1160℃、时间为6分钟的快速退火，形成性能良好的欧姆接触。采用本发明制备到的SiC IGBT的短路耐受时间为38微秒，击穿电压提高40％。
本实施例适用于体硅、砷化镓、磷化铟或者锗硅半导体材料制作的P沟道IGBT，工艺步骤与SiC IGBT一样，对于不同的衬底材料，制备IGBT的工艺参数不一样，但是各个区域的掺杂浓度和深度都是一样的。

Claims (7)

1.含半绝缘区的IGBT，其特征在于，半绝缘区（222）位于并排设置的第一导电类型半导体掺杂的基区（22）和第二导电类型半导体掺杂的发射区（21）的下方，半绝缘区由如下步骤生成：A、将第一导电类型的杂质元素注入到第二导电类型半导体掺杂的漂移层（12）内；
B、继续注入第二导电类型的杂质元素，形成电中性区域；
C、在形成电中性区域上继续注入两性杂质元素，形成半绝缘区（222）；
半绝缘区（222）的底部和侧面均与第二导电类型半导体掺杂的漂移层（12）接触；
半绝缘区（222）的宽度等于第一导电类型半导体掺杂的基区（22）与第二导电类型半导体掺杂的发射区（21）宽度和；第一导电类型半导体掺杂的基区（22）与第二导电类型半导体掺杂的发射区（21）的深度一致。
2.根据权利要求1所述的含半绝缘区的IGBT，其特征在于，第一导电类型掺杂的基区（22）和第二导电类型掺杂的发射区（21）宽度比为1：1-3。
3.根据权利要求1或2所述的含半绝缘区的IGBT，其特征在于，采用体硅、碳化硅、砷化镓、磷化铟或者锗硅半导体材料制作。
4.根据权利要求1或2项所述的含半绝缘区的IGBT，其特征在于，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
5.含半绝缘区的IGBT的制备方法，步骤为：
A、将第一导电类型的杂质元素注入到第二导电类型半导体掺杂的漂移层（12）内；
B、继续注入第二导电类型的杂质元素，形成电中性区域；
C、在形成电中性区域上继续注入两性杂质元素，形成半绝缘区（222）；
D、在半绝缘区（222）表面注入第一导电类型的杂质元素，形成第一导电类型半导体掺杂的基区（22）；
E、在第一导电类型半导体掺杂的基区（22）外侧注入第二导电类型的杂质元素，形成第二导电类型半导体掺杂的发射区（21）；
F、在第一导电类型半导体掺杂的基区（22）形成的沟道区域上方生长氧化层，形成绝缘栅层（11）；
G、在第二导电类型半导体掺杂的发射区（21）的顶部、绝缘栅层（11）的顶部和第一导电类型半导体掺杂的衬底（14）的底部，分别对应生成发射极（31）、栅极（32）和集电极（33）。
6.根据权利要求5所述的含半绝缘区的IGBT的制备方法，其特征在于，第二导电类型半导体掺杂的发射区（21）的掺杂浓度为1×1019 cm-3 ~ 5×1019 cm-3。
7.根据权利要求5所述的含半绝缘区的IGBT的制备方法，其特征在于，步骤C中半绝缘区（222）的深度和步骤B中的电中性区域的深度一致。
CN201810447426.XA 2018-05-11 2018-05-11 含半绝缘区的igbt及其制备方法 Active CN108417623B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810447426.XA CN108417623B (zh) 2018-05-11 2018-05-11 含半绝缘区的igbt及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810447426.XA CN108417623B (zh) 2018-05-11 2018-05-11 含半绝缘区的igbt及其制备方法

Publications (2)

Publication Number Publication Date
CN108417623A CN108417623A (zh) 2018-08-17
CN108417623B true CN108417623B (zh) 2021-02-02

Family

ID=63138832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810447426.XA Active CN108417623B (zh) 2018-05-11 2018-05-11 含半绝缘区的igbt及其制备方法

Country Status (1)

Country Link
CN (1) CN108417623B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960606A (zh) * 2008-03-07 2011-01-26 三菱电机株式会社 碳化硅半导体器件及其制造方法
CN102347220A (zh) * 2010-07-22 2012-02-08 飞兆半导体公司 具有薄epi工艺的沟槽超结mosfet器件及其制造方法
CN102723360A (zh) * 2006-06-19 2012-10-10 Ssscip有限公司 半绝缘外延的碳化硅及相关的宽带隙晶体管
CN103035714A (zh) * 2012-06-21 2013-04-10 上海华虹Nec电子有限公司 超级结mosfet的元胞结构
WO2016032069A1 (ko) * 2014-08-28 2016-03-03 한국전기연구원 절연 또는 반절연 ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723360A (zh) * 2006-06-19 2012-10-10 Ssscip有限公司 半绝缘外延的碳化硅及相关的宽带隙晶体管
CN101960606A (zh) * 2008-03-07 2011-01-26 三菱电机株式会社 碳化硅半导体器件及其制造方法
CN102347220A (zh) * 2010-07-22 2012-02-08 飞兆半导体公司 具有薄epi工艺的沟槽超结mosfet器件及其制造方法
CN103035714A (zh) * 2012-06-21 2013-04-10 上海华虹Nec电子有限公司 超级结mosfet的元胞结构
WO2016032069A1 (ko) * 2014-08-28 2016-03-03 한국전기연구원 절연 또는 반절연 ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN108417623A (zh) 2018-08-17

Similar Documents

Publication Publication Date Title
US7602045B2 (en) Semiconductor device and inverter device using the same
JP6237915B2 (ja) 半導体装置および半導体装置の製造方法
US10211325B2 (en) Semiconductor device including undulated profile of net doping in a drift zone
EP2654084A1 (en) Semiconductor device and process for production thereof
JP2004247545A (ja) 半導体装置及びその製造方法
US7994569B2 (en) Semiconductor device and method for forming the same
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN111048590B (zh) 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法
SE1850824A1 (en) MOSFET in SiC with self-aligned lateral MOS channel
CN113314613A (zh) 具有雪崩电荷渡越缓冲层的碳化硅mosfet器件及制备方法
CN108417638B (zh) 含半绝缘区的mosfet及其制备方法
CN112397593B (zh) 半导体器件及制造方法
JP2021507531A (ja) パワー・シリコン・カーバイドｍｏｓｆｅｔデバイス及び関連する方法
CN110534581B (zh) 一种半导体器件及其制造方法
CN107516670A (zh) 一种具有高电流上升率的栅控晶闸管
JP2002203955A (ja) 半導体装置
CN108417623B (zh) 含半绝缘区的igbt及其制备方法
KR900007044B1 (ko) 절연게이트 반도체 장치
CN108649064B (zh) 一种提高uis雪崩耐量的mosfet及其制备方法
US20100032711A1 (en) Semiconductor device and method of manufacturing the same
CN108682684B (zh) 一种含半绝缘区的槽栅功率mos晶体管及其制备方法
CN108417624B (zh) 一种提高短路鲁棒性的igbt及其制备方法
CN111739930B (zh) 一种抗电离辐射加固的mos栅控晶闸管
US20210005711A1 (en) Vertical power transistor having heterojunctions
US20100301384A1 (en) Diode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant