CN110534581B - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN110534581B CN110534581B CN201910842335.0A CN201910842335A CN110534581B CN 110534581 B CN110534581 B CN 110534581B CN 201910842335 A CN201910842335 A CN 201910842335A CN 110534581 B CN110534581 B CN 110534581B
- Authority
- CN
- China
- Prior art keywords
- region
- conductivity type
- doped region
- heavily doped
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 238000009792 diffusion process Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000003647 oxidation Effects 0.000 claims abstract description 29
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 136
- 238000000034 method Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000002513 implantation Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 9
- 230000009286 beneficial effect Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- -1 Phosphorus ions Chemical class 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
- H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Abstract
本发明提供一种半导体器件及其制造方法，属于功率半导体技术领域。所述的半导体器件由多个结构相同的元胞以叉指方式连接形成，所述的元胞结构包括第二导电类型轻掺杂衬底、第一导电类型轻掺杂外延层、扩散第二导电类型阱区、具有第一导电类型的第一、第三重掺杂区、具有第二导电类型的第二重掺杂区、耗尽型沟道区、氧化介质层、金属阴极、金属阳极以及背面金属电极。本发明通过金属场板及注入第二导电类型掺杂区的形式，对器件正向耐压及恒流特性进行优化设计；采用的第二导电类型轻掺杂衬底起到辅助耗尽第一导电类型轻掺杂外延层及导电沟道的作用，既提高器件耐压又减小了夹断电压，实现更好的恒流能力与更高的击穿电压。最终设计得到器件耐压达到460V，夹断电压在4V以下。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种半导体器件及其制造方法。
背景技术
恒流源是一种常用的电子设备与装置，在电子线路中使用相当普遍。恒流源通常用于保护整个电路，即使电路中出现电压不稳定或者负载电阻值变化较大的情况，仍能保证整个电路供电电流的稳定。恒流二极管(CRD，Constant Regulating Diode)是一种常用半导体恒流器件，把二极管作为恒流源代替普通的由晶体管、稳压管以及电阻等多个电子元件组成的恒流源，实现电路结构简单化与小型化。目前常见恒流二极管输出电流在几毫安至几十毫安之间，可用于直接驱动负载，由于具有器件体积小、器件可靠性高的特点，使其相较于传统恒流源有很大优势。另外恒流二极管的外围电路简单，使用方便，已广泛应用于自动控制、仪器仪表及保护电路等领域。但目前恒流二极管的正向击穿电压普遍位于30～100V区间内，因此存在击穿电压较低的问题，同时能提供的恒定电流值也偏低。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种半导体器件及其制造方法。
为解决上述技术问题，本发明实施例提供一种半导体器件，由多个结构相同的元胞以叉指方式连接形成，所述元胞结构包括第二导电类型轻掺杂衬底、第一导电类型轻掺杂外延层、氧化介质层、金属阴极、金属阳极和背面金属电极；第一导电类型轻掺杂外延层中具有扩散第二导电类型阱区、第一导电类型耗尽型沟道区、第一重掺杂区、第二重掺杂区和第三重掺杂区，第一重掺杂区和第三重掺杂区为第一导电类型，第二重掺杂区为第二导电类型；
所述第一导电类型轻掺杂外延层位于第二导电类型轻掺杂衬底上方，扩散第二导电类型阱区设置在第一导电类型轻掺杂外延层中，第一导电类型耗尽型沟道区位于第一导电类型轻掺杂外延层的上层，第一重掺杂区和第二重掺杂区并排位于扩散第二导电类型阱区的部分上层；第三重掺杂区位于所述第一导电类型轻掺杂外延层的上层一侧；
氧化介质层位于第一重掺杂区的第一部分和部分第一导电类型耗尽型沟道区上；金属阴极位于第一重掺杂区的第二部分、第二重掺杂区的第一部分和氧化介质层上；金属阳极位于第三重掺杂区的第一部分上；所述第一重掺杂区与第二重掺杂区短接，并与金属阴极形成欧姆接触，所述第三重掺杂区与金属阳极形成欧姆接触；
氧化介质层还位于第二重掺杂区的第一部分和第三重掺杂区的第一部分之间的第一导电类型轻掺杂外延层上；背面金属电极位于第二导电类型轻掺杂衬底的下方。
本发明的有益效果是：本发明的半导体器件在外延层中注入推结形成阱区，在阱区表面与两阱区中间分别形成耗尽型沟道和JFET导电沟道，双沟道的形式提升了器件恒流效果和动态阻抗值，并且采用与沟道掺杂类型相反的衬底，对沟道起辅助耗尽作用，加快JFET导电沟道耗尽，夹断电压控制在4V以下，从而获得更优恒流特性和更高的耐压。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，金属阴极与金属阳极沿着氧化介质层的表面延伸形成场板结构。
采用上述进一步方案的有益效果是：使器件达到更好的恒流特性与更高的正向耐压值。
进一步的，还包括第二导电类型掺杂区，第二导电类型掺杂区位于第三重掺杂区和扩散第二导电类型阱区之间，且位于第一导电类型轻掺杂外延层的表层，第二导电类型掺杂区的两端位于金属阴极和金属阳极的下方。
采用上述进一步方案的有益效果是：加快第一导电类型轻掺杂外延层的耗尽速度，实现更好的恒流能力与更高的击穿电压。
进一步的，还包括第二导电类型掺杂区，第二导电类型掺杂区位于第三重掺杂区和扩散第二导电类型阱区之间，且位于第一导电类型轻掺杂外延层中，第二导电类型掺杂区的两端位于金属阴极和金属阳极的下方。
采用上述进一步方案的有益效果是：加快第一导电类型轻掺杂外延层的耗尽速度，实现更好的恒流能力与更高的击穿电压。
进一步的，还包括埋氧化层，埋氧化层位于第二导电类型轻掺杂衬底和第一导电类型轻掺杂外延层之间，且将所述第三重掺杂区的掺杂类型替换为第二导电类型，形成第四重掺杂区。
采用上述进一步方案的有益效果是：本发明的半导体器件为双极型器件，电流密度较单极型器件大；由于有两种载流子参与导电，在相同的阳极电压下不仅电流密度高，且更容易快速达到饱和状态，具有较小的夹断电压；金属阳极与阴极向两侧延伸形成场板结构，缓解了由第四重掺杂区、第一导电类型轻掺杂外延层及扩散第二导电类型阱区所形成的寄生PNP晶体管的横向穿通问题，又保证了器件较好的恒流特性；考虑到纵向寄生PNP晶体管的穿通问题，采用SOI硅片结构，在第二导电类型轻掺杂衬底与第一导电类型轻掺杂外延层之间设置有埋氧化层，完全杜绝了纵向寄生管漏电问题。
进一步的，所述半导体器件所采用的材料为硅或者碳化硅。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
为解决上述技术问题，本发明实施例还提供一种半导体器件的制造方法，包括以下步骤：
选用第二导电类型轻掺杂硅片作为第二导电类型轻掺杂衬底，采用外延工艺，在所述衬底上形成第一导电类型轻掺杂外延层；
在第一导电类型轻掺杂外延层中间隔的形成扩散第二导电类型阱区；
在间隔形成的扩散第二导电类型阱区的两侧形成第二导电类型掺杂区；
采用离子注入工艺，在整个第一导电类型轻掺杂外延层表面进行离子注入，形成第一导电类型耗尽型沟道区；
在扩散第二导电类型阱区的部分上层和第一导电类型轻掺杂外延层的上层两端分别形成第一重掺杂区与第三重掺杂区；
在扩散第二导电类型阱区的上层中，且在第一重掺杂区的一侧形成第二重掺杂区；
在第一导电类型轻掺杂外延层上形成氧化介质层；光刻并刻蚀所述氧化介质层形成欧姆孔，淀积铝金属并反刻，形成金属阴极与金属阳极；
在氧化介质层、金属阴极与金属阳极上淀积钝化层，刻蚀PAD孔；
在衬底下方背注金属，形成背面金属电极。
本发明的有益效果是：本发明的半导体器件在外延层中注入推结形成阱区，在阱区表面与两阱区中间分别形成耗尽型沟道和JFET导电沟道，双沟道的形式提升了器件恒流效果和动态阻抗值，并且采用与沟道掺杂类型相反的衬底，对沟道起辅助耗尽作用，加快JFET导电沟道耗尽，夹断电压控制在4V以下，从而获得更优恒流特性和更高的耐压。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，通过多次离子注入形成扩散第二导电类型阱区，其中，后一次离子注入的能量与剂量低于前一次离子注入的能量与剂量。
采用上述进一步方案的有益效果是：减弱表面沟道与扩散阱区杂质补偿程度，降低表面耗尽沟道与JFET导电沟道过渡区域宽度，易于表面沟道夹断，降低夹断电压，提升器件恒流特性。
进一步的，在形成扩散第二导电类型阱区之前，还包括步骤：在有源区上进行场氧氧化处理，形成场氧。
采用上述进一步方案的有益效果是：通过将第二导电类型阱区做在场氧过程之后，可以使阱区经受较短热过程，减少杂质横向扩散长度。
附图说明
图1(a)-图1(e)为本发明第一至第五实施例的一种半导体器件的剖面结构示意图；
图2为本发明第三实施例的一种半导体器件的元胞结构示意图；
图3为本发明第三实施例的一种半导体器件的元胞工艺仿真示意图；
图4为本发明第三实施例的一种半导体器件的电流-电压曲线图；
图5(a)-图5(f)为本发明第六实施例的一种半导体器件的制造方法的工艺流程示意图；
图6(a)-图6(f)为本发明第六实施例的一种半导体器件的制造过程对应的工艺仿真图。
附图中，各标号所代表的部件列表如下：
c(1)、c(2)…c(i)为元胞结构，i为正整数，表示元胞个数，1、第二导电类型轻掺杂衬底，2、第一导电类型轻掺杂外延层，3、扩散第二导电类型阱区，4、第二导电类型掺杂区，5、第一重掺杂区，6、第二重掺杂区，7、第三重掺杂区，8、第一导电类型耗尽型沟道区，9、第四重掺杂区，10、氧化介质层，11、金属阴极，12、金属阳极，13、背面金属电极，14、埋氧化层。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1(a)所示，本发明第一实施例提供的一种半导体器件，由多个结构相同的元胞以叉指方式连接形成，所述元胞结构包括第二导电类型轻掺杂衬底1、第一导电类型轻掺杂外延层2、氧化介质层10、金属阴极11、金属阳极12和背面金属电极13；第一导电类型轻掺杂外延层2中具有扩散第二导电类型阱区3、第一导电类型耗尽型沟道区8、第一重掺杂区5、第二重掺杂区6和第三重掺杂区7，第一重掺杂区5和第三重掺杂区7为第一导电类型，第二重掺杂区6为第二导电类型；
所述第一导电类型轻掺杂外延层2位于第二导电类型轻掺杂衬底1上方，扩散第二导电类型阱区3设置在第一导电类型轻掺杂外延层2中，第一导电类型耗尽型沟道区8位于第一导电类型轻掺杂外延层2的上层，第一重掺杂区5和第二重掺杂区6并排位于扩散第二导电类型阱区3的部分上层；第三重掺杂区7位于所述第一导电类型轻掺杂外延层2的上层一侧；
氧化介质层10位于第一重掺杂区5的第一部分和部分第一导电类型耗尽型沟道区8上；金属阴极11位于第一重掺杂区5的第二部分、第二重掺杂区6的第一部分和氧化介质层10上；金属阳极12位于第三重掺杂区7的第一部分上；所述第一重掺杂区5与第二重掺杂区6短接，并与金属阴极11形成欧姆接触，所述第三重掺杂区7与金属阳极12形成欧姆接触；
氧化介质层10还位于第二重掺杂区6的第一部分和第三重掺杂区7的第一部分之间的第一导电类型轻掺杂外延层2上；背面金属电极13位于第二导电类型轻掺杂衬底1的下方。
上述实施例中，本发明的半导体器件在外延层中注入推结形成阱区，在阱区表面与两阱区中间分别形成耗尽型沟道和JFET导电沟道，双沟道的形式提升了器件恒流效果和动态阻抗值，并且采用与沟道掺杂类型相反的衬底，对沟道起辅助耗尽作用，加快JFET导电沟道耗尽，夹断电压控制在4V以下，从而获得更优恒流特性和更高的耐压。
所述元胞的个数i可根据具体恒定电流值的需求进行调整。扩散第二导电类型阱区3结深、相互之间的距离以及注入剂量可根据器件恒流值与夹断电压的要求进行调节，使得器件设计的灵活性极大提高，另外，通过控制耗尽型沟道8的注入剂量与能量进行调节器件的电流能力。
下面以第一导电类型为N型，第二导电类型为P型来介绍本发明的工作原理，此时，扩散第二导电类型阱区3为扩散P型阱区，第一导电类型耗尽型沟道区8为N型耗尽型沟道区，具有第一导电类型的第一重掺杂区5为第一N型重掺杂区，具有第二导电类型的第二重掺杂区6为第二P型重掺杂区，具有第一导电类型的第三重掺杂区7为第三N型重掺杂区，第一导电类型轻掺杂外延层2为N型轻掺杂外延层。本发明的工作原理如下：
所述半导体器件是由c(1)、c(2)…c(i)相同的元胞以叉指方式连接得到的，元胞的个数i可以根据具体的电流能力需求进行调节。本发明通过在扩散P型阱区表面调沟注入磷离子，使表面补偿形成N型耗尽型沟道区，再依次注入形成第一N型重掺杂区和第三N型重掺杂区以及第二P型重掺杂区。进行表面调沟注入前，通过在N型轻掺杂外延层的上方注入P型掺杂区，用以更好地提升器件恒流特性及击穿电压。调节调沟注入磷离子剂量及扩散P型阱区距离可使沟道区实现较小的夹断电压；耗尽型沟道区在夹断以后，随着阳极电压的增加，沟道内载流子速度达到饱和，在到达夹断点时，被耗尽区强电场扫入第一N型重掺杂区5之中，此后电流不再随阳极电压增大而增大，实现较好恒流能力；此外，调整扩散P型阱区的注入能量和推结时间，使垂直沟道与表面耗尽沟道区实现同时夹断，可进一步提升器件恒流特性；电流值大小可通过调整调沟注入磷离子剂量、耗尽型沟道区长度以及扩散P型阱区剂量进行调节；金属阴极11与金属阳极12可以向两侧延伸形成场板结构，金属场板长度可调节，结合P型掺杂区与共同辅助耗尽外延层，实现器件较高的正向击穿电压。
本发明的半导体器件的金属阳极12连接高电位，金属阴极11连接低电位，扩散P型阱区与N型轻掺杂外延层之间形成耗尽层，两元胞扩散P型阱区之间未耗尽区域形成垂直沟道，随着阳极电压增大，耗尽层不断向中间扩展，耗尽层的展宽导致导电沟道区域变窄。沟道在未夹断前，其特性相当于一个半导体电阻，电流随着电压的增大而增大，此时器件状态工作于线性区；当阳极电压继续增大到两侧的耗尽层相互接触时，沟道区域被夹断，此时的阳极电压称为夹断电压，沟道夹断后，继续增加阳极电压，夹断点随阳极电压的增大变化缓慢，器件电流增大速度变缓，此时器件工作在过渡区域；随后再增加阳极电压，夹断点与电流值都基本不再变化，器件工作在恒流区。在此过程中，位于扩散P型阱区表面的耗尽型沟道区的两端由于也存在压降，因此也会有类似的夹断过程，通过合理调整扩散P型阱区间距、注入剂量以及推结时间等，可实现表面耗尽沟道与垂直沟道的同时夹断，电流不随电压的变化而变化，大大提升器件的恒流特性。
如图1(b)所示，本发明第二实施例提供的一种半导体器件，是在本发明第一实施例的基础上，使金属阴极11与金属阳极12沿着氧化介质层10的表面延伸形成场板结构。该结构中，场板长度可调节，可有效屏蔽介质槽底部拐角处高电场峰值，优化器件体内电场分布，并且第一导电类型轻掺杂外延层2的厚度以及浓度也可调节，使器件达到更好的恒流特性与更高的正向耐压值。
如图1(c)和图2所示，本发明第三实施例提供的一种半导体器件，是在本发明第二实施例的基础上，还包括第二导电类型掺杂区4，第二导电类型掺杂区4位于第三重掺杂区7和扩散第二导电类型阱区3之间，且位于第一导电类型轻掺杂外延层2的表层，第二导电类型掺杂区4的两端位于金属阴极11和金属阳极12的下方。
上述实施例可加快第一导电类型轻掺杂外延层2的耗尽速度，实现更好的恒流能力与更高的击穿电压。
其中金属阴极11、金属阳极12以及第二导电类型掺杂区4的长度及相对位置均可调节，以实现器件良好的恒流能力与不同耐压值。
如图1(d)所示，本发明第四实施例提供的一种半导体器件，是在本发明第二实施例的基础上，还包括第二导电类型掺杂区4，第二导电类型掺杂区4位于第三重掺杂区7和扩散第二导电类型阱区3之间，且位于第一导电类型轻掺杂外延层2中，第二导电类型掺杂区4的两端位于金属阴极11和金属阳极12的下方。
上述实施例中，加快第一导电类型轻掺杂外延层2的耗尽速度，实现更好的恒流能力与更高的击穿电压。
如图1(e)所示，本发明第五实施例提供的一种半导体器件，是在本发明第三实施例的基础上，还包括埋氧化层14，埋氧化层14位于第二导电类型轻掺杂衬底1和第一导电类型轻掺杂外延层2之间，且将所述第三重掺杂区7的掺杂类型替换为第二导电类型，形成第四重掺杂区9。
该结构中的半导体器件为双极型器件，电流密度较单极型器件大；由于有两种载流子参与导电，在相同的阳极电压下不仅电流密度高，且更容易快速达到饱和状态，具有较小的夹断电压；金属阳极与阴极向两侧延伸形成场板结构，缓解了由第四重掺杂区9、第一导电类型轻掺杂外延层2及扩散第二导电类型阱区3所形成的寄生PNP晶体管的横向穿通问题，又保证了器件较好的恒流特性；考虑到纵向寄生PNP晶体管的穿通问题，采用SOI硅片结构，在第二导电类型轻掺杂衬底1与第一导电类型轻掺杂外延层2之间设置有埋氧化层14，完全杜绝了纵向寄生管漏电问题。
所述半导体器件由多个相同的元胞叉指连接形成，其中相邻的第三重掺杂区7或者第四重掺杂区9共用，相邻的扩散第二导电类型阱区3间距可根据对恒流值与夹断电压的需求进行调节。
可选地，所述半导体器件所采用的材料为硅或者碳化硅。
可选地，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
借助于TSUPREM4与MEDICI仿真软件对本发明第三实施例的半导体器件的元胞结构进行器件仿真，如图3所示，以第一导电类型为N型，第二导电类型为P型，正向耐压为460V，电流约为2.6E-5A/μm的半导体器件为例说明仿真参数：初始硅片厚度约为250μm，P型轻掺杂衬底的浓度为3.6E14cm-3，N型轻掺杂外延层的浓度为2.5E15cm-3，厚度约为10.8μm，扩散P型阱区注入硼，注入剂量为2.5E13cm-2，注入能量为80keV，推结时间为500分钟，其宽度约为9.0μm左右，相邻的两个扩散P型阱区的距离为4.0μm；P型掺杂区也注入硼，注入能量为1150keV，注入剂量为1.75E12cm-2；用作欧姆接触的第一N型重掺杂区和第三N型重掺杂区注入磷，注入剂量为4.0E15cm-2，注入能量为60keV，同样用于欧姆接触的第二P型重掺杂区注入硼，注入剂量为4.0E15cm-2，注入能量为60keV；耗尽型沟道区的长度在3.5μm左右；扩散P型阱区与第三N型重掺杂区的距离为35μm；金属阴极11与金属阳极12的厚度为2.5μm，所形成的场板长度可做相应调整；阴极部分第一N型重掺杂区、耗尽型沟道区及JFET区域上方的氧化层厚度为0.8um。
如图4所示，经计算可以得出器件的夹断电压在4V以下，夹断电压可通过调节扩散P型阱区的注入剂量、两相邻扩散P型阱区间距、N型轻掺杂外延层浓度以及调沟注入剂量等进行控制；从图中还可以看出，当达到恒流区之后，器件电流基本保持恒定值，具有很好的恒流特性。
如图5(a)-5(f)以及图6(a)-6(f)所示，本发明的第六实施例提供的一种半导体器件的制造方法，包括以下步骤：
选用第二导电类型轻掺杂硅片作为第二导电类型轻掺杂衬底1，采用外延工艺，在所述衬底上形成第一导电类型轻掺杂外延层2；
在第一导电类型轻掺杂外延层2中间隔的形成扩散第二导电类型阱区3；
在间隔形成的扩散第二导电类型阱区3的两侧形成第二导电类型掺杂区4；
采用离子注入工艺，在整个第一导电类型轻掺杂外延层2表面进行离子注入，形成第一导电类型耗尽型沟道区8；
在扩散第二导电类型阱区3的部分上层和第一导电类型轻掺杂外延层2的上层两端分别形成第一重掺杂区5与第三重掺杂区7；
在扩散第二导电类型阱区3的上层中，且在第一重掺杂区5的一侧形成第二重掺杂区6；
在第一导电类型轻掺杂外延层2上形成氧化介质层10；光刻并刻蚀所述氧化介质层10形成欧姆孔，淀积铝金属并反刻，形成金属阴极11与金属阳极12；
在氧化介质层10、金属阴极11与金属阳极12上淀积钝化层，刻蚀PAD孔；
在衬底下方背注金属，形成背面金属电极13。
上述实施例中，本发明的半导体器件在外延层中注入推结形成阱区，在阱区表面与两阱区中间分别形成耗尽型沟道和JFET导电沟道，双沟道的形式提升了器件恒流效果和动态阻抗值，并且采用与沟道掺杂类型相反的衬底，对沟道起辅助耗尽作用，加快JFET导电沟道耗尽，夹断电压控制在4V以下，从而获得更优恒流特性和更高的耐压。
其中，在进行扩散第二导电类型阱区3注入前，进行预氧处理，再采用光刻工艺，并通过离子注入和高温推结处理形成扩散第二导电类型阱区3，之后刻蚀去除多余的氧化层，多余的氧化层为经过预氧处理产生的氧化层以及在所述高温推结处理的过程中，在器件表面生长出来的氧化层。此时，离子注入能量为80keV，高温推结时间约为500分钟；
在进行第一重掺杂区5与第三重掺杂区7注入前，进行预氧处理，然后采用光刻工艺，再通过离子注入工艺注入第一导电类型杂质，从而形成第一重掺杂区5与第三重掺杂区7，采用光刻工艺，再通过离子注入工艺注入第二导电类型杂质，从而形成第二重掺杂区6，然后刻蚀去除多余的氧化层，多余的氧化层为经过预氧处理产生的氧化层；
采用离子注入工艺形成第二导电类型掺杂区4，而后进行快速热退火工艺，持续时间约20秒；
在形成扩散第二导电类型阱区3、第一导电类型耗尽型沟道区8、第一重掺杂区5与第三重掺杂区7之前，对器件进行预氧处理，防止后续杂质注入带来的损伤。所述氧化介质层10为致密氧化物。
另外，第二导电类型掺杂区4与耗尽型沟道区8的注入顺序可互换。第一重掺杂区5与第二重掺杂区6注入顺序可互换。
可选地，通过多次离子注入形成扩散第二导电类型阱区3，其中，后一次离子注入的能量与剂量低于前一次离子注入的能量与剂量。
上述实施例减弱表面沟道与扩散阱区杂质补偿程度，降低表面耗尽沟道与JFET导电沟道过渡区域宽度，易于表面沟道夹断，降低夹断电压，提升器件恒流特性。其中，后续可经过较短时间的推阱过程而形成。
其中，扩散第二导电类型阱区3的注入能量、注入剂量及阱区间距可进行适当调整，以获得适宜的结深和两扩散第二导电类型阱区3之间的距离，使得垂直沟道与表面耗尽沟道区8同时夹断，提升了半导体器件的恒流特性。
可选地，在形成扩散第二导电类型阱区3之前，还包括步骤：在有源区上进行场氧氧化处理，形成场氧。
上述实施例通过将第二导电类型阱区3做在场氧过程之后，可以使阱区经受较短热过程，减少杂质横向扩散长度。
所述形成场氧的步骤具体为：进行硅片初始氧化并淀积Si3N4，通过光刻和刻蚀工艺刻蚀有源区，进行场氧氧化，而后刻蚀去除Si3N4及多余氧化层；
此外，在扩散P型阱区3注入后可暂不进行推阱，利用后续场氧化工艺一起实现推结和场氧生长步骤。
本发明所提出的半导体器件采用第二导电类型轻掺杂衬底，能够起到辅助耗尽两元胞扩散第二导电类型阱区之间JFET区域及其下方区域的作用，加快JFET导电沟道耗尽，实现较低的夹断电压；在制造工艺上采用更高能量注入扩散第二导电类型阱区，同时缩短高温推结时间，减弱表面耗尽沟道与扩散第二导电类型阱区杂质补偿程度，降低表面耗尽沟道与JFET导电沟道过渡区域宽度，易于表面沟道夹断，提升器件恒流能力；位于第一导电类型轻掺杂外延层上方的第二导电类型掺杂区与衬底、金属场板共同辅助耗尽外延层，延长电流路径，实现更好的恒流能力与更高的击穿电压。
本发明半导体器件金属场板的长度、两元胞扩散第二导电类型阱区间距、第二导电类型掺杂区的深度与掺杂剂量，以及场板与第二导电类型掺杂区相对位置均可进行调节，以实现较低的夹断电压，更好的恒流效果和满足具体的耐压需求，增加器件设计的灵活性。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种半导体器件，由多个结构相同的元胞以叉指方式连接形成，所述元胞包括第二导电类型轻掺杂衬底(1)、第一导电类型轻掺杂外延层(2)、氧化介质层(10)、金属阴极(11)、金属阳极(12)和背面金属电极(13)；第一导电类型轻掺杂外延层(2)中具有扩散第二导电类型阱区(3)、第一导电类型耗尽型沟道区(8)、第一重掺杂区(5)、第二重掺杂区(6)和第三重掺杂区(7)，第一重掺杂区(5)和第三重掺杂区(7)为第一导电类型，第二重掺杂区(6)为第二导电类型；
所述第一导电类型轻掺杂外延层(2)位于第二导电类型轻掺杂衬底(1)上方，扩散第二导电类型阱区(3)设置在第一导电类型轻掺杂外延层(2)中，第一导电类型耗尽型沟道区(8)位于第一重掺杂区(5)旁边的扩散第二导电类型阱区(3)上层，第一导电类型耗尽型沟道区(8)的一侧与第一重掺杂区(5)接触，第一导电类型耗尽型沟道区(8)的另一侧与扩散第二导电类型阱区(3)的边缘接触，第一重掺杂区(5)和第二重掺杂区(6)并排位于扩散第二导电类型阱区(3)的部分上层；第三重掺杂区(7)位于所述第一导电类型轻掺杂外延层(2)的上层一侧；
氧化介质层(10)位于第一重掺杂区(5)的第一部分和部分第一导电类型耗尽型沟道区(8)上；金属阴极(11)位于第一重掺杂区(5)的第二部分、第二重掺杂区(6)的第一部分和氧化介质层(10)上；金属阳极(12)位于第三重掺杂区(7)的第一部分上；所述第一重掺杂区(5)与第二重掺杂区(6)短接，并与金属阴极(11)形成欧姆接触，所述第三重掺杂区(7)与金属阳极(12)形成欧姆接触；
氧化介质层(10)还位于第二重掺杂区(6)的第一部分和第三重掺杂区(7)的第一部分之间的第一导电类型轻掺杂外延层(2)上；背面金属电极(13)位于第二导电类型轻掺杂衬底(1)的下方。
2.根据权利要求1所述的一种半导体器件，其特征在于，金属阴极(11)与金属阳极(12)沿着氧化介质层(10)的表面延伸形成场板结构。
3.根据权利要求2所述的一种半导体器件，其特征在于，还包括第二导电类型掺杂区(4)，第二导电类型掺杂区(4)位于第三重掺杂区(7)和扩散第二导电类型阱区(3)之间，且位于第一导电类型轻掺杂外延层(2)的表层，第二导电类型掺杂区(4)的两端位于金属阴极(11)和金属阳极(12)的下方。
4.根据权利要求2所述的一种半导体器件，其特征在于，还包括第二导电类型掺杂区(4)，第二导电类型掺杂区(4)位于第三重掺杂区(7)和扩散第二导电类型阱区(3)之间，且位于第一导电类型轻掺杂外延层(2)中，第二导电类型掺杂区(4)的两端位于金属阴极(11)和金属阳极(12)的下方。
5.根据权利要求3所述的一种半导体器件，其特征在于，还包括埋氧化层(14)，埋氧化层(14)位于第二导电类型轻掺杂衬底(1)和第一导电类型轻掺杂外延层(2)之间，且将所述第三重掺杂区(7)的掺杂类型替换为第二导电类型，形成第四重掺杂区(9)。
6.根据权利要求1所述的一种半导体器件，其特征在于，所述半导体器件所采用的材料为硅或者碳化硅。
7.根据权利要求1所述的一种半导体器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
8.一种半导体器件的制造方法，其特征在于，包括以下步骤：
选用第二导电类型轻掺杂硅片作为第二导电类型轻掺杂衬底(1)，采用外延工艺，在所述衬底上形成第一导电类型轻掺杂外延层(2)；
在第一导电类型轻掺杂外延层(2)中间隔的形成扩散第二导电类型阱区(3)；
在间隔形成的扩散第二导电类型阱区(3)的两侧形成第二导电类型掺杂区(4)；
采用离子注入工艺，在扩散第二导电类型阱区(3)表面进行离子注入，在扩散第二导电类型阱区(3)上层形成第一导电类型耗尽型沟道区(8)；
在扩散第二导电类型阱区(3)的部分上层形成第一导电类型的第一重掺杂区(5)，使得第一导电类型耗尽型沟道区(8)的一侧与第一重掺杂区(5)接触，第一导电类型耗尽型沟道区(8)的另一侧与扩散第二导电类型阱区(3)的边缘接触；在第一导电类型轻掺杂外延层(2)上层的两端各形成一个第一导电类型的第三重掺杂区(7)；
在扩散第二导电类型阱区(3)的上层中，且在第一导电类型的第一重掺杂区(5)的一侧形成第二导电类型的第二重掺杂区(6)；
在第一导电类型轻掺杂外延层(2)上形成氧化介质层(10)；光刻并刻蚀所述氧化介质层(10)形成欧姆孔，淀积铝金属并反刻，形成金属阴极(11)与金属阳极(12)；
在氧化介质层(10)、金属阴极(11)与金属阳极(12)上淀积钝化层，刻蚀PAD孔；
在衬底下方背注金属，形成背面金属电极(13)。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于，通过多次离子注入形成扩散第二导电类型阱区(3)，其中，后一次离子注入的能量与剂量低于前一次离子注入的能量与剂量。
10.根据权利要求8所述的半导体器件的制造方法，其特征在于，在形成扩散第二导电类型阱区(3)之前，还包括步骤：在有源区上进行场氧氧化处理，形成场氧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910842335.0A CN110534581B (zh) | 2019-09-06 | 2019-09-06 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910842335.0A CN110534581B (zh) | 2019-09-06 | 2019-09-06 | 一种半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534581A CN110534581A (zh) | 2019-12-03 |
| CN110534581B true CN110534581B (zh) | 2023-07-28 |
Family
ID=68667428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910842335.0A Active CN110534581B (zh) | 2019-09-06 | 2019-09-06 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534581B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111180336B (zh) * | 2019-12-30 | 2021-07-30 | 上海芯导电子科技股份有限公司 | 一种低残压浪涌保护器件及制造方法 |
| CN111564486B (zh) * | 2020-05-22 | 2023-06-27 | 无锡鸣沙科技有限公司 | 具有横向电场夹断结构的功率半导体器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104638023A (zh) * | 2015-02-15 | 2015-05-20 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
| CN104779303A (zh) * | 2015-02-15 | 2015-07-15 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
| CN105405873A (zh) * | 2015-12-25 | 2016-03-16 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN105609548A (zh) * | 2015-12-25 | 2016-05-25 | 电子科技大学 | 一种半导体器件及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237207A (ja) * | 2005-02-24 | 2006-09-07 | Sharp Corp | マルチコレクタ型ラテラルｐｎｐトランジスタおよびその製造方法、カレントミラー定電流回路並びに半導体装置 |
| CN102130182B (zh) * | 2010-11-03 | 2012-11-21 | 绍兴旭昌科技企业有限公司 | 一种电流调整二极管芯片及其制造方法 |
| CN103035746B (zh) * | 2013-01-05 | 2015-07-08 | 无锡市晶源微电子有限公司 | 一种恒流二极管及其制造方法 |
| CN103400863B (zh) * | 2013-07-03 | 2016-01-20 | 电子科技大学 | 一种横向恒流二极管 |
| CN104638021B (zh) * | 2015-02-15 | 2017-11-17 | 电子科技大学 | 一种横向恒流二极管及其制造方法 |
| CN104638024B (zh) * | 2015-02-15 | 2018-01-12 | 电子科技大学 | 一种基于soi的横向恒流二极管及其制造方法 |
| CN104638022B (zh) * | 2015-02-15 | 2018-04-06 | 电子科技大学 | 一种soi横向恒流二极管及其制造方法 |
| CN105609569B (zh) * | 2016-02-05 | 2018-12-11 | 成都士兰半导体制造有限公司 | 恒流二极管结构及其形成方法 |
| CN106129125B (zh) * | 2016-07-27 | 2019-04-12 | 电子科技大学 | 三端自带防护功能的横向恒流器件及其制造方法 |
| CN106784017A (zh) * | 2016-12-29 | 2017-05-31 | 肖小梅 | 一种耐高击穿电压的垂直型恒流二极管器件 |
| CN109148551A (zh) * | 2017-06-15 | 2019-01-04 | 乐山尚鼎科技有限责任公司 | 一种横向恒流二极管 |
-
2019
- 2019-09-06 CN CN201910842335.0A patent/CN110534581B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104638023A (zh) * | 2015-02-15 | 2015-05-20 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
| CN104779303A (zh) * | 2015-02-15 | 2015-07-15 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
| CN105405873A (zh) * | 2015-12-25 | 2016-03-16 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN105609548A (zh) * | 2015-12-25 | 2016-05-25 | 电子科技大学 | 一种半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534581A (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
| KR101645769B1 (ko) | 선택적으로 도핑된 ｊｆｅｔ 영역들을 갖는 파워 반도체 디바이스들 및 이러한 디바이스들을 형성하는 관련 방법들 | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| US6921941B2 (en) | High withstand voltage field effect semiconductor device with a field dispersion region | |
| US8878237B2 (en) | Active edge structures providing uniform current flow in insulated gate turn-off thyristors | |
| CN110600537B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| SE1850824A1 (en) | MOSFET in SiC with self-aligned lateral MOS channel | |
| US9806152B2 (en) | Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base | |
| CN110534581B (zh) | 一种半导体器件及其制造方法 | |
| CN113838916A (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN114823872A (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| JP3488772B2 (ja) | 半導体装置 | |
| CN113838921A (zh) | 一种三维沟槽电荷存储型igbt及其制作方法 | |
| CN113838917B (zh) | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
| CN110943124A (zh) | Igbt芯片及其制造方法 | |
| CN110518064B (zh) | 一种半导体器件及其制造方法 | |
| CN210092081U (zh) | 一种恒流器件 | |
| CN111129133B (zh) | 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法 | |
| CN110444590B (zh) | 一种超结ligbt功率器件 | |
| CN110473871B (zh) | 一种恒流器件及其制造方法 | |
| CN210224032U (zh) | 一种soi横向恒流二极管 | |
| CN111640786B (zh) | 一种具有多沟槽的ligbt器件 | |
| CN110534513B (zh) | 一种高低压集成器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |