CN105609569B - 恒流二极管结构及其形成方法 - Google Patents
恒流二极管结构及其形成方法 Download PDFInfo
- Publication number
- CN105609569B CN105609569B CN201610082313.5A CN201610082313A CN105609569B CN 105609569 B CN105609569 B CN 105609569B CN 201610082313 A CN201610082313 A CN 201610082313A CN 105609569 B CN105609569 B CN 105609569B
- Authority
- CN
- China
- Prior art keywords
- type
- current regulator
- regulator diode
- region
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 238000002347 injection Methods 0.000 description 14
- 239000007924 injection Substances 0.000 description 14
- 238000000137 annealing Methods 0.000 description 12
- 238000002513 implantation Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- -1 phosphonium ion Chemical class 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000005465 channeling Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Abstract
本发明提供了一种恒流二极管结构及其形成方法，在P型衬底正面上形成P型外延层，在P型外延层中形成N型基区，在N型基区中形成P型栅极区、N型源区、N型漏区、P型发射区，并形成包围N型基区的P型隔离。本发明通过在P型外延层中增设P型发射区，所述P型衬底、P型外延层、N型基区和P型发射区组成PNP三极管，所述N型源区、P型栅极区、N型基区、N型漏区组成恒流二极管，使得其单位面积电流大幅提高，器件的温度稳定性和均匀性较好。并且，所述恒流二极管结构增加了P型外延层，有利于提高其耐压性能。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种恒流二极管结构及其形成方法。
背景技术
恒流二极管是一种硅材料制造的两端恒流器件。恒流二极管按极性接入电路回路中，正向恒电流导通，反向截止，输出恒定电流，应用简单。目前，恒流二极管广泛使用于交直流放大器、直流稳压电源、波形发生器以及保护电路等电子线路中。
传统的恒流二极管通常采用平面沟道结型场效应晶体管(Junction Field-Effect Transistor，JFET)结构，JFET是在同一块N形半导体上制作两个高掺杂的P区，所引出的电极称为栅极G，并形成高掺杂的N区，所引出的电极称为漏极D、源极S，恒流二极管通过将JFET的栅极G和源极S短接形成恒流特性。具体的，如图1所示，恒流二极管包括：P型衬底10、N型外延层11、P型栅极区12a、N型源区12b、N型漏区12c、P型隔离12d以及正面电极13，所述P型栅极区12a、N型源区12b通过正面电极13相连，P型隔离12d穿透P型外延层11与P型衬底10相连。然而，发明人发现，传统的恒流二极管存在如下问题：
一、传统的恒流二极管的恒定电流大小对P型外延层110厚度、P型外延层110电阻率及P型栅极区121的结深很敏感，导致最终恒定电流值均匀性很差，成品率较低；
二、平面沟道JFET结构的电流能力主要取决于沟道宽度，而沟道宽度受正面电极图形限制，单位面积的沟道宽度较小，进而导致单位面积电流较小，成本较高；
三、常规的恒流二极管具有很大的负温度系数，高温恒流性能不佳。
发明内容
本发明的目的在于解决现有的恒流二极管的恒定电流值均匀性差的问题。
本发明的另一目的在于解决现有的恒流二极管的单位面积电流较小的问题。
本发明的又一目的在于解决现有的恒流二极管的高温恒流性能不佳的问题。
为解决上述技术问题，本发明提供一种恒流二极管结构，包括：
P型衬底；
形成于所述P型衬底正面上的P型外延层；
形成于所述P型外延层中的N型基区；
形成于所述N型基区中的P型栅极区、N型源区、N型漏区、P型发射区以及包围所述N型基区的P型隔离；
形成于所述P型栅极区、N型源区以及P型发射区上的正面电极；
其中，所述P型衬底、P型外延层、N型基区和P型发射区组成PNP三极管，所述N型源区、P型栅极区、N型基区、N型漏区组成恒流二极管。
可选的，在所述的恒流二极管结构中，还包括形成于所述N型基区中的P环，所述P环包围所述N型漏区。所述P环的数量为一个或多个。
可选的，在所述的恒流二极管结构中，所述P型栅极区、N型源区、N型漏区、P型发射区以及P型隔离的掺杂浓度大于所述P型外延层的掺杂浓度。
可选的，在所述的恒流二极管结构中，所述P型栅极区、P型发射区、P型隔离和P型衬底均为P型重掺杂，所述N型源区和N型漏区均为N型重掺杂。
可选的，在所述的恒流二极管结构中，所述N型源区和N型漏区的深度小于所述P型栅极区和P型发射区的深度。
可选的，在所述的恒流二极管结构中，还包括形成于所述P型衬底背面上的背面电极。
可选的，在所述的恒流二极管结构中，所述P型发射区和P型栅极区同时扩散形成。
可选的，在所述的恒流二极管结构中，所述P型发射区为条形或工字型结构，所述N型漏区为环形结构，且所述N型漏区包围所述P型发射区。
可选的，在所述的恒流二极管结构中，所述恒流二极管结构包括两个P型栅极区和两个N型源区，所述两个P型栅极区和所述两个N型源区均为条形结构，且所述两个P型栅极区位于所述N型漏区的两侧，所述两个N型源区位于所述两个P型栅极区的两侧。
可选的，在所述的恒流二极管结构中，所述P型隔离为环形结构，且所述P型隔离包围所述N型基区。
可选的，在所述的恒流二极管结构中，所述P型衬底作为所述PNP三极管的集电极，所述N型基区作为所述PNP三极管的基极，所述P型发射区作为所述PNP三极管的发射极。
可选的，在所述的恒流二极管结构中，所述PNP三极管的基极电流经过所述P型发射区后，依次流经所述N型漏区、N型基区、N型源区，最后经由所述P型隔离、P型外延层从所述P型衬底的背面流出；所述PNP三极管的集电极电流经过所述P型发射区后，流经所述N型基区、P型外延层从所述P型衬底的背面流出。
相应的，本发明还提供一种恒流二极管结构的形成方法，包括：
提供一P型衬底；
在所述P型衬底正面上形成P型外延层；
在所述P型外延层中形成N型基区；
在所述N型基区中形成P型栅极区、N型源区、N型漏区和P型发射区，并形成包围所述N型基区的P型隔离；以及
在所述P型栅极区、N型源区以及P型发射区上形成正面电极；
其中，所述P型衬底、P型外延层、N型基区和P型发射区组成PNP三极管，所述N型源区、P型栅极区、N型基区、N型漏区组成恒流二极管。
可选的，在所述的恒流二极管结构形成方法中，所述P型发射区和P型栅极区同时扩散形成。
可选的，在所述的恒流二极管结构形成方法中，所述P型栅极区、N型源区、N型漏区、P型发射区以及P型隔离的掺杂浓度大于所述P型外延层的掺杂浓度。
可选的，在所述的恒流二极管结构形成方法中，所述P型栅极区、P型发射区、P型隔离和P型衬底均为P型重掺杂，所述N型源区和N型漏区均为N型重掺杂。
可选的，在所述的恒流二极管结构形成方法中，所述N型源区和N型漏区的深度小于所述P型栅极区和P型发射区的深度。
可选的，在所述的恒流二极管结构形成方法中，还包括：在所述N型基区中形成P环，所述P环包围所述N型漏区。
可选的，在所述的恒流二极管结构形成方法中，在所述P型栅极区、N型源区以及P型发射区上形成正面电极的步骤包括：
在所述P型外延层上形成绝缘层；
通过光刻和刻蚀工艺在所述绝缘层中形成引线孔；
通过溅射工艺形成正面金属层；
通过光刻和刻蚀工艺图形化所述正面金属层形成所述正面电极。
可选的，在所述的恒流二极管结构形成方法中，在所述P型栅极区、N型源区以及P型发射区上形成正面电极之后，还包括：在所述P型衬底的背面上形成背面电极。
可选的，在所述的恒流二极管结构形成方法中，所述P型发射区为条形或工字型结构，所述N型漏区为环形结构，且所述N型漏区包围所述P型发射区。
可选的，在所述的恒流二极管结构形成方法中，所述恒流二极管结构包括两个P型栅极区和两个N型源区，所述两个P型栅极区和所述两个N型源区均为条形结构，且所述两个P型栅极区位于所述N型漏区的两侧，所述两个N型源区位于所述两个P型栅极区的两侧。
可选的，在所述的恒流二极管结构形成方法中，所述P型隔离为环形结构，且所述P型隔离包围所述N型源区。
可选的，在所述的恒流二极管结构形成方法中，所述P型衬底作为所述PNP三极管的集电极，所述N型基区作为所述PNP三极管的基极，所述P型发射区作为所述PNP三极管的发射极。
可选的，在所述的恒流二极管结构形成方法中，所述PNP三极管的基极电流经过所述P型发射区后，依次流经所述N型漏区、N型基区、N型源区，最后经由所述P型隔离、P型外延层从所述P型衬底的背面流出；所述PNP三极管的集电极电流经过所述P型发射区后，流经所述N型基区、P型外延层从所述P型衬底的背面流出。
在本发明提供的恒流二极管结构及其形成方法中，在P型衬底正面上形成P型外延层，在P型外延层中形成N型基区，在N型基区中形成P型栅极区、N型源区、N型漏区、P型发射区，并形成包围所述N型基区的P型隔离，由所述P型衬底、P型外延层、N型基区和P型发射区组成PNP三极管，由所述N型源区、P型栅极区、N型基区、N型漏区组成恒流二极管。因此，恒流二极管的恒定电流经过PNP三极管电流放大后输出，单位面积电流大幅提高；并且，PNP三极管放大倍数β具有正温度系数，而恒流二极管恒定电流是负温度系数，器件的温度稳定性较好。另外，PNP三极管与恒流二极管的结深同向波动变化时，PNP三极管放大倍数β与恒流二极管的恒定电流Id相反变化方向，整个器件总输出电流比较稳定，均匀性较好。此外，由于增加了P型外延层，耐压性能较好。
附图说明
图1是传统的恒流二极管结构的剖面结构示意图；
图2是本发明一实施例的恒流二极管结构的剖面结构示意图；
图3是本发明一实施例的恒流二极管结构的等效电路示意图；
图4a～4d是本发明一实施例的恒流二极管结构形成过程中的剖面结构示意图；
图5是本发明一实施例的恒流二极管结构的俯视结构示意图；
图6是本发明另一实施例的恒流二极管结构的俯视结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的恒流二极管结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图2所示，本申请提供一种恒流二极管结构，包括：P型衬底100；形成于所述P型衬底100正面上的P型外延层110；形成于所述P型外延层110中的N型基区111；形成于所述N型基区111中的P型栅极区121、N型源区122、N型漏区123、P型发射区124；包围所述N型基区111的P型隔离125；以及形成于所述P型栅极区121、N型源区122以及P型发射区124上的正面电极130。
其中，所述P型栅极区121、N型源区122、N型漏区123、P型发射区124以及P型隔离125的掺杂浓度大于所述P型外延层110的掺杂浓度，所述P型栅极区121、N型源区122通过所述正面电极130相连，所述P型隔离125包围所述N型基区111。
优选的，所述恒流二极管结构还包括形成于所述N型基区111中且包围所述N型漏区123的P环126。本实施例中仅形成一个P环126，但应理解，在其它实施例中，也可设置多个P环126以提高耐压效果。
所述恒流二极管结构的等效电路结构如图3所示，并结合图2所示，所述P型衬底100、P型外延层110、N型基区111和P型发射区124组成PNP三极管，其中，P型衬底100作为纵向PNP三极管的集电极，N型基区111作为PNP三极管的基极，P型发射区124作为PNP三极管的发射极。同时，所述N型源区122、P型栅极区121、P环126、N型基区111、N型漏区123组成恒流二极管。PNP三极管的基极电流经过P型发射区124后，依次流经N型漏区123、N型基区111、N型源区122，最后经由P型隔离125、P型外延层110从P型衬底100的背面流出，PNP三极管的基极电流大小由恒流二极管的恒定电流Id决定；PNP三极管的集电极电流经过P型发射区124后，流经N型基区111、P型外延层110从P型衬底100的背面流出，该集电极电流大小等于基极电流的β倍，即恒流二极管的恒定电流Id的β倍。
本发明的恒流二极管采用平面沟道结型场效应晶体管(Junction Field-EffectTransistor，JFET)结构，通过增设P型发射区124，由此形成了PNP三极管，恒流二极管的恒定电流Id经过PNP三极管电流放大β倍后输出，整个器件结构最终输出的总电流I等于恒流二极管的恒定电流Id的(1+β)倍，单位面积电流大幅提高，成本较低。另外，PNP三极管放大倍数β具有正温度系数，而恒流二极管恒定电流Id是负温度系数，如此，本发明的器件结构的温度稳定性比较好。此外，PNP三极管与恒流二极管的结深同向波动变化时，PNP三极管放大倍数β与恒流二极管的恒定电流Id相反变化方向，整个器件总电流I比较稳定(N型基区111的宽度越小、电阻率越高，恒流二极管的电流越小，而PNP三极管放大倍数β则越大，如此可以抵消一部分波动)，其电流均匀性较好。尤其是PNP三极管的P型发射区124与JFET结构的P型栅极区121采用相同工艺、同时扩散形成，更有利于提高整个器件最终输出的总电流I的稳定性。此外，所述恒流二极管结构增加P型外延层110，以提高耐压性能。优选的，所述恒流二极管机构还增加了P环126，以进一步提高耐压性能。
本实施例中，所述P型栅极区121、P型发射区124、P型隔离125均为P型重掺杂(P+)，所述N型源区122、N型漏区123均为N型重掺杂(N+)，所述P型衬底亦为P型重掺杂(P+)。
如图2所示，所述恒流二极管结构还包括形成于P型衬底100背面上的背面电极150，所述背面电极150例如是由金、银、铝等材质形成。
图5是本发明一实施例的恒流二极管结构的俯视结构示意图。为了更清楚的PNP三极管和恒流二极管的结构，图5中并未表示出正面电极130。本实施例中，如图5所示，所述P型发射区124为条形结构，N型漏区123和P环126为环形结构，并且，N型漏区123包围P型发射区124，P环126包围N型漏区123；所述P型栅极区121和N型源区122均为条形结构，且两个P型栅极区121分列于N型漏区123的两侧，两个N型源区122分列于两个P型栅极区121的两侧；所述P型隔离125为环形结构，且其包围所述N型基区111。应当理解是，以上排布方式仅是举例并不用以限定本发明的恒流二极管结构，例如，如图6所示，在本发明另一实施例中，所述P型发射区124也可以是“工”字形结构，以增加PNP三极管的发射区周长，提高PNP三极管电流能力，相应的，所述N型漏区123为内凹的环形结构。同时，所述P型发射区124的数量可以是一个也可以是多个，若一个芯片包含多个P型发射区可相应的增加电流能力。总之，本发明并不限定P型发射区124的数量和形状。
下面结合图2以及图4a至图4d详细介绍本发明的恒流二极管结构的形成过程。
如图4a所示，首先，提供一P型衬底100。所述P型衬底100的材质可以是硅、锗或者锗硅化合物、有机化合物半导体材料中的一种。所述P型衬底100可以选用5英寸、6英寸、8英寸及更大尺寸硅片。所述P型衬底100的电阻率优选是小于0.02Ω·cm。
继续参考图4a所示，接着，在所述P型衬底100正面上形成P型外延层110。可通过外延生长工艺在所述P型衬底100上形成P型外延层110。所述P型外延层110的厚度和电阻率可根据耐压要求确定，例如P型外延层110的厚度是8μm～30μm。
如图4b所示，接着，在P型外延层110中形成N型基区111。
作为一个非限制性的例子，形成所述N型基区111的具体步骤包括：首先，在P型外延层110上形成氧化硅层，在氧化硅层上旋涂光刻胶层；对该光刻胶层进行曝光显影，在光刻胶层上形成N型基区窗口图案；再以光刻胶层为掩膜，将N型基区窗口图案转移到氧化硅层上，使P型外延层110暴露在该N型基区窗口下；然后对该暴露的P型外延层110部分进行N型离子注入，注入能量例如是500～2000Kev，优选是1500Kev，注入剂量例如是2E12～5E13cm-2，深度为1.5～3μm，注入的N型离子例如为磷离子；注入完成后，去除光刻胶层和氧化硅层；最后，在氮气(N2)氛围下进行退火工艺，退火温度例如是900℃～1050℃，退火时间例如是30～240分钟，形成所述N型基区111。上述的光刻胶层、氧化硅层的成膜工艺以及热退火处理都是业界普遍采用的工艺，此处就不做赘述。
如图4c所示，接着，在所述N型基区111中形成P型栅极区121、P环126和P型发射区124，在所述N型基区111外侧形成P型隔离125。所述P型栅极区121、P环126和P型发射区124的深度小于N型基区111的厚度，所述P型隔离125包围所述N型基区111。
作为一个非限制性的例子，形成所述P型栅极区121、P环126、P型发射区124和P型隔离125的具体步骤包括：
首先，在N型基区111上形成氧化硅层和光刻胶层；对该光刻胶层进行曝光显影，在光刻胶层上形成P型栅极区窗口图案；再以光刻胶层为掩膜，将P型栅极区窗口图案转移到氧化硅层上，使N型基区111暴露在该P型栅极区窗口图案下；然后对该暴露的N型基区111部分进行P型离子注入，注入能量例如是40～80Kev，优选是60Kev，注入剂量例如是1E13～5E14cm-2，注入的P型离子例如为硼离子；注入完成后，去除光刻胶层和氧化硅层；
接着，在N型基区111上形成氧化硅层，在氧化硅层上旋涂光刻胶层；对该光刻胶层进行曝光显影，在光刻胶层上形成P环窗口图案；再以光刻胶层为掩膜，将P环窗口图案转移到氧化硅层上，使N型基区111暴露在该P环窗口图案下；然后对该暴露的N型基区111部分进行P型离子注入，注入能量例如是50～70Kev，优选是60Kev，注入剂量例如是5E12～5E13cm-2，注入的P型离子例如为硼离子；注入完成后，去除光刻胶层和氧化硅层；
接着，再次在N型基区111和P型外延层110上形成氧化硅层，并在氧化硅层上旋涂光刻胶层；然后对该光刻胶层进行曝光显影，在光刻胶层上同时形成P型发射区窗口图案和P型隔离窗口图案；再以光刻胶层为掩膜，将P型发射区窗口图案和P型隔离窗口图案转移到氧化硅层上，使N型基区111暴露在该P型发射区窗口下，P型外延层110暴露在该P型隔离窗口下；对该暴露的N型基区111和P型外延层110部分进行P型离子注入，注入能量例如是50～70Kev，优选是60Kev，注入剂量例如是1E14～2E16cm-2，注入的P型离子例如为硼离子；注入完成后，去除光刻胶层和氧化硅层；
最后，在氮气(N2)氛围下进行退火工艺，退火温度例如是900℃～1000℃，退火时间例如是30～180分钟，同时形成所述P型栅极区121、P环126、P型发射区124和P型隔离125。
需要说明的是，上述P型栅极区121、P环126、P型发射区124和P型隔离125可以同时退火形成，亦可是分别退火形成。应认识到，PNP三极管的P型发射区124与JFET结构的P型栅极区121采用相同工艺、同时扩散形成，更有利于提高整个器件最终输出的总输出电流的稳定性。
如图4d所示，在所述N型基区111中形成N型源区122、N型漏区123，所述N型源区122、N型漏区123的深度小于P型栅极区121、P型发射区124的深度。
作为一个非限制性的例子，形成所述N型源区122、N型漏区123的具体步骤包括：首先，在N型基区111上形成氧化硅层，在氧化硅层上旋涂光刻胶层；对该光刻胶层进行曝光显影，在光刻胶层上形成N型源区窗口图案和N型漏区窗口图案；再以光刻胶层为掩膜，将N型源区、N型漏区窗口图案转移到氧化硅层上，使N型基区111暴露在该N型源区、N型漏区窗口下；然后对该暴露的N型基区111部分进行N型离子注入，注入能量例如是100～160Kev，优选是150Kev，注入剂量例如是5E14～2E16cm-2，注入的N型离子例如为砷离子；注入完成后，去除光刻胶层和氧化硅层；最后，在氮气(N2)氛围下进行退火工艺，退火温度例如是850℃～1000℃，退火时间例如是30～60分钟，同时形成所述N型源区122、N型漏区123。
接下来，参考图2所示，在所述P型外延层110上形成绝缘层140，并通过光刻和刻蚀工艺在所述绝缘层140中形成引线孔，然后通过溅射工艺形成正面金属层，再通过光刻和刻蚀工艺图形化所述正面金属层形成正面电极130，所述P型栅极区121、N型源区122通过所述正面电极130相连，最后，在P型衬底100的背面上形成背面电极150。所述绝缘层140的材质例如是二氧化硅，所述正面电极130和背面电极150的材质例如是金、银、铝等，在此并不做限制。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (26)
1.一种恒流二极管结构，其特征在于，包括：
P型衬底；
形成于所述P型衬底正面上的P型外延层；
形成于所述P型外延层中的N型基区；
形成于所述N型基区中的P型栅极区、N型源区、N型漏区、P型发射区以及包围所述N型基区的P型隔离；
形成于所述P型栅极区、N型源区以及P型发射区上的正面电极；
其中，所述P型衬底、P型外延层、N型基区和P型发射区组成PNP三极管，所述N型源区、P型栅极区、N型基区、N型漏区组成恒流二极管。
2.如权利要求1所述的恒流二极管结构，其特征在于，还包括形成于所述N型基区中的P环，所述P环包围所述N型漏区。
3.如权利要求2所述的恒流二极管结构，其特征在于，所述P环的数量为一个或多个。
4.如权利要求1所述的恒流二极管结构，其特征在于，所述P型栅极区、N型源区、N型漏区、P型发射区以及P型隔离的掺杂浓度大于所述P型外延层的掺杂浓度。
5.如权利要求4所述的恒流二极管结构，其特征在于，所述P型栅极区、P型发射区、P型隔离和P型衬底均为P型重掺杂，所述N型源区和N型漏区均为N型重掺杂。
6.如权利要求1所述的恒流二极管结构，其特征在于，所述N型源区和N型漏区的深度小于所述P型栅极区和P型发射区的深度。
7.如权利要求1所述的恒流二极管结构，其特征在于，还包括形成于所述P型衬底背面上的背面电极。
8.如权利要求1所述的恒流二极管结构，其特征在于，所述P型发射区和P型栅极区同时扩散形成。
9.如权利要求1至8中任一项所述的恒流二极管结构，其特征在于，所述P型发射区为条形或工字型结构，所述N型漏区为环形结构，且所述N型漏区包围所述P型发射区。
10.如权利要求1至8中任一项所述的恒流二极管结构，其特征在于，所述恒流二极管结构包括两个P型栅极区和两个N型源区，所述两个P型栅极区和所述两个N型源区均为条形结构，且所述两个P型栅极区位于所述N型漏区的两侧，所述两个N型源区位于所述两个P型栅极区的两侧。
11.如权利要求1至8中任一项所述的恒流二极管结构，其特征在于，所述P型隔离为环形结构，且所述P型隔离包围所述N型基区。
12.如权利要求1至8中任一项所述的恒流二极管结构，其特征在于，所述P型衬底作为所述PNP三极管的集电极，所述N型基区作为所述PNP三极管的基极，所述P型发射区作为所述PNP三极管的发射极。
13.如权利要求12所述的恒流二极管结构，其特征在于，所述PNP三极管的基极电流经过所述P型发射区后，依次流经所述N型漏区、N型基区、N型源区，最后经由所述P型隔离、P型外延层从所述P型衬底的背面流出；所述PNP三极管的集电极电流经过所述P型发射区后，流经所述N型基区、P型外延层从所述P型衬底的背面流出。
14.一种恒流二极管结构的形成方法，其特征在于，包括：
提供一P型衬底；
在所述P型衬底正面上形成P型外延层；
在所述P型外延层中形成N型基区；
在所述N型基区中形成P型栅极区、N型源区、N型漏区和P型发射区，并形成包围所述N型基区的P型隔离；以及
在所述P型栅极区、N型源区以及P型发射区上形成正面电极；
其中，所述P型衬底、P型外延层、N型基区和P型发射区组成PNP三极管，所述N型源区、P型栅极区、N型基区、N型漏区组成恒流二极管。
15.如权利要求14所述的恒流二极管结构的形成方法，其特征在于，所述P型发射区和P型栅极区同时扩散形成。
16.如权利要求14所述的恒流二极管结构的形成方法，其特征在于，所述P型栅极区、N型源区、N型漏区、P型发射区以及P型隔离的掺杂浓度大于所述P型外延层的掺杂浓度。
17.如权利要求16所述的恒流二极管结构的形成方法，其特征在于，所述P型栅极区、P型发射区、P型隔离和P型衬底均为P型重掺杂，所述N型源区和N型漏区均为N型重掺杂。
18.如权利要求14所述的恒流二极管结构的形成方法，其特征在于，所述N型源区和N型漏区的深度小于所述P型栅极区和P型发射区的深度。
19.如权利要求14所述的恒流二极管结构的形成方法，其特征在于，还包括：
在所述N型基区中形成P环，所述P环包围所述N型漏区。
20.如权利要求14所述的恒流二极管结构的形成方法，其特征在于，在所述P型栅极区、N型源区以及P型发射区上形成正面电极的步骤包括：
在所述P型外延层上形成绝缘层；
通过光刻和刻蚀工艺在所述绝缘层中形成引线孔；
通过溅射工艺形成正面金属层；
通过光刻和刻蚀工艺图形化所述正面金属层形成所述正面电极。
21.如权利要求14所述的恒流二极管结构的形成方法，其特征在于，在所述P型栅极区、N型源区以及P型发射区上形成正面电极之后，还包括：
在所述P型衬底的背面上形成背面电极。
22.如权利要求14至21中任一项所述的恒流二极管结构的形成方法，其特征在于，所述P型发射区为条形或工字型结构，所述N型漏区为环形结构，且所述N型漏区包围所述P型发射区。
23.如权利要求14至21中任一项所述的恒流二极管结构的形成方法，其特征在于，所述恒流二极管结构包括两个P型栅极区和两个N型源区，所述两个P型栅极区和所述两个N型源区均为条形结构，且所述两个P型栅极区位于所述N型漏区的两侧，所述两个N型源区位于所述两个P型栅极区的两侧。
24.如权利要求14至21中任一项所述的恒流二极管结构的形成方法，其特征在于，所述P型隔离为环形结构，且所述P型隔离包围所述N型源区。
25.如权利要求14至21中任一项所述的恒流二极管结构的形成方法，其特征在于，所述P型衬底作为所述PNP三极管的集电极，所述N型基区作为所述PNP三极管的基极，所述P型发射区作为所述PNP三极管的发射极。
26.如权利要求25所述的恒流二极管结构的形成方法，其特征在于，所述PNP三极管的基极电流经过所述P型发射区后，依次流经所述N型漏区、N型基区、N型源区，最后经由所述P型隔离、P型外延层从所述P型衬底的背面流出；所述PNP三极管的集电极电流经过所述P型发射区后，流经所述N型基区、P型外延层从所述P型衬底的背面流出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610082313.5A CN105609569B (zh) | 2016-02-05 | 2016-02-05 | 恒流二极管结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610082313.5A CN105609569B (zh) | 2016-02-05 | 2016-02-05 | 恒流二极管结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105609569A CN105609569A (zh) | 2016-05-25 |
| CN105609569B true CN105609569B (zh) | 2018-12-11 |
Family
ID=55989336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610082313.5A Active CN105609569B (zh) | 2016-02-05 | 2016-02-05 | 恒流二极管结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105609569B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110277455A (zh) * | 2019-06-17 | 2019-09-24 | 杭州士兰集成电路有限公司 | 半导体器件及其制造方法 |
| CN110473871B (zh) * | 2019-09-05 | 2024-03-26 | 成都矽能科技有限公司 | 一种恒流器件及其制造方法 |
| CN110534581B (zh) * | 2019-09-06 | 2023-07-28 | 电子科技大学 | 一种半导体器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003224139A (ja) * | 2002-01-30 | 2003-08-08 | Sony Corp | 半導体装置およびその製造方法 |
| US6696706B1 (en) * | 2002-10-22 | 2004-02-24 | Lovoltech, Inc. | Structure and method for a junction field effect transistor with reduced gate capacitance |
| CN100370594C (zh) * | 2004-06-14 | 2008-02-20 | 海力士半导体有限公司 | 单元晶体管的制造方法 |
| CN205376538U (zh) * | 2016-02-05 | 2016-07-06 | 杭州士兰集成电路有限公司 | 恒流二极管结构 |
-
2016
- 2016-02-05 CN CN201610082313.5A patent/CN105609569B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003224139A (ja) * | 2002-01-30 | 2003-08-08 | Sony Corp | 半導体装置およびその製造方法 |
| US6696706B1 (en) * | 2002-10-22 | 2004-02-24 | Lovoltech, Inc. | Structure and method for a junction field effect transistor with reduced gate capacitance |
| CN100370594C (zh) * | 2004-06-14 | 2008-02-20 | 海力士半导体有限公司 | 单元晶体管的制造方法 |
| CN205376538U (zh) * | 2016-02-05 | 2016-07-06 | 杭州士兰集成电路有限公司 | 恒流二极管结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105609569A (zh) | 2016-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101371359B (zh) | 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路 | |
| CN102983168B (zh) | 带双扩散的条形栅隧穿场效应晶体管及其制备方法 | |
| WO2014146417A1 (zh) | 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法 | |
| CN105609569B (zh) | 恒流二极管结构及其形成方法 | |
| CN107004701A (zh) | 隧道场效应晶体管及其制造方法 | |
| CN102945861B (zh) | 条形栅调制型隧穿场效应晶体管及其制备方法 | |
| CN205376538U (zh) | 恒流二极管结构 | |
| CN103646965B (zh) | 一种jfet器件及其制造方法 | |
| CN104201208B (zh) | 一种恒流jfet器件及其制造方法 | |
| CN105551969B (zh) | 一种恒流二极管结构及其形成方法 | |
| CN104810395A (zh) | 一种表面栅型静电感应晶体管 | |
| CN205542795U (zh) | 一种恒流二极管结构 | |
| CN106409890B (zh) | 鳍式双极结型晶体管的形成方法 | |
| CN104638022B (zh) | 一种soi横向恒流二极管及其制造方法 | |
| CN104576723B (zh) | 一种具有高开态电流的n型隧穿场效应晶体管 | |
| CN105070763B (zh) | Soi叉指结构衬底ⅲ‑ⅴ族材料沟道薄膜晶体管及制备方法 | |
| CN104269443B (zh) | 一种恒流二极管 | |
| CN106571397A (zh) | 平面型金属氧化物半导体场效应管及其制造方法 | |
| CN103996713B (zh) | 垂直沟道双机制导通纳米线隧穿晶体管及制备方法 | |
| CN106981510A (zh) | 一种碳化硅双极结型晶体管 | |
| TW201440219A (zh) | 穿隧式場效電晶體 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN107452788A (zh) | 功率器件的终端结构、功率器件及其制造方法 | |
| CN105322023B (zh) | 结场效晶体管 | |
| CN109192659A (zh) | 一种耗尽型场效应管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180515 Address after: 610404 Chengdu, Sichuan Chengdu Jintang Chengdu ABA Industrial Development Zone Applicant after: Chengdu Silan Semiconductor Manufacturing Co., Ltd. Address before: 310018 No. 10 Street (East) 308, Hangzhou economic and Technological Development Zone, Hangzhou, Zhejiang. Applicant before: Hangzhou Silan Integrated Circuit Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |