CN107452788A - 功率器件的终端结构、功率器件及其制造方法 - Google Patents
功率器件的终端结构、功率器件及其制造方法 Download PDFInfo
- Publication number
- CN107452788A CN107452788A CN201610378879.2A CN201610378879A CN107452788A CN 107452788 A CN107452788 A CN 107452788A CN 201610378879 A CN201610378879 A CN 201610378879A CN 107452788 A CN107452788 A CN 107452788A
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- ring
- semi
- substrate
- power device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000002161 passivation Methods 0.000 claims abstract description 82
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 71
- 229920005591 polysilicon Polymers 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 53
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 235000012239 silicon dioxide Nutrition 0.000 claims description 21
- 238000001259 photo etching Methods 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000002441 reversible effect Effects 0.000 abstract description 4
- 230000002572 peristaltic effect Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 18
- 238000012544 monitoring process Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- -1 phosphonium ion Chemical class 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种功率器件的终端结构，包括衬底，位于衬底正面的截止环和位于有源区和截止环之间的分压环，终端结构还包括位于分压环上的钝化结构，钝化结构包括半绝缘多晶硅钝化层，半绝缘多晶硅钝化层通过接触孔内填充的金属互连线分别电连接分压环两旁的有源区和截止环。本发明还涉及一种功率器件及一种功率器件的终端结构的制造方法。本发明采用半绝缘多晶硅终端结构再结合RESURF技术，解决了小的终端尺寸与高击穿电压性能之间的矛盾。有效降低了硅半导体表面的峰值电场，大大减小了器件漏电流，能够彻底解决功率器件反向耐压曲线蠕动、漂移以及反向漏电流大等问题，使功率器件在高温环境下具有较高的稳定性，因此在产品良率方面具有明显优势。
Description
技术领域
本发明涉及半导体制造技术，特别是涉及一种功率器件的终端结构，具有所述终端结构的功率器件，还涉及一种功率器件的终端结构的制造方法。
背景技术
功率器件(包括IGBT、VDMOS等)的耐压是一个重要的参数，而耐压受终端结构的影响很大，因此对器件的可靠性及其安全工作至关重要。本领域开发了多种高压终端技术，比如场限制环法、场板法、场环场板混合终端结构，斜面造型法、结终端扩展法、可变表面掺杂法等。然而，这些方法各有各的缺点。
发明内容
基于此，有必要提供一种新型的功率器件的终端结构。
一种功率器件的终端结构，包括衬底，位于衬底第一表面的截止环和位于器件有源区和所述截止环之间的分压环，所述截止环为第一掺杂类型，所述分压环为第二掺杂类型，还包括位于衬底第一表面所述分压环上的钝化结构，所述钝化结构包括半绝缘多晶硅钝化层，所述半绝缘多晶硅钝化层通过接触孔内填充的金属互连线分别电连接所述分压环两旁的所述有源区和所述截止环，所述第一掺杂类型和第二掺杂类型为相反的掺杂类型。
在其中一个实施例中，所述钝化结构为三层结构，包括中间的所述半绝缘多晶硅钝化层、底部的第一二氧化硅钝化层和顶部的第二二氧化硅钝化层，所述金属互连线穿过所述第二二氧化硅钝化层连接所述半绝缘多晶硅钝化层。
在其中一个实施例中，所述半绝缘多晶硅钝化层的折射率为1.4～1.6。
在其中一个实施例中，所述半绝缘多晶硅钝化层的相对介电常数为8～10。
在其中一个实施例中，所述分压环的结深为4微米～6微米。
上述功率器件的终端结构，采用半绝缘多晶硅终端结构再结合降低表面场(Reduced Surface Field，RESURF)技术，解决了小的终端尺寸与高击穿电压性能之间的矛盾，相比于场限环和场板混合终端结构，有效节省了58％的终端尺寸。半绝缘多晶硅终端结构简单，受结工艺波动影响较小，利于工艺控制。且半绝缘多晶硅是高压器件理想的钝化层介质，能够有效屏蔽外电场，有效保护了硅衬底的表面能态，提升了器件终端击穿电压。采用将半绝缘多晶硅钝化层与主结及等位环电连接使电位相等的RESURF技术，有效降低了硅半导体表面的峰值电场，大大减小了器件漏电流，能够彻底解决功率器件反向耐压曲线蠕动、漂移以及反向漏电流大等问题，使得功率器件在高温环境下具有较高的稳定性，因此在产品良率方面具有明显优势。
还有必要提供一种具有上述终端结构的功率器件。
一种功率器件，包括有源区和有源区周围的终端结构，所述半绝缘多晶硅钝化层通过金属互连线电连接所述有源区，是连接有源区的第二掺杂类型的主结。
在其中一个实施例中，所述分压环的掺杂浓度小于所述主结的掺杂浓度。
在其中一个实施例中，还包括位于所述衬底的第二表面的发射极掺杂层，以及位于所述发射极掺杂层表面的金属层，所述发射极掺杂层为第二掺杂类型且掺杂浓度大于所述主结的掺杂浓度，所述第二表面为与所述第一表面相背离的表面，所述发射极掺杂层和所述金属层组成器件的发射极。
还有必要提供一种功率器件的终端结构的制造方法。
一种功率器件的终端结构的制造方法，包括：在衬底的第一表面光刻并注入第一掺杂类型的离子，在衬底的边缘形成截止环；在衬底的第一表面光刻并注入第二掺杂类型的离子，在所述截止环和有源区之间形成分压环；所述第一掺杂类型和第二掺杂类型为相反的掺杂类型；在所述分压环上的衬底第一表面上方形成钝化结构，所述钝化结构包括半绝缘多晶硅钝化层；光刻并刻蚀所述钝化结构，形成接触孔；在所述钝化结构表面形成金属互连线，所述金属互连线穿过所述接触孔，将所述半绝缘多晶硅钝化层与所述有源区和所述截止环连接在一起。
在其中一个实施例中，所述在所述分压环上的衬底第一表面上方形成钝化结构的步骤包括：在所述衬底的表面形成第一二氧化硅钝化层；在所述第一二氧化硅钝化层表面形成半绝缘多晶硅钝化层；在所述半绝缘多晶硅钝化层的表面形成第二二氧化硅钝化层。
在其中一个实施例中，所述在所述第一二氧化硅钝化层表面形成半绝缘多晶硅钝化层的步骤中，所述半绝缘多晶硅钝化层的相对介电常数为8～10。
在其中一个实施例中，所述在所述第一二氧化硅钝化层表面形成半绝缘多晶硅钝化层的步骤是，淀积半绝缘多晶硅，并通过设备监测所述半绝缘多晶硅钝化层的折射率，将折射率控制在1.4～1.6。
在其中一个实施例中，所述在所述第一二氧化硅钝化层表面形成半绝缘多晶硅钝化层的步骤，淀积的半绝缘多晶硅钝化层的厚度为500纳米～2000纳米。
在其中一个实施例中，所述在衬底的第一表面光刻并注入第二掺杂类型的离子，在所述截止环和有源区之间形成分压环的步骤，是在衬底的第一表面生长氧化层，并光刻和刻蚀所述氧化层形成分压环注入窗口，注入第二掺杂类型的离子后热处理，形成分压环。
在其中一个实施例中，所述在衬底的第一表面光刻并注入第一掺杂类型的离子，在衬底的边缘形成截止环的步骤中，注入剂量为1×1015cm-2—1×1016cm-2；所述在衬底的第一表面光刻并注入第二掺杂类型的离子，在所述截止环和有源区之间形成分压环的步骤中，注入剂量为1×1013cm-2—1×1014cm-2。
在其中一个实施例中，所述在衬底的第一表面光刻并注入第一掺杂类型的离子，在衬底的边缘形成截止环的步骤中，光刻形成的注入窗口宽度不小于10微米。
在其中一个实施例中，还包括步骤：
在与衬底的第一表面相背离的第二表面注入第二掺杂类型的离子并进行热处理，形成发射极掺杂层；在所述发射极掺杂层表面形成金属层；所述发射极掺杂层和所述金属层组成器件的发射极。
上述功率器件的终端结构的制造方法，制程工艺与MOS器件制作的常规工艺完全相容，不需要额外的掩膜注入，技术难度低，容易实现。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1是功率器件有源区和终端区的示意图；
图2是一实施例中功率器件的终端结构的结构示意图；
图3是一实施例中功率器件的终端结构的制造方法的流程图；
图4a～图4d是采用图3所示制造方法制造的功率器件在制造过程中的剖视图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“竖直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
参见图1，功率器件包括有源区100和有源区100外围的终端区200。图2是一实施例中功率器件的终端结构的结构示意图。功率器件的终端结构包括衬底10，位于衬底10第一表面(即正面)的截止环12和位于器件有源区和截止环12之间的分压环14。截止环12为第一掺杂类型，分压环14为第二掺杂类型。在本实施例中，第一掺杂类型为N型，第二掺杂类型为P型。终端结构还包括位于衬底10第一表面的分压环14上的钝化结构。
在图2所示实施例中，钝化结构为三层结构，包括中间的半绝缘多晶硅钝化层34、底部的第一二氧化硅钝化层32和顶部的第二二氧化硅钝化层36，半绝缘多晶硅钝化层34通过接触孔内填充的金属互连线42分别电连接分压环14两旁的有源区(在本实施例中为有源区的第二掺杂类型的主结20)和截止环12。在本实施例中，金属互连线42穿过第二二氧化硅钝化层36连接半绝缘多晶硅钝化层34，从而将主结20和截止环12连接半绝缘多晶硅钝化层34。需要注意的是图2所示钝化结构中各层的厚度并不是按实际比例来绘制。
在其他实施例中，钝化结构至少包括半绝缘多晶硅钝化层34。半绝缘多晶硅(SIPOS,Semi-Insulating Polycrystalline Silicon)薄膜呈半绝缘性和电中性，电阻率一般认为在1*108至10*1010左右的范围，它有以下优点：(1)SIPOS薄膜呈电中性，本身无固定电荷，不会影响衬底表面的载流子重新分布，可同时钝化N型与P型衬底。(2)SIPOS电阻介于多晶硅和SiO2之间，具体值由其氧含量决定，故载流子可在其内部运动，注入的热电子不能长时间存在于SIPOS薄膜中，故无载流子储存效应。(3)SIPOS薄膜主要结构为多晶硅，在晶粒处有大量复合陷阱，这些陷阱既可俘获电子，也可以俘获空穴，还可俘获带电粒子，从而可使器件稳定可靠。在本实施例中，半绝缘多晶硅钝化层的相对介电常数控制为8～10。
上述功率器件的终端结构，采用半绝缘多晶硅终端结构再结合降低表面场(Reduced Surface Field,RESURF)技术，解决了小的终端尺寸与高击穿电压性能之间的矛盾，相比于场限环和场板混合终端结构，有效节省了58％的终端尺寸。半绝缘多晶硅终端结构简单，受结工艺波动影响较小，利于在工艺控制。且半绝缘多晶硅是高压器件理想的钝化层介质，能够有效屏蔽外电场，有效保护了硅衬底的表面能态，提升了器件终端击穿电压。采用将半绝缘多晶硅钝化层与主结及等位环电连接使电位相等的RESURF技术，有效降低了硅半导体表面的峰值电场，大大减小了器件漏电流，能够彻底解决功率器件反向耐压曲线蠕动、漂移以及反向漏电流大等问题，使得功率器件在高温环境下具有较高的稳定性，因此在产品良率方面具有明显优势。
由于代工厂(FAB)可能没有直接测试介电常数的机台，但发明人经研究发现半绝缘多晶硅的折射率和介电常数是直接相关的，而FAB通常会有测试折射率的机台，因此可以通过监测半绝缘多晶硅钝化层34的折射率来有效监控薄膜的品质。在其中一个实施例中，半绝缘多晶硅钝化层34的折射率为1.4～1.6。
截止环12能够使得电场线截止于该处。二极管反向耐压时，耗尽层拓展，最后停在截止环12，提升器件耐压的稳定性。截止环12又与衬底10相连，也作为等位环，收集衬底表面沾污或者正离子，有助于提升器件衬底表面的稳定性。金属互连线42将半绝缘多晶硅钝化层34与截止环12、主结20连接在一起，形成表面的相连等电位，形成了表面电流的泄放通道，可以保护器件。
在其中一个实施例中，分压环14的结深为4微米～6微米。
在图2所示实施例中，功率器件还包括位于衬底10的第二表面(即背面)的发射极掺杂层50，以及位于发射极掺杂层50表面的金属层60。发射极掺杂层50和金属层60组成器件的发射极。发射极掺杂层50为第二掺杂类型，掺杂浓度大于主结20的掺杂浓度，主结20的掺杂浓度又大于分压环14的掺杂浓度。发射极掺杂层50和金属层60组成器件的发射极。
如图2所示，在该实施例中，衬底10为N-硅衬底，分压环14为P-分压环，有源区的主结20为P型主结，发射极掺杂层50为P+掺杂层，截止环12为N+截止环。
图3是一实施例中功率器件的终端结构的制造方法的流程图，包括：
S210，在衬底的第一表面光刻并注入第一掺杂类型的离子，在衬底的边缘形成截止环。
在本实施例中，是用光刻胶11做掩蔽层，在终端区的衬底10正面边缘形成截止环注入窗口，如图4a所示。然后再向衬底10内注入N型离子，热处理后激活杂质离子形成截止环12，同时作为等位环，如图4b所示。在本实施例中注入的N型离子为磷离子。在其中一个实施例中，热处理的时间至少30分钟，保证激活N型杂质离子并与衬底10相接触。
S220，光刻并注入第二掺杂类型的离子，在截止环和有源区之间形成分压环。
在本实施例中，是在衬底10的表面生长氧化层31，并通过光刻胶光刻及腐蚀后形成分压环注入窗口，注入P型离子后热处理形成分压环14，如图4c所示。在本实施例中注入的P型离子为硼离子。在其中一个实施例中，生长的氧化层31的厚度为1微米—2微米。
S230，在分压环上的衬底第一表面上方形成钝化结构。
钝化结构包括半绝缘多晶硅钝化层。在本实施例中，半绝缘多晶硅钝化层的相对介电常数为8～10。
在本实施例中，钝化结构为三层结构，包括中间的半绝缘多晶硅钝化层34、底部的第一二氧化硅钝化层32和顶部的第二二氧化硅钝化层36。步骤S230具体包括：
在衬底10的表面、氧化层31的基础上生长一层薄层的第一二氧化硅钝化层32。
在第一二氧化硅钝化层32表面淀积半绝缘多晶硅钝化层34。
在半绝缘多晶硅钝化层的表面34淀积第二二氧化硅钝化层36。
S240，光刻并刻蚀钝化结构，形成接触孔。
本实施例中，是在钝化结构表面用光刻胶作掩蔽层，腐蚀形成金属接触孔。
S250，在钝化结构表面形成金属互连线。
本实施例中，是在衬底10正面蒸镀金属层，金属穿过接触孔与衬底10表面接触形成金属互连线42。金属互连线42将半绝缘多晶硅钝化层34与有源区的主结20和截止环12连接在一起。金属互连线42需与衬底10表面形成良好的接触。步骤S250完成后器件的剖视图如图4d所示。
上述功率器件的终端结构的制造方法，制程工艺与MOS器件制作的常规工艺完全相容，不需要额外的掩膜注入，技术难度低，容易实现。
在其中一个实施例中，在第一二氧化硅钝化层34表面淀积半绝缘多晶硅钝化层34，是淀积半绝缘多晶硅并通过设备监测半绝缘多晶硅钝化层34的折射率，将折射率控制在1.4～1.6。上述方法的一个工艺难点就是半绝缘多晶硅钝化层34生长过程中氧含量的控制。由于FAB可能没有直接测试介电常数的机台，但是半绝缘多晶硅的折射率和介电常数是直接相关的，而FAB通常会有测试折射率的机台，因此可以通过监测半绝缘多晶硅钝化层34的折射率来有效监控薄膜的品质。
在其中一个实施例中，淀积的半绝缘多晶硅钝化层34的厚度为500纳米～2000纳米。
在其中一个实施例中，步骤S210的注入剂量为1×1015cm-2—1×1016cm-2；步骤S220的注入剂量为1×1013cm-2—1×1014cm-2。
在其中一个实施例中，步骤S210光刻形成的截止环注入窗口的宽度不小于10微米。
在其中一个实施例中，步骤260之后还要进行器件的背面工艺。包括：
S270，在与衬底的第一表面相背离的第二表面注入第二掺杂类型的离子并进行热处理，形成发射极掺杂层。
在本实施例中，是对衬底10的第二表面(即背面)进行机械减薄和腐蚀后，进行高浓度的P型离子注入，形成P+发射极掺杂层50。在其中一个实施例中，注入剂量为2.0×1015cm-2。注入完成后进行快速热退火(RTP)以激活注入的P型杂质。
S280，在发射极掺杂层表面形成金属层。
金属层60需与衬底10的功函数满足器件的开启要求。发射极掺杂层50和金属层60组成器件的发射极。
本发明的终端结构及其制造方法尤其适用于绝缘栅双极型晶体管(IGBT)，同时也适用于其他半导体功率器件。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (17)
1.一种功率器件的终端结构，包括衬底，位于衬底第一表面的截止环，和位于器件有源区和所述截止环之间的分压环，所述截止环为第一掺杂类型，所述分压环为第二掺杂类型，其特征在于，还包括位于衬底第一表面所述分压环上的钝化结构，所述钝化结构包括半绝缘多晶硅钝化层，所述半绝缘多晶硅钝化层通过接触孔内填充的金属互连线分别电连接所述分压环两旁的所述有源区和所述截止环，所述第一掺杂类型和第二掺杂类型为相反的掺杂类型。
2.根据权利要求1所述的功率器件的终端结构，其特征在于，所述钝化结构为三层结构，包括中间的所述半绝缘多晶硅钝化层、底部的第一二氧化硅钝化层和顶部的第二二氧化硅钝化层，所述金属互连线穿过所述第二二氧化硅钝化层连接所述半绝缘多晶硅钝化层。
3.根据权利要求1所述的功率器件的终端结构，其特征在于，所述半绝缘多晶硅钝化层的折射率为1.4～1.6。
4.根据权利要求1所述的功率器件的终端结构，其特征在于，所述半绝缘多晶硅钝化层的相对介电常数为8～10。
5.根据权利要求1所述的功率器件的终端结构，其特征在于，所述分压环的结深为4微米～6微米。
6.一种功率器件，包括有源区和有源区周围的终端结构，其特征在于，所述终端结构为权利要求1-5中任意一项所述的功率器件的终端结构，所述半绝缘多晶硅钝化层通过金属互连线电连接所述有源区，是连接有源区的第二掺杂类型的主结。
7.根据权利要求6所述的功率器件，其特征在于，所述分压环的掺杂浓度小于所述主结的掺杂浓度。
8.根据权利要求7所述的功率器件，其特征在于，还包括位于所述衬底的第二表面的发射极掺杂层，以及位于所述发射极掺杂层表面的金属层，所述发射极掺杂层为第二掺杂类型且掺杂浓度大于所述主结的掺杂浓度，所述第二表面为与所述第一表面相背离的表面，所述发射极掺杂层和所述金属层组成器件的发射极。
9.一种功率器件的终端结构的制造方法，包括：
在衬底的第一表面光刻并注入第一掺杂类型的离子，在衬底的边缘形成截止环；
在衬底的第一表面光刻并注入第二掺杂类型的离子，在所述截止环和有源区之间形成分压环；所述第一掺杂类型和第二掺杂类型为相反的掺杂类型；
在所述分压环上的衬底第一表面上方形成钝化结构，所述钝化结构包括半绝缘多晶硅钝化层；
光刻并刻蚀所述钝化结构，形成接触孔；
在所述钝化结构表面形成金属互连线，所述金属互连线穿过所述接触孔，将所述半绝缘多晶硅钝化层与所述有源区和所述截止环连接在一起。
10.根据权利要求9所述的方法，其特征在于，所述在所述分压环上的衬底第一表面上方形成钝化结构的步骤包括：
在所述衬底的表面形成第一二氧化硅钝化层；
在所述第一二氧化硅钝化层表面形成半绝缘多晶硅钝化层；
在所述半绝缘多晶硅钝化层的表面形成第二二氧化硅钝化层。
11.根据权利要求10所述的方法，其特征在于，所述在所述第一二氧化硅钝化层表面形成半绝缘多晶硅钝化层的步骤中，所述半绝缘多晶硅钝化层的相对介电常数为8～10。
12.根据权利要求10所述的方法，其特征在于，所述在所述第一二氧化硅钝化层表面形成半绝缘多晶硅钝化层的步骤，是淀积半绝缘多晶硅并通过设备监测所述半绝缘多晶硅钝化层的折射率，将折射率控制在1.4～1.6。
13.根据权利要求10至12中任意一项所述的方法，其特征在于，所述在所述第一二氧化硅钝化层表面形成半绝缘多晶硅钝化层的步骤，淀积的半绝缘多晶硅钝化层的厚度为500纳米～2000纳米。
14.根据权利要求9所述的方法，其特征在于，所述在衬底的第一表面光刻并注入第二掺杂类型的离子，在所述截止环和有源区之间形成分压环的步骤，是在衬底的第一表面生长氧化层，并光刻和刻蚀所述氧化层，形成分压环注入窗口，注入第二掺杂类型的离子后热处理形成分压环。
15.根据权利要求9所述的方法，其特征在于，所述在衬底的第一表面光刻并注入第一掺杂类型的离子，在衬底的边缘形成截止环的步骤中，注入剂量为1×1015cm-2—1×1016cm-2；所述在衬底的第一表面光刻并注入第二掺杂类型的离子，在所述截止环和有源区之间形成分压环的步骤中，注入剂量为1×1013cm-2—1×1014cm-2。
16.根据权利要求9所述的方法，其特征在于，所述在衬底的第一表面光刻并注入第一掺杂类型的离子，在衬底的边缘形成截止环的步骤中，光刻形成的注入窗口宽度不小于10微米。
17.根据权利要求9所述的方法，其特征在于，还包括步骤：
在与衬底的第一表面相背离的第二表面注入第二掺杂类型的离子，并进行热处理，形成发射极掺杂层；
在所述发射极掺杂层表面形成金属层；所述发射极掺杂层和所述金属层组成器件的发射极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610378879.2A CN107452788A (zh) | 2016-05-31 | 2016-05-31 | 功率器件的终端结构、功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610378879.2A CN107452788A (zh) | 2016-05-31 | 2016-05-31 | 功率器件的终端结构、功率器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107452788A true CN107452788A (zh) | 2017-12-08 |
Family
ID=60485426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610378879.2A Pending CN107452788A (zh) | 2016-05-31 | 2016-05-31 | 功率器件的终端结构、功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107452788A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109087951A (zh) * | 2018-08-23 | 2018-12-25 | 深圳市南硕明泰科技有限公司 | 功率器件及其制备方法 |
| CN111211175A (zh) * | 2020-03-23 | 2020-05-29 | 上海道之科技有限公司 | 一种快恢复二极管器件结构及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086332A (en) * | 1986-12-26 | 1992-02-04 | Kabushiki Kaisha Toshiba | Planar semiconductor device having high breakdown voltage |
| CN102842609A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 结终端延伸结构及其制造方法 |
| US20150050817A1 (en) * | 2008-01-11 | 2015-02-19 | Icemos Technology Ltd. | Method of preventing voltage breakdown at a surface of a semiconductor substrate of a superjunction semiconductor device |
-
2016
- 2016-05-31 CN CN201610378879.2A patent/CN107452788A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086332A (en) * | 1986-12-26 | 1992-02-04 | Kabushiki Kaisha Toshiba | Planar semiconductor device having high breakdown voltage |
| US20150050817A1 (en) * | 2008-01-11 | 2015-02-19 | Icemos Technology Ltd. | Method of preventing voltage breakdown at a surface of a semiconductor substrate of a superjunction semiconductor device |
| CN102842609A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 结终端延伸结构及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 中国电子学会半导体电子材料学专业学会编: "《第三届全国半导体集成电路材料学会会论文集摘要》", 31 October 1983 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109087951A (zh) * | 2018-08-23 | 2018-12-25 | 深圳市南硕明泰科技有限公司 | 功率器件及其制备方法 |
| CN111211175A (zh) * | 2020-03-23 | 2020-05-29 | 上海道之科技有限公司 | 一种快恢复二极管器件结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9048250B2 (en) | Method of manufacturing a super-junction semiconductor device | |
| US11637182B2 (en) | Silicon carbide semiconductor device | |
| CN107957299B (zh) | 一种碳化硅线性温度传感器及其测温方法和制造方法 | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| CN102254828A (zh) | 具有反向快速恢复特性的超结结构半导体器件制造方法 | |
| US20230047794A1 (en) | Multi-trench Super-Junction IGBT Device | |
| CN114038908A (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN107452788A (zh) | 功率器件的终端结构、功率器件及其制造方法 | |
| CN116936620A (zh) | 一种碳化硅沟槽栅mosfet的制备方法 | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN106024635B (zh) | 功率半导体器件有源区的制造方法 | |
| CN207009439U (zh) | 用于碳化硅半导体功率器件的复合终端结构 | |
| CN105185830A (zh) | 功率晶体管及其结终端结构 | |
| CN113161238B (zh) | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 | |
| CN110010677B (zh) | 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法 | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 | |
| CN107958940A (zh) | 一种n型碳化硅耐击穿肖特基二极管结构 | |
| CN105826196A (zh) | 沟槽型超结功率器件及其制作方法 | |
| CN104882382A (zh) | Mosfet终端结构及其制造方法 | |
| CN103779416A (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| Ren et al. | Influence of the filling holes on the high temperature characteristics of deep trench superjunction MOSFET | |
| CN115472667B (zh) | 一种超结绝缘双极型晶体管及其制备方法 | |
| CN216871974U (zh) | 一种多通道超结igbt器件 | |
| CN111354642B (zh) | 一种低导通电阻低压槽栅mos器件的制造方法 | |
| CN102412147B (zh) | 场阻断型半导体器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171208 |
|
| RJ01 | Rejection of invention patent application after publication |