CN102254828A - 具有反向快速恢复特性的超结结构半导体器件制造方法 - Google Patents

Abstract

本发明涉及一种具有反向快速恢复特性的超结结构半导体器件制造方法，其包括如下步骤：a、提供具有第一导电类型的半导体基板；b、在半导体基板内形成超结结构；c、在具有超结结构半导体基板的第一主面上，通过常规半导体工艺，得到半导体器件对应的元件区域和周边区域；d、将上述半导体基板进行电子辐照，利用高能电子对上述半导体器件结构进行轰击；e、将上述经过电子辐照的半导体器件进行高温退火；f、将高温退火后的半导体基板的第二主面进行减薄；g、在上述经过减薄后的半导体基板的第二主面上蒸镀或淀积漏极金属。本发明反向恢复电荷Qrr低，反向恢复时间Trr短，反向恢复峰值电流Irrm小，而且制造工艺简单，成本低廉，适于批量生产。

Description

具有反向快速恢复特性的超结结构半导体器件制造方法

技术领域

本发明涉及一种超结结构半导体器件制造方法，尤其是一种具有反向快速恢复特性的超结结构半导体器件制造方法，属于超结结构半导体的技术领域。

背景技术

一种公知的半导体结构—超结结构（Super Junction）被广泛地应用于半导体功率MOSFET器件当中，其具有高耐压和低导通电阻的特性。超结结构形成于器件的漂移层内。该漂移层包括N导电类型柱（N柱）和P导电类型柱（P柱），N柱与P柱交替邻接设置而成的多个P-N柱对形成超结结构。N柱具有N导电类型杂质，P柱具有P导电类型杂质，而且，N柱的杂质量与P柱的杂质量保持一致。当具有超结结构的MOSFET器件截止时，超结结构中的N柱和P柱分别被耗尽，耗尽层从每个N柱与P柱间的P-N结界面延伸，由于N柱内的杂质量和P柱内的杂质量相等，因此耗尽层延伸并且完全耗尽N柱与P柱，从而支持器件耐压。

然而，普通的超结器件的一个缺点就是它的寄生体二极管的反向恢复特性比较差，超结结构的P-N柱状结构是用来获得电荷平衡的，这给超结器件的寄生体二极管带来两个后果：一是P-N结的面积对比传统不带超结结构的功率MOSFET，如平面型双扩散MOSFET（Planar DMOS）大了许多，导致超结器件当应用于需要反向续流二极管的一些拓扑电路的情况时，如半桥（例如HID半桥或LLC）和全桥（例如ZVS桥），寄生体二极管在导通后，较大载流子注入使得反向恢复电荷Qrr和反向恢复峰值电流Irrm升高；二是由于P-N结柱的快速耗尽使得器件的dv/dt增大，导致寄生的NPN晶体管开通或是很快恢复过来。这些缺点，使得普通的超结器件在硬开关应用时由于较高的反向恢复峰值电流Irrm和dv/dt非常容易损坏。

以HID半桥应用为例，附图1是一款典型的半桥电路，图中T1、T2和T3是一款普通的超结MOSFET器件，D1、D2、D3、D4、D5、D6、D7、D8及D9为二极管，其中二极管D6、D7、D8及D9构成整流桥；L1、L2、L3及L4为电感，C1、C2、C3、C4、C5及C6为电容，电容C1两端并联有电源Vdd，MOSFET器件T1的栅极端与控制器20相连，所述控制器21采用LG562，21为负载，负载21的两端分别与电容C3、C4及电感L3相连，22为变压器。由于普通超结MOSFET器件T2和T3其反向恢复特性较差，因此，在T2、T3上面又分别外并了一款二极管D4、D5，这样虽然可以在一定程度上解决因为T2、T3容易因为过高Irrm和dv/dt而失效的问题，但是，由于电路当中增加了额外的器件，所以整个电路的功耗也会增加，T2、T3的功效也会降低，这种情况在现今不断追求节能降耗的发展方向下，不是一种好的选择。

对于普通超结MOSFET器件，目前公知的半导体制造工艺流程包括：（a）、在给定的第一导电类型半导体基板上形成超结结构；所述形成超结结构的半导体工艺流程包括多次外延的制造工艺或深沟槽外延填充的制造工艺；（b）、在上述具有超结结构的半导体基板对应于超结结构的表面上，通过常规半导体工艺，得到半导体器件的MOS结构，具体来讲，包括绝缘栅氧化层、导电多晶硅、第二导电类型阱区、第一导电类型源区、绝缘介质层、栅极金属和源极金属；所述MOS结构包括平面型MOS结构（Planar MOS）或沟槽型MOS结构（Trench MOS）；（c）、研磨减薄上述半导体基板的另一表面，所述表面与已形成MOS结构的半导体基板表面上下对应；（d）、在上述经过研磨减薄的半导体基板表面上形成漏极金属。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种具有反向快速恢复特性的超结结构半导体器件制造方法，其反向恢复电荷Qrr低，反向恢复时间Trr短，反向恢复峰值电流Irrm小，而且制造工艺简单，成本低廉，适于批量生产。

按照本发明提供的技术方案，一种具有反向快速恢复特性的超结结构半导体器件制造方法，所述超结结构半导体器件的制造方法包括如下步骤：

a、提供具有第一导电类型的半导体基板，所述半导体基板具有对应的第一主面与第二主面，半导体基板的第一主面与第二主面间包括第一导电类型外延层与第一导电类型衬底；

b、在所述半导体基板的第一导电类型外延层内形成超结结构，所述超结结构包括第一导电类型的第一柱及第二导电类型的第二柱，所述第一导电类型的第一柱与第二导电类型的第二柱在第一导电类型外延层内交替排布；

c、在上述具有超结结构半导体基板的第一主面上，通过常规半导体工艺，得到半导体器件对应的元件区域和周边区域，所述半导体器件的元件区域包括平面型MOS结构或沟槽型MOS结构；

d、将上述半导体基板第一主面上已形成MOS结构的半导体基板进行电子辐照，利用高能电子对上述半导体器件结构进行轰击；

e、将上述经过电子辐照的半导体器件进行高温退火；

f、将上述高温退火后的半导体基板的第二主面进行减薄；

g、在上述经过减薄后的半导体基板的第二主面上蒸镀或淀积漏极金属，形成所述半导体器件的漏极电极。

所述步骤b中，在半导体基板的第一导电类型外延层内形成超结结构方法包括如下步骤：

s1、在半导体基板的第一主面上涂覆光刻胶，并光刻出多个窗口；

s2、通过离子注入向窗口内第一导电类型外延层内注入第二导电类型杂质；

s3、去除第一主面上的光刻胶，并在上述具有第二导电类型杂质的第一主面上生长第二层第一导电类型外延层；

s4、重复步骤s1~s3，在上述第二层的第一导电类型外延层内形成第二导电类型杂质，所述第二层内第二导电类型杂质的分布与步骤s2得到第二导电类型杂质分布相对应，且在第二层的第一导电类型外延层上生长得到第三层第一导电类型外延层；

s5、重复步骤s4，直至形成所需的第n层第一导电类型外延层，所述第n层第一导电类型外延层内具有相对应分布的第二导电类型杂质；

s6、高温推结，以使上述每层第一导电类型外延层内的第二导电类型外延层杂质上下扩散连通，形成第二导电类型第二柱，所述第二导电类型的第二柱与其左右两侧第一导电类型第一柱交替排布。

所述步骤b中，在半导体基板的第一导电类型外延层内形成超结结构方法包括如下步骤：

s11、在半导体基板的第一主面上生长沟槽刻蚀硬掩膜层；

s12、选择性地掩蔽和刻蚀上述硬掩膜层，在第一主面上形成刻蚀沟槽的硬掩膜窗口；

s13、利用上述硬掩膜层作为掩蔽层，通过刻蚀沟槽的硬掩膜窗口在半导体基板的第一导电类型外延层内刻蚀出深沟槽；

s14、利用外延工艺，在上述深沟槽内及第一主面上形成第二导电类型外延层；

s15、去除半导体基板第一主面上的第二导电类型外延层，在上述深沟槽内的第二导电类型外延层与相应两侧的第一导电类型外延层交替邻接设置，在半导体基板第一导电类型外延层内形成第一导电类型的第一柱与第二导电类型的第二柱交替排布的超结结构。

所述步骤d中，电子辐照的剂量为1KGy~500KGy；辐照的高能电子束与半导体基板相垂直。

所述步骤e中，半导体器件高温退火的温度为200℃~400℃，所述退火气氛为氮气或氮气与氢气形成的保护气体。

在所述高温退火之后的步骤（f）和步骤（g）流程中，不包括温度等于或高于所述高温退火工艺，且时间等于或大于所述高温退火工艺的高温热过程。

所述硬掩膜层为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。

所述半导体基板的材料包括硅。

所述步骤f中，通过研磨减薄对半导体基板的第二主面进行减薄，研磨减薄掉的厚度小于半导体基板第一导电类型衬底的厚度。

所述高温退火方式包括炉管退火或烘箱退火。

所述“第一导电类型”和“第二导电类型”两者中，对于N型半导体器件，第一导电类型指N型，第二导电类型为P型；对于P型半导体器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。

本发明的优点：

1、通过增加电子辐照和高温退火工艺，增加了半导体基板材料中的固定陷阱密度，从而降低了少数载流子的寿命，当所述具有超结结构的半导体器件中的第二导电类型的第二柱与第一导电类型外延层所形成的寄生体二极管反向恢复时，由于从第二导电类型的第二柱向第一导电类型外延层内注入的少数载流子寿命大大降低，因此，寄生体二极管的反向恢复电荷Qrr、反向恢复时间Trr和反向恢复峰值电流Irrm都会大大降低，大大提升了器件的反向恢复特性。

2、通过增加电子辐照后的高温退火工艺，可以大大消除所述半导体器件MOS结构中绝缘栅氧化层内的界面态陷阱，电子辐照后会影响器件的阈值电压Vth，其中一个重要原因就是因为绝缘栅氧化层中产生了大量的界面态陷阱，而高温退火消除了大多数的界面态陷阱，使得器件的阈值电压基本恢复到辐照前水平。

3、电子辐照与高温退火工艺，其工艺条件简单、易调节，例如电子辐照的能量与剂量，高温退火的温度与时间，因此，可以精准的控制少数载流子的寿命，从而确保了器件的稳定性与一致性。

4、电子辐照与高温退火工艺是比较成熟的半导体加工工艺，其工艺成本低廉、易于批量生产，因此，大大提高了产品的性价比。

附图说明

图1为现有超结MOSFET器件典型的半桥电路应用。

图2~图9为本发明半导体器件的具体实施工艺步骤剖视图，其中：

图2为本发明半导体基板的结构示意图。

图3为形成构成刻蚀构成硬掩膜窗口后的剖视图。

图4为形成深沟槽后的剖视图。

图5为形成第二导电类型外延层后的剖视图。

图6为对第二导电类型外延层平坦化后的剖视图。

图7为形成完整MOS结构后的剖视图。

图8为半导体器件进行电子辐照后的结构示意图。

图9为形成漏极金属后的剖视图。

图10为本发明得到超结MOSFET器件与现有超结MOSFET器件的反向恢复曲线的对比示意图。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图2~图9所示：以N型半导体器件为例，本发明包括源极金属1、导电多晶硅2、P柱3、N柱4、绝缘介质层5、N型外延层6、漏极金属7、N+衬底8、P型阱区9、N型源区10、MOS结构11、绝缘栅氧化层12、硬掩膜窗口13、硬掩膜层14、深沟槽15、P型外延层16、高能电子直线加速器17、承载容器18及半导体器件19。

为了得到具有反向快速恢复特性的超结结构半导体器件，所述具有反向快速恢复特性的超结结构半导体器件制造方法包括如下步骤：

a、提供具有N型导电类型的半导体基板，所述半导体基板具有对应的第一主面与第二主面，半导体基板的第一主面与第二主面间包括N型外延层6与N+衬底8；

如图2所示：所述半导体基板的材料包括硅，在通过沟槽刻蚀及填充形成超结结构的工艺中，N型外延层6用于提供超结结构的N柱4，N+衬底8的掺杂浓度大于N型外延层6的浓度，N型外延层6邻接所述N+衬底8；所述第一主面与N型外延层6的表面相对应，第二主面与N+衬底8的表面相对应；

b、在所述半导体基板的N型外延层6内形成超结结构，所述超结结构包括N型导电类型的N柱4及P型导电类型的P柱3，所述N型导电类型的N柱4与P型导电类型的P柱3在N型外延层6内交替排布；

具体地，在N型外延层6内形成超结结构可以有不同方法，本发明的实施例中列举两种常用的方法；

方法一：

s1、在半导体基板的第一主面上涂覆光刻胶，并光刻出多个窗口；

s2、通过离子注入向窗口内N型外延层6内注入P型杂质，所述P型杂质可以选择注入B离子；

s3、去除第一主面上的光刻胶，并在上述具有P型杂质的第一主面上生长第二层N型外延层；

所述第二层N型外延层位于上述N型外延层6的正上方，且第二层N型外延层与半导体基板内的N型外延层6相对应；

s4、重复步骤s1~s3，在上述第二层的N型外延层内形成P型杂质，所述第二层内P型杂质的分布与步骤s）得到第二导电类型杂质分布相对应，且在第二层的N型外延层上生长得到第三层N型外延层；

s5、重复步骤s4，直至形成所需的第n层N型外延层，所述第n层N型外延层内具有相对应分布的P型杂质；

s6、高温推结，以使上述每层N外延层内的P型杂质上下扩散连通，形成P柱3，所述P柱与其左右两侧N柱4交替排布，从而形成超结结构。

方法二：

s11、在半导体基板的第一主面上生长沟槽刻蚀硬掩膜层14，所述硬掩膜层14位于N型外延层6上；

s12、选择性地掩蔽和刻蚀上述硬掩膜层14，在第一主面上形成刻蚀沟槽的硬掩膜窗口13；

如图3所示：所述硬掩膜层14可以采用LPTEOS（低压化学气相沉积四乙基原硅酸盐）、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅，其后通过光刻和各向异性刻蚀形成沟槽刻蚀的硬掩膜窗口13；

s13、利用上述硬掩膜层14作为掩蔽层，通过刻蚀沟槽的硬掩膜窗口13在半导体基板的N型外延层6内刻蚀出深沟槽15；

如图4所示：利用各项异性干法刻蚀，形成深沟槽15；所述深沟槽15由N型外延层6表面向N型外延层6内延长，深沟槽15在N型外延层6内延伸的深度不超过N型外延层6的厚度；通过深沟槽15能够在N型外延层6内分隔出多个N柱4，所述N柱4的深度与深沟槽15的深度相一致；

s14、利用外延工艺，在上述深沟槽15内及第一主面上形成P型外延层16；

如图5所示：利用外延工艺形成P型外延层16前，可以先去除N型外延层6表面的硬掩膜层14，然后再利用外延工艺（如淀积），在深沟槽15内填充P型外延层15，所述P型外延层16同时覆盖于N型外延层6的表面；当深沟槽15内填充P型外延层16后，在N型外延层6内形成P柱3，从而在N型外延层6内形成P柱3与N柱4交替分布的超结结构；

s15、去除半导体基板第一主面上的P型外延层16，在上述深沟槽15内的P型外延层16与相应两侧的N型外延层交替邻接设置，在半导体基板N型外延层6内形成N柱4与P柱3交替排布的超结结构。

如图6所示：通过对P型外延层16进行抛光及平坦化工艺取出第一主面上的P型外延层，在一些实施例中，也可不去除部分该P型外延层，即在器件表面保留适当厚度的P型外延层。

c、在上述具有超结结构半导体基板的第一主面上，通过常规半导体工艺，得到半导体器件对应的元件区域和周边区域，所述半导体器件的元件区域包括平面型MOS结构或沟槽型MOS结构；

所述平面型MOS结构的制造方法可以参考ZL01807673.4中所公开的制造方法；所述沟槽型MOS结构的制造方法可以参考ZL200510110709.8中所公开的制造方法；如附图7所示；

d、将上述半导体基板第一主面上已形成MOS结构的半导体基板进行电子辐照，利用高能电子对上述半导体器件结构进行轰击；

如图8所示：将上述半导体器件19放置于承载容器18内，高能电子直线加速器17位于承载容器18的上方，高能电子直线加速器17发出电子束垂直于半导体器件19的放置方向，且承载容器18的运行方向也与高能电子直线加速器17发出电子束的方向垂直，高能电子直线加速器17对半导体器件19辐照的剂量为1KGy~500KGy；高能电子直线加速器17可以采用市售常用的电子加速器；

e、将上述经过电子辐照的半导体器件19进行高温退火；

所述高温退火包括炉管退火或烘箱退火，高温退火的温度范围为200℃~400℃，退火时的气氛包括氮气或氮气与氢气构成的保护气体；

f、将上述高温退火后的半导体基板的第二主面进行减薄；

通过研磨减薄的方式对半导体基板的第二主面进行减薄，研磨减薄掉的厚度小于N+衬底8的厚度，

g、在上述经过减薄后的半导体基板的第二主面上蒸镀或淀积漏极金属，形成所述半导体器件的漏极电极7；

如图9所示：所述漏极电极7与N+衬底8欧姆接触，淀积或蒸镀的漏极金属可以采用半导体常用的金属，如铝等，通过形成漏极电极7后，能够形成完整的具有超结结构的半导体器件。在所述高温退火之后的工艺流程中，不包括温度等于或高于所述高温退火工艺，且时间等于或大于所述高温退火工艺的高温热过程；即在高温退火工艺后续的工艺操作温度或高温时间均不会超过高温退火工艺。

如图9所示：为形成具有超结结构的平面型半导体器件。在所述具有超结结构的半导体器件的截面上，包括元件区域和周边区域，所述元件区域位于半导体基板的中心区域，周边区域位于元件区域的外围，并环绕所述元件区域。在所述具有超结结构的半导体器件的截面上，所述N型外延层6内包括多对具有N型导电类型的第一柱和具有P型导电类型的第二柱，即N柱4形成第一柱，P柱3形成第二柱。所述N柱4和P柱3在N型外延层6内交替设置，形成超结结构；所述N柱4与P柱3沿着电流流通的方向在半导体基板的N型外延层6内延伸，即P柱3在N型外延层6内向靠近N+衬底8的方向延伸；在垂直于电流流通的方向上，N柱4与P柱3交替连接设置形成超结结构，所述超结结构设置于器件元件区域及周边区域。

在所述半导体器件横截面上，所述N型外延层6内设置有多对交替邻接设置的PN柱对，每对PN柱对均由一个N柱4和一个P柱3相连构成。所述P柱3沿着电流流通的方向在N型外延层6内向N+衬底8的方向延伸，延伸的距离小于N型外延层6的厚度；元件区域内任意PN柱对的宽度及深度均相同。N型外延层6在沿着电流流通的方向上被多个P柱3分隔为多个与对应P柱3相邻接的N柱4。

在所述半导体器件的截面上，所述元件区域的元件具有MOS结构11，所述MOS结构11包括平面型MOSFET或沟槽型MOSFET结构；元件区域内电流在纵向流动，即垂直于设置MOSFET的方向；也即沿着N型外延层6与N+衬底8间的方向流动。图9中，给出了平面型MOSFET的结构。

在所述半导体器件的截面上，在所述元件区域中超结结构的上部形成相互独立的P型阱区9，所述相邻的两个P型阱区9由相应的N柱4所隔离，P型阱区9与下方的P柱3相连接；所述P型阱区9利用N柱相隔离，保证MOS结构11中电流流通的通道。在P型阱区9的上部，设置相互独立的N型源区10。部分的N型源区10、P型阱区9与N型源区10的横向结深差、隔离P型阱区的N柱4被绝缘氧化层12所覆盖，绝缘氧化层12上面覆盖有导电多晶硅2，元件区域上的绝缘氧化层12和导电多晶硅2被绝缘介质层5所包覆。绝缘介质层5上面和相邻绝缘介质层5间的区域覆盖填充有源极金属1，源极金属1与曝露出来的N型源区10和P型阱区9电性连接成等电位。所述绝缘介质层5还覆盖周边区域超结结构的上表面，所述源极金属1还延伸覆盖于部分周边区域绝缘介质层5的上表面；位于元件区域与周边区域结合部的绝缘介质层5上覆盖有导电多晶硅2。

电子辐照是将半导体材料制成的成品或半成品置于辐照场中，用高能电子进行轰击，使半导体材料，如硅原子脱离正常晶格格点位置而形成氧空位、磷空位等，并相应的在硅禁带内形成各种深能级复合中心，从而达到控制少子寿命的目的。对于具有超结结构的半导体功率MOS器件，由于构成超结结构的P-N柱的结表面积要比普通功率MOS器件，如平面型功率MOS器件的寄生体二极管的P-N结表面积大许多，因此，具有超结结构的功率MOS器件的反向恢复电荷Qrr和反向恢复时间Trr要更多、更长，从而导致反向恢复峰值电流Irrm 也更大，更易导致器件在硬开关应用中的损坏。本发明中的制造工艺增加了电子辐照和高温退火，大大降低了少数载流子的寿命，从而降低了反向恢复电荷、反向恢复时间和反向恢复峰值电流，如附图10所示，图中是两款650V20A超结MOSFET器件的反向恢复波形，其中，横坐标表示时间，纵坐标表示电流值；测试条件均是在di/dt=100A/us,Vdd=200V, If=19A下测试的，其中采用了电子辐照的一款产品，其反向恢复时间Trr只有150ns左右，反向恢复峰值电流Irrm只有约13A；而另一款未采用任何少子寿命控制技术的同规格的普通超结MOSFET器件，其反向恢复时间约为440ns，反向峰值电流高达33A，是有电子辐照器件的近3倍，这种普通的超结MOSFET器件，在硬开关应用当中是非常容易损坏的。

当然，除了电子辐照和高温退火工艺以外，已报道的少子寿命控制技术还包括掺入重金属工艺，重金属包括金、铂、钯等，虽然也能减少少数载流子的寿命，但其漏电较大，且重金属很难与现行普通的半导体芯片生产线相兼容，容易造成生产线的重金属沾污，影响产线上的其它种类产品，所以此方法不易推广量产。少子寿命控制技术还包括中子辐照技术，虽然中子辐照后能带来较好的器件参数性能，但其微弱的放射性残余足以让人退避三舍。综上所述，电子辐照结合高温退火工艺具备了安全、简便、准确、易控的优点，同时带来理想的器件参数性能。

本发明通过增加电子辐照和高温退火工艺，增加了半导体基板材料中的固定陷阱密度，从而降低了少数载流子的寿命，当所述具有超结结构的半导体器件中的P柱3与N型外延层6所形成的寄生体二极管反向恢复时，由于从P柱3向N型外延层6内注入的少数载流子寿命大大降低，因此，寄生体二极管的反向恢复电荷Qrr、反向恢复时间Trr和反向恢复峰值电流Irrm都会大大降低，大大提升了器件的反向恢复特性。

通过增加电子辐照后的高温退火工艺，可以大大消除所述半导体器件MOS结构中绝缘栅氧化层12内的界面态陷阱，电子辐照后会影响器件的阈值电压Vth，其中一个重要原因就是因为绝缘栅氧化层12中产生了大量的界面态陷阱，而高温退火消除了大多数的界面态陷阱，使得器件的阈值电压基本恢复到辐照前水平。

电子辐照与高温退火工艺，其工艺条件简单、易调节，例如电子辐照的能量与剂量，高温退火的温度与时间，因此，可以精准的控制少数载流子的寿命，从而确保了器件的稳定性与一致性。

电子辐照与高温退火工艺是比较成熟的半导体加工工艺，其工艺成本低廉、易于批量生产，因此，大大提高了产品的性价比。

Claims (10)

1.一种具有反向快速恢复特性的超结结构半导体器件制造方法，其特征是，所述超结结构半导体器件的制造方法包括如下步骤：

（a）、提供具有第一导电类型的半导体基板，所述半导体基板具有对应的第一主面与第二主面，半导体基板的第一主面与第二主面间包括第一导电类型外延层与第一导电类型衬底；

（b）、在所述半导体基板的第一导电类型外延层内形成超结结构，所述超结结构包括第一导电类型的第一柱及第二导电类型的第二柱，所述第一导电类型的第一柱与第二导电类型的第二柱在第一导电类型外延层内交替排布；

（c）、在上述具有超结结构半导体基板的第一主面上，通过常规半导体工艺，得到半导体器件对应的元件区域和周边区域，所述半导体器件的元件区域包括平面型MOS结构或沟槽型MOS结构；

（d）、将上述半导体基板第一主面上已形成MOS结构的半导体基板进行电子辐照，利用高能电子对上述半导体器件结构进行轰击；

（e）、将上述经过电子辐照的半导体器件进行高温退火；

（f）、将上述高温退火后的半导体基板的第二主面进行减薄；

（g）、在上述经过减薄后的半导体基板的第二主面上蒸镀或淀积漏极金属，形成所述半导体器件的漏极电极。

2.根据权利要求1所述的具有反向快速恢复特性的超结结构半导体器件制造方法，其特征是，所述步骤（b）中，在半导体基板的第一导电类型外延层内形成超结结构方法包括如下步骤：

（s1）、在半导体基板的第一主面上涂覆光刻胶，并光刻出多个窗口；

（s2）、通过离子注入向窗口内第一导电类型外延层内注入第二导电类型杂质；

（s3）、去除第一主面上的光刻胶，并在上述具有第二导电类型杂质的第一主面上生长第二层第一导电类型外延层；

（s4）、重复步骤（s1）~（s3），在上述第二层的第一导电类型外延层内形成第二导电类型杂质，所述第二层内第二导电类型杂质的分布与步骤（s2）得到第二导电类型杂质分布相对应，且在第二层的第一导电类型外延层上生长得到第三层第一导电类型外延层；

（s5）、重复步骤（s4），直至形成所需的第n层第一导电类型外延层，所述第n层第一导电类型外延层内具有相对应分布的第二导电类型杂质；

（s6）、高温推结，以使上述每层第一导电类型外延层内的第二导电类型外延层杂质上下扩散连通，形成第二导电类型第二柱，所述第二导电类型的第二柱与其左右两侧第一导电类型第一柱交替排布。

3.根据权利要求1所述的具有反向快速恢复特性的超结结构半导体器件制造方法，其特征是，所述步骤（b）中，在半导体基板的第一导电类型外延层内形成超结结构方法包括如下步骤：

（s11）、在半导体基板的第一主面上生长沟槽刻蚀硬掩膜层；

（s12）、选择性地掩蔽和刻蚀上述硬掩膜层，在第一主面上形成刻蚀沟槽的硬掩膜窗口；

（s13）、利用上述硬掩膜层作为掩蔽层，通过刻蚀沟槽的硬掩膜窗口在半导体基板的第一导电类型外延层内刻蚀出深沟槽；

（s14）、利用外延工艺，在上述深沟槽内及第一主面上形成第二导电类型外延层；

（s15）、去除半导体基板第一主面上的第二导电类型外延层，在上述深沟槽内的第二导电类型外延层与相应两侧的第一导电类型外延层交替邻接设置，在半导体基板第一导电类型外延层内形成第一导电类型的第一柱与第二导电类型的第二柱交替排布的超结结构。

4.根据权利要求1所述的具有反向快速恢复特性的超结结构半导体器件制造方法，其特征是：所述步骤（d）中，电子辐照的剂量为1KGy~500KGy；辐照的高能电子束与半导体基板相垂直。

5.根据权利要求1所述的具有反向快速恢复特性的超结结构半导体器件制造方法，其特征是：所述步骤（e）中，半导体器件高温退火的温度为200℃~400℃，所述退火气氛为氮气或氮气与氢气形成的保护气体。

6.根据权利要求1所述的具有反向快速恢复特性的超结结构半导体器件制造方法，其特征是：在所述高温退火之后的步骤（f）和步骤（g）流程中，不包括温度等于或高于所述高温退火工艺，且时间等于或大于所述高温退火工艺的高温热过程。

7.根据权利要求3所述的具有反向快速恢复特性的超结结构半导体器件制造方法，其特征是：所述硬掩膜层为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。

8.根据权利要求1所述的具有反向快速恢复特性的超结结构半导体器件制造方法，其特征是：所述半导体基板的材料包括硅。

9.根据权利要求1所述的具有反向快速恢复特性的超结结构半导体器件制造方法，其特征是：所述步骤（f）中，通过研磨减薄对半导体基板的第二主面进行减薄，研磨减薄掉的厚度小于半导体基板第一导电类型衬底的厚度。

10.根据权利要求1或5所述的具有反向快速恢复特性的超结结构半导体器件制造方法，其特征是：所述高温退火方式包括炉管退火或烘箱退火。

Images