CN207009439U - 用于碳化硅半导体功率器件的复合终端结构 - Google Patents
用于碳化硅半导体功率器件的复合终端结构 Download PDFInfo
- Publication number
- CN207009439U CN207009439U CN201720819461.0U CN201720819461U CN207009439U CN 207009439 U CN207009439 U CN 207009439U CN 201720819461 U CN201720819461 U CN 201720819461U CN 207009439 U CN207009439 U CN 207009439U
- Authority
- CN
- China
- Prior art keywords
- knot
- terminal
- extension
- limiting ring
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000002347 injection Methods 0.000 abstract description 8
- 239000007924 injection Substances 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 34
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 27
- 150000002500 ions Chemical class 0.000 description 26
- 239000010410 layer Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000003763 carbonization Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种用于碳化硅半导体功率器件的复合终端结构，在不改变终端面积的情况下，提高了对终端离子注入浓度误差的容忍范围；最大程度地避免了注入离子扩散对器件终端的影响，并减小了器件终端面积，提高了器件良品率。该复合终端结构包括：第一结终端扩展；第二结终端扩展；场限环；所述第一结终端扩展和所述第二结终端扩展的重合部分形成的第一重合区域；以及所述场限环和所述第二结终端扩展的重合部分形成的第二重合区域。
Description
技术领域
本实用新型涉及碳化硅半导体功率器件制备领域，具体地涉及一种用于高压碳化硅半导体功率器件的复合终端结构。
背景技术
碳化硅作为一种新兴的第三代半导体材料，具有优良的物理和电学特性。在充电器件、轨道交通、智能电网、绿色能源等领域有着广泛的应用前景。
由于半导体器件的尺寸有限，为了缓解器件边缘电场集中而导致器件击穿的问题，通常会在功率器件结边缘设置用于保护器件的结终端结构。常见的终端结构主要有场板、场限环、结终端扩展(JTE)等，这些终端结构已经广泛地运用在各类半导体功率器件中。
对于普通的碳化硅功率器件，仅使用单一的终端结构即可满足阻断电压要求。然而对一致性和可靠性要求更高的器件，需要更大的终端面积和多次光刻、离子注入的工艺过程，受限于材料成本和终端结构带来的良品率问题，单一终端结构的碳化硅功率器件愈显劣势：高压碳化硅器件的终端占用晶片面积过大，工艺次数较多，良品率和可重复型较低；碳化硅单一终端可能会由于注入离子在退火中发生扩散而使终端性能大幅下降。
实用新型内容
针对上述问题，本实用新型的目的在于，提供一种用于碳化硅半导体功率器件的复合终端结构。利用尽量少的光刻次数和离子注入次数，形成占用面积较小、良品率高和可重复性高的碳化硅半导体功率器件的复合终端结构。
该复合终端结构可以在碳化硅JBS二极管器件、PIN二极管器件、MOSFET器件和IGBT器件等器件中实现，但不限于这几种功率器件。
本实用新型提供一种用于碳化硅半导体功率器件的复合终端结构，其特征在于，包括：第一结终端扩展；第二结终端扩展；场限环；所述第一结终端扩展和所述第二结终端扩展的重合部分形成的第一重合区域；以及所述场限环和所述第二结终端扩展的重合部分形成的第二重合区域。
根据本实用新型的用于碳化硅半导体功率器件的复合终端结构，其中，所述第一结终端扩展的宽度比所述第二结终端扩展的宽度短，所述第一结终端扩展的深度比所述第二结终端扩展的深度深。
根据本实用新型的用于碳化硅半导体功率器件的复合终端结构，其中，所述场限环与所述第一结终端扩展同时形成，所述场限环与所述第一结终端扩展具有相同的掺杂浓度和深度。
根据本实用新型的用于碳化硅半导体功率器件的复合终端结构，其中，所述第一重合区域的宽度与所述第一结终端扩展的宽度相同，所述第一重合区域的掺杂浓度等于所述第一结终端扩展与所述第二结终端扩展的掺杂浓度之和；所述第二重合区域的宽度与所述场限环的宽度相同，所述第二重合区域的掺杂浓度等于所述第二结终端扩展与所述场限环的掺杂浓度之和。
根据本实用新型的用于碳化硅半导体功率器件的复合终端结构，其中，所述复合终端结构和主结在外延片上形成，所述复合终端结构与所述主结直接相连，与所述主结具有相同的掺杂类型。
根据本实用新型的用于碳化硅半导体功率器件的复合终端结构，其中，所述第一结终端扩展与所述场限环的深度大于所述主结的深度，所述第二结终端扩展的深度小于所述主结的深度。
根据本实用新型提供的用于碳化硅半导体功率器件的复合终端结构，产生了以下有益的技术效果：在不改变终端面积的情况下，提高了对终端离子注入浓度误差的容忍范围；最大程度地避免了注入离子扩散对器件终端的影响，并减小了器件终端面积，提高了器件良品率。利用尽量少的光刻次数和离子注入次数，形成适用于600V以上的碳化硅功率器件的复合终端结构。该复合终端结构适用于高压碳化硅功率器件，如碳化硅肖特基二极管、碳化硅MOSFET、碳化硅PiN二极管、碳化硅IGBT等器件。
附图说明
下面参考附图结合实施例说明本实用新型。在附图中：
图1示意了本实用新型实施例的用于高压碳化硅功率器件的复合终端结构；
图2(a)示意了常规双JTE结构的终端结构；
图2(b)示意了常规双JTE结构应用在10kV量级SiC IGBT器件中时，理想状况下器件阻断电压与掺杂浓度间的关系；
图2(c)示意了常规双JTE结构应用在10kV量级SiC IGBT器件时，若出现注入离子扩散，阻断电压与掺杂浓度间的关系；
图3(a)示意了本实用新型实施例的复合终端结构应用在10kV量级SiC IGBT器件时，器件的阻断电压与掺杂浓度之间的关系；
图3(b)示意了本实用新型实施例的复合终端结构应用在10kV量级SiC IGBT器件时，阻断12kV电压时，器件终端底部的电场强度分布；
图4是本实用新型实施例的复合终端结构的制备流程图。
图5示意了本实用新型实施例的复合终端结构的制备流程的工艺步骤；
图6示意了本实用新型实施例的复合终端结构的制备流程的工艺步骤。
具体实施方式
为进一步说明本实用新型的技术内容，以下结合实施例及附图进行详细说明。
图1示意了本实用新型实施例的用于高压碳化硅功率器件的复合终端结构。如图1所示，复合终端结构包括第一结终端扩展103、第二结终端扩展104、与第一结终端扩展103同时形成的若干场限环105、第一重合区域106和第二重合区域107。
复合终端结构和主结102在外延片101上形成，该复合终端结构与主结102直接相连，与主结102具有相同的掺杂类型。主结102可以是JBS二极管的P型注入区、PIN二极管的P型注入区或MOSFET及IGBT的阱区。
参照图1，第一结终端扩展103与主结102相邻形成，第二结终端扩展104形成于第一结终端扩展103和场限环105的外侧。其中，第一结终端扩展103的宽度较短并且深度较深，第二结终端扩展104的宽度较长并且深度较浅。场限环105与第一结终端扩展103同时形成于外延片101上，因此场限环105与第一结终端扩展103具有相同的掺杂浓度和深度。第一结终端扩展103与场限环105的深度大于主结102的深度。
第一结终端扩展103与第二结终端扩展104的重合部分为第一重合区域106，第一重合区域106的宽度与第一结终端扩展103的宽度相同，第一重合区域106的掺杂浓度约等于第一结终端扩展103与第二结终端扩展104的掺杂浓度之和。场限环105与第二结终端扩展104的重合部分为第二重合区域107，第二重合区域107的宽度与场限环105的宽度相同，第二重合区域107的掺杂浓度约等于第二结终端扩展104与场限环105的掺杂浓度之和。复合终端结构的上面为热氧化及PECVD形成的钝化层108。
场限环105的作用是为了在不增加复合终端面积的情况下增加离子注入掺杂浓度的容忍度。场限环105的环宽度为3μm，第一个环到第一结终端扩展103的距离为3μm，第二个环到第一个环的距离为4μm，第三个环到第二个环的距离为5μm，以此类推，但环的数目、尺寸和间距不限。
对应600V电压等级的器件，第一结终端扩展103的宽度约为60μm，对应20kV电压等级的器件，第一结终端扩展103的宽度约为250μm。
第二结终端扩展104的注入能量小于主结102，因此其深度小于主结102。对应不同电压等级的器件，第二结终端扩展104的宽度也不同。对应600V电压等级的器件，第二结终端扩展104的宽度约为60μm，对应20kV电压等级的器件，第二结终端扩展104的宽度约为400μm。
以下将本实用新型的复合终端结构与现有的终端结构进行对比，来说明本实用新型的复合终端结构所能实现的技术效果。
图2(a)示意了常规的双JTE终端结构。如图2(a)所示，常规的双JTE终端结构部分由相邻的第一结终端扩展203、第二结终端扩展204以及钝化层205组成。图2(b)示意了常规双JTE终端结构应用在碳化硅10kV量级P沟道IGBT时，对应不同的JTE掺杂，器件的阻断电压；图2(c)示意了当出现注入离子的扩散后，对应不同的JTE掺杂，器件的阻断电压。
根据图2(b)和图2(c)的结果显示可知，虽然理想情况下，常规的双JTE终端结构能够起到有效的终端作用，但注入离子出现扩散后，常规的双JTE终端结构的效果大幅下降，导致器件的实际阻断电压难以满足设计要求。
图3(a)示意了采用本实用新型的复合终端结构后，对应不同的JTE掺杂，器件的阻断电压。在本实用新型的复合终端结构中，由于第一结终端扩展与第二结终端扩展已经相互重叠，因此注入离子在SiC材料中的扩散对器件性能几乎没有影响，同时该结构使得复合终端掺杂浓度的容忍度有一定的提高。
图3(b)示意了当器件阻断12kV电压时，复合终端底部的电场强度。从图3(b)可以看出，附加的场限环起到了降低第一结终端扩展的边缘电场的作用，增大了第一结终端扩展的可行的掺杂范围。
从以上的对比可知，本实用新型设计的适用于高压碳化硅功率器件的复合终端结构，在不改变终端面积的情况下，提高了对终端离子注入浓度误差的容忍范围；最大程度地避免了注入离子扩散对器件终端的影响，并减小了器件的终端面积，提高了器件的良品率。
从器件性能、工艺成本、良品率等方面综合考虑，以下以在10kV量级碳化硅P沟道IGBT器件中实现复合终端结构为例，结合附图详细说明复合终端结构的制备方法。图4是本实用新型实施例的复合终端结构的制备流程图。
如图4所示，首先，在步骤S401，沉积保护层。图5和图6示意了本实用新型实施例的复合终端结构的制备流程的工艺步骤。参照图5，在沉积保护层之前，先使用标准的IGBT制备工艺在外延片101上形成主结102。由于实施例为P沟道IGBT器件，主结102为N型掺杂的IGBT阱区，深度为0.6um,结掺杂为1E18cm-3。然后，在SiC表面利用PECVD淀积一层二氧化硅保护层，厚度为100nm。该层二氧化硅保护层的作用是避免离子注入后在SiC表面形成低掺杂的高阻区、同时在离子注入的过程中保护SiC材料表面。
接着，在步骤S402，实施第一次终端离子注入。通过第一次终端离子注入，形成第一结终端扩展103和场限环105。
具体地说，在晶片表面涂胶、烘烤后，使用第一终端光刻版进行光刻。显影后蒸发厚度为300nm的Ni并剥离作为离子注入的掩膜。
然后使用高能离子注入机进行第一次终端离子注入，掺杂呈盒状分布。通过第一次终端离子注入形成第一结终端扩展103及场限环105，第一结终端扩展103的宽度为130μm、深度为0.65μm，掺杂浓度约为主结102浓度的1/15。在本实施例中第一结终端扩展103的掺杂浓度为7E16cm-3；场限环5由三个环组成，环的宽度为3μm，环之间的间隔为3μm、4μm、5μm，场限环5的掺杂浓度和深度与第一结终端扩展103相同。
接着，在步骤S403，实施第二次终端离子注入。通过第二次终端离子注入，形成第二结终端扩展104。
具体地说，完成步骤S402后，使用HNO3、HCl 3:1混合液、浓硫酸双氧水3:1混合液以及BOE溶液，去除步骤S401中SiC材料表面残留的金属及二氧化硅，清洗晶片后再次淀积100nm二氧化硅。
如图5所示，在晶片表面涂胶、烘烤后，使用第二终端光刻版进行光刻。显影后蒸发厚度为300nm的Ni并剥离作为离子注入的掩膜。然后使用高能离子注入机进行第二次终端离子注入，掺杂呈盒状分布。通过第二次终端离子注入形成第二结终端扩展104，第二结终端扩展104的宽度为200μm、深度为0.4μm、掺杂浓度约为主结浓度的1/8。在本实施例中，掺杂浓度为1.2E17cm-3。
第一结终端扩展103与第二结终端扩展104的重合部分形成为第一重合区域106，第一重合区域106的宽度与第一结终端扩展103的宽度相同，第一重合区域106的掺杂浓度约等于第一结终端扩展103与第二结终端扩展104的掺杂浓度之和。场限环105与第二结终端扩展104的重合部分形成为第二重合区域107，第二重合区域107的宽度与场限环105的宽度相同，第二重合区域107的掺杂浓度约等于第二结终端扩展104与场限环105的掺杂浓度之和。
接着，在步骤S404，氧化并沉积钝化层。
具体地说，完成步骤S403后，再次使用HNO3、HCl 3:1混合液、浓硫酸双氧水3:1混合液以及BOE溶液去除步骤S402中SiC材料表面残留的金属及二氧化硅。
然后将整个SiC表面置于氧化炉中在1250℃下进行干氧氧化，并在950℃下进行湿氧氧化，之后进行Ar原位退火和NO退火。这样在器件表面形成约50nm的氧化层。在后续的栅氧化层刻蚀、栅电极刻蚀及欧姆接触制备等过程中，终端区域之上的这一层氧化层全部被仔细地保留，直到在表面PECVD沉积约1.2μm的SiO2钝化层并刻蚀形成钝化层108。
以上的实施例记载了通过第一次终端离子注入形成第一结终端扩展103和场限环105、通过第二次终端离子注入形成第二结终端扩展104，但是，这两个步骤也可以调换顺序，即也可以是通过第一次终端离子注入形成第二结终端扩展104、通过第二次终端离子注入形成第一结终端扩展103和场限环105。
以上记载了本实用新型的优选实施例，但是本实用新型的精神和范围不限于这里所公开的具体内容。本领域技术人员能够根据本实用新型的教导而做出更多的实施方式和应用，这些实施方式和应用都在本实用新型的的精神和范围内。本实用新型的精神和范围不由具体实施例来限定，而由权利要求来限定。
Claims (6)
1.一种用于碳化硅半导体功率器件的复合终端结构，其特征在于，包括：
第一结终端扩展；
第二结终端扩展；
场限环；
所述第一结终端扩展和所述第二结终端扩展的重合部分形成的第一重合区域；以及
所述场限环和所述第二结终端扩展的重合部分形成的第二重合区域。
2.根据权利要求1所述的用于碳化硅半导体功率器件的复合终端结构，其中，
所述第一结终端扩展的宽度比所述第二结终端扩展的宽度短，所述第一结终端扩展的深度比所述第二结终端扩展的深度深。
3.根据权利要求1所述的用于碳化硅半导体功率器件的复合终端结构，其中，
所述场限环与所述第一结终端扩展同时形成，所述场限环与所述第一结终端扩展具有相同的掺杂浓度和深度。
4.根据权利要求1所述的用于碳化硅半导体功率器件的复合终端结构，其中，
所述第一重合区域的宽度与所述第一结终端扩展的宽度相同，所述第一重合区域的掺杂浓度等于所述第一结终端扩展与所述第二结终端扩展的掺杂浓度之和；所述第二重合区域的宽度与所述场限环的宽度相同，所述第二重合区域的掺杂浓度等于所述第二结终端扩展与所述场限环的掺杂浓度之和。
5.根据权利要求1所述的用于碳化硅半导体功率器件的复合终端结构，其中，
所述复合终端结构和主结在外延片上形成，所述复合终端结构与所述主结直接相连，与所述主结具有相同的掺杂类型。
6.根据权利要求5所述的用于碳化硅半导体功率器件的复合终端结构，其中，
所述第一结终端扩展与所述场限环的深度大于所述主结的深度，所述第二结终端扩展的深度小于所述主结的深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720819461.0U CN207009439U (zh) | 2017-07-07 | 2017-07-07 | 用于碳化硅半导体功率器件的复合终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720819461.0U CN207009439U (zh) | 2017-07-07 | 2017-07-07 | 用于碳化硅半导体功率器件的复合终端结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207009439U true CN207009439U (zh) | 2018-02-13 |
Family
ID=61453051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720819461.0U Active CN207009439U (zh) | 2017-07-07 | 2017-07-07 | 用于碳化硅半导体功率器件的复合终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207009439U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275391A (zh) * | 2017-07-07 | 2017-10-20 | 泰科天润半导体科技（北京）有限公司 | 用于碳化硅半导体功率器件的复合终端结构及制备方法 |
| CN109545842A (zh) * | 2018-11-23 | 2019-03-29 | 中国电子科技集团公司第十三研究所 | 碳化硅器件终端结构及其制作方法 |
-
2017
- 2017-07-07 CN CN201720819461.0U patent/CN207009439U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275391A (zh) * | 2017-07-07 | 2017-10-20 | 泰科天润半导体科技（北京）有限公司 | 用于碳化硅半导体功率器件的复合终端结构及制备方法 |
| CN107275391B (zh) * | 2017-07-07 | 2024-01-02 | 泰科天润半导体科技（北京）有限公司 | 用于碳化硅半导体功率器件的复合终端结构及制备方法 |
| CN109545842A (zh) * | 2018-11-23 | 2019-03-29 | 中国电子科技集团公司第十三研究所 | 碳化硅器件终端结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101540343B (zh) | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 | |
| CN104508826B (zh) | 自适应电荷平衡的边缘终端 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN106601826B (zh) | 一种快恢复二极管及其制作方法 | |
| CN107464837B (zh) | 一种超结功率器件 | |
| CN104332494A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN106206425A (zh) | 一种电荷调制终端及其制备方法和含该终端的SiC高压器件 | |
| CN103943688B (zh) | 一种肖特基势垒二极管器件结构及其制作方法 | |
| CN102254828A (zh) | 具有反向快速恢复特性的超结结构半导体器件制造方法 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN207009439U (zh) | 用于碳化硅半导体功率器件的复合终端结构 | |
| WO2021042611A1 (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN110854180A (zh) | 终端结构的制造方法、终端结构及半导体器件 | |
| CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
| CN104900718B (zh) | 一种肖特基二极管及其制造方法 | |
| CN103872108B (zh) | 一种igbt结构及其制备方法 | |
| CN103456773B (zh) | 肖特基二极管及其制造方法 | |
| US20170323793A1 (en) | Fabrication method of fast recovery diode | |
| CN103531616B (zh) | 一种沟槽型快恢复二极管及其制造方法 | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 | |
| CN205177857U (zh) | 一种快恢复二极管 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN104617094A (zh) | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |