CN104900718B - 一种肖特基二极管及其制造方法 - Google Patents
一种肖特基二极管及其制造方法 Download PDFInfo
- Publication number
- CN104900718B CN104900718B CN201410077494.3A CN201410077494A CN104900718B CN 104900718 B CN104900718 B CN 104900718B CN 201410077494 A CN201410077494 A CN 201410077494A CN 104900718 B CN104900718 B CN 104900718B
- Authority
- CN
- China
- Prior art keywords
- ring
- type
- semiconductor structure
- depth
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 124
- 238000002955 isolation Methods 0.000 claims abstract description 52
- 150000002500 ions Chemical class 0.000 claims description 26
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021339 platinum silicide Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N phosphoric acid Substances OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Abstract
本发明提供一种肖特基二极管，所述肖特基二极管包括：具有第一传导类型和第一掺杂浓度的半导体结构、第一环状浅沟槽隔离、分别位于第一环状浅沟槽隔离的内侧和外侧的第一环状掺杂区和第二环状掺杂区、重叠于第二环状掺杂区上部的第一金属区域和从所述半导体结构的上表面延伸至所述半导体结构内，并且横向地位于所述第一环状浅沟槽隔离的内侧的第二金属区域。本发明的肖特基二极管结构能有效地增加反向击穿电压以及减小反向漏电流。
Description
技术领域
本发明涉及半导体器件领域，特别是涉及一种肖特基二极管及其制造方法。
背景技术
肖特基二极管，又称为肖特基势垒二极管（Schottky Barrier Diode，SBD），是以金属为阳极、半导体为阴极，利用二者接触面上形成的势垒具有整流特性进行工作的一种多数载流子器件。与传统PN结二极管相比，肖特基二极管具有正向导通电压低、开关动作快等优良特性。
但是由于肖特基势垒区边缘处的空间电荷区弯曲引起电场集中，使得反向击穿电压通常被限制在100V以下，肖特基二极管相应的漏电流也较大。为此，人们采取在肖特基接触周围采用p+环来改善其反向击穿电压。
图1示出了采用p+环的肖特基二极管的示意图。肖特基二极管包括n型半导体材料110，诸如n型基板、外延层或者阱、以及形成在半导体材料110中的浅沟槽隔离（STI）环112。在浅沟槽隔离（STI）环112的两侧形成n+环114和p+环116、接触n+环114的上表面的金属环120以及接触半导体材料110和p+环116的上表面的金属区域122。金属环120和金属区域122用硅化物（例如硅化铂）同时形成。另外，肖特基二极管还包括与金属环120电气连接的多个第一接触件132和与金属区域122电气连接的多个第二接触件134。
金属区域122用作肖特基二极管的阳极、半导体材料110用作肖特基二极管的阴极，n+ 环114用作接触件的阴极。当施加到金属区域122的电压高于施加到半导体材料110的电压约0.35V时，电流从金属区域122向n+环114流动，而当施加到金属区域122的电压低于施加到半导体材料110的电压时，基本上没有电流从n+环114向金属区域122流动。
由于为了保证正向导通电压较小，需要使n+环114和p+环116的厚度尽量小，这样会使 p+环116先于肖特基结被击穿，导致肖特基结二极管的反向击穿电压很难达到较高值，相应地，漏电流也难以降低到较小值。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种肖特基二极管及其制造方法，用于解决现有技术中肖特基二极管的反向击穿电压较小和漏电流较大的问题。
为实现上述目的及其他相关目的，本发明提供一种肖特基二极管，所述肖特基二极管至少包括：
半导体结构，具有第一传导类型和第一掺杂浓度；
第一环状浅沟槽隔离，具有从所述半导体结构的上表面延伸至所述半导体结构内的第一深度；
第一环状掺杂区，具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度、第二传导类型和第二掺杂浓度，横向地位于所述第一环状浅沟槽隔离的内侧，所述第二传导类型与所述第一传导类型相反，所述第二深度大于所述第一深度；
第二环状掺杂区，具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第三深度、第一传导类型和第三掺杂浓度，从所述半导体结构的内部横向地包围所述第一环状浅沟槽隔离，所述第三掺杂浓度大于所述第一掺杂浓度；
第一金属区域，接触所述第二环状掺杂区的上表面且与所述第二环状掺杂区重叠；
第二金属区域，从所述半导体结构的上表面延伸至所述半导体结构内，并且横向地位于所述第一环状浅沟槽隔离的内侧。
优选地，所述第三深度小于所述第二深度。
优选地，所述肖特基二极管还包括：
第三环状掺杂区，具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第四深度、第二传导类型和第四掺杂浓度，位于所述第二金属区域的下表面，且与所述第一环状掺杂区重叠，所述第四掺杂浓度大于所述第二掺杂浓度，所述第四深度小于所述第二深度。
优选地，所述肖特基二极管还包括：第二环状浅沟槽隔离，从所述半导体结构的内部横向地包围所述第二环状掺杂区。
优选地，所述肖特基二极管还包括：
多个第一接触件，与所述第一金属区域电接触；
多个第二接触件，与所述第二金属区域电接触。
优选地，所述第一金属区域和所述第二金属区域位于同一个平面内。
相应地，本发明还提供了一种肖特基二极管的制造方法，所述方法包括：
形成包括具有第一深度的第一环状浅沟槽隔离以及具有第一传导类型和第一掺杂浓度的半导体结构；
沿着所述第一环状浅沟槽隔离的内侧形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度、第二传导类型和第二掺杂浓度的第一环状掺杂区，所述第二传导类型与所述第一传导类型相反，所述第二深度大于所述第一深度；
沿着所述第一环状浅沟槽隔离的外周形成包围所述第一环状浅沟槽隔离的第二环状掺杂区，所述第二环状掺杂区具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第三深度、第一传导类型和第三掺杂浓度，所述第三掺杂浓度大于所述第一掺杂浓度；
在所述第二环状掺杂区的上表面形成第一金属区域；
在所述第一环状浅沟槽隔离的内侧形成覆盖所述第一环状掺杂区和所述第一环状掺杂区的内侧区域的第二金属区域。
优选地，所述第三深度小于所述第二深度。
优选地，沿着所述第一环状浅沟槽隔离的内侧形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度、第二传导类型和第二掺杂浓度的第一环状掺杂区进一步包括：
在所述半导体结构的上表面形成绝缘层；
刻蚀所述绝缘层，以形成第一开口，所述第一开口的尺寸与所述第一环状掺杂区的上表面的尺寸相同；
以所述绝缘层为掩膜，向所述第一开口注入第二传导类型的离子，形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度、第二传导类型和第二掺杂浓度的第一环状掺杂区。
优选地，所述第二传导类型的离子包括：硼、铟和铝。
优选地，沿着所述第一环状浅沟槽隔离的内侧形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度、第二传导类型和第二掺杂浓度的第一环状掺杂区进一步包括：
在所述半导体结构的上表面形成绝缘层；
刻蚀所述绝缘层，以形成环状沟槽；
在所述沟槽中填充第二传导类型的多晶硅，以形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度、第二传导类型和第二掺杂浓度的第一环状掺杂区。
优选地，在所述沟槽中填充第二传导类型的多晶硅之前在所述沟槽内壁形成绝缘介质。
优选地，在所述沟槽中填充第二传导类型的多晶硅之后进行回蚀，以去除位于所述半导体结构的上表面上的多余的多晶硅。
优选地，沿着所述第一环状浅沟槽隔离的外周形成包围所述第一环状浅沟槽隔离的第二环状掺杂区进一步包括：
在所述半导体结构的上表面形成绝缘层；
刻蚀所述绝缘层，以形成第二开口，所述第二开口的尺寸与所述第二环状掺杂区的上表面的尺寸相同；
以所述绝缘层为掩膜，向所述第二开口注入第一传导类型离子，形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第三深度、第一传导类型和第三掺杂浓度的第二环状掺杂区。
优选地，在向所述第二开口注入离子的同时向所述第一环状掺杂区注入第二传导类型的离子，以在所述第一环状掺杂区的上表面形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第四深度、第二传导类型和第四掺杂浓度的第三环状掺杂区，所述第四掺杂浓度大于所述第二掺杂浓度，所述第四深度小于所述第二深度。
优选地，沿着所述第二环状掺杂区的外周横向地形成包括所述第二环状掺杂区的第二环状浅沟槽隔离。
优选地，还包括：
在所述第一金属区域形成多个第一接触件；
以及在所述第二金属区域形成多个第二接触件。
优选地，所述第一金属区域和所述第二金属区域位于同一个平面内。
优选地，在沿着所述第一环状浅沟槽隔离的外周形成包围所述第一环状浅沟槽隔离的第二环状掺杂区步骤之后对所述半导体结构进行快速热退火处理。
优选地，所述第一金属区域和所述第二金属区域所使用的材料为金属硅化物。
如上所述，本发明的肖特基二极管及其制造方法，具有以下有益效果：
本发明通过离子注入和沟槽填充两种方式在半导体结构中的环状浅沟槽隔离内侧的p+ 型掺杂区下面形成了深度大于环状浅沟槽隔离的深度的p-型掺杂区，当肖特基二极管反向偏置时，p-型掺杂区和p+型掺杂区与其所横向包围的半导体结构的一部分之间形成耗尽区，并且耗尽区的宽度和深度随着负压差的增大而增大，相对于现有技术中仅设置p+型掺杂区而言，本发明的肖特基二极管的结构进一步增加了反向击穿电压以及减小了反向漏电流。同时，由于p-型掺杂区的浓度小于p+型掺杂区的浓度，对肖特基结二极管的正向导通电压影响较小，保证了正向导通电压为较小值。
附图说明
图1显示为现有技术中肖特基二极管的示意图。
图2显示为本发明的肖特基二极管的示意图。
图3显示为本发明的肖特基二极管的制造方法的流程示意图。
图4A-图4I显示为本发明的肖特基二极管的制造方法的实施例1的示意图。
图5A-图5J显示为本发明的肖特基二极管的制造方法的实施例2的示意图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2本发明的肖特基二极管的示意图。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2所示，所述肖特基二极管包括：
半导体结构210，具有第一传导类型和第一掺杂浓度；
第一环状浅沟槽隔离220，具有从所述半导体结构的上表面延伸至所述半导体结构210 内的第一深度221；
第一环状掺杂区230，具有从所述半导体结构的上表面垂直延伸至所述半导体结构210 内的第二深度232、第二传导类型和第二掺杂浓度，横向地位于所述第一环状浅沟槽隔离的内侧，所述第二传导类型与所述第一传导类型相反，所述第二深度232大于所述第一深度221；
第二环状掺杂区240，具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第三深度242、第一传导类型和第三掺杂浓度，从所述半导体结构的内部横向地包围所述第一环状浅沟槽隔离220，所述第三掺杂浓度大于所述第一掺杂浓度，所述第三深度242小于所述第二深度232；
第一金属区域250，接触所述第二环状掺杂区240的上表面且与所述第二环状掺杂区240 重叠；
第二金属区域260，从所述半导体结构的上表面延伸至所述半导体结构210内，并且横向地位于所述第一环状浅沟槽隔离220的内侧，所述第一金属区域250和所述第二金属区域 260位于同一个平面内。第一金属区域250和金属区域122所使用的材料为金属硅化物，例如硅化铂。
需要说明的是，在本实施例中，所述第一传导类型为n型，所述第二传导类型为p型。所述上表面是相对于下表面来说的，上表面和下表面的定义可以互换。
另外，所述肖特基二极管还包括第三环状掺杂区270，具有从所述半导体结构的上表面垂直延伸至所述半导体结构210内的第四深度271、第二传导类型和第四掺杂浓度，位于所述第二金属区域260的下表面，且与所述第一环状掺杂区230重叠，所述第四掺杂浓度大于所述第二掺杂浓度，所述第四深度271小于所述第二深度232。
所述肖特基二极管还包括第二环状浅沟槽隔离280，从所述半导体结构210的内部横向地包围所述第二环状掺杂区240，第二环状掺杂区240夹在第二环状浅沟槽隔离280和第一环状浅沟槽隔离220之间。
需要说明的是，第一环状浅沟槽隔离220、第一环状掺杂区230和第二环状掺杂区240 所对应的环可以为圆形、矩形、正方形、或其他形状，且第一环状浅沟槽隔离220、第一环状掺杂区230和第二环状掺杂区240的环的形状保持一致。所述第一金属区域250可以具有与第一环状浅沟槽隔离220、第一环状掺杂区230和第二环状掺杂区240的形状一致的环，也可以包括两条金属带，分别覆盖所述第二环状掺杂区240的上表面。
另外，所述肖特基二极管还包括多个第一接触件290，与所述第一金属区域250电接触；多个第二接触件300，与所述第二金属区域260电接触。多个第一接触件290和多个第二接触件300通过互联结构连接到一起。
第二金属区域260用作肖特基二极管的阳极、半导体结构210用作肖特基二极管的阴极，第二环状掺杂区240用作第二接触件300的阴极。第三环状掺杂区270和第三环状掺杂区270 所横向包围的半导体结构210的一部分形成耗尽区，当施加到第二金属区域260的电压高于施加到半导体结构210的电压约0.35V时，电流从第二金属区域260向第二环状掺杂区240 流动，而当施加到第二金属区域260的电压低于施加到半导体结构210的电压时，肖特基二极管反向偏置，具有第四深度271的第三环状掺杂区270与第三环状掺杂区270与其所横向包围的半导体结构210的一部分之间所形成的耗尽区提高了反向击穿电压，同时抑制了从阴极流向阳极的反向漏电流。
另一方面，具有第二深度232的第一环状掺杂区230进一步扩大了耗尽区的范围，这进一步提高了反向击穿电压，当肖特基二极管反向偏置时，第一环状掺杂区230和第三环状掺杂区270与其所横向包围的半导体结构210的一部分之间形成耗尽区，由于第一环状掺杂区 230的深度大于第一环状浅沟槽隔离220的深度，因此，耗尽区轻易地延伸至第一环状浅沟槽隔离220的下部。当施加到第二金属区域260的电压继续降低时，施加到第二金属区域260 的电压与施加到半导体结构210的电压的差值进一步增大，耗尽区的宽度和深度也随之增大，反向击穿电压随着耗尽区面积的增大而增大，相应地，反向漏电流也随之减小。
同时，由于第一环状掺杂区230的浓度小于第三环状掺杂区270的浓度，对肖特基结二极管的正向导通电压影响较小，保证了正向导通电压为较小值。从而在保证正向导通电压较小的同时提高了反向击穿电压以及降低了反向漏电流。
需要说明的是，通过选择合适的第一环状掺杂区230和第三环状掺杂区270的宽度和深度，以及合适的第二掺杂浓度、第三掺杂浓度和第四掺杂浓度也可进一步增加反向击穿电压以及减小反向漏电流。优选地，所述第二深度232为0.2～2μm。
请参阅图4A-图4I本发明的肖特基二极管的制造方法的实施例1的示意图。
步骤S1：如图4A所示，形成包括具有第一深度221的第一环状浅沟槽隔离220以及具有第一传导类型和第一掺杂浓度的半导体结构210。
需要说明的是，半导体结构210的形成包括：形成硅衬底，所述硅衬底可以为p型；在所述硅衬底的上表面上形成绝缘层，该绝缘层可以为Si3N4、SiO2或者两者的组合；图形化所述绝缘层，以所述绝缘层为掩膜刻蚀所述硅衬底，以形成具有一定深度和侧墙角度的沟槽；生长一SiO2薄层，以圆滑沟槽的顶角和去掉刻蚀过程中在硅表面引入的损伤，之后对沟槽填充SiO2和退火，再以Si3N4作为阻挡层使用化学机械研磨（Chemical MechanicalProcessing, CMP）工艺对硅片表面进行平坦化，使用热磷酸去除曝露出的Si3N4，最后在硅片表面生长一层牺牲氧化层并进行漂洗，以进一步去掉硅片表面的缺陷及损伤，从而形成第一环状浅沟槽隔离220；之后以所述绝缘层为掩膜，在形成第一环状浅沟槽隔离220的所述硅衬底中注入第一掺杂浓度的第一传导类型的离子。在本实施例中，第一传导类型为n型。
需要说明的是，第一环状浅沟槽隔离220的形成也可以在向所述硅衬底中注入第一掺杂浓度的第一传导类型的离子之后完成。
优选地，形成所述肖特基二极管的方法还包括沿着所述第二环状掺杂区240的外周横向地形成包括所述第二环状掺杂区240的第二环状浅沟槽隔离280。在本实施例中，所述第二环状浅沟槽隔离280与所述第一环状浅沟槽隔离220同时形成，且形成方法也相同。
步骤S2：如图4B-图4D所示，沿着所述第一环状浅沟槽隔离220的内侧形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构210内的第二深度232、第二传导类型和第二掺杂浓度的第一环状掺杂区230，所述第二传导类型与所述第一传导类型相反，所述第二深度232大于所述第一深度221。
具体地，所述第一环状掺杂区230的形成方法包括：
如图4B所示，在所述半导体结构210的上表面形成绝缘层212；
如图4C所示，刻蚀所述绝缘层212，以形成第一开口213，所述第一开口213的尺寸与所述第一环状掺杂区230的上表面的尺寸相同；
如图4D所示，以所述绝缘层212为掩膜，向所述第一开口213注入第二传导类型的离子，形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度232、第二传导类型和第二掺杂浓度的第一环状掺杂区230。
在本实施例中，第二传导类型为p型，所述第二传导类型的离子包括：硼、铟和铝。
需要说明的是，刻蚀所述绝缘层212的工艺包括光刻掩膜和腐蚀工艺，光刻掩膜工艺包括形成光刻胶、曝光和显影。该绝缘层212可以为Si3N4、SiO2或者两者的组合。
还需要说明的是，优选地，在向所述第一开口213注入第二传导类型的离子之后还进行退火处理，退火处理的温度可以为1000～1150℃，使注入的第二传导类型的离子扩散0.2～2μ m的深度。
步骤S3：如图4E-图4F所示，沿着所述第一环状浅沟槽隔离220的外周形成包围所述第一环状浅沟槽隔离220的第二环状掺杂区240，所述第二环状掺杂区240具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第三深度242、第一传导类型和第三掺杂浓度，所述第三掺杂浓度大于所述第一掺杂浓度。
具体地，所述第二环状掺杂区240的形成方法包括：
如图4E所示，刻蚀所述绝缘层212，以形成第二开口215，所述第二开口215的尺寸与所述第二环状掺杂区240的上表面的尺寸相同；
如图4F所示，以所述绝缘层212为掩膜，向所述第二开口215注入第一传导类型离子，形成从所述半导体结构的上表面垂直延伸至所述半导体结构内的第三深度242、第一传导类型和第三掺杂浓度的第二环状掺杂区240。
需要说明的是，所述绝缘层212为图4B中所形成的绝缘层。刻蚀所述绝缘层212的工艺包括光刻掩膜和腐蚀工艺，光刻掩膜工艺包括形成光刻胶、曝光和显影。该绝缘层212可以为Si3N4、SiO2或者两者的组合。
还需要说明的是，优选地，在沿着所述第一环状浅沟槽隔离220的外周形成包围所述第一环状浅沟槽隔离220的第二环状掺杂区240步骤之后，对所述半导体结构210进行快速热退火处理。退火处理的温度可以为1000～1150℃，使注入的第一传导类型的离子扩散为第三深度242，所述第三深度242小于所述第二深度232。
优选地，如图4G所示，在向所述第二开口215注入第一传导类型的离子的同时向所述第一环状掺杂区230注入第二传导类型的离子，以在所述第一环状掺杂区230的上表面形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构210内的第四深度271、第二传导类型和第四掺杂浓度的第三环状掺杂区270，所述第四掺杂浓度大于所述第二掺杂浓度，所述第四深度271小于所述第二深度232。优选地，所述第四深度271等于所述第三深度242。需要说明的是，向所述第一环状掺杂区230注入离子即是向所述第一开口213注入离子。
优选地，在向所述第二开口215和第一环状掺杂区230注入离子之后，去除绝缘层212，以及对所述半导体结构210进行快速热退火处理。退火处理的温度可以为1000～1150℃，使注入的离子扩散至相应的深度。本发明中所采用的刻蚀可以是各向同性刻蚀或各向异性刻蚀。
步骤S4：如图4H所示，在所述第二环状掺杂区240的上表面形成第一金属区域250；
步骤S5：如图4H所示，在所述第一环状浅沟槽隔离220的内侧形成覆盖所述第一环状掺杂区230和所述第一环状掺杂区230的内侧区域的第二金属区域260。
需要说明的是，步骤S4和步骤S5可以同时进行，即同时形成所述第一金属区域250和所述第二金属区域260。所述第一金属区域250和所述第二金属区域260位于同一个平面内。所述第一金属区域250和所述第二金属区域260所使用的材料为金属硅化物，如硅化铂。
在形成第一金属区域250和第二金属区域260之后还包括：如图4I所示，在所述第一金属区域250形成多个第一接触件290；以及在所述第二金属区域260形成多个第二接触件300。多个第一接触件290与所述第一金属区域250电接触；多个第二接触件300与所述第二金属区域260电接触。多个第一接触件290和多个第二接触件300通过互联结构连接到一起。
请参阅图5A-图5J本发明的肖特基二极管的制造方法的实施例2的示意图。
如图5A所示，实施例2与实施例1的半导体结构210的制造方法是相同的，实施例2与实施例1的不同之处在于第一环状掺杂区230的形成方法，所述第一环状掺杂区230的形成方法为：
如图5B所示，在所述半导体结构210的上表面形成绝缘层212；
如图5C所示，刻蚀所述绝缘层212，以形成环状沟槽410；
如图5D所示，在所述环状沟槽410中填充第二传导类型的多晶硅，以形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度232、第二传导类型和第二掺杂浓度的第一环状掺杂区230。
在所述环状沟槽410中填充第二传导类型的多晶硅之前在所述环状沟槽410内壁形成绝缘介质，该绝缘介质可以为SiO2。
如图5E所示，在所述沟槽410中填充第二传导类型的多晶硅之后进行回蚀，以去除位于所述半导体结构210的上表面上的多余的多晶硅。如图5F-5J 所示，在回蚀之后，以与实施例1中的步骤S3相同的方法形成第二环状掺杂区240，再向沟槽410中填充第二传导类型的多晶硅，形成具有第四深度271、第二传导类型和第四掺杂浓度的第三环状掺杂区270。当然，第二环状掺杂区240和第三环状掺杂区270可以同时形成。
在形成第二环状掺杂区240和第三环状掺杂区270之后，去除绝缘层212，以及对所述半导体结构210进行快速热退火处理，使注入的离子扩散至相应的深度。
综上所述，本发明的肖特基二极管及其制造方法，具有以下有益效果：
本发明通过离子注入和沟槽填充两种方式在半导体结构中的环状浅沟槽隔离内侧的p+ 型掺杂区下面形成了深度大于环状浅沟槽隔离的深度的p-型掺杂区，当肖特基二极管反向偏置时，p-型掺杂区和p+型掺杂区与其所横向包围的半导体结构的一部分之间形成耗尽区，并且耗尽区的宽度和深度随着负压差的增大而增大，相对于现有技术中仅设置p+型掺杂区而言，本发明的肖特基二极管的结构进一步增加了反向击穿电压以及减小了反向漏电流。同时，由于p-型掺杂区的浓度小于p+型掺杂区的浓度，对肖特基结二极管的正向导通电压影响较小，保证了正向导通电压为较小值。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (19)
1.一种肖特基二极管，其特征在于，所述肖特基二极管至少包括：
半导体结构，具有第一传导类型和第一掺杂浓度；
第一环状浅沟槽隔离，具有从所述半导体结构的上表面延伸至所述半导体结构内的第一深度；
第一环状掺杂区，具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度、第二传导类型和第二掺杂浓度，横向地位于所述第一环状浅沟槽隔离的内侧，所述第二传导类型与所述第一传导类型相反，所述第二深度大于所述第一深度；
第二环状掺杂区，具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第三深度、第一传导类型和第三掺杂浓度，从所述半导体结构的内部横向地包围所述第一环状浅沟槽隔离，所述第三掺杂浓度大于所述第一掺杂浓度；
第一金属区域，接触所述第二环状掺杂区的上表面且与所述第二环状掺杂区重叠；
第二金属区域，从所述半导体结构的上表面延伸至所述半导体结构内，并且横向地位于所述第一环状浅沟槽隔离的内侧；
所述肖特基二极管还包括：第三环状掺杂区，具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第四深度、第二传导类型和第四掺杂浓度，位于所述第二金属区域的下表面，且与所述第一环状掺杂区重叠，所述第四掺杂浓度大于所述第二掺杂浓度，所述第四深度小于所述第二深度。
2.根据权利要求1所述的肖特基二极管，其特征在于，所述第三深度小于所述第二深度。
3.根据权利要求1所述的肖特基二极管，其特征在于，所述肖特基二极管还包括：第二环状浅沟槽隔离，从所述半导体结构的内部横向地包围所述第二环状掺杂区。
4.根据权利要求1所述的肖特基二极管，其特征在于，所述肖特基二极管还包括：
多个第一接触件，与所述第一金属区域电接触；
多个第二接触件，与所述第二金属区域电接触。
5.根据权利要求1所述的肖特基二极管，其特征在于，所述第一金属区域和所述第二金属区域位于同一个平面内。
6.一种权利要求1所述的肖特基二极管的制造方法，其特征在于，所述方法包括：
形成包括具有第一深度的第一环状浅沟槽隔离以及具有第一传导类型和第一掺杂浓度的半导体结构；
沿着所述第一环状浅沟槽隔离的内侧形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度、第二传导类型和第二掺杂浓度的第一环状掺杂区，所述第二传导类型与所述第一传导类型相反，所述第二深度大于所述第一深度；
沿着所述第一环状浅沟槽隔离的外周形成包围所述第一环状浅沟槽隔离的第二环状掺杂区，所述第二环状掺杂区具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第三深度、第一传导类型和第三掺杂浓度，所述第三掺杂浓度大于所述第一掺杂浓度；
在所述第二环状掺杂区的上表面形成第一金属区域；
在所述第一环状浅沟槽隔离的内侧形成覆盖所述第一环状掺杂区和所述第一环状掺杂区的内侧区域的第二金属区域；
其中，还包括向所述第一环状掺杂区注入第二传导类型的离子，以在所述第一环状掺杂区的上表面形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第四深度、第二传导类型和第四掺杂浓度的第三环状掺杂区的步骤，所述第四掺杂浓度大于所述第二掺杂浓度，所述第四深度小于所述第二深度。
7.根据权利要求6所述的肖特基二极管的制造方法，其特征在于，所述第三深度小于所述第二深度。
8.根据权利要求6所述的肖特基二极管的制造方法，其特征在于，沿着所述第一环状浅沟槽隔离的内侧形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度、第二传导类型和第二掺杂浓度的第一环状掺杂区进一步包括：
在所述半导体结构的上表面形成绝缘层；
刻蚀所述绝缘层，以形成第一开口，所述第一开口的尺寸与所述第一环状掺杂区的上表面的尺寸相同；
以所述绝缘层为掩膜，向所述第一开口注入第二传导类型的离子，形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度、第二传导类型和第二掺杂浓度的第一环状掺杂区。
9.根据权利要求8所述的肖特基二极管的制造方法，其特征在于，所述第二传导类型的离子包括：硼、铟和铝。
10.根据权利要求6所述的肖特基二极管的制造方法，其特征在于，沿着所述第一环状浅沟槽隔离的内侧形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度、第二传导类型和第二掺杂浓度的第一环状掺杂区进一步包括：
在所述半导体结构的上表面形成绝缘层；
刻蚀所述绝缘层，以形成环状沟槽；
在所述环状沟槽中填充第二传导类型的多晶硅，以形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第二深度、第二传导类型和第二掺杂浓度的第一环状掺杂区。
11.根据权利要求10所述的肖特基二极管的制造方法，其特征在于，在所述环状沟槽中填充第二传导类型的多晶硅之前在所述环状沟槽内壁形成绝缘介质。
12.根据权利要求10所述的肖特基二极管的制造方法，其特征在于，在所述环状沟槽中填充第二传导类型的多晶硅之后进行回蚀，以去除位于所述半导体结构的上表面上的多余的多晶硅。
13.根据权利要求6所述的肖特基二极管的制造方法，其特征在于，沿着所述第一环状浅沟槽隔离的外周形成包围所述第一环状浅沟槽隔离的第二环状掺杂区进一步包括：
在所述半导体结构的上表面形成绝缘层；
刻蚀所述绝缘层，以形成第二开口，所述第二开口的尺寸与所述第二环状掺杂区的上表面的尺寸相同；
以所述绝缘层为掩膜，向所述第二开口注入第一传导类型离子，形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第三深度、第一传导类型和第三掺杂浓度的第二环状掺杂区。
14.根据权利要求13所述的肖特基二极管的制造方法，其特征在于，在向所述第二开口注入离子的同时向所述第一环状掺杂区注入第二传导类型的离子，以在所述第一环状掺杂区的上表面形成具有从所述半导体结构的上表面垂直延伸至所述半导体结构内的第四深度、第二传导类型和第四掺杂浓度的第三环状掺杂区，所述第四掺杂浓度大于所述第二掺杂浓度，所述第四深度小于所述第二深度。
15.根据权利要求6所述肖特基二极管的制造方法，其特征在于，沿着所述第二环状掺杂区的外周横向地形成包围所述第二环状掺杂区的第二环状浅沟槽隔离。
16.根据权利要求6所述肖特基二极管的制造方法，其特征在于，还包括：
在所述第一金属区域形成多个第一接触件；
以及在所述第二金属区域形成多个第二接触件。
17.根据权利要求6所述肖特基二极管的制造方法，其特征在于，所述第一金属区域和所述第二金属区域位于同一个平面内。
18.根据权利要求6所述肖特基二极管的制造方法，其特征在于，沿着所述第一环状浅沟槽隔离的外周形成包围所述第一环状浅沟槽隔离的第二环状掺杂区步骤之后对所述半导体结构进行快速热退火处理。
19.根据权利要求6所述肖特基二极管的制造方法，其特征在于，所述第一金属区域和所述第二金属区域所使用的材料为金属硅化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410077494.3A CN104900718B (zh) | 2014-03-05 | 2014-03-05 | 一种肖特基二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410077494.3A CN104900718B (zh) | 2014-03-05 | 2014-03-05 | 一种肖特基二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104900718A CN104900718A (zh) | 2015-09-09 |
| CN104900718B true CN104900718B (zh) | 2018-04-17 |
Family
ID=54033259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410077494.3A Active CN104900718B (zh) | 2014-03-05 | 2014-03-05 | 一种肖特基二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104900718B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105576014B (zh) * | 2015-12-22 | 2018-10-26 | 上海华虹宏力半导体制造有限公司 | 肖特基二极管及其制造方法 |
| CN111129165B (zh) * | 2019-12-05 | 2023-11-28 | 中国电子科技集团公司第十三研究所 | 肖特基二极管及其制备方法 |
| CN113611606B (zh) * | 2021-07-28 | 2024-03-19 | 上海华虹宏力半导体制造有限公司 | 稳压二极管及其制作方法 |
| CN115954358B (zh) * | 2023-03-14 | 2023-05-26 | 合肥晶合集成电路股份有限公司 | 一种半导体装置的制造方法及半导体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855551A (zh) * | 2005-04-28 | 2006-11-01 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| CN102013426A (zh) * | 2008-12-08 | 2011-04-13 | 台湾积体电路制造股份有限公司 | 具有肖特基势垒二极管的集成电路结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9231120B2 (en) * | 2012-06-29 | 2016-01-05 | Freescale Semiconductor, Inc. | Schottky diode with leakage current control structures |
-
2014
- 2014-03-05 CN CN201410077494.3A patent/CN104900718B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855551A (zh) * | 2005-04-28 | 2006-11-01 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| CN102013426A (zh) * | 2008-12-08 | 2011-04-13 | 台湾积体电路制造股份有限公司 | 具有肖特基势垒二极管的集成电路结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104900718A (zh) | 2015-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104465379B (zh) | 半导体器件及形成方法 | |
| WO2013187017A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| TWI525811B (zh) | 半導體裝置及其製造方法 | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| TWI539577B (zh) | 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術 | |
| CN106571394B (zh) | 功率器件及其制造方法 | |
| CN104900718B (zh) | 一种肖特基二极管及其制造方法 | |
| CN104733301B (zh) | 用于制造具有斜切边缘终止的半导体器件的方法 | |
| CN104103519A (zh) | 半导体功率器件的制作方法 | |
| WO2016058277A1 (zh) | 一种浅沟槽半超结vdmos器件及其制造方法 | |
| CN107994076A (zh) | 沟槽栅超结器件的制造方法 | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN108258051A (zh) | Ldmos器件及其制造方法 | |
| CN105513971A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN108496252A (zh) | 功率半导体装置以及功率半导体装置的制造方法 | |
| CN104347475B (zh) | 具有沟槽隔离区的边缘终止结构 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| CN104409334B (zh) | 一种超结器件的制备方法 | |
| CN105428241A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN104103518A (zh) | 半导体功率器件的制作方法 | |
| TWI484629B (zh) | 溝渠式ｍｏｓ整流器及其製造方法 | |
| CN207009439U (zh) | 用于碳化硅半导体功率器件的复合终端结构 | |
| CN104599972A (zh) | 一种半导体器件及其形成方法 | |
| CN116313787A (zh) | 带有超结结构的绝缘栅双极型晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |