CN104409334B - 一种超结器件的制备方法 - Google Patents
一种超结器件的制备方法 Download PDFInfo
- Publication number
- CN104409334B CN104409334B CN201410623747.2A CN201410623747A CN104409334B CN 104409334 B CN104409334 B CN 104409334B CN 201410623747 A CN201410623747 A CN 201410623747A CN 104409334 B CN104409334 B CN 104409334B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- layer
- preparation
- groove
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000005516 engineering process Methods 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 149
- 239000011241 protective layer Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 abstract description 8
- 238000000137 annealing Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000026267 regulation of growth Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002362 mulch Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种超结器件的制备方法，通过在N型漂移区顶部刻蚀形成沟槽后，在沟槽底部和侧壁制备一层P型外延层，之后进行离子注入将沟槽底部的P型外延层反型为N型外延层，之后再回填N型外延层将沟槽进行填充并进行退火处理，形成高深宽比的P柱和N柱。本发明不需要通过多次外延和离子注入工艺，也无需刻蚀形成刻蚀高深宽比的沟槽，有效减小了器件的晶胞尺寸并降低导通电阻，本发明工艺简单，成本较低。
Description
技术领域
本发明涉及半导体器件制备领域，具体涉及一种超结器件的制备方法。
背景技术
功率半导体器件是不断发展的功率电子系统的内在驱动力。尤其是在节约能源、动态控制、噪音减少等方面。功率半导体主要应用于对能源与负载之间的能量进行控制，并且拥有精度高、速度快和功耗低的特点。IC技术近十年的高速发展，使功率半导体器件结构和性能得以不断完善。为满足对能量的合理使用，如电子系统的微型化和电子管理系统(如能量储存)，在过去的二十年里，功率器件取得了飞跃式的发展。尤其是功率MOSFET(Metal‐Oxide‐Semiconductor Field Effect Transistor，金属‐氧化物‐半导体场效应晶体管)，自从20世纪70年代问世以来，以其优越的电特性(例如输入阻抗高、关断时间短等)在许多应用领域取代了传统的双极型晶体管(BJT)。在功率电路中，功率MOSFET主要用作开关器件，由于它是多子器件，所以其开关功耗相对较小。但是它的通态功耗则比较高，要降低通态功耗，就必须减小导通电阻RON。因此，功率MOSFET要进一步发展，就必须有效地降低导通电阻。
超结(Super Junction)结构采用交替的PN结结构取代单一导电类型材料作为漂移区，在漂移区引入了横向电场，使得器件漂移区在较小的关断电压下即可完全耗尽，击穿电压仅与耗尽层厚度及临界电场有关。因此，在相同耐压下，超结结构漂移区的掺杂浓度可以提高一个数量级，同时在同样的击穿电压下只需要更薄的EPI(外延层)作为漂移区，从而大大降低了器件的比导通电阻‐Rsp，同时提高了FOM(figure of merit，品质因数)值。
目前超结结构主要由两种工艺实现：多次外延和深槽外延，制造的难点主要在于形成具有高深宽比的P柱区和N柱区。
多次外延方法是在N+衬底上采用多次外延方式生长需要厚度的漂移区，且在每次外延后进行局部的P型离子注入，最后退火形成连续的P柱。该方法工艺复杂，需要进行多次外延工艺以及多次离子注入工艺，耗时长，成本高，且难以降低晶胞面积。
深槽外延方法是在一定厚度的N型外延层(漂移区)上刻蚀深槽，然后在深槽中进行P型外延生长。该方法相对多次外延工艺方法简单，也降低了成本，但刻蚀深宽比大的沟槽工艺难度大。目前，刻蚀具有高深宽比的沟槽需要采用深反应离子刻蚀(DRIE，DeepReactive Ion Etching)设备，但是该类设备代价昂贵，不可避免的增加了生产成本。同时，由于刻蚀形成的沟槽深宽比很大，也给深槽外延填充带来难度：在填充过程中，由于沟槽顶部开口较小，且深度较深，因此用以填充的P型外延层极易在沟槽顶部形成堆积，进而将顶部堵塞，但是沟槽底部并没有得到很好的填充，导致填充不充分形成空洞层，影响器件的性能。
因此，如何在降低生产成本的前提下，制备出高深宽比的P柱和N柱一直为本领域技术人员所致力研究的方向。
发明内容
本发明公开了一种超结器件的制造方法，该方法能够形成高深宽比的P柱区和N柱区，但不需要刻蚀高深宽比的沟槽，工艺简单，有效减小器件的元胞尺寸，降低导通电阻，减小成本。
为了实现上述技术效果，本发明采用的技术方案为：
一种半导体器件的制备方法，其中，包括如下步骤：
步骤S1：提供一具有第一导电类型的第一外延层，该外延层的顶部覆盖有一层保护层，对所述保护层和所述外延层进行部分刻蚀，以在保护层和第一外延层中形成若干间隔开的沟槽；
步骤S2：在所述沟槽底部和侧壁制备一层具有第二导电类型的第二外延层，且使位于所述沟槽底部的至少部分第二外延层暴露在外；
步骤S3：进行离子注入工艺，以将位于所述沟槽底部的至少部分第二外延层反型为第一导电类型；
步骤S4：制备具有第一导电类型的第三外延层覆盖在所述第二外延层上表面，并将所述沟槽剩余部分完全填充；
步骤S5：进行平坦化处理，使所述第三外延层与所述第二外延层的顶部高度齐平。
上述的制备方法，其中，在所述步骤S4中进一步包含在生长所述第三外延层之前移除所述保护层，使得生长的所述第三外延层覆盖所述第二外延层和所述第一外延层的上表面，并将所述沟槽剩余部分完全填充。
上述的制备方法，其中，所述步骤S4中生长的所述第三外延层进一步覆盖所述保护层，所述步骤S5进一步包含移除所述保护层。
上述的制备方法，其中，在所述步骤S1中提供的所述第一外延层的初始厚度大于实际需要的厚度，且在所述步骤S3中进行离子注入之后，位于侧壁上的未被反型的所述第二外延层在竖直方向上的高度不高于所述第一外延层的上表面。
上述的制备方法，其中，在所述步骤S1中，提供的所述第一外延层的初始厚度等于实际需要的厚度，且在所述步骤S3中进行离子注入工艺之后，位于侧壁上的未被反型的所述第二外延层在竖直方向上的高度不低于所述第一外延层的上表面。
上述的制备方法，其中，在所述第一外延层的底部还形成具有第一导电类型的衬底，该衬底不与所述沟槽的底部形成接触，且该衬底的离子掺杂浓度要大于所述第一外延层。
上述的制备方法，其中，步骤S1中还包含在所述第一外延层底部还形成具有第二导电类型的衬底和缓冲层，所述缓冲层位于所述衬底和所述第一外延层之间，并与所述沟槽的底部形成接触。
上述的制备方法，其中，所述第三外延层与所述第一外延层的离子掺杂浓度相同。
上述的制备方法，其中，所述第二外延层的离子掺杂浓度小于所述第一外延层的离子掺杂浓度。
上述的制备方法，其中，所述沟槽的宽度为1um～100um，所述沟槽的深度为0.1um～100um。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1～7为本发明制备超结器件的流程图；
图8为对应图7的立体结构图；
图9和图10为本发明在一个实施例中先去除保护层然后生长第三外延层的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明提供了一种超结器件的制备方法，具体方案如下。
执行步骤S1：参照图1～3所示，首先提供一具有第一导电类型的第一外延层11，其作为超结器件的漂移区(Drift)。作为可选项，可在一具有重掺杂的衬底10上采用外延生长工艺来形成第一外延层11。在某些实施例中，该衬底10的导电类型与第一外延层11相同，也为第一导电类型，在另一些实施例中，衬底10的导电类型可能与第一外延层11相反，为第二导电类型。其中，衬底10的重掺杂是相对于第一外延层11而言的，换而言之，即衬底10的离子掺杂浓度大于第一外延层11的离子掺杂浓度。在此需要说明的是，预先在提供的衬底10形成第一外延层11仅是一种可选的实施例，在实际应用中亦可在第一外延层11中形成P柱/N柱之后，再在第一外延层11背面(即底部)进行离子注入或者掺杂形成重掺杂的区域，其作用与衬底10相同，本领域技术人员可选择何种方式在第一外延层11底部形成重掺杂的区域。
在外延层11的顶部制备一层保护层12，之后以一具有图案化的光刻胶为刻蚀掩膜对保护层12和第一外延层11进行刻蚀，以在保护层12和第一外延层11中形成若干间隔开的沟槽20。作为可选项，可在外延层11的顶部沉积一层氧化层作为上述的保护层12。作为可选项，在形成保护层12之后，可采用各向异性刻蚀工艺对保护层12和第一外延层11进行刻蚀，且刻蚀形成的沟槽的宽度介于1um～100um之间，其深度介于0.1um～100um之间。在一个实施例中，衬底10和第一外延层11导电类型相同，刻蚀形成的沟槽20不贯穿第一外延层11的整个厚度，从而保证后续形成的P柱不与重掺杂的衬底10形成接触。优选的，沟槽的宽度要大于相邻沟槽之间的间距。
执行步骤S2：参照图4所示，在沟槽20底部和侧壁生长一层具有第二导电类型的第二外延层13，且每个沟槽20中两侧侧壁处的第二外延层13之间均留有间隙21，使位于沟槽底部的至少部分第二外延层13暴露在外。优选的，可采用外延生长工艺来制备上述的第二外延层13。同时，技术人员可通过控制第二外延层13的生长厚度来控制后续形成的P柱和N柱的宽度。
执行步骤S3：参照图5所示，进行离子注入工艺，以将位于沟槽底部，即间隙21正下方的暴露在外的至少部分第二外延层13反型为具有第一导电类型的外延层16。在此需要注意的是，当第一外延层11和衬底10为同一导电类型时，在进行离子注入工艺后，需保证间隙21正下方的整个厚度的第二外延层13全部反型为第一导电类型，进而使得完成后续沉积的具有第一导电类型的第三外延层14与第一外延层11相连。
执行步骤S4：参照图6，生长制备具有第一导电类型的第三外延层14覆盖在第二外延层13的上表面，并将间隙21进行填充。在图示实施例中，第三外延层14进一步覆盖保护层12的上表面。生长第三外延层14的方法可以包含使用化学气相淀积(CVD)进行选择性生长(SEG)。
在一个实施例中，第一外延层11的离子掺杂浓度大于第二外延层13的离子掺杂浓度；进一步优选的，该第三外延层14的离子掺杂浓度与第一外延层11的离子掺杂浓度相等或近似相等，例如在一些可选的实施例中，上述的第三外延层14与第一外延层11材质完全相同且掺杂浓度相同。
执行步骤S5：参照图7，进行平坦化处理。在一个实施例中，该步骤包含移除保护层12，并使第三外延层14与第二外延层13的顶部高度齐平。在一可选的实施例中，采用CMP(Chemical Mechanical Polishing，化学机械研磨)工艺移除剩余的保护层12，同时对第三外延层14实施减薄。在第一外延层11、外延层16和第三外延层14所共同构成的复合外延层15中形成有若干条状的第二外延层13。
完成上述步骤后，继续进行一退火处理，藉由复合外延层15和第二外延层13中掺杂的离子在高温条件下产生扩散，形成P型掺杂立柱和N型掺杂立柱，形成超结，可参照图8所示。
在一个实施例中，步骤S1中提供的第一外延层11的初始厚度大于实际需要的厚度，且在步骤S3对位于沟槽底部暴露在外的部分第二外延层13进行反型注入后，位于侧壁上未被反型的第二外延层13在竖直方向上的高度不高于第一外延层11的上表面。这样多余厚度的第一外延层11可在步骤S5的平坦化处理过程中作为牺牲层，从而保证外延层整体厚度满足设计需求，避免影响器件性能。
在另一替代实施例中，步骤S1中提供的第一外延层11的初始厚度等于实际需要的厚度，且在步骤S3对位于沟槽底部暴露在外的部分第二外延层13进行反型注入后，位于侧壁上未被反型的第二外延层13在竖直方向上的高度仍然不低于第一外延层11的上表面。在该实施例中，第一外延层11的厚度不会在步骤S5平坦化处理过程中受到影响，从而保证外延层整体厚度满足设计需求，器件性能可达到预期。
在又一替代实施例中，在形成图5所示的结构后，去除保护层12从步骤S5变换到步骤S4，去除保护层12之后生长具有第一导电类型的第三外延层14，覆盖第二外延层13和第一外延层11的上表面，并将沟槽剩余部分完全填充，可参照图9和图10所示。生长第三外延层14的方法可以包含使用化学气相淀积(CVD)进行选择性生长(SEG)。步骤S5包含使用平坦化处理工艺对第三外延层14进行减薄，使得第三外延层14的顶部平面对齐第二外延层13。
在一作为示范但并不作为局限的实施例中，上述的第一导电类型为N型，那么第二导电类型则为P型。但是在其他一些实施例中，还可具有其他的实施方式，例如第一导电类型为P型，那么第二导电类型则为N型，在一个实施例中，如果重掺杂衬底10的导电为第二导电类型，与第一外延层11相反，例如，当第一导电类型为P型且第二导电类型为N型时，为了保证形成的N型掺杂立柱相互连接，需要在P型外延层底部预先制备一层N型缓冲层，且刻蚀形成的沟槽贯穿P型外延层与N型缓冲层形成接触。在一个实施例中，N型缓冲层的掺杂浓度小于P型第一外延层11。进而可形成与7相同的结构，在此不予赘述。
综上所述，由于本发明采用了如上技术方案，不需要通过多次外延和离子注入工艺，也无需刻蚀形成刻蚀高深宽比的沟槽，通过刻蚀N型漂移区形成开口较大的沟槽并在两侧侧壁制备P型外延层，之后填充N型外延层将沟槽的间隙进行填充，最后退结即可形成高深宽比的P柱和N柱，有效减小器件的晶胞尺寸，降低导通电阻。本发明工艺简单，制程变动小，可实现性较强，同时成本相比较现有技术而言也大大降低，适合推广生产。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，包括如下步骤：
步骤S1：提供一具有第一导电类型的第一外延层，该外延层的顶部覆盖有一层保护层，对所述保护层和所述外延层进行部分刻蚀，以在保护层和第一外延层中形成若干间隔开的沟槽；
步骤S2：在所述沟槽底部和侧壁制备一层具有第二导电类型的第二外延层，且使位于所述沟槽底部的至少部分第二外延层暴露在外；
步骤S3：进行离子注入工艺，以将位于所述沟槽底部的至少部分第二外延层反型为第一导电类型；
步骤S4：制备具有第一导电类型的第三外延层覆盖在所述第二外延层上表面，并将所述沟槽剩余部分完全填充；
步骤S5：进行平坦化处理，使所述第三外延层与所述第二外延层的顶部高度齐平。
2.如权利要求1所述的制备方法，其特征在于，在所述步骤S4中进一步包含在生长所述第三外延层之前移除所述保护层，使得生长的所述第三外延层覆盖所述第二外延层和所述第一外延层的上表面，并将所述沟槽剩余部分完全填充。
3.如权利要求1所述的制备方法，其特征在于，所述步骤S4中生长的所述第三外延层进一步覆盖所述保护层，所述步骤S5进一步包含移除所述保护层。
4.如权利要求1所述的制备方法，其特征在于，在所述步骤S1中提供的所述第一外延层的初始厚度大于实际需要的厚度，且在所述步骤S3中进行离子注入之后，位于侧壁上的未被反型的所述第二外延层在竖直方向上的高度不高于所述第一外延层的上表面。
5.如权利要求1所述的制备方法，其特征在于，在所述步骤S1中，提供的所述第一外延层的初始厚度等于实际需要的厚度，且在所述步骤S3中进行离子注入工艺之后，位于侧壁上的未被反型的所述第二外延层在竖直方向上的高度不低于所述第一外延层的上表面。
6.如权利要求1所述的制备方法，其特征在于，在所述第一外延层的底部还形成具有第一导电类型的衬底，该衬底不与所述沟槽的底部形成接触，且该衬底的离子掺杂浓度要大于所述第一外延层。
7.如权利要求1所述的制备方法，其特征在于，步骤S1中还包含在所述第一外延层底部还形成具有第二导电类型的衬底和缓冲层，所述缓冲层位于所述衬底和所述第一外延层之间，并与所述沟槽的底部形成接触。
8.如权利要求1所述的制备方法，其特征在于，所述第三外延层与所述第一外延层的离子掺杂浓度相同。
9.如权利要求1所述的制备方法，其特征在于，所述第二外延层的离子掺杂浓度小于所述第一外延层的离子掺杂浓度。
10.如权利要求1所述的制备方法，其特征在于，所述沟槽的宽度为1um～100um，所述沟槽的深度为0.1um～100um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410623747.2A CN104409334B (zh) | 2014-11-06 | 2014-11-06 | 一种超结器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410623747.2A CN104409334B (zh) | 2014-11-06 | 2014-11-06 | 一种超结器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104409334A CN104409334A (zh) | 2015-03-11 |
| CN104409334B true CN104409334B (zh) | 2017-06-16 |
Family
ID=52646951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410623747.2A Active CN104409334B (zh) | 2014-11-06 | 2014-11-06 | 一种超结器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104409334B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328532B (zh) * | 2015-07-02 | 2020-06-09 | 北大方正集团有限公司 | 一种超结器件外延片的制作方法及结构 |
| CN107045973A (zh) * | 2017-03-16 | 2017-08-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| CN107275389B (zh) * | 2017-06-30 | 2020-02-07 | 上海华虹宏力半导体制造有限公司 | 超级结的沟槽填充方法 |
| CN109103077A (zh) * | 2018-08-30 | 2018-12-28 | 深圳基本半导体有限公司 | 离子注入方法及掩膜层结构 |
| CN117476468B (zh) * | 2023-12-26 | 2024-03-22 | 北京智芯微电子科技有限公司 | 超结结构及其制造方法、超结半导体器件和半导体结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6439581B1 (en) * | 1999-04-22 | 2002-08-27 | Chia-Bo Chang | Sealing structure for a mixing valve of hot and cool water |
| CN102130161A (zh) * | 2010-01-19 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 功率场效应管及其制造方法 |
| CN102254796A (zh) * | 2010-05-20 | 2011-11-23 | 上海华虹Nec电子有限公司 | 形成交替排列的p型和n型半导体薄层的方法 |
| CN102468169A (zh) * | 2010-11-01 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | Umos晶体管及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4304034B2 (ja) * | 2002-10-18 | 2009-07-29 | 富士電機ホールディングス株式会社 | 超接合半導体素子の製造方法 |
| JP5072221B2 (ja) * | 2005-12-26 | 2012-11-14 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP5103118B2 (ja) * | 2007-09-27 | 2012-12-19 | オンセミコンダクター・トレーディング・リミテッド | 半導体ウエハおよびその製造方法 |
| CN102208414B (zh) * | 2010-03-31 | 2013-05-22 | 力士科技股份有限公司 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
| CN102376533A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | 交替排列的p型和n型半导体薄层结构的制作方法及器件 |
| CN102623350A (zh) * | 2012-04-11 | 2012-08-01 | 无锡新洁能功率半导体有限公司 | 具有超结结构的半导体器件的制造方法 |
-
2014
- 2014-11-06 CN CN201410623747.2A patent/CN104409334B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6439581B1 (en) * | 1999-04-22 | 2002-08-27 | Chia-Bo Chang | Sealing structure for a mixing valve of hot and cool water |
| CN102130161A (zh) * | 2010-01-19 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 功率场效应管及其制造方法 |
| CN102254796A (zh) * | 2010-05-20 | 2011-11-23 | 上海华虹Nec电子有限公司 | 形成交替排列的p型和n型半导体薄层的方法 |
| CN102468169A (zh) * | 2010-11-01 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | Umos晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104409334A (zh) | 2015-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104485328B (zh) | 带有igbt单元和去饱和沟道结构的半导体器件 | |
| CN103545370B (zh) | 用于功率mos晶体管的装置和方法 | |
| CN104517852B (zh) | 横向漏极金属氧化物半导体元件及其制造方法 | |
| CN102169902B (zh) | 一种深槽和深注入型超结器件 | |
| CN102339861B (zh) | 半导体装置 | |
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| CN103545371B (zh) | 用于功率mos晶体管的装置和方法 | |
| CN104409334B (zh) | 一种超结器件的制备方法 | |
| CN103258846B (zh) | 双栅极横向mosfet | |
| CN105103294B (zh) | 用于改进垂直场效应器件的封装的器件体系结构和方法 | |
| CN103811549B (zh) | 横向mosfet | |
| CN102347220A (zh) | 具有薄epi工艺的沟槽超结mosfet器件及其制造方法 | |
| CN102315247B (zh) | 具有沟槽型终端结构的超级结半导体器件 | |
| CN102983171B (zh) | 垂直无结环栅mosfet器件的结构及其制造方法 | |
| TW201322451A (zh) | 功率半導體元件之邊緣終端結構 | |
| CN111668312A (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| CN107994076A (zh) | 沟槽栅超结器件的制造方法 | |
| CN104658901A (zh) | 一种分裂栅型沟槽mosfet的制备方法 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN104979213B (zh) | 形成具有包括绝缘区的终止区的电子装置的工艺 | |
| CN107799419A (zh) | 超级结功率器件及其制备方法 | |
| US20170222022A1 (en) | Semiconductor device with composite trench and implant columns | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN104966732B (zh) | GaAs基pHEMT器件及其制备方法 | |
| CN106158631A (zh) | 带埋层沟槽功率器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Patentee after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Patentee before: China Aviation (Chongqing) Microelectronics Co., Ltd. |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Patentee after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Patentee before: Huarun Microelectronics (Chongqing) Co., Ltd. |