TW201322451A - 功率半導體元件之邊緣終端結構 - Google Patents

功率半導體元件之邊緣終端結構 Download PDF

Info

Publication number
TW201322451A
TW201322451A TW101136369A TW101136369A TW201322451A TW 201322451 A TW201322451 A TW 201322451A TW 101136369 A TW101136369 A TW 101136369A TW 101136369 A TW101136369 A TW 101136369A TW 201322451 A TW201322451 A TW 201322451A
Authority
TW
Taiwan
Prior art keywords
surrounding
trench
active
epitaxial layer
trenches
Prior art date
Application number
TW101136369A
Other languages
English (en)
Inventor
Suku Kim
Joseph Andrew Yedinak
Ihsiu Ho
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW201322451A publication Critical patent/TW201322451A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明係描述用於功率半導體裝置之邊緣終端構造以及用以製造此等構造的方法。該等功率半導體裝置(或是功率裝置)包含一基材，其上具有一磊晶層，並具有包含一電晶體構造之主動溝槽，其具有一絕緣閘極傳導層、一超接面或屏蔽區域鄰接該主動溝槽；一圍繞該主動溝槽之周圍溝槽、以及一源極接點區域位於該磊晶層之一上表面中，其中該閘極傳導層延伸跨過該超接面或是屏蔽區域，並跨過該圍繞的周圍溝槽。此一組態使得該邊緣終端構造能夠在包含PN超接面構造的功率MOSFET裝置中與範圍廣泛的鑿穿電壓一起使用。

Description

功率半導體元件之邊緣終端結構 發明領域
本發明一般係有關於半導體裝置以及用以製造此等裝置之方法。更具體而言，本申請案描述用於功率半導體裝置之邊緣終端構造以及製造此等構造的方法。
發明背景
包含積體電路(IC)或獨立裝置之半導體裝置係廣泛使用於不同的電子設備中。該IC裝置(或是晶片或者是離散裝置)包含一預先製造在半導體材料之一基材的表面上之微型化電路。該等電路係由許多重疊層所構成，包括能夠擴散進入基材中之摻雜劑層(稱之為擴散層)，或是植入該基材中的離子(稱之為離子層)。其他層則為導體(聚矽或金屬層)或者是位於傳導層之間的連接層(通道或接點層)。積體電路裝置或是離散裝置能夠以一種使用許多步驟之組合的層接著層之程序進行製造，包括生長層、成像、沈積、蝕刻與清潔。矽晶圓典型係用以作為基材，並使用光微影標示基板欲進行摻雜或沈積的不同區域，並且界定出聚矽、絕緣體或金屬層。
功率半導體裝置係通常用以作為電子電路中之開關或整流器。當連接到一電路板時，便能夠廣泛用於各種不同的設備中，包括汽車電子、磁碟驅動與電源供應。某些功率半導體能夠形成於一預先產生在一基材中的溝槽 內。其中一種使該溝槽構造引起關注之特性係在於電流會垂直地通過位於溝槽中之該裝置的通道。如此會容許較其中電流水平地通過通道且接著垂直地通過汲極的其他半導體裝置產生更高的胞體且/或電流通道密度。更大的胞體且/或電流通道密度一般代表基材之每一單位面積能夠製造出更多的裝置且/或電流通道，從而增加該功率半導體裝置之電流密度。
發明概要
本申請案描述用於功率半導體裝置之邊緣終端構造以及用以製造此等構造的方法該功率半導體裝置(或是功率裝置)包含一基材，其上具有一磊晶層，一大體上平行之主動溝槽陣列形成於該磊晶層中，且該等主動溝槽包含一電晶體構造，其具有一絕緣閘極傳導層、一超接面(superjunction)或是屏蔽區域鄰接該主動溝槽；一周圍溝槽圍繞該等主動溝槽、以及一個位於該磊晶層之上表面中的源極接點區域，其中該閘極傳導層延伸跨過該超接面或屏蔽區域，並涵蓋該圍繞的周圍溝槽。此一組態使得邊緣終端構造能夠在包含PN超接面構造之功率金屬氧化物半導體場效電晶體(MOSFET)裝置中與範圍廣泛的鑿穿電壓一起使用。
105‧‧‧基材
110‧‧‧磊晶層
112‧‧‧突丘式構造
115‧‧‧遮罩
120、122‧‧‧溝槽構造
125、126‧‧‧側壁摻雜物區域
130、132‧‧‧氧化物層
133‧‧‧閘極氧化物層
140‧‧‧氧化物區域
145‧‧‧P型摻雜物區域
150‧‧‧閘極
165‧‧‧包覆絕緣蓋
175‧‧‧消耗區域
182‧‧‧突出物
200‧‧‧半導體構造
D‧‧‧源極接點區域
G‧‧‧間隙
H‧‧‧高度
L‧‧‧長度
藉由圖式而能夠更為理解以下描述，其中：圖1顯示一些製造一種包含一基材以及一磊晶 層，並於該磊晶層之上表面上具有一遮罩之半導體構造的方法之實施例。
圖2描述一些用以製造一種包含兩個溝槽構造之半導體構造的方法之實施例。
圖3~4顯示一些用以製造一種具有氧化物層形成在該等溝槽中或上之半導體構造的方法之實施例。
圖5描述一些用以製造一種具有一閘極導體形成於溝槽中之半導體構造的方法之實施例。
圖6顯示一些用以製造一種具有p區域形成於該磊晶層中之半導體構造的方法之實施例。
圖7A、7B與8顯示一些用以製造一種具有主動溝槽與周圍溝槽之半導體構造的方法之實施例。
圖9與10顯示圖8所示之該半導體構造之一些橫剖面。
圖11顯示一種包含一轉換點以及一源極接點區域之半導體構造。
圖12顯示包含一轉換構造之平面半導體構造的一些實施例。
諸圖式顯示該等半導體裝置之特別樣態以及製造此等裝置的方法。結合以下描述，諸圖式示範並說明該方法之原理以及透過這些方法所製造的構造。在圖式中，為求清晰可見，層之厚度與區域係經過誇大顯示。不同圖式中之相同的參考數字代表相同的元件，且其描述因此將不予重複贅述。至於文中所使用之位於其上、附裝到，或 是耦合到等術語，表示一物件(例如一材料、一層、一基材等)能夠位於另一物件上、附裝到另一物件，或者是耦合到另一物件，無論該物件是否直接位於另一物件上、附裝到另一物件，或耦合到另一物件，或是在該物件與另一物件之間具有一個或更多的中間物件。同樣地，若提及方向(例如上方、下方、頂部、底部、側面、上、下、位於底下、位於上方、較高、較低、水平、垂直、“x”、“y”、“z”等)係為相對方向，且提供方向純粹係作為範例且為求容易說明與探討之用，而並非作為本發明之限制。此外，當參考到元件清單(例如元件a、b、c)時，此等參考旨在本身包括所列元件其中任何一者、少於所有所列元件之組合、且/或所列之所有元件的組合。
本發明之詳細說明
以下描述提供特定詳細說明，以便能夠透徹的理解本發明。然而，熟諳此技藝之人士將會理解到的是，能夠實行與使用半導體裝置及相關製造與使用該裝置之方法，而無需這些特定詳細說明。半導體裝置及相關方法事實上的確能夠藉由修改所顯示之裝置與方法而付諸實現，並且能夠結合業界典型使用之其他裝備與技術使用。例如，儘管描述說明中參考到溝槽金屬氧化物場效應電晶體(MOSFET)裝置，其能夠修改用於其他形成於溝槽中的半導體裝置，諸如靜電感應電晶體(SIT)裝置、靜電感應閘流電晶體(SITh)裝置、絕緣閘極雙極性電晶體(IGBT)裝置、雙極 性接面電晶體(BJT)裝置、雙極性靜電感應電晶體(BSIT)裝置、接面場效電晶體(JFET)裝置，以及閘流電晶體裝置。
圖1~11中顯示用於功率半導體裝置之邊緣終端構造及製造此等構造之方法的一些實施例。這些實施例能夠用於任何數量的功率半導體裝置，包括那些文中所描述的裝置。此外，這些邊緣終端構造能夠與美國專利申請案第12/841,774號、12/707,323號，以及12/629,232號中所描述的那些包含超接面構造之半導體裝置一起使用，該等專利申請案之揭露內容係以參考方式併入本文之中。
如圖1中所示，該等方法在一些實施例中首先係設置一半導體基材105，本發明中能夠使用任何業界已知的基材。適當的基材包括矽晶圓、磊矽層、諸如絕緣體上矽(SOI)技術中所使用的黏合晶圓、且/或非晶形矽層，其全部能夠經過摻雜或未經摻雜。此外，本發明能夠使用任何其他用於電子裝置之半導體材料，包括鍺、矽鍺、碳化矽、淡化鎵、砷化鎵、砷化鎵銦、砷化鎵鋁，且/或任何精純或化合半導體，諸如Ⅲ-V、Ⅱ-Ⅵ族元素及其變化元素。在某些實施例中，該基材105能夠以n型摻雜物進行重度摻雜。
在一些實施例中，該基材105在其上表面上包含一個或更多的磊矽層(文中個別或統稱為磊晶層110)。例如，一輕微摻雜p型磊晶層能夠存在於基材105與磊晶層110之間。磊晶層110能夠使用任何業界已知程序加以提供，包括任何已知的磊晶沈積程序。磊晶層能夠以p型摻雜物進行輕微摻雜。
接著，如圖2中所示，一第一溝槽構造120(或主動溝槽)能夠形成於該磊晶層110中。第一溝槽構造120之底部能夠到達磊晶層110或基材105中的任何位置。該第一溝槽構造120能夠藉由任何熟知的程序所形成。在某些實施例中，一遮罩115能夠形成在該磊晶層110的上表面上。該遮罩115能夠藉著首先沈積一層所需的遮罩材料，且接著使用一光微影以及一蝕刻程序使其產生圖案，以便使該遮罩115形成所需的圖案而形成。在完成用以產生溝槽120之蝕刻程序以後，一突丘式構造112便會形成在鄰接的溝槽120之間。
磊晶層110接著能夠藉由任何已知的程序進行蝕刻，直到第一溝槽120在該磊晶層110(或基材105)中到達所需深度與寬度為止。溝槽120之深度與寬度，以及寬度對於深度之寬深比能夠加以控制，以至於使稍後沈積的氧化物層確實地充填在溝槽中，並避免形成孔洞。在某些實施例中，第一溝槽構造120之深度範圍可由0.1到100微米，且寬度範圍則由0.1到50微米。由於此等深度與寬度，該溝槽之寬深比範圍係由約1：1到約1：50。
在某些實施例中，一第二溝槽構造122(或周圍溝槽)能夠在形成該第一溝槽構造120之同時形成。在某些實施例中，該第二溝槽構造122之深度能夠大致上等於該第一溝槽構造120的深度。在其他組態中，該第二溝槽構造122之深度能夠大於該第一溝槽構造120的深度。在某些實施例中，該第二溝槽構造之深度最高能夠比該第一溝槽構造的深度多出約100%。在其他實施例中，該第二溝槽構造122 之深度最高能夠比該第一溝槽構造的深度多出約5%。
在某些實施例中，該等溝槽120/122之側壁並非垂直於該磊晶層110的上表面。取而代之的是，該溝槽側壁相對於該磊晶層110之上表面的角度範圍能夠從約90度(一垂直側壁)到約60度。溝槽角度能夠加以控制，以便使一稍後沈積的氧化物層或任何其他材料確實地充填於該溝槽中，並避免形成孔洞。
在某些實施例中，如圖2中所示，該第一溝槽構造120之側壁能夠以一n型摻雜物進行摻雜，以至於使一側壁摻雜物區域125係形成於該磊晶層110中接近第一溝槽120之側壁處。視需要地，第二溝槽122構造之側壁亦能夠以一n型摻雜物進行摻雜，以致於使一側壁摻雜物區域126係形成於該磊晶層110中接近側壁之處。該側壁摻雜程序能夠使用任何能夠將p型摻雜物植入到所需寬度的摻雜程序加以進行。進行摻雜程序以後，摻雜物能夠藉由任何已知的擴散或驅入程序進一步實行擴散。側壁摻雜物區域125/126之寬度能夠進行調整，以至於當關閉半導體裝置並阻隔電流時，使得鄰接任何溝槽之突丘112能夠部分或完全地消耗。側壁摻雜物之存在幫助係來自於一帶有一良好界定PN接合面之PN超接面構造，如同文中所述之某些美國專利申請案中所描述者。在其他組態中，該帶有良好界定PN接合面之PN超接面構造能夠使用一薄磊晶生長程序而形成在側壁上，如同文中所述之某些美國專利申請案中所描述者。
遮罩115能夠使用任何業界已知的程序進行去除。接著，如圖3中所示，隨著n型摻雜物從側壁與底部基材擴散，摻雜物區域125與126能夠合併成為一底部n型區域，如同圖3中所示。一氧化物層130(或是其他絕緣或半絕緣材料)能夠形成在該等溝槽120/122中。該氧化物層130能夠藉由任何業界所知的程序所形成。在某些實施例中，該氧化物層130能夠藉著沈積一氧化物材料，直到其覆蓋溝槽120/122為止所形成。該氧化物層130之厚度能夠加以調整到任何需要充滿該等溝槽120/122之厚度。氧化物材料之沈積能夠使用任何已知的沈積程序加以進行，包括任何的化學蒸汽沈積(CVD)程序、諸如次常壓化學蒸汽沈積(SACVD)，其能夠在溝槽中產生一高度的同形階梯覆蓋。若有需要，能夠使用一回流程序使該氧化物材料回流，其將有助於降低位於該氧化物層130中的孔洞或缺陷。
在沈積過氧化物層130之後，能夠使用一回蝕程序去除位於第一溝槽120上與其中之過剩的氧化物材料。進行過回蝕程序之後，一氧化物區域140係形成於該第一溝槽120的底部中，如圖4中所示。除了在該第一溝槽120上的區域中實行回蝕以外，能夠另外或替代性地使用一平坦化程序(無論在進行回蝕以前或以後)，諸如業界所知之任何的化學且/或機械拋光。視需要而定地，一高品質氧化物層能夠在進行氧化物層130沈積之前便已形成。在這些實施例中，該高品質氧化物層能夠藉由在一含氧化物大氣中使該磊晶層110氧化，直到生長出所需厚度的高品質氧化物層為 止所形成。該高品質氧化物層能夠用以改良氧化物成分以及充填因子，藉以使氧化物層130成為一更佳的絕緣體。
然而，對於第二溝槽構造122而言並未實行氧化物層130去除程序，而是使該氧化物層130留在第二溝槽122之上或其中，如圖4中所示，並且形成一氧化物層132。在某些實施例中，該氧化物層132之厚度範圍最高能夠達到約5微米。在某些實施例中，該氧化物層132之厚度範圍最高能夠達到約5000埃。
在第一溝槽120中形成底部氧化物區域140以後，一閘極絕緣層(諸如一閘極氧化物層133)能夠在溝槽120並未藉由該底部氧化物層140所覆蓋的暴露側壁上生長，如圖4中所示。該閘極氧化物層133能夠藉由任何使位於溝槽120之側壁中的暴露矽氧烷產生氧化，直到生長出所需厚度為止的程序所形成。在第二溝槽122中並未形成閘極絕緣層。
接著，一傳導層能夠沈積在該溝槽120之中間或上方部分以及該底部氧化物區域140上。該傳導層能夠包含任何業界所知的傳導且/或半導體材料，包括任何金屬、矽氧烷、半導體材料、經摻雜聚矽或其組合。此傳導層能夠藉由任何已知的沈積程序進行沈積，包括化學蒸汽沈積程序(CVD、PECVD、LPCVD等)或是使用所需金屬作為噴濺目標物之噴濺程序。在某些組態中，該傳導層延伸覆蓋部分位於第二溝槽122上方的氧化物層132，如同以下更為詳盡的說明。
傳導層能夠進行沈積，以便使其充滿並覆蓋該第一溝槽120之上方部分。接著，一閘極150(或是閘極導體)能夠使用業界所知之任何程序由該傳導層所形成。在某些實施例中，該閘極150能夠藉由使用業界所知之任何程序去除該傳導層的上方部分所形成，包括任何回蝕程序。去除程序之結果會產生一傳導層(閘極150)，其覆蓋溝槽120中之第一氧化物區域140，並且夾在該閘極氧化物層133之間，如圖5中所示。在某些組態中，該閘極導體能夠形成，以便使其上表面大致上與該磊晶層110之上表面共面平齊。
接著，一p型摻雜物區域145能夠形成於磊晶層110之一上方部分中，如圖6中所示。該p型摻雜物區域145能夠使用任何業界已知的程序所形成。在某些實施例中，該p型摻雜物區域145能夠藉由植入且接著進行一個使p型摻雜物從植入區域擴散的擴散程序所形成。
電晶體構造(例如MOSFET)之殘餘部分接著能夠使用任何業界已知的程序形成於該第一溝槽120中。第二溝槽122內並未形成MOSFET。在某些實施例中，該MOSFET構造能夠藉著在該磊晶層110之暴露上表面上形成接點區域而完成。接著，閘極之上表面係以一包覆絕緣層進行覆蓋，並用以形成一絕緣蓋。接著，能夠對於該接觸區域與p型摻雜物區域145進行蝕刻，以形成一插入區域。接著能夠將一源極層(或區域)沈積覆蓋住該絕緣蓋以及接觸區域的上方部分。且在該源極層形成之前或之後，能夠利用任何業界已知的程序使一汲極形成在該基材的背側上。
這些方法能夠形成圖7A與7B中所示之半導體構造200，其他裝置組件並未顯示於圖7A與7B之俯視圖中，以便使讀者能夠清楚地看到溝槽構造。如圖7A中所示，該半導體構造200包含一系列之第一主動溝槽120，其大致上彼此平行延伸，且其中包含一作用通道區域。該半導體構造200亦包含第二溝槽122，其形成一周圍或環圍繞住該系列之溝槽120。儘管圖7A中僅顯示一單獨的第二溝槽122，能夠形成額外的溝槽122，以便能夠形成後續的環狀周圍溝槽。圖7B顯示其他實施例，其中該周圍溝槽構造包含一突出物182，其能夠延伸成緊鄰該主動溝槽120。
圖8顯示出其中具有某些MOSFET成分之該半導體構造200。在圖8所示之俯視圖中，主動溝槽120包含一絕緣層140，其形成在該主動溝槽120中、一消耗區域175，其係位在鄰接該主動溝槽120之處。該消耗區域175包含PN超接面構造以及一屏蔽區域。該周圍溝槽122亦包含形成於該等溝槽122其中與其上的絕緣層132。閘極傳導線路150係形成於該絕緣層140上，且位於主動溝槽120中。該閘極傳導線路150延伸到突丘式構造112上，並跨過該周圍溝槽122，以至於使其能夠連接到一閘極匯流排，如業界所已知者。
圖9中係顯示該半導體構造200沿著圖8之線段A所見的一橫剖面。該半導體構造200包含第一溝槽120，其具有氧化物層140、閘極150，以及包覆絕緣蓋165。當裝置運作時，一消耗區域175(具有PN超接面構造以及屏蔽區域) 係形成在磊晶層110中接近位於主動溝槽120內的MOSFET構造處。P型摻雜物區域145係已經形成在該磊晶層110的上方部分中。
該半導體構造200包含多個充滿絕緣層132之第二(周圍)溝槽122。在某些實施例中，該周圍溝槽122能夠包含一介電質材料、一絕緣體、一半絕緣體、一導體，或是其組合。
半導體構造200中之周圍溝槽122的數量係依照電壓額定等級以及所需的裝置洩漏性能而定。在某些實施例中，第二溝槽122之數量範圍最高能夠達到50個。在其他實施例中，第二溝槽122之數量範圍約從1到10個。而又在其他實施例中，該第二溝槽122之數量係約為5個。當使用一個以上的周圍溝槽122時，便能夠使電壓橫向地蔓延。
圖10中係顯示沿著圖8之線段B所見的該半導體構造200之一橫剖面。如此圖式中所示，第一(作用)溝槽120之尾端係與相鄰的第二(周圍)溝槽122之側壁相隔一段間隙G。此間隙G之距離依照如何進行該區域以及鑿穿電壓額定等級二者之間的電荷平衡效應最佳化而定。在某些實施例中，間隙G之距離範圍能夠從約0微米(其中該兩個溝槽彼此接觸，如圖7B中所示)到約1000微米。在其他實施例中，此間隙G之距離範圍最高能夠達約10微米。而在其他的實施例中，此間隙G之距離範圍最高能夠達約1微米。
如圖10中所示，消耗區域175包含具有一高度H(亦即垂直消耗長度)以及一長度L(亦即水平消耗長度)之 段件。長度L與高度H之距離應足以使該消耗區域延伸且維持鑿穿電壓。在某些實施例中，該長度L之距離應等於或大於高度H。周圍溝槽122之深度能夠等於或大於位於作用區域中的溝槽120，藉以使邊緣終端區域較作用區域確保具有一相等或更高的鑿穿電壓。
半導體裝置構造200亦包含一傳遞點(由線段C所展示)以及源極接點區域(由線段D所展示)。該傳遞點係位於構造其中閘極傳導線路150延伸在突丘表面上且接續延伸到第二周圍溝槽122上的位置，以便使其能夠連接到閘極匯流排(圖式中未顯示)。該傳遞點(線段C)之俯視圖係顯示於圖11中。
如圖10與圖11兩圖中所示，半導體構造200包含一源極接點區域D。該源極接點區域D能夠構建在該構造200之一特定區域中，以至於使該超接面或屏蔽區域能夠充分地延伸以支援鄰接溝槽尾端的鑿穿電壓。在某些組態中，源極區域之邊緣與消耗區域的尾端(藉由超接面構造所形成)之間的距離L能夠足以阻隔該鑿穿電壓。因此，這些組態中之距離L應等於或大於距離H。
製造方法以及所形成之裝置具有多種有用的特性。美國專利申請案中所描述之以上詳細說明的該半導體裝置在MOSFET、SIT，與JFET裝置中包含PN超接面，如其中所描述。文中所描述之邊緣終端設計能夠用於包含超接面構造、屏蔽構造，以及不同的降低表面電場(resurf)構造的各種不同SIT、JFET，以及MOSFET構件。此外，文中 所述之終端設計能夠僅使用一種設計(且僅需要一種方法實行該設計)而用於範圍廣泛的鑿穿電壓額定等級(低電壓到高電壓)。
以上所述之終端方法亦能夠減少用於超接面裝置之習用終端區域的非作用區域。P/N超接面MOSFET裝置典型需要包含多重P與N環件之終端區域在該周圍區域中，但此一組態會在非作用區域中耗去許多區域。
以上說明係描述在一垂直通道MOSFET中使用該等終端構造與方法。然而，在其他組態中，該等終端構造與方法能夠用於一平面通道MOSFET裝置，除了如圖12中所示般能夠使閘極構造位於突丘表面上以外，其與垂直通道MOSFET裝置相類似。
在某些實施例中，本申請案係有關於製造一種半導體構造之方法，該方法包含：設置一半導體基材，其上具有一磊晶層；設置一大體上平行之主動溝槽陣列形成於該磊晶層中，其中該等溝槽包含一電晶體構造，並具有一絕緣閘極傳導層；鄰接該等主動溝槽設置一超接面或屏蔽區域；設置一圍繞該等主動溝槽之周圍溝槽；以及在該磊晶層之一上表面中設置一源極接點區域；其中該閘極傳導層延伸跨過該超接面或屏蔽區域，並跨過該圍繞周圍溝槽。
在某些實施例中，本申請案係有關於用以製造一半導體構造之方法，該方法包含：在一半導體基材上形成一磊晶層；蝕刻位於該磊晶層中大體上平行之主動溝槽陣列；在該等主動溝槽中形成一電晶體構造，其具有一絕緣 閘極傳導層；鄰接該等主動溝槽設置一超接面、屏蔽區域，或是降低表面電場構造；蝕刻一周圍溝槽，以便圍繞該等主動溝槽；以及摻雜該磊晶層之一上表面，以便提供一源極接點區域；其中該閘極傳導層延伸跨過該超接面或屏蔽區域，並跨過該圍繞之周圍溝槽。
除了任何先前指出的修改以外，熟諳此技藝之人士能夠衍生出許多不同的其他變化形式與另擇佈置方式，而不會脫離此說明書之精神與範疇，且所附申請專利範圍旨在涵蓋此等修改與佈置。因此，儘管以上已經特別且詳細描述過有關目前認為最為可行且為較佳觀點的資訊，普通熟諳此技藝之人士將會顯而易見，能夠對於其進行許多的修改，包括且並非限定於形式、功能、操作與使用方法，而不會脫離文中所提出的原理與概念。此外，文中所使用之範例旨在僅作為顯示之用，且不應視為任何方式之限制。
105‧‧‧基材
110‧‧‧磊晶層
115‧‧‧遮罩

Claims (20)

  1. 一種半導體構造，其包含：一半導體基材，該基材上帶有一磊晶層；一實質平行之主動溝槽陣列位於該磊晶層中，該等溝槽含有一具有一絕緣閘極傳導層之電晶體構造；一鄰接該等主動溝槽之超接面(superjunction)或屏蔽區域；一圍繞該等主動溝槽之周圍溝槽，該周圍溝槽含有一介電質材料、一絕緣體、一半絕緣體、一導體，或是其組合；及一源極接點區域，其位於該磊晶層之一上表面中；其中該閘極傳導層延伸跨過該超接面或屏蔽區域，並跨過該圍繞的周圍溝槽。
  2. 如申請專利範圍第1項之構造，其中該周圍溝槽係較該主動溝槽陣列為深。
  3. 如申請專利範圍第1項之構造，其進一步包含多個周圍溝槽。
  4. 如申請專利範圍第4項之構造，其進一步包含最高達50道之周圍溝槽。
  5. 如申請專利範圍第1項之構造，其中位於該直線溝槽陣列的尾端與該周圍溝槽之間的間隙範圍最高達到約1000微米。
  6. 如申請專利範圍第5項之構造，其中該間隙範圍最高達到約10微米。
  7. 如申請專利範圍第1項之構造，其中該周圍溝槽含有緊鄰該等主動溝槽之尾端的突出物。
  8. 一種半導體裝置，其包含：一半導體基材，其以一第一傳導類型之摻雜劑進行重度摻雜；一位於該基材上之磊晶層，該磊晶層係以該第一傳導類型之摻雜劑進行輕度摻雜；一實質平行之主動溝槽陣列形成於該磊晶層中，該等溝槽含有一第一絕緣層在該等溝槽之底部與側壁上、一閘極傳導層形成於該第一絕緣層上、以及一第二絕緣層覆蓋在該閘極傳導層上，其中該等主動溝槽之兩側均以一第二傳導類型之摻雜劑進行摻雜，以便形成一超接面構造；一圍繞該等主動溝槽之周圍溝槽；一位於該磊晶層之一上表面內之源極接點區域；及一位於該基材之底部上之汲極；其中該閘極傳導層延伸跨過該超接面區域，並跨過該圍繞的周圍溝槽。
  9. 如申請專利範圍第8項之裝置，其中該周圍溝槽係較該主動溝槽陣列為深。
  10. 如申請專利範圍第8項之裝置，其進一步包含多個周圍溝槽。
  11. 如申請專利範圍第10項之裝置，其進一步包含最高達50道周圍溝槽。
  12. 如申請專利範圍第8項之裝置，其中位於該直線溝槽陣列的尾端與該周圍溝槽之間的間隙範圍最高達到約1000微米。
  13. 如申請專利範圍第8項之裝置，其中該周圍溝槽含有緊鄰該等主動溝槽之尾端的突出物。
  14. 如申請專利範圍第8項之裝置，其中該周圍溝槽包含一介電質材料、一絕緣體、一半絕緣體、一導體，或是其組合。
  15. 如申請專利範圍第8項之裝置，其中該功率半導體裝置含有一垂直通道金屬氧化物場效應電晶體(MOSFET)、靜電感應電晶體(SIT)，或是接面場效電晶體(JFET)裝置。
  16. 一種電子設備，其包含：一電路板；及一連接到該電路板之功率MOSFET半導體裝置，該半導體裝置含有：一半導體基材，其以一第一傳導類型之摻雜劑進行重度摻雜；一磊晶層位於該基材上，該磊晶層係以該第一傳導類型之摻雜劑進行輕度摻雜；一實質平行之主動溝槽陣列形成於該磊晶層中，該等溝槽含有一第一絕緣層在該等溝槽之底部與側壁上、一閘極傳導層形成於該第一絕緣層上、以及一第二絕緣層覆蓋在該閘極傳導層上，其中該等主動溝槽之兩 側均以一第二傳導類型之摻雜劑進行摻雜，以便形成一超接面構造；一圍繞該等主動溝槽之周圍溝槽；一位於該磊晶層之一上表面內之源極接點區域；及一位於該基材之底部上之汲極；其中該閘極傳導層延伸跨過該超接面區域，並跨過該圍繞的周圍溝槽。
  17. 如申請專利範圍第16項之設備，其中該周圍溝槽係較該主動溝槽陣列為深。
  18. 如申請專利範圍第16項之設備，其進一步包含多個周圍溝槽。
  19. 如申請專利範圍第16項之設備，其中位於該直線溝槽陣列的尾端與該周圍溝槽之間的間隙範圍最高達約1000微米。
  20. 如申請專利範圍第16項之設備，其中該周圍溝槽含有一介電質材料、一絕緣體、一半絕緣體、一導體，或者是其組合。
TW101136369A 2011-10-06 2012-10-02 功率半導體元件之邊緣終端結構 TW201322451A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/267,712 US20130087852A1 (en) 2011-10-06 2011-10-06 Edge termination structure for power semiconductor devices

Publications (1)

Publication Number Publication Date
TW201322451A true TW201322451A (zh) 2013-06-01

Family

ID=48022395

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101136369A TW201322451A (zh) 2011-10-06 2012-10-02 功率半導體元件之邊緣終端結構

Country Status (4)

Country Link
US (1) US20130087852A1 (zh)
KR (1) KR20130037655A (zh)
CN (1) CN103035673A (zh)
TW (1) TW201322451A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755042B2 (en) 2014-04-09 2017-09-05 Toyota Jidosha Kabushiki Kaisha Insulated gate semiconductor device and method for manufacturing the insulated gate semiconductor device
US9780205B2 (en) 2013-12-26 2017-10-03 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device having floating regions at bottom of trenches in cell region and circumferential region and manufacturing method thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614898B (zh) * 2013-12-06 2018-02-11 達爾國際股份有限公司 終止區結構及其製造方法
JP6231377B2 (ja) * 2013-12-25 2017-11-15 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6160477B2 (ja) * 2013-12-25 2017-07-12 トヨタ自動車株式会社 半導体装置
TWI555208B (zh) 2014-05-20 2016-10-21 力祥半導體股份有限公司 線型架構之功率半導體元件
CN104485355A (zh) * 2014-12-31 2015-04-01 上海华虹宏力半导体制造有限公司 Rc-igbt器件
CN106409827A (zh) * 2015-07-28 2017-02-15 无锡华润华晶微电子有限公司 一种整流器件及其制备方法
CN108369963B (zh) 2015-12-15 2022-01-25 通用电气公司 碳化硅超结功率器件的边缘终端设计
JP7147141B2 (ja) * 2017-09-11 2022-10-05 Tdk株式会社 ショットキーバリアダイオード
CN108878514B (zh) * 2018-06-29 2021-04-06 上海华虹宏力半导体制造有限公司 沟槽栅超结器件及其制造方法
CN110993557A (zh) * 2018-10-02 2020-04-10 英飞凌科技奥地利有限公司 用于在半导体主体中形成绝缘层的方法和晶体管器件
US11640990B2 (en) * 2020-10-27 2023-05-02 Wolfspeed, Inc. Power semiconductor devices including a trenched gate and methods of forming such devices
CN115020240B (zh) * 2022-08-03 2023-03-28 上海维安半导体有限公司 一种低压超结沟槽mos器件的制备方法及结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821678B2 (ja) * 1987-05-29 1996-03-04 日産自動車株式会社 半導体装置
JP2004349331A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp パワーｍｏｓｆｅｔとパワーｍｏｓｆｅｔ応用装置およびパワーｍｏｓｆｅｔの製造方法
JP4860929B2 (ja) * 2005-01-11 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7893488B2 (en) * 2008-08-20 2011-02-22 Alpha & Omega Semiconductor, Inc. Charged balanced devices with shielded gate trench
JP5491723B2 (ja) * 2008-11-20 2014-05-14 株式会社東芝 電力用半導体装置
US7989887B2 (en) * 2009-11-20 2011-08-02 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates as termination
US8067800B2 (en) * 2009-12-28 2011-11-29 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with resurf step oxide and the method to make the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780205B2 (en) 2013-12-26 2017-10-03 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device having floating regions at bottom of trenches in cell region and circumferential region and manufacturing method thereof
US9755042B2 (en) 2014-04-09 2017-09-05 Toyota Jidosha Kabushiki Kaisha Insulated gate semiconductor device and method for manufacturing the insulated gate semiconductor device

Also Published As

Publication number Publication date
KR20130037655A (ko) 2013-04-16
US20130087852A1 (en) 2013-04-11
CN103035673A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
TW201322451A (zh) 功率半導體元件之邊緣終端結構
KR101294917B1 (ko) 초접합 트렌치 모스펫을 포함하는 반도체 장치들
JP4453671B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
US10020391B2 (en) Semiconductor device and manufacturing method of the same
US7109110B2 (en) Method of manufacturing a superjunction device
US8212312B2 (en) Semiconductor device and manufacturing method of the same
US9543190B2 (en) Method of fabricating semiconductor device having a trench structure penetrating a buried layer
US20100059815A1 (en) Semiconductor trench structure having a sealing plug and method
US9099321B2 (en) Method for fabricating power semiconductor device
US20140273374A1 (en) Vertical Doping and Capacitive Balancing for Power Semiconductor Devices
KR20120010195A (ko) 박막 에피 공정을 이용한 트렌치 슈퍼정션 ｍｏｓｆｅｔ
KR20090116702A (ko) 반도체 디바이스
TW201515070A (zh) 半導體元件及其製造方法
KR20180093863A (ko) 두꺼운 트렌치 바텀 산화물을 구비하는 모스펫 장치
JP6391136B2 (ja) 高電圧ダイオード
US8129778B2 (en) Semiconductor devices and methods for making the same
US8816429B2 (en) Charge balance semiconductor devices with increased mobility structures
US20130307064A1 (en) Power transistor device and fabricating method thereof
CN104425344B (zh) 半导体结构及其形成方法
TWI548090B (zh) 半導體裝置及其製作方法
TWI517393B (zh) 半導體裝置及其製作方法
CN118173603A (zh) 一种垂直双扩散的功率半导体器件及其制造方法