CN102339861B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102339861B
CN102339861B CN201110113071.9A CN201110113071A CN102339861B CN 102339861 B CN102339861 B CN 102339861B CN 201110113071 A CN201110113071 A CN 201110113071A CN 102339861 B CN102339861 B CN 102339861B
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
layer
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110113071.9A
Other languages
English (en)
Other versions
CN102339861A (zh
Inventor
斋藤涉
小野升太郎
谷内俊治
渡边美穗
山下浩明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102339861A publication Critical patent/CN102339861A/zh
Application granted granted Critical
Publication of CN102339861B publication Critical patent/CN102339861B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Abstract

本发明的实施方式的半导体装置具备：第一导电型的第一半导体层；第一导电型的第二半导体层和第二导电型的第三半导体层，在大致平行于上述第一半导体层主面的方向上交替地设置在上述第一半导体层之上；第二导电型的第四半导体层，设置在上述第二半导体层和上述第三半导体层之上；第一导电型的第五半导体层，选择性地设置在上述第四半导体层的表面上；控制电极，隔着绝缘膜设置在从上述第五半导体层表面贯通上述第四半导体层地与上述第二半导体层相连的槽内；第一主电极，与上述第一半导体层连接；第二主电极，与上述第四半导体层和上述第五半导体层连接；和第一导电型的第六半导体层，设置在上述第四半导体层与第二半导体层之间。上述第六半导体层的杂质浓度高于上述第二半导体层的杂质浓度。

Description

半导体装置
相关申请的交叉引用
本申请基于并要求申请日为2010年7月16日的日本专利申请No.2010-161426的优先权，其全部内容作为参考被包含在本文中。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
上下电极结构的功率MOSFET(Metal Oxide Semiconductor Field EffectTransistor：金属氧化物半导体场效应型晶体管)的导通电阻很大程度依存于漂移层的电阻。决定该漂移层电阻的杂质掺杂浓度，根据基极层和漂移层所形成的pn结的耐压而不能提高到界限以上。因此，对于元件耐压和导通电阻，存在权衡(trade-off)的关系。改善该权衡对低消耗功率元件很重要。该权衡具有取决于元件材料的界限，超过该界限是实现超过现有功率MOSFET的低导通电阻的办法。
作为解决该问题的MOSFET的一例，已知有一种在漂移层中填充了被称作超级结(super junction)结构的p型柱状层和n型柱状层的结构。在超级结结构中，一边通过使p型柱状层和n型柱状层中所含的填充量(杂质量)相同来做出伪的非掺杂层以保持高耐压，一边通过经由高掺杂的n型柱状层地流过电流来实现超过材料界限的低导通电阻。通过这样地使用超级结结构，能够实现超过材料界限的导通电阻与耐压的权衡。由此，能够减小芯片面积、增加工作电流密度。
在超级结结构中，越使其横向的周期微细，越可能提高n型柱状层的杂质浓度，实现超过材料界限的低导通电阻。伴随着超级结结构的微细化，MOS栅结构也需要进行微细化。在平面栅结构中微细化具有界限，而采用槽栅结构有效。
但是，槽栅结构与平面栅结构相比，在施加了漏极电压时，栅极-漏极间电容(Cgd)在低电压条件下降低。因此与漏极-源极间电容(Cds)相比，存在以下问题：栅极-漏极间电容变小，开关时的栅极的控制性变差，产生开关噪声。
发明内容
本发明的实施方式提供一种开关特性提高的半导体装置。
实施方式的半导体装置具备：第一导电型的第一半导体层；第一导电型的第二半导体层和第二导电型的第三半导体层，在大致平行于上述第一半导体层主面的方向上交替地设置在上述第一半导体层之上；第二导电型的第四半导体层，设置在上述第二半导体层和上述第三半导体层之上；第一导电型的第五半导体层，选择性地设置在上述第四半导体层的表面上；控制电极，隔着绝缘膜设置在从上述第五半导体层表面贯通上述第四半导体层地与上述第二半导体层相连的槽内；第一主电极，与上述第一半导体层连接；第二主电极，与上述第四半导体层和上述第五半导体层连接；和第一导电型的第六半导体层，设置在上述第四半导体层与第二半导体层之间。上述第六半导体层的杂质浓度高于上述第二半导体层的杂质浓度。
实施方式的另外的半导体装置具备：第一导电型的第一半导体层；第一导电型的第二半导体层，设置在上述第一半导体层之上；第二导电型的第四半导体层，设置在上述第二半导体层之上；第一导电型的第五半导体层，选择性地设置在上述第四半导体层的表面上；控制电极，隔着第一绝缘膜设置在从上述第五半导体层表面贯通上述第四半导体层地与上述第二半导体层相连的槽内；嵌入电极，在上述槽内，隔着第二绝缘膜设置在上述控制电极之下；第一主电极，与上述第一半导体层连接；第二主电极，与上述第四半导体层和上述第五半导体层连接；和第一导电型的第六半导体层，设置在上述第四半导体层与第二半导体层之间。上述第六半导体层的杂质浓度高于上述第二半导体层的杂质浓度。
根据本发明的实施方式，半导体装置的开关特性的提高成为可能。
附图说明
图1是第一实施方式涉及的半导体装置的主要部分模式图，图1(a)是图1(b)的X-Y位置上的半导体装置的主要部分模式剖视图，图1(b)是从上看图1(a)的A-B位置上的切断面的主要部分模式平面图。
图2是用于说明第一实施方式涉及的半导体装置的制造过程的主要部分模式剖视图，图2(a)是在漏极层之上形成半导体层的工序的主要部分模式剖视图，图2(b)是在漏极层之上形成超级结结构的工序的主要部分模式剖视图。
图3是用于说明涉及第一实施方式的半导体装置的制造过程的主要部分模式剖视图，图3(a)是在n型柱状层之上形成n型层的工序的主要部分模式剖视图，图3(b)是在超级结结构之上形成基极层的工序的主要部分模式剖视图。
图4是用于说明涉及第一实施方式的半导体装置的制造过程的主要部分模式剖视图，图4(a)是在基极层的表面上形成源极层的工序的主要部分模式剖视图，图4(b)是形成栅极电极用的槽的工序的主要部分模式剖视图。
图5是用于说明涉及第一实施方式的半导体装置的制造过程的主要部分模式剖视图，图5(a)是形成栅极电极的工序的主要部分模式剖视图，图5(b)是在基极层的表面上形成抗蚀剂层的工序的主要部分模式剖视图。
图6是涉及比较例的半导体装置的主要部分模式剖视图。
图7是说明Vds与Cds和Cgd的关系的图表。
图8是涉及第二实施方式的半导体装置的主要部分模式剖视图。
图9是说明第三实施方式的半导体装置的图，图9(a)是半导体装置的主要部分模式剖视图，图9(b)是说明半导体装置的深度方向与杂质浓度的关系的图表，图9(c)是说明半导体装置的深度方向与电场的关系的图表。
图10是说明第四实施方式的半导体装置的图，图10(a)是半导体装置的主要部分模式剖视图，图10(b)是说明半导体装置的深度方向与杂质浓度的关系的图表。
图11是涉及第五实施方式的半导体装置的主要部分模式剖视图。
图12是说明第六实施方式的半导体装置的图，图12(a)是半导体装置的主要部分模式剖视图，图12(b)是说明半导体装置的深度方向与杂质浓度的关系的图表。
具体实施方式
以下，参照附图，关于本实施方式进行说明。
(第一实施方式)
图1是涉及第一实施方式的半导体装置的主要部分模式图，图1(a)是图1(b)的X-Y位置上的半导体装置的主要部分模式剖视图，图1(b)是从上看图1(a)的A-B位置上的切断面的主要部分模式平面图。
半导体装置1是功率用的半导体器件。在半导体装置1中，在n+型的漏极层(第一半导体层)10之上设置着截面是柱状的n型柱状层(第二半导体层)11和截面是柱状的p型柱状层(第三半导体层)12。n型柱状层11的导电型是n型(第一导电型)，p型柱状层12的导电型是p型(第二导电型)。在半导体装置1中，在大致平行于漏极层10主面的方向上交替地设有n型柱状层11和p型柱状层12。由此，n型柱状层11和p型柱状层12所形成的pn结就被周期性地配置在漏极层10的主面上。
即，半导体装置1具有将n型柱状层11和p型柱状层12在大致平行于漏极层10主面的方向上反复周期性地排列的超级结结构。换言之，在将n型柱状层11设为n-型的漂移层的情况下，在该漂移层内周期性地设置有p型柱状层12。n型柱状层11与漏极层10的主面连接。介于p型柱状层12与漏极层10之间设置有n型柱状层11。关于p型柱状层12的下端，也可以与漏极层10连接。
在n型柱状层11和p型柱状层12之上设置有p型基极层(第四半导体层)13。在基极层13的表面上选择性地设置有n+型的源极层(第五半导体层)14。设置了源极层14的基极层13和未设置源极层14的基极层13在大致平行于漏极层10主面的方向上交替地反复排列。
在半导体装置1中，从源极层14的表面贯通基极层13并与n型柱状层11相连地设置有槽20t。例如，将槽20t与源极层14相连地从基极层13的表面设置到n型柱状层11和p型柱状层12的内部。槽20t位于n型柱状层11与p型柱状层12之间。换言之，与n型柱状层11相连有2个槽20t。槽20t在与n型柱状层11相连的同时还与p型柱状层12相连。
在槽20t内，经由栅极绝缘膜(第一绝缘膜)20设置有槽状的栅极电极(控制电极)21。栅极电极21经由栅极绝缘膜20与基极层13、源极层14、n型层30和n型柱状层11邻接。
在设置了源极层14的基极层13与n型柱状层11之间设置有含有比n型柱状层11浓度高的n型杂质的n型层(第六半导体层)30。n型层30的底面位于比栅极电极21的下端靠近基极层13的位置上。换言之，n型层30的底面与基极层13的底面之间的距离，比栅极电极21的下端与基极层13的底面之间的距离短。
漏极层10与设置在漏极层10之下的漏极电极(第一主电极)81电连接。在基极层13和源极层14之上设置有源极电极80。基极层13和源极层14与源极电极(第二主电极)80电连接。在本实施方式中，将源极电极80侧设为上侧，将漏极电极81侧设为下侧。
在半导体装置1的平面中，n型柱状层11和p型柱状层12相对于n型柱状层11和p型柱状层12交替排列的方向，大致垂直地延伸。基极层13、源极层14和栅极电极21相对于n型柱状层11和p型柱状层12交替排列的方向，大致垂直地延伸。即，n型柱状层11、p型柱状层12、基极层13、源极层14和栅极电极21分别在相同方向上条纹形地延伸。关于n型层30，也沿基极层13延伸的方向延伸。
漏极层10、n型柱状层11、p型柱状层12、基极层13、源极层14和n型层30的主要成分例如是硅(Si)。n型柱状层11的杂质浓度高于基极层13的杂质浓度。栅极绝缘膜20的材质例如是氧化硅(SiO2)。栅极电极21的材质例如是多晶硅(poly-Si)。源极电极80和漏极电极81的主要成分例如是铝(Al)、铜(Cu)等。
关于半导体装置1的制造过程进行说明。
图2是用于说明涉及第一实施方式的半导体装置的制造过程的主要部分模式剖视图，图2(a)是在漏极层之上形成半导体层的工序的主要部分模式剖视图，图2(b)是在漏极层之上形成超级结结构的工序的主要部分模式剖视图。
首先，如图2(a)所示，在作为半导体基板的漏极层10主面之上，利用外延生长法形成含有n型杂质的半导体层11A。半导体层11A是n型柱状层11的基体材料。
然后，如图2(b)所示，在漏极层10之上选择性地形成掩膜90。掩膜90的材质例如是氧化硅(SiO2)。接着，对从掩膜90开口的漏极层10实施刻蚀处理，在漏极层10内选择性地形成槽12t。另外，在槽12t内利用外延生长法形成含有p型杂质的p型柱状层12。
由此，反复周期性地排列了n型柱状层11和p型柱状层12的超级结结构被形成在漏极层10之上。在形成了超级结结构之后除去掩膜90。
图3是用于说明涉及第一实施方式的半导体装置的制造过程的主要部分模式剖视图，图3(a)是在柱状层之上形成n型层的工序的主要部分模式剖视图，图3(b)是在超级结结构之上形成基极层的工序的主要部分模式剖视图。
然后，如图3(a)所示，在超级结结构之上形成选择性地开口基极层13的掩膜91。掩膜91的材质例如是氧化硅(SiO2)。接着，在从掩膜91开口的n型柱状层11的上侧注入磷(P)等的n型杂质。由此，在n型柱状层11的上层形成含有比n型柱状层11浓度高的n型杂质的n型层30。
除去掩膜91之后，如图3(b)所示地在p型柱状层12和n型层30之上形成基极层13。由此，在超级结结构之上形成基极层13。
图4是用于说明涉及第一实施方式的半导体装置的制造过程的主要部分模式剖视图，图4(a)是在基极层的表面上形成源极层的工序的主要部分模式剖视图，图4(b)是形成栅极电极用的槽的工序的主要部分模式剖视图。
然后，如图4(a)所示地形成选择性地对基极层13表面进行开口的掩膜92。掩膜92的材质例如是氧化硅(SiO2)。接着，向从掩膜92开口的基极层13注入例如磷(P)等的n型杂质。由此，就在基极层13的表面上选择性地形成源极层14。在形成了源极层14之后除去掩膜92。
然后，如图4(b)所示地形成选择性地开口基极层13的掩膜93。掩膜93的材质例如是氧化硅(SiO2)。接着，由从掩膜93开口的基极层13的表面到n型柱状层11和p型柱状层12的内部，通过刻蚀形成槽20t。
图5是用于说明涉及第一实施方式的半导体装置的制造过程的主要部分模式剖视图，图5(a)是形成栅极电极的工序的主要部分模式剖视图，图5(b)是在基极层的表面上形成抗蚀剂层的工序的主要部分模式剖视图。
然后，如图5(a)所示，将槽20t暴露在高温氧化气氛中，在槽20t的内壁形成栅极绝缘膜20。另外，利用CVD(Chemical Vaper Deposition：化学气相沉积)，在槽20t内隔着栅极绝缘膜20形成栅极电极21。除去形成在基极层13和源极层14上面的栅极绝缘膜20。
然后，如图5(b)所示，在基极层13和源极层14之上选择性地形成抗蚀剂层94。接着，在从基极层13表面突出并且从抗蚀剂层94中表露出来的栅极电极21的表面上进一步形成栅极绝缘膜20。
之后，除去抗蚀剂层94，如图1所示地在基极层13和源极层14之上形成源极电极80。另外，在漏极层10之下形成漏极电极81。利用这样的制造过程形成半导体装置1。
关于半导体装置1的作用效果进行说明。
在说明半导体装置1的作用效果之前，对涉及比较例的半导体装置100的作用效果进行说明。
图6是涉及比较例的半导体装置的主要部分模式剖视图。
在涉及比较例的半导体装置100中未设置上述n型层30。在半导体装置100中，在漏极层10之上设置有n型柱状层11和p型柱状层12。半导体装置100具有将n型柱状层11和p型柱状层12在大致平行于漏极层10主面的方向上反复周期性地排列的超级结结构。
在n型柱状层11和p型柱状层12之上设置有基极层13。在基极层13的表面上选择性地设置有源极层14。从基极层13表面到n型柱状层11的内部设置有槽20t。在槽20t内隔着栅极绝缘膜20设置有栅极电极21。栅极电极21经由栅极绝缘膜20而与基极层13、源极层14和n型柱状层11邻接。
基极层13和源极层14与源极电极80电连接。漏极层10与设置在漏极层10之下的漏极电极81电连接。
当在半导体装置100的开关接通时，若对栅极电极21施加阈值电压以上的电压，则在栅极电极21隔着栅极绝缘膜20地对置的基极层13中形成沟道。然后，经过源极层14、沟道、n型柱状层11和漏极层10，在源极电极80与漏极电极81之间流过电流。
在半导体装置100的开关断开时，耗尽层从槽20t与n型柱状层11之间、和n型柱状层11与p型柱状层12之间的pn结界面开始扩展。在超级结结构中，从各个pn结界面扩展的耗尽层彼此相互连接而完全耗尽化。即使在开关断开时对源极电极80与漏极电极81之间施加高电压，源极电极80与漏极电极81中间的主电流路径被遮断，半导体装置100也保持高耐压。
但是，在半导体装置100中，从槽20t到p型柱状层12的距离比从n型柱状层11的中心到p型柱状层12的距离短。即，在超级结结构完全耗尽化之前，槽20t周边已耗尽化。
因此，在半导体装置100中，在漏极电极81与源极电极80之间的电容(Cds)急剧降低之前，栅极电极21与漏极电极81之间的电容(Cgd)已降低。
例如，在将漏极电极81与源极电极80之间的电压设为Vds的情况下，图7中示出Vds与Cds和Cgd的关系。图7(a)的横轴是电压(Vds)，纵轴是电容(Cds、Cgd)。图7(b)的横轴是电压(Vds)，纵轴是电容比(Cgd/Cds)。图7中括号内的1、100表示半导体装置1、半导体装置100。
使用图7(a)，对漏极电极81与源极电极80之间的电容(Cds)的变化进行说明。
在施加电压的初始阶段(0～V1)中，Vds处于比较低的电压状态。该阶段中，p型柱状层12与n型柱状层11的结面积大，因此Cds示出较大值。但是，当变成V1以上时，在超级结结构中从各个pn结界面扩展的耗尽层彼此之间相互连接，因此超级结结构完全耗尽化。从而，在V1以上，Cds急剧减少。在Cds急剧减少后，超级结结构已完全变成耗尽层，因此即使Vds增加，Cds也示出大致一定的值。关于该Cds的变化，在具备超级结结构的半导体装置1、100中可能发生。
然后，使用图7(a)，对栅极电极21与漏极电极81之间的电容(Cgd)的变化进行说明。
首先对涉及比较例的半导体装置100的Cgd的变化进行说明。
在施加电压的初始阶段(0～V1)中，Vds处于比较低的电压状态。槽20t与n型柱状层11相连的面积小于p型柱状层12与n型柱状层11的结面积。从而，初始阶段中的Cgd小于Cds。另外，在超级结结构完全耗尽化之前，槽20t周边进行耗尽化。因此，在Cds在电压V1以上、急剧降低之前，Cgd已降低。
对此，在涉及第一实施方式的半导体装置1中，在邻接的槽20t中间设置有含有比n型柱状层11杂质高的n型层30。从而，在施加了Vds时，由于n型层30的存在，槽20t周边比半导体装置100难以耗尽化。由此，在半导体装置1中，在比电压V1高的电压侧，Cgd急剧下降。
使用图7(b)，关于电容比(Cgd/Cds)的变化进行说明。
在半导体装置1、100中，通过向栅极电极21输入栅极信号来控制开关工作。
漏极电极81的电压变化由Cds和Cgd的充放电来决定。若Cgd小，则Cds的充放电优先，难以利用栅极电流控制漏极电极81的电压。在这样的状态下容易产生开关噪声。
在涉及比较例的半导体装置100中，由于在比Cds下降的电压低的Vds下，Cgd下降，因此存在Cgd/Cds急剧下降的电压(V2)。即、存在栅极电极21导致的控制性显著变差的电压。从而，半导体装置100中容易产生开关噪声。
对此，在半导体装置1中不存在Cgd/Cds急剧下降的电压。因此，半导体装置1与半导体装置100相比，栅极的控制性提高，不易产生开关噪声。
再有，图7中示出了Cgd在高电压下比Cds下降的特性，但在Cgd和Cds按相同电压下降的情况下，Cgd/Cds不会急剧下降而得到同样效果。
此外，在半导体装置1中，通过距基极层13下端更深地构成n型层30，可能会使Cgd更大。但是，通过使高浓度的n型层30的底面位于比槽20t底部浅的位置上，能够抑制槽20t底部的电场聚焦。由此，在半导体装置1中，栅极绝缘膜20的耐压性和栅极电极21的开关控制的可靠性提高。
象这样，半导体装置1的开关噪声比半导体装置100的开关噪声降低。
下面关于其他实施方式进行说明。在以下的说明和附图中，在与半导体装置1相同的结构要素上标记同一符号。关于与半导体装置1相同的结构要素，根据需要省略说明。
(第二实施方式)
图8是涉及第二实施方式的半导体装置的主要部分模式剖视图。
半导体装置2是半导体装置1的变形例。在半导体装置2中，在被2个槽20t所夹持的、设置在n型层30之上的基极层13的表面上，未设置源极层14。即，在n型层30之上的基极层13的表面上未设置源极层14。半导体装置2的源极层14被选择性地设置在经由槽20t与n型层30之上的基极层13相邻接的基极层13的表面上。n型层30的底面位于比栅极电极21下端更靠近基极层13的位置上。n型层30的底面与基极层13的底面之间的距离，比栅极电极21的下端与基极层13的底面之间的距离短。
由于在半导体装置2中，也在基极层13与n型柱状层11之间邻接有n型层30，因此具有与半导体装置1同样的作用效果。
在半导体装置1、2中成为基极层13与n型层30的结部电场增加、在该结部中容易发生雪崩击穿的结构。
但是，在半导体装置2中，在n型层30之上的基极层13的表面上未设置源极层14。因此，在半导体装置2中不形成由源极层14/基极层13/n型层30产生的寄生双极型晶体管。从而，在半导体装置2中即使流过由雪崩击穿产生的霍尔电流，也不易引起寄生双极型晶体管的误工作。其结果，半导体装置2比半导体装置1具有高雪崩耐量。
(第三实施方式)
图9是说明第三实施方式的半导体装置的图，图9(a)是半导体装置的主要部分模式剖视图，图9(b)是说明半导体装置的深度方向与杂质浓度的关系的图表，图9(c)是说明半导体装置的深度方向与电场的关系的图表。
图9(a)中示出的半导体装置3具有将n型柱状层11和p型柱状层12在大致平行于漏极层10主面的方向上反复周期性地排列的超级结结构。在n型柱状层11和p型柱状层12之上设置有基极层13。在基极层13的表面上选择性地设置有源极层14。源极层14从n型柱状层11之上的基极层13的表面延伸到p型柱状层12之上的基极层13的表面。
槽20t从源极层13表面贯通源极层14、基极层13和n型层30而直至n型柱状层11。槽20t设置在n型柱状层11的中心。在槽20t内隔着栅极绝缘膜20设置有栅极电极21。栅极电极21经由栅极绝缘膜20与基极层13、源极层14、n型层30和n型柱状层11邻接。n型层30的底面位于比栅极电极21的下端更靠近基极层13的位置上。n型层30的底面与基极层13的底面之间的距离，比栅极电极21的下端与基极层13的底面之间的距离短。
由于在半导体装置3中n型层30也同样与槽20t邻接，因此在半导体装置3的开关断开时，超级结结构完全耗尽化之后，槽20t周边进行耗尽化。从而，在半导体装置3中，栅极绝缘膜20的耐压和栅极电极21的开关控制的可靠性也提高。
此外，若将高浓度的n型层30设置在基极层13的正下方，则基极层13正下方的电场增加，但在半导体装置3中，使p型柱状层12上半部分的浓度高于n型柱状层11上半部分的浓度(参照图9(b))。在半导体装置3中，使p型柱状层12下半部分的浓度低于n型柱状层11下半部分的浓度。由此，在半导体装置3中，超级结结构的中央部分的电场变强(参照图9(c))。
从而，在半导体装置3中，基极层13正下方的电场变弱，雪崩击穿不是在基极层13的正下方，而是在p型柱状层12的中央部分容易发生。由此，在半导体装置3中得到稳定的耐压。此外，即使由于雪崩击穿，半导体装置3内流过大电流，但由于基极层4正下方的电场较弱而不易产生负电阻。其结果，在半导体装置3中得到高雪崩耐量。
(第四实施方式)
图10是说明第四实施方式的半导体装置的图，图10(a)是半导体装置的主要部分模式剖视图，图10(b)是说明半导体装置的深度方向与杂质浓度的关系的图表。
图10(a)中示出的半导体装置4是半导体装置3的变形例。在半导体装置4中，在基极层13与p型柱状层12之间设置有含有p型杂质的p型层(第七半导体层)31。p型层31含有比p型柱状层12浓度高的p型杂质。p型层31与n型层30邻接。
在半导体装置4中设置了槽20t，结果，耗尽层容易从槽20t向大致平行于漏极层10主面的方向伸展。因此，在槽20t周边，能够与缩窄单元间距时同样地使超级结结构的杂质浓度变高。因此，能够在p型柱状层12之上形成含有比p型柱状层12杂质浓度高的高浓度的p型层31。
从而，可能会使与p型层31邻接的n型层30的杂质浓度成为更高的浓度。其结果，在半导体装置4中，导通电阻进一步降低。此外，通过形成高浓度的p型层31，Cds相对于Vds的变化被进一步缓和。由此，在半导体装置4中更不易产生开关噪声。
此外，通过如图10(b)所示地使p型层31成为比n型层30低的浓度，从而半导体装置4的电场分布成为与图9(c)同样的电场分布。由此，在半导体装置4中，栅极绝缘膜20的耐压性和栅极电极21的开关控制的可靠性提高。
(第五实施方式)
图11是涉及第五实施方式的半导体装置的主要部分模式剖视图。
半导体装置5是半导体装置3的另外的变形例。在半导体装置5中，邻接的2个槽20t从基极层13的表面贯通基极层13和n型层30地直至n型柱状层11。2个槽20t与n型柱状层11相连。即，2个槽20t与n型柱状层11相连而未与p型柱状层12相连。在由2个槽20t所夹持的基极层13的表面上未设置源极层14。选择性地设置在基极层13上的源极层14与各个槽20t邻接。n型层30的底面位于比栅极电极21的下端靠近基极层13的位置上。n型层30的底面与基极层13的底面之间的距离，比栅极电极21的下端与基极层13的底面之间的距离短。
通过在n型柱状层11之上设置2个槽20t，Cgd进一步增加。此外，通过使邻接的槽20t的间隔变宽，使槽20t与p型柱状层12的间隔变窄，可能会使雪崩击穿时产生的电流选择性地流向邻接的槽20t间的基极层13。另外，在半导体装置5中，在邻接的槽20t间的基极层13上未设置源极层14。因此，在半导体装置5中不形成由源极层14/基极层13/n型层30形成的寄生双极型晶体管。从而，在半导体装置5中即使流过由雪崩击穿产生的霍尔电流，也不易引起寄生双极型晶体管的误工作。其结果，半导体装置5具有高雪崩耐量。
(第六实施方式)
图12是说明第六实施方式的半导体装置的图，图12(a)是半导体装置的主要部分模式剖视图，(b)是说明半导体装置的深度方向与杂质浓度的关系的图表。
在图12(a)示出的半导体装置6中，在漏极层10之上设置有n-型的漂移层(第二半导体层)15。换言之，在半导体装置6中，在漏极层10之上设置有未配置p型柱状层12的漂移层15。在漂移层15之上设置有n型层30。在n型层30之上设置有基极层13。即，在基极层13与漂移层15之间设置有含有比漂移层15浓度高的n型杂质的n型层30。在基极层13的表面上选择性地设置有源极层14。
从源极层14的表面贯通基极层13地直到漂移层15的内部，设置有比槽20t深的槽25t。槽25t与漂移层15相连。在槽25t的上侧隔着栅极绝缘膜20设置有槽状的栅极电极21。栅极电极21经由栅极绝缘膜20与基极层13、源极层14、n型层30和漂移层15邻接。n型层30的底面位于比栅极电极21的下端更靠近基极层13的位置。n型层30的底面与基极层13的底面之间的距离，比栅极电极21的下端与基极层13的底面之间的距离短。
在栅极电极21之下，隔着场板(フィ一ルドプレ一ト)绝缘膜(第二绝缘膜)25地设置有场板电极26(嵌入电极)。场板电极26例如与源极电极80电连接。
象这样，在半导体装置6中，在漂移层15内未设有超级结结构，而是设有场板结构。
对半导体装置6的作用效果进行说明。
若在半导体装置6的开关接通时，对栅极电极21施加阈值电压以上的电压时，则在隔着栅极绝缘膜20而与栅极电极21对置的基极层13中形成沟道。经过源极层14、沟道、n型层30、漂移层15和漏极层10，在源极电极80与漏极电极81之间流过电流。
在半导体装置6的开关断开时，耗尽层从槽25t与漂移层15的界面向n型层30侧和漂移层15侧延展。若在漂移层15中耗尽层彼此连接，则漂移层15完全耗尽化，如上所述地Cds急剧下降。
在此，若未设置n型层30，则与涉及比较例的半导体装置100同样地，在漂移层15完全耗尽化之前，栅极绝缘膜20的周边事先已耗尽化。该情况下，在漏极电极81与源极电极80之间的电容(Cds)急剧降低之前，栅极电极21与漏极电极81之间的电容(Cgd)已降低。该情况下如上所述地容易产生开关噪声。
对此，在半导体装置6中设置有n型层30，因此即使施加Vds，栅极绝缘膜20的周边也不易耗尽化。即，在Cds急剧降低之后Cgd下降。从而Cgd/Cds的急剧下降被抑制。其结果，在半导体装置6中不易产生开关噪声。
象这样，在漂移层15内设置了场板结构的半导体装置6中，也能够利用n型层30控制Cgd下降的电压。
此外，除了使漂移层15的深度方向的杂质浓度为一定以外，如图12(b)所示地使漏极电极81侧杂质浓度高于源极电极80侧的结构也包括在本实施方式中。
通过使漏极电极81侧杂质浓度高于源极电极80侧，能够一边维持高耐压，一边拉低导通电阻。此外，通过使高浓度的n型层30的底面位于比栅极电极21的下端浅的位置，从而栅极绝缘膜20的耐压性和栅极电极21的开关控制的可靠性提高。
以上，本实施方式不限定于这些具体例。即，本领域技术人员对这些具体例适当加以设计和变更后的方式，只要具备本实施方式的特征，都包含在本发明的范围内。另外，上述各具体例所具备的各要素和其配置、材料、条件、形状、尺寸等，不只限定于上述例示，可以适当变更。关于各个实施方式，各自不是独立的方式，可以适当合成。例如，在本实施方式中，假设第一导电型为n型，第二导电型为p型进行了说明，但也可以假设第一导电型为p型，第二导电型为n型进行实施。
例如，栅极电极21、超级结结构、场板结构的平面图形不限于条状，还可以形成为格子形、锯齿形和蜂窝形。
例如，已示出了p型柱状层12和场板绝缘膜25未与漏极层10相连的结构，但也可以与漏极层10相连进行实施。
此外，作为半导体材料，举例了硅(Si)，但作为半导体材料，例如还可以例举碳化硅(SiC)、氮化镓(GaN)等的化合物半导体和金刚石等的宽带隙半导体。
此外，在半导体装置的制造方法中，不限于图2～图5中例示的制造工艺。例如，关于超级结结构的制造，除了利用外延生长形成柱状层的制造过程以外，反复多次进行离子注入和填充结晶生长的制造工艺、利用使加速电压变化的离子注入形成柱状层的制造工艺也包括在本实施方式中。
尽管已经描述了特定的实施方式，但仅是通过例子表现了这些实施方式，而并不是要限定本发明的范围。实际上，可以用多种其他的方式来实施本文所描述的新的实施方式。另外，采用本文所描述的实施方式形式的各种省略、替代和改变都可以在不脱离本发明精神的情况下做出。所附的权利要求和它们的等效内容就是要覆盖落入本发明的范围和精神内的这些形式或变形。

Claims (19)

1.一种半导体装置，其特征在于，具备：
第一导电型的第一半导体层；
第一导电型的第二半导体层和第二导电型的第三半导体层，在沿着大致平行于上述第一半导体层主面的第一方向上交替地设置在上述第一半导体层之上；
第二导电型的第四半导体层，设置在上述第二半导体层和上述第三半导体层之上；
第一导电型的第五半导体层，选择性地设置在上述第四半导体层的表面上；
多个控制电极，与上述第五半导体层、上述第四半导体层、上述第二半导体层经由绝缘膜分隔；
第一电极，与上述第一半导体层连接；
第二电极，与上述第四半导体层和上述第五半导体层连接；和
第一导电型的第六半导体层，设置在上述第四半导体层与第二半导体层之间，上述第六半导体层的底面高于各控制电极的底面，
上述第六半导体层的杂质浓度高于上述第二半导体层的杂质浓度，
上述第六半导体层的底面与上述第四半导体层的底面之间的距离，比各控制电极的下端与上述第四半导体层的底面之间的距离短，上述控制电极沿着上述第一方向被隔开，其间距小于在上述第一方向上交替设置的第二半导体层之间的间距和第三半导体层之间的间距。
2.根据权利要求1所述的半导体装置，其特征在于，
从垂直于上述第一半导体层主面的方向观察，上述第二半导体层、上述第三半导体层、上述第四半导体层、上述第五半导体层和控制电极分别在相同方向上延伸。
3.根据权利要求1所述的半导体装置，其特征在于，
经由上述绝缘膜，上述各控制电极与上述第二半导体层相连，并且还与上述第三半导体层相连。
4.根据权利要求1所述的半导体装置，其特征在于，
上述第二半导体层经由上述绝缘膜而连接有2个上述控制电极。
5.根据权利要求4所述的半导体装置，其特征在于，
在被上述2个上述控制电极所夹持的、设置在上述第二半导体层之上的上述第四半导体层的表面上，未设置上述第五半导体层。
6.根据权利要求4所述的半导体装置，其特征在于，
上述第六半导体层被上述2个上述控制电极所夹持，在被上述2个上述控制电极所夹持的上述第六半导体层之上所设置的上述第四半导体层的表面上，未设置上述第五半导体层。
7.根据权利要求1所述的半导体装置，其特征在于，
在上述第三半导体层之上的上述第四半导体层的表面上，选择性地设置着上述第五半导体层。
8.根据权利要求1所述的半导体装置，其特征在于，
上述各控制电极设置在上述第二半导体层的中心部。
9.根据权利要求1所述的半导体装置，其特征在于，
上述第五半导体层从上述第二半导体层之上的上述第四半导体层的表面延伸到上述第三半导体层之上的上述第四半导体层的表面。
10.根据权利要求1所述的半导体装置，其特征在于，
上述第三半导体层上半部分的杂质浓度高于上述第二半导体层上半部分的杂质浓度。
11.根据权利要求1所述的半导体装置，其特征在于，
上述第三半导体层下半部分的杂质浓度低于上述第二半导体层下半部分的杂质浓度。
12.根据权利要求1所述的半导体装置，其特征在于，
还具备：第二导电型的第七半导体层，该第七半导体层设置在上述第四半导体层与上述第三半导体层之间，含有比上述第三半导体层的杂质浓度高的杂质。
13.根据权利要求12所述的半导体装置，其特征在于，
上述第七半导体层与上述第六半导体层邻接。
14.根据权利要求12所述的半导体装置，其特征在于，
上述第七半导体层的杂质浓度低于上述第六半导体层的杂质浓度。
15.根据权利要求1所述的半导体装置，其特征在于，
上述第二半导体层与2个上述控制电极经由上述绝缘膜分隔，上述2个上述控制电极与上述第三半导体层未经由上述绝缘膜分隔。
16.根据权利要求15所述的半导体装置，其特征在于，
在被上述2个上述控制电极所夹持的上述第四半导体层的表面上，未设置上述第五半导体层。
17.一种半导体装置，其特征在于，具备：
第一导电型的第一半导体层；
第一导电型的第二半导体层，设置在上述第一半导体层之上；
第二导电型的第四半导体层，设置在上述第二半导体层之上；
第一导电型的第五半导体层，选择性地设置在上述第四半导体层的表面上；
多个控制电极，与上述第五半导体层、上述第四半导体层、上述第二半导体层经由第一绝缘膜分隔；
嵌入电极，在上述控制电极之下，与上述第二半导体层经由第二绝缘膜分隔；
第一电极，与上述第一半导体层连接；
第二电极，与上述第四半导体层和上述第五半导体层连接；和
第一导电型的第六半导体层，设置在上述第四半导体层与上述第二半导体层之间，上述第六半导体层的底面高于各控制电极的下端，
上述第六半导体层的杂质浓度高于上述第二半导体层的杂质浓度。
18.根据权利要求17所述的半导体装置，其特征在于，
上述第六半导体层的上述底面与上述第四半导体层的底面之间的距离，比各控制电极的上述下端与上述第四半导体层的底面之间的距离短。
19.根据权利要求17所述的半导体装置，其特征在于，
上述嵌入电极与上述第二电极电连接。
CN201110113071.9A 2010-07-16 2011-03-18 半导体装置 Expired - Fee Related CN102339861B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010161426A JP5740108B2 (ja) 2010-07-16 2010-07-16 半導体装置
JP161426/2010 2010-07-16

Publications (2)

Publication Number Publication Date
CN102339861A CN102339861A (zh) 2012-02-01
CN102339861B true CN102339861B (zh) 2015-07-01

Family

ID=45466277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110113071.9A Expired - Fee Related CN102339861B (zh) 2010-07-16 2011-03-18 半导体装置

Country Status (4)

Country Link
US (1) US8829608B2 (zh)
JP (1) JP5740108B2 (zh)
CN (1) CN102339861B (zh)
TW (1) TWI470768B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013179820A1 (ja) * 2012-05-31 2016-01-18 国立研究開発法人産業技術総合研究所 半導体装置
KR20140085141A (ko) * 2012-12-27 2014-07-07 현대자동차주식회사 반도체 소자 및 그 제조 방법
KR101360070B1 (ko) * 2012-12-27 2014-02-12 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP6253885B2 (ja) * 2013-01-07 2017-12-27 ルネサスエレクトロニクス株式会社 縦型パワーｍｏｓｆｅｔ
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
JP5843801B2 (ja) 2013-03-19 2016-01-13 株式会社東芝 情報処理装置およびデバッグ方法
JP6101183B2 (ja) 2013-06-20 2017-03-22 株式会社東芝 半導体装置
JP6173987B2 (ja) * 2013-09-20 2017-08-02 サンケン電気株式会社 半導体装置
US20150108568A1 (en) * 2013-10-21 2015-04-23 Vishay-Siliconix Semiconductor structure with high energy dopant implantation
JP2015133380A (ja) * 2014-01-10 2015-07-23 株式会社東芝 半導体装置
WO2015151185A1 (ja) * 2014-03-31 2015-10-08 新電元工業株式会社 半導体装置
CN115483211A (zh) 2014-08-19 2022-12-16 维西埃-硅化物公司 电子电路
JP6400548B2 (ja) 2015-09-14 2018-10-03 株式会社東芝 半導体装置
JP2017059636A (ja) * 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置の製造方法
DE102015121566B4 (de) * 2015-12-10 2021-12-09 Infineon Technologies Ag Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
JP6519894B2 (ja) * 2016-03-31 2019-05-29 新電元工業株式会社 半導体装置の製造方法及び半導体装置
US10147790B2 (en) * 2016-06-21 2018-12-04 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
JP6818712B2 (ja) 2018-03-22 2021-01-20 株式会社東芝 半導体装置
WO2020084736A1 (ja) * 2018-10-25 2020-04-30 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP7184681B2 (ja) * 2019-03-18 2022-12-06 株式会社東芝 半導体装置およびその制御方法
JP2021007129A (ja) * 2019-06-28 2021-01-21 ルネサスエレクトロニクス株式会社 半導体装置
JP7289258B2 (ja) 2019-11-22 2023-06-09 ルネサスエレクトロニクス株式会社 半導体装置
JP7198236B2 (ja) * 2020-03-13 2022-12-28 株式会社東芝 半導体装置
CN113628969B (zh) * 2020-05-06 2022-06-24 苏州东微半导体股份有限公司 半导体超结器件的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447987A (zh) * 2000-06-23 2003-10-08 硅无线公司 功率mosfet及其形成和工作方法
CN101060132A (zh) * 2006-04-19 2007-10-24 丰田自动车株式会社 半导体器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008520A (en) 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
US5688725A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP4393144B2 (ja) * 2003-09-09 2010-01-06 株式会社東芝 電力用半導体装置
JP4091921B2 (ja) 2004-02-16 2008-05-28 松下電器産業株式会社 半導体装置及びその製造方法
JP2006093457A (ja) * 2004-09-24 2006-04-06 Toyota Motor Corp 絶縁ゲート型半導体装置
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
JP2007027193A (ja) 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
JP5002148B2 (ja) 2005-11-24 2012-08-15 株式会社東芝 半導体装置
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
JP2008091450A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 半導体素子
JP5135759B2 (ja) 2006-10-19 2013-02-06 富士電機株式会社 超接合半導体装置の製造方法
WO2011093473A1 (ja) * 2010-01-29 2011-08-04 富士電機システムズ株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447987A (zh) * 2000-06-23 2003-10-08 硅无线公司 功率mosfet及其形成和工作方法
CN101060132A (zh) * 2006-04-19 2007-10-24 丰田自动车株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US8829608B2 (en) 2014-09-09
TW201205780A (en) 2012-02-01
JP5740108B2 (ja) 2015-06-24
US20120012929A1 (en) 2012-01-19
JP2012023272A (ja) 2012-02-02
TWI470768B (zh) 2015-01-21
CN102339861A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
CN102339861B (zh) 半导体装置
CN102403356B (zh) 半导体装置
CN104518010B (zh) 集成电路和制造集成电路的方法
US8680608B2 (en) Power semiconductor device with a low on resistence
CN102623500A (zh) 具有降低的导通电阻的沟槽型功率 mosfet
US9466681B2 (en) Method and apparatus for forming a semiconductor gate
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
JP6189045B2 (ja) 半導体素子の製造方法
US9614031B2 (en) Methods for forming a high-voltage super junction by trench and epitaxial doping
US20220320295A1 (en) Sic mosfet structures with asymmetric trench oxide
CN111668312A (zh) 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
KR101802419B1 (ko) 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법
US10720500B2 (en) Transistor device with a field electrode that includes two layers
CN114823872A (zh) 一种全隔离衬底耐压功率半导体器件及其制造方法
CN102687274B (zh) 沟槽式金属氧化物半导体场效应晶体管
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
JP2005191241A (ja) 半導体装置及びその製造方法
CN106158631A (zh) 带埋层沟槽功率器件及其制作方法
CN110416309A (zh) 一种超结功率半导体器件及其制作方法
CN107046062B (zh) 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管
CN114864677A (zh) 晶体管器件及其制造方法
US20230049364A1 (en) Transistor device and method for producing thereof
CN110444591B (zh) 具有低比导通电阻的槽型器件及其制造方法
EP4297100A1 (en) Method for producing a semiconductor device and semiconductor device
CN116487386A (zh) 基于深槽分区氧化的高压bcd半导体器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150701

Termination date: 20170318

CF01 Termination of patent right due to non-payment of annual fee