KR20140085141A - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20140085141A
KR20140085141A KR1020120155374A KR20120155374A KR20140085141A KR 20140085141 A KR20140085141 A KR 20140085141A KR 1020120155374 A KR1020120155374 A KR 1020120155374A KR 20120155374 A KR20120155374 A KR 20120155374A KR 20140085141 A KR20140085141 A KR 20140085141A
Authority
KR
South Korea
Prior art keywords
type
pillar region
trench
region
disposed
Prior art date
Application number
KR1020120155374A
Other languages
English (en)
Inventor
이종석
홍경국
천대환
정영균
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020120155374A priority Critical patent/KR20140085141A/ko
Priority to US14/098,409 priority patent/US9029872B2/en
Priority to CN201310756195.8A priority patent/CN103904117B/zh
Publication of KR20140085141A publication Critical patent/KR20140085141A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판, n+형 탄화 규소 기판의 제1면에 배치되어 있는 제1 p형 필라 영역 및 n-형 에피층, n-형 에피층 위에 차례로 배치되어 있는 p형 에피층 및 n+ 영역, n+ 영역 및 p형 에피층을 관통하고, n-형 에피층에 배치되어 있는 트렌치, 트렌치 내에 배치되어 있는 게이트 절연막, 게이트 절연막 위에 배치되어 있는 게이트 전극, 게이트 전극 위에 배치되어 있는 산화막, p형 에피층, n+ 영역 및 산화막 위에 배치되어 있는 소스 전극, 그리고 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고, 제1 p형 필라 영역은 n-형 에피층의 내부에 배치되어 있고, 제1 p형 필라 영역은 트렌치와 떨어져 있으며, 트렌치의 하부에 배치되어 있다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD MANUFACTURING THE SAME}
본 발명은 탄화 규소(SiC, 실리콘 카바이드)를 포함하는 반도체 소자 및 그 제조 방법에 관한 것이다.
최근 응용 기기의 대형화 대용량화 추세에 따라 높은 항복전압과 높은 전류 및 고속 스위칭 특성을 갖는 전력용 반도체 소자의 필요성이 대두되고 있다.
이에 따라 종래의 실리콘(Silicon)을 이용한 MOSFET(metal oxide semiconductor field effect transistor, 금속 산화막 반도체 전계 트랜지스터) 대신에 탄화 규소(SiC, 실리콘 카바이드)를 이용한 MOSFET에 대한 연구 및 개발이 많이 이루어지고 있다. 특히, 수직형 트렌치(trench) MOSFET에 대한 개발이 많이 이루어지고 있다.
수직형 트렌치 MOSFET 의 경우, 게이트 하단에 전계가 집중되는 전계 밀집 효과로 인해 산화막이 파괴되는 항복 현상이 발생하여 원자재가 가지고 있는 고유의 임계 전압에 의한 항복 전압보다 매우 낮은 항복 전압을 나타내는 조기 항복 현상(premature breakdown) 발생하는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 트렌치 게이트가 적용된 탄화 규소 MOSFET 에서 항복 전압을 향상시키는 것이다.
본 발명의 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판, n+형 탄화 규소 기판의 제1면에 배치되어 있는 제1 p형 필라 영역 및 n-형 에피층, n-형 에피층 위에 차례로 배치되어 있는 p형 에피층 및 n+ 영역, n+ 영역 및 p형 에피층을 관통하고, n-형 에피층에 배치되어 있는 트렌치, 트렌치 내에 배치되어 있는 게이트 절연막, 게이트 절연막 위에 배치되어 있는 게이트 전극, 게이트 전극 위에 배치되어 있는 산화막, p형 에피층, n+ 영역 및 산화막 위에 배치되어 있는 소스 전극, 그리고 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고, 제1 p형 필라 영역은 n-형 에피층의 내부에 배치되어 있고, 제1 p형 필라 영역은 트렌치와 떨어져 있으며, 트렌치의 하부에 배치되어 있다.
제1 p형 필라 영역은 트렌치의 양쪽 코너부 사이에 대응하는 부분에 배치되어 있을 수 있다.
본 발명에 따른 반도체 소자는 n+형 탄화 규소 기판의 제1면에 배치되어 있으며, 제1 p형 필라 영역과 떨어져 배치되어 있는 제2 p형 필라 영역을 더 포함할 수 있다.
제2 p형 필라 영역은 트렌치와 떨어져 있으며, n-형 에피층의 내부에 배치되어 있을 수 있다.
제1 p형 필라 영역 및 제2 p형 필라 영역은 각각 트렌치의 양쪽 코너부 대응하는 부분에 배치되어 있을 수 있다.
제1 p형 필라 영역의 폭과 길이는 각각 제2 p형 필라 영역의 폭과 길이와 동일할 수 있다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 n+형 탄화 규소 기판의 제1면에 n+형 탄화 규소 기판의 제1면의 일부분을 노출하는 버퍼층 패턴을 형성하는 단계, 노출된 n+형 탄화 규소 기판의 제1면의 일부분에 제1 에피택셜 성장으로 제1 p형 필라 영역을 형성하는 단계, 버퍼층 패턴을 제거한 후, 제1 p형 필라 영역 위 및 n+형 탄화 규소 기판의 제1면에 제2 에피택셜 성장으로 n-형 에피층을 형성하는 단계, n-형 에피층 위에 제3 에피택셜 성장으로 p형 에피층을 형성하는 단계, p형 에피층 위에 제4 에피택셜 성장으로 n+ 영역을 형성하는 단계, 그리고 n+ 영역 및 p형 에피층을 관통하고, n-형 에피층의 일부를 식각하여 트렌치를 형성하는 단계를 포함하고, 제1 p형 필라 영역은 상기 트렌치의 하부에 형성되고, 트렌치와 떨어져 있다.
제1 p형 필라 영역은 트렌치의 양쪽 코너부 사이에 대응하는 부분에 형성될 수 있다.
제1 p형 필라 영역을 형성하는 단계는 n+형 탄화 규소 기판의 제1면에 제1 p형 필라 영역과 떨어져 있고, n-형 에피층의 내부에 위치하는 제2 p형 필라 영역을 형성하는 단계를 포함할 수 있다.
제1 p형 필라 영역의 폭과 길이는 각각 제2 p형 필라 영역의 폭과 길이와 동일하고, 제1 p형 필라 영역 및 제2 p형 필라 영역은 각각 트렌치의 양쪽 코너부 대응하는 부분에 형성될 수 있다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 n+ 영역을 형성하는 단계 이후에 트렌치 내에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 게이트 전극을 형성하는 단계, 게이트 절연막 및 게이트 전극 위에 산화막을 형성하는 단계, 그리고 p형 에피층, n+ 영역 및 산화막 위에 소스 전극을 형성하고, n+형 탄화 규소 기판의 제2면에 드레인 전극을 형성하는 단계를 더 포함할 수 있다.
이와 같이 본 발명의 실시예에 따르면, p형 필라 영역을 트렌치의 하부에 트렌치의 양쪽 코너부 사이에 대응하는 부분에 배치시키거나 동일한 폭 및 길이는 가지는 두 개의 p형 필라 영역을 각각 트렌치의 양쪽 코너부 하부에 대응하는 부분에 배치시켜 트렌치 바닥의 게이트 절연막에 집중되는 전계를 p형 필라 영역와 n-형 에피층 사이의 접합으로 분산시킬 수 있다.
이에 따라, 반도체 소자의 항복 전압을 향상시킬 수 있다.
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 단면도 이다.
도 2 내지 도 7은 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 순서대로 도시한 도면이다.
도 8은 본 발명의 한 실시예에 따른 반도체 소자와 종래의 반도체 소자의 항복 전압을 비교한 그래프이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 소자의 단면도 이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 단면도이다.
도 1를 참고하면, 본 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판(100)의 제1면에 p형 필라(pillar) 영역(200) 및 n-형 에피층(300)이 배치되어 있다. p형 필라 영역(200)은 n-형 에피층(400)의 내부에 배치되어 있다.
n-형 에피층(300) 위에 p형 에피층(400) 및 n+ 영역(500)이 순차적으로 배치되어 있다.
n-형 에피층(300), p형 에피층(400) 및 n+ 영역(500)에는 트렌치(550)가 배치되어 있다. 트렌치(550)는 n+ 영역(500) 및 p형 에피층(400)을 관통한다.
p형 필라 영역(200)은 트렌치(550)와 떨어져 있으며, 트렌치(550)의 하부에 트렌치(550)의 양쪽 코너부 사이에 대응하는 부분에 배치되어 있다.
트렌치(550) 내에는 게이트 절연막(600)이 배치되어 있고, 게이트 절연막(600) 위에는 게이트 전극(700)이 배치되어 있고, 게이트 절연막(600) 및 게이트 전극(700) 위에는 산화막(610)이 배치되어 있다. 게이트 전극(700)은 트렌치(550)를 채우고 있다.
p형 에피층(400), n+영역(500) 및 산화막(610) 위에는 소스 전극(800)이 형성되어 있다. n+형 탄화 규소 기판(100)의 제2면에는 드레인 전극(900)이 형성되어 있다.
이와 같이, p형 필라 영역(200)을 트렌치(550)의 하부에 트렌치(550)의 양쪽 코너부 사이에 대응하는 부분에 배치시켜 트렌치(550) 바닥의 게이트 절연막(700)에 집중되는 전계를 p형 필라 영역(200)와 n-형 에피층(300) 사이의 접합으로 분산시킬 수 있으므로, 항복 전압을 향상시킬 수 있다.
그러면 도 2 내지 도 7 및 도 1을 참고하여, 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법에 대해 상세하게 설명한다.
도 2 내지 도 7은 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 순서대로 도시한 도면이다.
도 2에 도시한 바와 같이, n+형 탄화 규소 기판(100)을 준비하고, n+형 탄화 규소 기판(100)의 제1면에 버퍼층 패턴(50)을 형성한다. 버퍼층 패턴(50)은 n+형 탄화 규소 기판(100)의 제1면의 일부분을 노출한다.
도 3에 도시한 바와 같이, 노출된 n+형 탄화 규소 기판(100)의 제1면의 일부분에 제1 에피택셜 성장으로 p형 필라 영역(200)을 형성한다.
도 4에 도시한 바와 같이, 버퍼층 패턴(50)을 제거한 후, p형 필라 영역(200) 위 및 n+형 탄화 규소 기판(100)의 제1면에 제2 에피택셜 성장으로 n-형 에피층(300)을 형성한다.
도 5에 도시한 바와 같이, n-형 에피층(300) 위에 제3 에피택셜 성장으로 p형 에피층(400)을 형성한 후, p형 에피층(400) 위에 제4 에피택셜 성장으로 n+ 영역(500)을 형성한다.
본 실시예에서는 n+ 영역(500)을 제4 에피택셜 성장으로 형성하였지만, 에피택셜 성장을 진행하지 않고 p형 에피층(400)의 일부 표면에 n+ 이온을 주입하여 n+ 영역(500)을 형성할 수도 있다.
도 6에 도시한 바와 같이, n+ 영역(500) 및 p형 에피층(400)을 관통하고, n-형 에피층(300)의 일부를 식각하여 트렌치(550)를 형성한다. p형 필라 영역(200)은 트렌치(550)의 하부에 트렌치(550)와 떨어져 위치한다. 또한, p형 필라 영역(200)은 트렌치(550)의 양쪽 코너부 사이에 대응하는 부분에 위치한다.
도 7에 도시한 바와 같이, 트렌치(550) 내에 게이트 절연막(600)을 형성하고, 게이트 절연막(600) 위에 게이트 전극(700)을 형성한다. 게이트 절연막(600) 및 게이트 전극(700) 위에 산화막(610)을 형성하고, n+ 영역(500)의 일부를 식각한다.
도 1에 도시한 바와 같이, p형 에피층(400), n+ 영역(500) 및 산화막(610) 위에 소스 전극(800)을 형성하고, n+형 탄화 규소 기판(100)의 제2면에 드레인 전극(850)을 형성한다.
그러면, 도 8을 참고하여 본 발명의 한 실시예에 따른 반도체 소자와 종래의 반도체 소자의 특성에 대해 상세하게 설명한다.
도 8은 본 발명의 실시예에 따른 반도체 소자와 종래의 반도체 소자의 항복 전압을 비교한 그래프이다.
도 8에서 A1은 종래의 일반적인 수직형 트렌치 MOSFET 즉, 트렌치 하부에 p 필라 영역이 배치되어 있지 않은 수직형 트렌치 MOSFET이고, B1은 본 발명의 한 실시예에 따른 반도체 소자이다.
도 8을 참고하면, 종래의 일반적인 수직형 트렌치 MOSFET의 항복 전압은 1550V 로 나타났고, 본 발명의 한 실시예에 따른 반도체 소자의 항복 전압은 1961V 로 나타났다.
이에, 본 발명의 실시예에 따른 반도체 소자와 종래의 반도체 소자의 온 저항을 비교하면, 본 발명의 실시예에 따른 반도체 소자의 항복 전압이 종래의 일반적인 수직형 트렌치 MOSFET의 항복 전압에 비해 약 27% 증가하는 것으로 나타났다. 즉, 본 발명의 실시예에 따른 반도체 소자는 종래의 일반적인 수직형 트렌치 MOSFET에 대해 항복 전압이 향상되었음을 알 수 있다.
그러면, 도 9를 참고하여 본 발명의 다른 실시예에 따른 반도체 소자에 대해 상세하게 설명한다.
도 9는 본 발명의 다른 실시예에 따른 반도체 소자의 단면도이다.
도 9를 참고하면, 본 실시예에 따른 반도체 소자는 도 1에 따른 반도체 소자와 비교할 때, n+형 탄화 규소 기판(100)의 제1면에 제1 p형 필라 영역(210) 및 제2 p형 필라 영역(220)이 배치되어 있는 구조가 다를 뿐, 나머지 구조는 동일하다.
본 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판(100)의 제1면에 제1 p형 필라 영역(210), 제2 p형 필라 영역(220) 및 n-형 에피층(300)이 배치되어 있다. 제1 p형 필라 영역(210) 및 제2 p형 필라 영역(220)은 서로 떨어져 있으며, n-형 에피층(400)의 내부에 배치되어 있다. 제1 p형 필라 영역(210) 및 제2 p형 필라 영역(220)의 폭과 길이는 동일하다. 또한, 제1 p형 필라 영역(210) 및 제2 p형 필라 영역(220)은 동일한 에피택셜 성장으로 동시에 형성된다.
n-형 에피층(300) 위에 p형 에피층(400) 및 n+ 영역(500)이 순차적으로 배치되어 있다.
n-형 에피층(300), p형 에피층(400) 및 n+ 영역(500)에는 트렌치(550)가 배치되어 있다. 트렌치(550)는 n+ 영역(500) 및 p형 에피층(400)을 관통한다.
제1 p형 필라 영역(210) 및 제2 p형 필라 영역(220)은 각각 트렌치(550)와 떨어져 있으며, 트렌치(550)의 양쪽 코너부 하부에 대응하는 부분에 배치되어 있다.
트렌치(550) 내에는 게이트 절연막(600)이 배치되어 있고, 게이트 절연막(600) 위에는 게이트 전극(700)이 배치되어 있고, 게이트 절연막(600) 및 게이트 전극(700) 위에는 산화막(610)이 배치되어 있다. 게이트 전극(700)은 트렌치(550)를 채우고 있다.
p형 에피층(400), n+영역(500) 및 산화막(610) 위에는 소스 전극(800)이 형성되어 있다. n+형 탄화 규소 기판(100)의 제2면에는 드레인 전극(900)이 형성되어 있다.
이와 같이, 제1 p형 필라 영역(210) 및 제2 p형 필라 영역(220)을 각각 트렌치(550)의 양쪽 코너부 하부에 대응하는 부분에 배치시켜 트렌치(550) 바닥의 게이트 절연막(700)에 집중되는 전계를 제1 p형 필라 영역(210) 및 제2 p형 필라 영역(220)와 n-형 에피층(300) 사이의 접합으로 분산시킬 수 있으므로, 항복 전압을 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
50: 버퍼층 패턴 100: n+형 탄화 규소 기판
200: p형 필라 영역 210: 제1 p형 필라 영역
220: 제2 p형 필라 영역 300: n-형 에피층
400: p형 에피층 500: n+ 영역
550: 트렌치 600: 게이트 절연막
610: 산화막 700: 게이트 전극
800: 소스 전극 900: 드레인 전극

Claims (11)

  1. n+형 탄화 규소 기판,
    상기 n+형 탄화 규소 기판의 제1면에 배치되어 있는 제1 p형 필라 영역 및 n-형 에피층,
    상기 n-형 에피층 위에 차례로 배치되어 있는 p형 에피층 및 n+ 영역,
    상기 n+ 영역 및 상기 p형 에피층을 관통하고, 상기 n-형 에피층에 배치되어 있는 트렌치,
    상기 트렌치 내에 배치되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 배치되어 있는 게이트 전극,
    상기 게이트 전극 위에 배치되어 있는 산화막,
    상기 p형 에피층, 상기 n+ 영역 및 상기 산화막 위에 배치되어 있는 소스 전극, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고,
    상기 제1 p형 필라 영역은 상기 n-형 에피층의 내부에 배치되어 있고,
    상기 제1 p형 필라 영역은 상기 트렌치와 떨어져 있으며, 상기 트렌치의 하부에 배치되어 있는 반도체 소자.
  2. 제1항에서,
    상기 제1 p형 필라 영역은 상기 트렌치의 양쪽 코너부 사이에 대응하는 부분에 배치되어 있는 반도체 소자.
  3. 제1항에서,
    상기 n+형 탄화 규소 기판의 제1면에 배치되어 있으며, 상기 제1 p형 필라 영역과 떨어져 배치되어 있는 제2 p형 필라 영역을 더 포함하는 반도체 소자.
  4. 제3항에서,
    상기 제2 p형 필라 영역은 상기 트렌치와 떨어져 있으며, 상기 n-형 에피층의 내부에 배치되어 있는 반도체 소자.
  5. 제4항에서,
    상기 제1 p형 필라 영역 및 상기 제2 p형 필라 영역은 각각 상기 트렌치의 양쪽 코너부 대응하는 부분에 배치되어 있는 반도체 소자.
  6. 제5항에서,
    상기 제1 p형 필라 영역의 폭과 길이는 각각 상기 제2 p형 필라 영역의 폭과 길이와 동일한 반도체 소자.
  7. n+형 탄화 규소 기판의 제1면에 상기 n+형 탄화 규소 기판의 제1면의 일부분을 노출하는 버퍼층 패턴을 형성하는 단계,
    노출된 상기 n+형 탄화 규소 기판의 제1면의 일부분에 제1 에피택셜 성장으로 제1 p형 필라 영역을 형성하는 단계,
    상기 버퍼층 패턴을 제거한 후, 상기 제1 p형 필라 영역 위 및 상기 n+형 탄화 규소 기판의 제1면에 제2 에피택셜 성장으로 n-형 에피층을 형성하는 단계,
    상기 n-형 에피층 위에 제3 에피택셜 성장으로 p형 에피층을 형성하는 단계,
    상기 p형 에피층 위에 제4 에피택셜 성장으로 n+ 영역을 형성하는 단계, 그리고
    상기 n+ 영역 및 상기 p형 에피층을 관통하고, 상기 n-형 에피층의 일부를 식각하여 트렌치를 형성하는 단계를 포함하고,
    상기 제1 p형 필라 영역은 상기 트렌치의 하부에 형성되고, 상기 트렌치와 떨어져 있는 반도체 소자의 제조 방법.
  8. 제7항에서,
    상기 제1 p형 필라 영역은 상기 트렌치의 양쪽 코너부 사이에 대응하는 부분에 형성되는 반도체 소자의 제조 방법.
  9. 제7항에서,
    상기 제1 p형 필라 영역을 형성하는 단계는
    상기 n+형 탄화 규소 기판의 제1면에 상기 제1 p형 필라 영역과 떨어져 있고, 상기 n-형 에피층의 내부에 위치하는 제2 p형 필라 영역을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  10. 제9항에서,
    상기 제1 p형 필라 영역의 폭과 길이는 각각 상기 제2 p형 필라 영역의 폭과 길이와 동일하고,
    상기 제1 p형 필라 영역 및 상기 제2 p형 필라 영역은 각각 상기 트렌치의 양쪽 코너부 대응하는 부분에 형성되는 반도체 소자의 제조 방법.
  11. 제7항에서,
    상기 n+ 영역을 형성하는 단계 이후에
    상기 트렌치 내에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 게이트 전극을 형성하는 단계,
    상기 게이트 절연막 및 상기 게이트 전극 위에 산화막을 형성하는 단계, 그리고
    상기 p형 에피층, 상기 n+ 영역 및 상기 산화막 위에 소스 전극을 형성하고, 상기 n+형 탄화 규소 기판의 제2면에 드레인 전극을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
KR1020120155374A 2012-12-27 2012-12-27 반도체 소자 및 그 제조 방법 KR20140085141A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120155374A KR20140085141A (ko) 2012-12-27 2012-12-27 반도체 소자 및 그 제조 방법
US14/098,409 US9029872B2 (en) 2012-12-27 2013-12-05 Semiconductor device and method for fabricating the same
CN201310756195.8A CN103904117B (zh) 2012-12-27 2013-12-13 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120155374A KR20140085141A (ko) 2012-12-27 2012-12-27 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140085141A true KR20140085141A (ko) 2014-07-07

Family

ID=50995356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120155374A KR20140085141A (ko) 2012-12-27 2012-12-27 반도체 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9029872B2 (ko)
KR (1) KR20140085141A (ko)
CN (1) CN103904117B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019156761A1 (en) * 2018-02-06 2019-08-15 General Electric Company High energy ion implantation for junction isolation in silicon carbide devices
CN113506826A (zh) * 2021-06-17 2021-10-15 重庆伟特森电子科技有限公司 一种沟槽型碳化硅晶体管及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360070B1 (ko) * 2012-12-27 2014-02-12 현대자동차 주식회사 반도체 소자 및 그 제조 방법
KR20140085141A (ko) * 2012-12-27 2014-07-07 현대자동차주식회사 반도체 소자 및 그 제조 방법
JP6479533B2 (ja) * 2015-03-31 2019-03-06 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
CN106558616B (zh) * 2015-09-24 2019-11-12 丰田合成株式会社 纵型场效应晶体管以及电力转换装置
CN111900207A (zh) * 2020-06-30 2020-11-06 西安电子科技大学 一种集成新型刻蚀工艺JBS的SiC浮结UMOSFET器件及其制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9704149D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
JP4450122B2 (ja) 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
US6504176B2 (en) * 2000-04-06 2003-01-07 Matshushita Electric Industrial Co., Ltd. Field effect transistor and method of manufacturing the same
JP4088033B2 (ja) * 2000-11-27 2008-05-21 株式会社東芝 半導体装置
WO2003028108A1 (fr) * 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
JP3993458B2 (ja) * 2002-04-17 2007-10-17 株式会社東芝 半導体装置
JP2006186145A (ja) * 2004-12-28 2006-07-13 Toshiba Corp 半導体装置及びその製造方法
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
JP4744958B2 (ja) * 2005-07-13 2011-08-10 株式会社東芝 半導体素子及びその製造方法
JP5002148B2 (ja) * 2005-11-24 2012-08-15 株式会社東芝 半導体装置
US20080017897A1 (en) * 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
JP2008108962A (ja) 2006-10-26 2008-05-08 Toshiba Corp 半導体装置
JP5462020B2 (ja) * 2009-06-09 2014-04-02 株式会社東芝 電力用半導体素子
WO2012006261A2 (en) * 2010-07-06 2012-01-12 Maxpower Semiconductor Inc. Power semiconductor devices, structures, and related methods
JP5740108B2 (ja) * 2010-07-16 2015-06-24 株式会社東芝 半導体装置
JP5717661B2 (ja) * 2011-03-10 2015-05-13 株式会社東芝 半導体装置とその製造方法
KR101416361B1 (ko) * 2012-09-14 2014-08-06 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
KR20140044075A (ko) * 2012-10-04 2014-04-14 현대자동차주식회사 반도체 소자 및 그 제조 방법
KR101382323B1 (ko) * 2012-11-01 2014-04-08 현대자동차 주식회사 반도체 소자의 제조 방법
KR101382328B1 (ko) * 2012-11-01 2014-04-08 현대자동차 주식회사 반도체 소자 및 그 제조 방법
KR101339271B1 (ko) * 2012-12-18 2013-12-09 현대자동차 주식회사 반도체 소자의 제조 방법
KR101339277B1 (ko) * 2012-12-18 2013-12-09 현대자동차 주식회사 반도체 소자 및 그 제조 방법
KR101427948B1 (ko) * 2012-12-18 2014-08-08 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
KR20140085141A (ko) * 2012-12-27 2014-07-07 현대자동차주식회사 반도체 소자 및 그 제조 방법
KR101438620B1 (ko) * 2012-12-27 2014-09-05 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
KR101360070B1 (ko) * 2012-12-27 2014-02-12 현대자동차 주식회사 반도체 소자 및 그 제조 방법
KR101371495B1 (ko) * 2012-12-28 2014-03-10 현대자동차주식회사 반도체 소자 및 그 제조 방법
KR101339265B1 (ko) * 2012-12-31 2013-12-09 현대자동차 주식회사 반도체 소자의 제조 방법
US9306061B2 (en) * 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
US9012984B2 (en) * 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019156761A1 (en) * 2018-02-06 2019-08-15 General Electric Company High energy ion implantation for junction isolation in silicon carbide devices
CN113506826A (zh) * 2021-06-17 2021-10-15 重庆伟特森电子科技有限公司 一种沟槽型碳化硅晶体管及其制备方法
CN113506826B (zh) * 2021-06-17 2023-07-07 重庆伟特森电子科技有限公司 一种沟槽型碳化硅晶体管及其制备方法

Also Published As

Publication number Publication date
CN103904117B (zh) 2018-05-08
US20140183559A1 (en) 2014-07-03
CN103904117A (zh) 2014-07-02
US9029872B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
US9418993B2 (en) Device and method for a LDMOS design for a FinFET integrated circuit
JP5864784B2 (ja) 半導体装置及び半導体装置の製造方法
JP5492610B2 (ja) 半導体装置及びその製造方法
KR20140085141A (ko) 반도체 소자 및 그 제조 방법
JP5136578B2 (ja) 半導体装置
US9847414B2 (en) Semiconductor device and method for manufacturing semiconductor device having a step provided in a lateral surface of a trench formed in a surface of a semiconductor substrate
JP2011204808A (ja) 半導体装置および半導体装置の製造方法
US20160149029A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR101371495B1 (ko) 반도체 소자 및 그 제조 방법
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
KR20140044075A (ko) 반도체 소자 및 그 제조 방법
JP2009267211A (ja) 半導体装置およびその製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
CN108091683B (zh) 半导体功率器件的超结结构及其制作方法
KR101382328B1 (ko) 반도체 소자 및 그 제조 방법
JP2006261562A (ja) 半導体装置
KR20150078449A (ko) 반도체 소자 및 그 제조 방법
KR101382323B1 (ko) 반도체 소자의 제조 방법
KR101427954B1 (ko) 반도체 소자 및 그 제조 방법
JP2011124325A (ja) 半導体装置、及びその製造方法
KR101339277B1 (ko) 반도체 소자 및 그 제조 방법
JP2012160601A (ja) 半導体装置の製造方法
TWI497608B (zh) Gold - oxygen Half - efficiency Electro - crystal Structure and Process Method
KR101326852B1 (ko) 반도체 소자 및 그 제조 방법
KR101919626B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment