JP5103118B2 - 半導体ウエハおよびその製造方法 - Google Patents

半導体ウエハおよびその製造方法 Download PDF

Info

Publication number
JP5103118B2
JP5103118B2 JP2007252200A JP2007252200A JP5103118B2 JP 5103118 B2 JP5103118 B2 JP 5103118B2 JP 2007252200 A JP2007252200 A JP 2007252200A JP 2007252200 A JP2007252200 A JP 2007252200A JP 5103118 B2 JP5103118 B2 JP 5103118B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
semiconductor layer
epitaxial
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007252200A
Other languages
English (en)
Other versions
JP2009087997A (ja
Inventor
裕康 石田
康之 佐山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2007252200A priority Critical patent/JP5103118B2/ja
Priority to US12/236,348 priority patent/US8217486B2/en
Priority to CN2008101657763A priority patent/CN101414553B/zh
Publication of JP2009087997A publication Critical patent/JP2009087997A/ja
Application granted granted Critical
Publication of JP5103118B2 publication Critical patent/JP5103118B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

本発明は、半導体ウエハの製造方法に係り、特に高耐圧で低オン抵抗を実現する半導体ウエハの製造工程の短縮化、および特性向上を実現する半導体ウエハの製造方法に関する。
高耐圧で低オン抵抗を実現するシリコン半導体ウエハとして、ピラー状にｐ型半導体領域とｎ型半導体領域を設けて、ウエハ表面に対して垂直に、複数のｐｎ接合を形成したウエハ構造が知られている（例えば特許文献１参照）。
これらは、ｐ型半導体領域とｎ型半導体領域の不純物濃度および幅が所望の値に選択することにより、逆方向電圧印加時にはｐｎ接合で高耐圧を実現できる。以下このような構造を、超接合（スーパージャンクション）構造と称して説明する。
図１０および図１１を参照して超接合構造のウエハの製造方法の一例を説明する。
図１０を参照して、ｎ＋型半導体基板１１を準備し、この表面に例えばｎ型半導体層（エピタキシャル層）１２’を６μｍ程度積層する。所定の間隔で開口したマスクを設けてｐ型不純物を注入し、ｐ型半導体領域１３’を形成する（図１０（Ａ））。
そしてｎ型半導体層１２’の積層（エピタキシャル成長）工程と、ｐ型不純物の注入工程を例えば７回程度繰り返し、所望の厚み（例えば４２μｍ程度）の多段エピタキシャル層を形成し、最後にｐ型不純物を拡散し、ピラー状のｎ型半導体領域１２と、ｐ型半導体領域１３とが交互に配置された超接合構造のウエハ２０を形成する（図１０（Ｂ））。
また、以下の方法も知られている。
図１１を参照して、例えばｎ＋型半導体基板２１上にｎ型半導体層（エピタキシャル層）２２を所望の厚みに積層し、ｎ型半導体層がピラー状に残存するように複数のトレンチ２３を形成する（図１１（Ａ））。その後、トレンチ２３側壁に露出したｎ型半導体層２２に、ｐ型不純物の斜めイオン注入を行い、ピラー状のｐ型半導体領域２４を設ける（図１１（Ｂ））。更にｐ型半導体領域２４間に絶縁膜２５を埋め込み、超接合構造のウエハ３０を得る（図１１（Ｃ））。
国際公開第０２／０６７３３３号パンフレット
図１０の如く、超接合構造を有するウエハを得る従来の方法は、半導体ウエハの厚み方向に多段階にエピタキシャル層を形成する工程とイオン注入・拡散工程が必要となり、非常に工程数が多くなる問題がある。
また、ピラー状の半導体領域は、実際には不純物の拡散領域を多層に積層した形状であるので、ピラーの側面（ｐｎ接合面）は、波状となり、空乏層の広がりが厳密には均一になりにくい問題がある。
一方、図１１の如く、一部のピラー状の半導体層を斜めイオン注入で形成する方法の場合、イオン注入で形成された、例えばｐ型半導体層の不純物プロファイルを、ウエハ垂直方向に均一にするために図１１（Ａ）のように溝の幅を広げる必要がある。そのため超接合構造を多数配置することは困難である。
本発明はかかる課題に鑑みてなされ、第１に、一導電型半導体基板と、該半導体基板の上に第１の距離で離間して複数設けられた第１のエピタキシャル層よりなる第１半導体層と、第２の距離で離間し且つ前記第１半導体層と隣接して複数設けられ、前記第１のエピタキシャル層と逆の導電型の第２のエピタキシャル層よりなる第２半導体層と、第３の距離で離間し且つ前記第２半導体層と隣接して複数設けられ、前記第１のエピタキシャル層と同じ導電型の第３のエピタキシャル層よりなる第３半導体層と、隣り合う前記第３半導体層の間に第４の距離で離間して埋め込まれた複数の絶縁層と、を具備し、半導体ウエハ表面に対して垂直方向に複数のｐｎ接合が設けられ、隣り合う前記絶縁層の間に前記第１半導体層、前記第２半導体層および前記第３半導体層が配置されることにより解決するものである。
第２に、一導電型半導体基板を準備し、該半導体基板上に第１のエピタキシャル層を形成する工程と、前記第１のエピタキシャル層にトレンチを複数形成し、第１半導体層を形成する工程と、前記第１のエピタキシャル層と異なる導電型の第２エピタキシャル層を形成する工程と、前記第２エピタキシャル層を全面異方性エッチングして前記第１半導体層に隣接する第２半導体層を形成する工程と、前記第１のエピタキシャル層と同導電型の第３のエピタキシャル層を形成する工程と、前記第３のエピタキシャル層を全面異方性エッチングし、前記第２半導体層に隣接する第３の半導体層を形成する工程と、隣り合う前記第３の半導体層の間に絶縁層を埋め込む工程と、を具備し、半導体ウエハ表面に対して垂直方向に複数のｐｎ接合を形成することを特徴とする半導体ウエハの製造方法。
により解決するものである。
本発明によれば、以下の効果が得られる。
第１に、超接合を形成するｐ型半導体層およびｎ型半導体層の全てが、エピタキシャル層であるので、半導体ウエハの表面に対して垂直方向に不純物濃度プロファイルの均一な、ｐ型半導体層およびｎ型半導体層が繰り返し配置される構造を実現できる。これにより、空乏層の広がりが均一な超接合を有する半導体ウエハを提供できる。
第２に、超接合を形成する半導体層は全てエピタキシャル層であるので、ｐｎ接合面を、半導体ウエハの表面に対して垂直に形成できる。半導体ウエハの厚み方向に、多段階にエピタキシャル層の形成とイオン注入を繰り返して形成した超接合構造の場合には、ｐｎ接合面が実際には波状となり、空乏層の広がりが厳密には均一になりにくい問題がある。しかし、本実施形態ではｐｎ接合面は半導体ウエハ表面に対して垂直面となり、これによっても空乏層の広がりを均一にすることができる。
第３に、超接合を形成する全ての半導体層が、エピタキシャル層であるので、複数のｐｎ接合が存在する半導体ウエハの断面における、各半導体層の幅（短辺の長さ）を所望の値に形成することができる。
つまり、それぞれの半導体層の幅を従来より低減することも可能となる。半導体層の幅を狭めることにより、各半導体層中に広がる空乏層がピンチオフする幅も狭くなる。つまり、同じ耐圧を維持する場合には、半導体層の幅を狭めることにより各半導体層の不純物濃度を高めることができる。従って、順方向電圧印加時に電流経路となる半導体ウエハの抵抗をより低減できる。
第４に、超接合を形成するｐ型半導体層とｎ型半導体層とを繰り返し形成し、最後に半導体層間の空間部に絶縁層埋め込むことにより、エピタキシャル層の接合部分で発生する結晶欠陥を防止できる。
すなわち、全てのｐ型半導体層とｎ型半導体層をエピタキシャル層で形成する場合、最後に埋め込むエピタキシャル層は残った空間部の略中心付近で当接することになる。しかし、両側から成長したエピタキシャル層の単結晶の接合がずれたり、接合面においてボイドが発生する場合もあり、半導体ウエハとしての特性が劣化する恐れがある。
しかし、半導体層間の空間部に最後に埋め込む材料を、絶縁層とすることにより、エピタキシャル層の接合面で発生する不良を回避できる。
第５に、半導体ウエハの厚み方向に多段階にエピタキシャル成長とイオン注入を行って複数のｐｎ接合を形成する従来方法と比較して、半導体ウエハの製造工程を削減できる。
本発明の実施の形態を、図１から図９を参照して、半導体基板がｎ型シリコン半導体基板の場合を例に、詳細に説明する。
本発明の半導体ウエハは、一導電型半導体基板と、第１半導体層と、第２半導体層と、第３半導体層と、絶縁層とから構成され、当該半導体ウエハ表面に対して垂直方向に複数のｐｎ接合が設けられたものである。
図１は、本実施形態の半導体ウエハ１０の一例を示す図であり、図１（Ａ）が断面図、図１（Ｂ）および図１（Ｃ）が半導体ウエハ１０の一主面のパターンを示す図である。尚、図１（Ａ）は図１（Ｂ）のａ−ａ線に相当する断面図である。
図１（Ａ）を参照して、一導電型半導体基板１は、例えば不純物濃度が１×１０２０ｃｍ−３程度の高濃度のｎ型シリコン半導体基板である。
第１半導体層２は、半導体基板１の上に複数設けられた、例えばピラー状のｎ型エピタキシャル層である。隣り合う第１半導体層２は第１の距離Ｌ１で離間して配置される（図３（Ｂ）参照）。第１半導体層２の図１の断面におけるピラーの幅Ｗ１は例えば８μｍ程度であり（図３（Ｂ）参照）、不純物濃度は例えば１×１０１６ｃｍ−３程度である。
第２半導体層４は、半導体基板１の上に複数設けられた、例えばピラー状のｐ型エピタキシャル層である。第２半導体層４は、第１半導体層２の両側にこれと隣接して設けられ、第１半導体層２間で隣り合う第２半導体層４は第２の距離Ｌ２で離間して配置される（図５参照）。第２半導体層４のピラーの幅Ｗ２は例えば８μｍ程度であり、不純物濃度は例えば１×１０１６ｃｍ−３程度である。
第３半導体層５は、半導体基板１の上に複数設けられた、例えばピラー状のｎ型エピタキシャル層である。第３半導体層５は、第２半導体層４の両側にこれと隣接して設けられ、第１半導体層２間で隣り合う第３半導体層５は第３の距離Ｌ３で離間して配置される（図７参照）。第３半導体層５のピラーの幅Ｗ３は例えば８μｍ程度であり、不純物濃度は例えば１×１０１６ｃｍ−３である。
絶縁層６は、第３半導体層５間に埋め込まれて複数設けられる。隣り合う絶縁層６は第４の距離Ｌ４で離間して配置される（図８（Ｂ）参照）。絶縁層６は例えばＳＯＧ（Spin On Glass）層またはＣＶＤ法で形成した酸化膜あるいは窒化膜である。隣り合う絶縁層６の間には第１半導体層２、第２半導体層４および第３半導体層５が配置される。
本実施形態では、第１半導体層２、第２半導体層４、および第３半導体層５は全てエピタキシャル層により形成する。つまり、少なくとも３回以上エピタキシャル層を形成することにより、半導体ウエハの表面に対して垂直方向に複数のｐｎ接合（ｐ型半導体層とｎ型半導体層による超接合）を有する、すなわち超接合構造のウエハ１０を実現する。
ピラー状の半導体層全てがエピタキシャル層であるので、これらを所望の厚み（ピラーの幅Ｗ１、Ｗ２、Ｗ３）に形成することができる。これにより、第１半導体層２、第２半導体層４、および第３半導体層５は、それぞれ、図１に示す断面、すなわち半導体ウエハ１０の複数のｐｎ接合が露出する断面における長辺：短辺のアスペクト比を１０：１等にすることもできる。これはすなわち、第１半導体層２、第２半導体層４、および第３半導体層５は、半導体ウエハ１０の厚み方向の長さ（長辺）に対して、幅Ｗ１、Ｗ２、Ｗ３（短辺）が非常に薄いことを意味する。
各半導体層のピラーの幅Ｗ１、Ｗ２、Ｗ３が狭い場合、不純物濃度を高くするため、臨界電界強度が高くなり、高耐圧、且つ低抵抗が実現できる。
また、第１〜第３半導体層２、４、５は全てエピタキシャル層であるので、半導体ウエハ１０の深さ方向の不純物濃度プロファイルが均一となり、イオン注入によって形成した超接合構造の場合と比較して、空乏層の広がりを均一にできる。
更に、第１〜第３半導体層２、４、５は全てエピタキシャル層であるので、ｐｎ接合面を、半導体ウエハ１０の表面に対して垂直に形成できる。図１０に示す如く、半導体ウエハの厚み方向に、多段階にエピタキシャル層の形成とイオン注入を繰り返して形成した超接合構造の場合には、ｐｎ接合面が実際には波状となり、空乏層の広がりが厳密には均一になりにくい問題がある。しかし、本実施形態ではｐｎ接合面は半導体ウエハ表面に対して垂直面となり、これによっても空乏層の広がりを均一にすることができる。
そして本実施形態では、第３半導体層５の間に絶縁層６が埋設される。これにより、エピタキシャル層の接合面で発生する恐れがある結晶欠陥やボイドなどの不良を回避することができる。この詳細については、後述の製造方法において説明する。
尚、図１（Ａ）において、絶縁層６の間に第１半導体層２、第２半導体層４、第３半導体層５が配置される場合を例に説明したが、絶縁層６の間にピラー状の他の半導体層が配置されてもよい。すなわち、少なくとも３回以上のエピタキシャル層を形成させることにより、絶縁層６の間に、導電型が交互になるように複数の半導体層が配置される構成であればよい。
つまり、第３半導体層５を形成した後、他のピラー状のｐ型半導体層を設ける。更に他のピラー状のｎ型半導体層を形成してもよく、これらが交互になるように更にｐ型半導体層とｎ型半導体層を設けてもよい。そして、最後に残った空間部Ｓに、絶縁層６を設ける。
その場合でも他の半導体層はエピタキシャル層であるので、半導体ウエハの複数のｐｎ接合が露出する断面における長辺：短辺のアスペクト比が１０：１等となる。また、他の半導体層は、半導体ウエハ表面に対して垂直方向に不純物濃度プロファイルが均一となる。
また、図１（Ａ）では、全ての超接合を形成する半導体層が、半導体基板１まで達している場合を示したが、第１半導体層２が半導体基板１表面に残る構造でもよく、その場合は、ｐ型半導体層は半導体基板１に達しない。
図１（Ｂ）を参照して超接合を形成するｐ型半導体層とｎ型半導体層は、半導体ウエハ１０の一主面のパターンにおいて六角形状のピラーである。具体的には、同心の六角形状でｎ型半導体層とｐ型半導体層とが交互に配置され、その間に絶縁層６が配置される。
また図１（Ｃ）は、他の形態のパターンを示しており、このように半導体ウエハの一主面におけるパターンがストライプ状であってもよい。
図２から図９を参照して、本実施形態の半導体ウエハの製造方法を説明する。
本発明の半導体ウエハの製造方法は、一導電型半導体基板を準備し、該半導体基板上に第１のエピタキシャル層を形成する工程と、前記第１のエピタキシャル層にトレンチを複数形成し、第１半導体層を形成する工程と、前記第１のエピタキシャル層と異なる導電型の第２エピタキシャル層を形成する工程と、前記第２エピタキシャル層を全面異方性エッチングして前記第１半導体層に隣接する第２半導体層を形成する工程と、前記第１のエピタキシャル層と同導電型の第３のエピタキシャル層を形成する工程と、前記第３のエピタキシャル層を全面異方性エッチングし、前記第２半導体層に隣接する第３の半導体層を形成する工程と、隣り合う前記第３の半導体層の間に絶縁層を埋め込む工程と、から構成される。
第１工程（図２）：一導電型半導体基板を準備し、半導体基板上に第１のエピタキシャル層を形成する工程。
まず、不純物濃度が１×１０２０ｃｍ−３程度の高濃度のｎ型シリコン半導体基板１を準備する。半導体基板１上に、エピタキシャル成長法により、第１のエピタキシャル層としてｎ型エピタキシャル層２’を形成する。本工程におけるｎ型エピタキシャル層２’の厚みが、半導体ウエハの超接合の厚みとなる。
ｎ型エピタキシャル層２’の不純物濃度は例えば１×１０１６ｃｍ−３程度であり、厚みは例えば、４０μｍ程度である。
第２工程（図３）：第１のエピタキシャル層に、トレンチを複数形成し、第１半導体層を形成する工程。
ｎ型エピタキシャル層２’表面に、所望の開口幅のマスクを設けて、ｎ型エピタキシャル層２’をドライエッチングし、例えば半導体基板１が露出する深さのトレンチ３を複数形成する。（図３（Ａ））。
ドライエッチングは半導体基板１が露出するまで行っても良いし、ｎ型エピタキシャル層２’がトレンチ３の底部に残っても良い。本実施形態では、以下半導体基板１が露出する場合を示す。
これにより、図３に示す断面において互いに第１の距離Ｌ１（例えば３０μｍ程度）で離間した、複数の例えばピラー状のｎ型の第１半導体層２が形成される第１半導体層２の幅Ｗ１は、例えば８μｍ程度である（図３（Ｂ））。
トレンチ３形成後、例えば１１００℃で１０分の熱酸化を行い、その後その熱酸化膜をウエットエッチングにより除去し、トレンチエッチングによるダメージ層を除去する。
第３工程（図４）：第１のエピタキシャル層と異なる導電型の第２エピタキシャル層を形成する工程。
半導体基板１上に、エピタキシャル成長法により、第１のエピタキシャル層２’（第１半導体層２）とは逆導電型の第２のエピタキシャル層（ｐ型エピタキシャル層）４’を形成する。なお、第２工程で第１のエピタキシャル層（ｎ型エピタキシャル層２’）がトレンチ３の底部に残っている場合は、残ったｎ型エピタキシャル層２’上にｐ型エピタキシャル層４’を形成する。ｐ型エピタキシャル層４’の不純物濃度は例えば１×１０１６ｃｍ−３程度である。
ｐ型エピタキシャル層４’は、ピラー状の第１半導体層２の側面及び上面と、ここでは第１半導体層２間に露出した半導体基板１上を覆って形成される。また、ｐ型エピタキシャル層４’は第１半導体層２の側面における厚み（半導体基板１の水平方向の厚みｄ１）と、第１半導体層２の上面または半導体基板１表面における厚みｄ２がほぼ同等となる。
第４工程（図５）：第２エピタキシャル層を全面異方性エッチングして第１半導体層に隣接する第２半導体層を形成する工程。
ｐ型エピタキシャル層４’をマスクを設けずに全面異方性エッチングする。第１半導体層２間の半導体基板１が露出するまでエッチングすることにより、第１半導体層２上面を覆うｐ型エピタキシャル層４’も除去されて第１半導体層２上面が露出する。なお第２工程で、第１のエピタキシャル層２’がトレンチ３の底部に残っている場合は、残った第１のエピタキシャル層２’が露出するまでエッチングする。
一方、第１半導体層２の側面のｐ型エピタキシャル層４’は除去されず、これにより、第１半導体層２の両側に隣接する、ピラー状のｐ型の第２半導体層４が形成される。第１半導体層２間で隣り合う第２半導体層４は第２の距離Ｌ２で離間される。第２半導体層４の幅Ｗ２は、ｐ型エピタキシャル層４’の厚みｄ１（＝ｄ２）であり、ここでは８μｍ程度とする。尚、特性に応じて、第１半導体層２の幅Ｗ１と、第２半導体層４の幅Ｗ２は適宜選択可能である。これらの幅を狭くすると不純物濃度が上げられるため、高耐圧、且つ低抵抗が実現できる。
第５工程（図６）：第１のエピタキシャル層と同導電型の第３のエピタキシャル層を形成する工程。
更に、半導体基板１上に、エピタキシャル成長法により、第１のエピタキシャル層２’と同導電型の第３のエピタキシャル層（ｎ型エピタキシャル層）５’を形成する。なお、第２工程で第１のエピタキシャル層（ｎ型エピタキシャル層２’）がトレンチ３の底部に残っている場合は、残ったｎ型エピタキシャル層２’上にｎ型エピタキシャル層５’を形成する。ｎ型エピタキシャル層５’の不純物濃度は例えば１×１０１６ｃｍ−３程度であり、厚みｄ３は８μｍ程度である。
ｎ型エピタキシャル層５’は、ピラー状の第２半導体層４の側面及び上面と、第１半導体層２の上面を覆って形成される。そして、隣り合う第２半導体層４間にはｎ型エピタキシャル層５’が形成される。
第６工程（図７）：第３のエピタキシャル層を全面異方性エッチングし、第２半導体層に隣接する第３の半導体層を形成する工程。
ｎ型エピタキシャル層５’をマスクを設けずに全面異方性エッチングする。第１半導体層２および第２半導体層４上面が露出するまでエッチングすることにより、第２半導体層２の両側に隣接する、ピラー状のｎ型の第３半導体層５が形成される。第１半導体層２間で隣り合う第３半導体層５は、第３の距離Ｌ３で離間される。第３半導体層５の幅Ｗ３は、第１半導体層２の幅Ｗ１と同等である。尚、絶縁層６と接する半導体層（ここでは第３半導体層５）において、絶縁層６に接している側から空乏層は広がらない。従って、第３半導体層５の幅Ｗ３は、必ずしも第１半導体層２の幅Ｗ１と同等である必要はない。絶縁層６と接する半導体層があまり広くても実動作面積が小さくなるので、第１半導体層２の幅Ｗ１の２分の1以上同程度以下の幅があればよい。
この工程により、隣り合う（対向する）第３半導体層５間には、第３半導体層５と例えば同程度の幅で、トレンチ状の空間部Ｓが残存する。尚、空間部Ｓの幅は第３半導体層５より広くても良いが、空間部Ｓがあまり広くても実動作面積が小さくなるので同程度であればよい。
第７工程（図８）：隣り合う前記第３の半導体層の間に絶縁層を埋め込む工程。
全面を熱酸化（例えば１１００℃、１０分など）した後、ＣＶＤ法またはＳＯＧ膜の形成により全面に絶縁膜６’を形成する。絶縁層は、酸化膜、窒化膜またはＳＯＧ膜等である（図８（Ａ））。尚、熱酸化膜は形成しなくてもよい。
その後、全面をエッチングし、表面の絶縁膜６’を除去する。これにより、第３半導体層５の間の空間部Ｓに埋め込まれたピラー状の絶縁層６が形成される。ここでは、ピラー状の絶縁層６は両側の第３半導体層５と当接する（図８（Ｂ））。
このように、本実施形態では、超接合を形成する全てのピラー状の半導体層をエピタキシャル層によって形成し、半導体ウエハ表面に対して垂直方向に複数のｐｎ接合を有する超接合構造を実現するものであるが、最後に残った空間部Ｓはピラー状の絶縁層６で埋め込まれる。
尚、図８において、隣り合う絶縁層６間には第１半導体層２、第２半導体層４、第３半導体層５が配置される場合を例に説明したが、トレンチ３の開口幅が広い場合は、更に繰り返してピラー状の半導体層を形成してもよい。
つまり、上記の第３工程から第６工程の繰り返しにより、他のエピタキシャル層（たとえばｐ型エピタキシャル層）を形成する工程と、当該エピタキシャル層をエッチング工程を繰り返し、他のピラー状の半導体層を交互に隣接して形成する。
つまり、第３半導体層５を形成した後、ｐ型エピタキシャル層を形成してｐ型エピタキシャル層をエッチングし、他のピラー状のｐ型半導体層を形成する。更にｎ型エピタキシャル層を形成してｎ型エピタキシャル層をエッチングし、他のピラー状のｎ型半導体層を形成してもよく、これらが交互になるように更にｐ型半導体層とｎ型半導体層を形成してもよい。
この場合も、全てのピラー状の半導体層はエピタキシャル層によって形成されるので、それらの幅を所望の幅に形成できる。つまり、各半導体層の幅を狭めることも可能となり、不純物濃度を高くするため、臨界電界強度が高くなり、高耐圧、且つ低抵抗が実現できる。
また、各半導体層の不純物濃度プロファイルが均一となり、ｐｎ接合面が半導体ウエハ１０表面に対して垂直に形成されるので、空乏層の広がりを均一にでき、超接合構造の特性を十分に生かせる半導体ウエハの製造方法を提供できる。
このように、本実施形態の半導体ウエハの製造方法は、半導体基板１上に、ｎ型エピタキシャル層形成とエッチングおよびｐ型エピタキシャル層形成とエッチングを交互に、少なくとも３回以上行い、超接合を形成する全ての半導体層をエピタキシャル成長法で形成するものである。そして、第３半導体層５の間（対向する他の半導体層間）の空間部Ｓに、絶縁層６を形成する。
空間部Ｓに絶縁層６を形成することにより、エピタキシャル層の接合面で発生する恐れのある結晶欠陥やボイドを、回避することができる。
図９を参照して説明する。
図９は、最後に残った空間部Ｓを、エピタキシャル層Ｅによって埋め込んだ場合の拡大図である。
図９（Ａ）の如く、エピタキシャル層Ｅは、第３半導体層６の側面から空間部Ｓの中央方向に向かって成長する。そして図９（Ｂ）の如く、両側から成長したエピタキシャル層が空間部Ｓの中央で接合する。しかしこのとき、エピタキシャル層の単結晶の方向がずれて結晶欠陥が発生したり、中央付近での接合が十分でなくボイドＢが発生したりする恐れがある。
超接合構造の半導体ウエハにおいて、ピラー状のｐ型半導体層またはｎ型半導体層は、半導体ウエハに形成される素子に大きな影響を及ぼす。従って、これらの中に結晶欠陥やボイドが発生することは好ましいことではない。
そこで、本実施形態では、最後に残った空間部Ｓに絶縁層６を埋め込むこととした。絶縁膜６’も図９に示したエピタキシャル層と同様に形成されるため、空間部Ｓの中央付近でボイドが発生する場合もある。
しかし、絶縁層６中は臨界電界強度が高いため、ボイドや結晶欠陥が発生したとしても、半導体ウエハの特性に影響を及ぼすことはない。
以上、本実施形態では、半導体基板１としてｎ型シリコン半導体基板を用いた場合を例に説明したが、ｐ型シリコン半導体基板であってもよい。また、第１工程でｎ型半導体層（エピタキシャル層）を形成した場合を例に説明したが、これがｐ型半導体層であっても同様に実施できる。
本発明の実施形態における半導体ウエハを説明する（Ａ）断面図、（Ｂ）平面図、（Ｃ）平面図である。 本発明の実施形態における半導体ウエハの製造方法を説明する断面図である。 本発明の実施形態における半導体ウエハの製造方法を説明する断面図である。 本発明の実施形態における半導体ウエハの製造方法を説明する断面図である。 本発明の実施形態における半導体ウエハの製造方法を説明する断面図である。 本発明の実施形態における半導体ウエハの製造方法を説明する断面図である。 本発明の実施形態における半導体ウエハの製造方法を説明する断面図である。 本発明の実施形態における半導体ウエハの製造方法を説明する断面図である。 本発明の実施形態における半導体ウエハおよびその製造方法を説明するための断面図である。 従来の半導体ウエハの製造方法を説明する断面図である。 従来の半導体ウエハの製造方法を説明する断面図である。
符号の説明
１ 半導体基板
２’ 第１のエピタキシャル層
２ 第１半導体層
３ トレンチ
４’ 第２のエピタキシャル層
４ 第２半導体層
５’ 第３のエピタキシャル層
５ 第３半導体層
６’ 絶縁膜
６ 絶縁層
Ｍ マスク
Ｌ１ 第１の距離
Ｌ２ 第２の距離
Ｌ３ 第３の距離
Ｗ１ 第１半導体層幅
Ｗ２ 第２半導体層幅
Ｗ３ 第３半導体層幅
ｄ１、ｄ２ 第２のエピタキシャル層厚み
ｄ３ 第３のエピタキシャル層厚み
Ｅ、ｅ 他の半導体層
Ｓ 空間部

Claims (7)

  1. 一導電型半導体基板と、
    該半導体基板の上に第１の距離で離間して複数設けられた第１のエピタキシャル層よりなる第１半導体層と、
    第２の距離で離間し且つ前記第１半導体層と隣接して複数設けられ、前記第１のエピタキシャル層と逆の導電型の第２のエピタキシャル層よりなる第２半導体層と、
    第３の距離で離間し且つ前記第２半導体層と隣接して複数設けられ、前記第１のエピタキシャル層と同じ導電型の第３のエピタキシャル層よりなる第３半導体層と、
    隣り合う前記第３半導体層の間に第４の距離で離間して埋め込まれた複数の絶縁層と、を具備し、
    半導体ウエハ表面に対して垂直方向に複数のｐｎ接合が設けられ、隣り合う前記絶縁層の間に前記第１半導体層、前記第２半導体層および前記第３半導体層が配置されることを特徴とする半導体ウエハ。
  2. 前記第３の半導体層と前記絶縁層の間に、導電型が交互になるように隣接する他の半導体層を設けることを特徴とする請求項１に記載の半導体ウエハ。
  3. 前記第１半導体層、前記第２半導体層、前記第３半導体層および前記他の半導体層は、前記半導体ウエハ表面に対して垂直方向に不純物濃度プロファイルが均一であることを特徴とする請求項２に記載の半導体ウエハ。
  4. 一導電型半導体基板を準備し、該半導体基板上に第１のエピタキシャル層を形成する工程と、
    前記第１のエピタキシャル層にトレンチを複数形成し、第１半導体層を形成する工程と、
    前記第１のエピタキシャル層と異なる導電型の第２エピタキシャル層を形成する工程と、
    前記第２エピタキシャル層を全面異方性エッチングして前記第１半導体層に隣接する第２半導体層を形成する工程と、
    前記第１のエピタキシャル層と同導電型の第３のエピタキシャル層を形成する工程と、
    前記第３のエピタキシャル層を全面異方性エッチングし、前記第２半導体層に隣接する第３の半導体層を形成する工程と、
    隣り合う前記第３の半導体層の間に絶縁層を埋め込む工程と、
    を具備し、
    半導体ウエハ表面に対して垂直方向に複数のｐｎ接合を形成することを特徴とする半導体ウエハの製造方法。
  5. 前記トレンチ形成後、熱酸化によりダメージ層を除去することを特徴とする請求項４に記載の半導体ウエハの製造方法。
  6. 前記第３の半導体層を形成後で且つ前記絶縁層の形成前に、他のエピタキシャル層を形成する工程と、該他のエピタキシャル層の全面異方性エッチングを行う工程とを有し、導電型が交互になるように互いに隣接する他の半導体層を形成することを特徴とする請求項４に記載の半導体ウエハの製造方法。
  7. 前記第１半導体層、前記第２半導体層、前記第３半導体層および前記他の半導体層は、前記半導体ウエハ表面に対して垂直方向に不純物濃度プロファイルが均一であることを特徴とする請求項６に記載の半導体ウエハの製造方法。
JP2007252200A 2007-09-27 2007-09-27 半導体ウエハおよびその製造方法 Active JP5103118B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007252200A JP5103118B2 (ja) 2007-09-27 2007-09-27 半導体ウエハおよびその製造方法
US12/236,348 US8217486B2 (en) 2007-09-27 2008-09-23 Semiconductor device and method of processing the same
CN2008101657763A CN101414553B (zh) 2007-09-27 2008-09-23 半导体晶片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007252200A JP5103118B2 (ja) 2007-09-27 2007-09-27 半導体ウエハおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2009087997A JP2009087997A (ja) 2009-04-23
JP5103118B2 true JP5103118B2 (ja) 2012-12-19

Family

ID=40507223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007252200A Active JP5103118B2 (ja) 2007-09-27 2007-09-27 半導体ウエハおよびその製造方法

Country Status (3)

Country Link
US (1) US8217486B2 (ja)
JP (1) JP5103118B2 (ja)
CN (1) CN101414553B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP5261641B2 (ja) 2007-09-13 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体ウエハの製造方法
US9508805B2 (en) * 2008-12-31 2016-11-29 Alpha And Omega Semiconductor Incorporated Termination design for nanotube MOSFET
US7943989B2 (en) * 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US10121857B2 (en) * 2008-12-31 2018-11-06 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
JP5400405B2 (ja) * 2009-02-05 2014-01-29 株式会社東芝 半導体装置の製造方法
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US7892924B1 (en) * 2009-12-02 2011-02-22 Alpha And Omega Semiconductor, Inc. Method for making a charge balanced multi-nano shell drift region for superjunction semiconductor device
JP5489855B2 (ja) * 2010-05-14 2014-05-14 キヤノン株式会社 固体撮像装置の製造方法
JP5560897B2 (ja) * 2010-05-20 2014-07-30 富士電機株式会社 超接合半導体装置の製造方法
JP5839807B2 (ja) * 2011-02-09 2016-01-06 キヤノン株式会社 固体撮像装置の製造方法
CN102184859A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 冷mos超结结构的制造方法以及冷mos超结结构
CN103022086A (zh) * 2011-09-26 2013-04-03 朱江 一种半导体晶片及其制备方法
CN103035707B (zh) * 2013-01-04 2017-05-10 电子科技大学 一种超结垂直氮化镓基异质结场效应晶体管
WO2015040938A1 (ja) * 2013-09-18 2015-03-26 富士電機株式会社 半導体装置およびその製造方法
CN105304687B (zh) * 2014-07-28 2019-01-11 万国半导体股份有限公司 用于纳米管mosfet的端接设计
US9852902B2 (en) 2014-10-03 2017-12-26 Applied Materials, Inc. Material deposition for high aspect ratio structures
CN104409334B (zh) * 2014-11-06 2017-06-16 中航（重庆）微电子有限公司 一种超结器件的制备方法
CN108022924B (zh) * 2017-11-30 2020-08-07 上海华虹宏力半导体制造有限公司 沟槽型超级结及其制造方法
CN108288587A (zh) * 2018-01-29 2018-07-17 贵州芯长征科技有限公司 高压超结结构的制备方法
CN112086506B (zh) 2020-10-20 2022-02-18 苏州东微半导体股份有限公司 半导体超结器件的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177028A (en) * 1991-10-22 1993-01-05 Micron Technology, Inc. Trench isolation method having a double polysilicon gate formed on mesas
JP4088033B2 (ja) * 2000-11-27 2008-05-21 株式会社東芝 半導体装置
US6821824B2 (en) * 2001-02-21 2004-11-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP2004342660A (ja) * 2003-05-13 2004-12-02 Toshiba Corp 半導体装置及びその製造方法
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP2006156989A (ja) * 2004-11-05 2006-06-15 Toshiba Corp 半導体装置及びその製造方法
JP4692313B2 (ja) * 2006-02-14 2011-06-01 トヨタ自動車株式会社 半導体装置
JP5261641B2 (ja) * 2007-09-13 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体ウエハの製造方法

Also Published As

Publication number Publication date
US20090085149A1 (en) 2009-04-02
JP2009087997A (ja) 2009-04-23
CN101414553B (zh) 2011-04-20
US8217486B2 (en) 2012-07-10
CN101414553A (zh) 2009-04-22

Similar Documents

Publication Publication Date Title
JP5103118B2 (ja) 半導体ウエハおよびその製造方法
JP5261641B2 (ja) 半導体ウエハの製造方法
JP6341074B2 (ja) 半導体装置の製造方法
JP6428489B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4851694B2 (ja) 半導体装置の製造方法
JP5622793B2 (ja) 半導体装置とその製造方法
EP1359624A2 (en) Vertical type MOSFET and manufacturing method thereof
KR101398735B1 (ko) 전력용 반도체 장치 및 그 제조 방법
JP5298565B2 (ja) 半導体装置およびその製造方法
JP2004342660A (ja) 半導体装置及びその製造方法
JP2008103563A (ja) 超接合半導体装置の製造方法
JP5659558B2 (ja) 超接合半導体装置の製造方法
WO2016042738A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2006186145A (ja) 半導体装置及びその製造方法
CN102074481B (zh) 制造半导体器件的方法
JP2009088005A (ja) 半導体装置およびその製造方法
JP2007036213A (ja) 半導体素子
JP2021089916A (ja) 炭化珪素半導体装置の製造方法、炭化珪素基板の製造方法および炭化珪素基板
JP2018082057A (ja) 半導体装置および半導体装置の製造方法
WO2012137412A1 (ja) 半導体装置およびその製造方法
JP2014127547A (ja) 半導体装置の製造方法
JP6766522B2 (ja) 半導体装置および半導体装置の製造方法
JP4491307B2 (ja) 半導体装置およびその製造方法
TW200910592A (en) Semiconductor device
JP4328797B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5103118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250