JP5489855B2 - 固体撮像装置の製造方法 - Google Patents

固体撮像装置の製造方法 Download PDF

Info

Publication number
JP5489855B2
JP5489855B2 JP2010112667A JP2010112667A JP5489855B2 JP 5489855 B2 JP5489855 B2 JP 5489855B2 JP 2010112667 A JP2010112667 A JP 2010112667A JP 2010112667 A JP2010112667 A JP 2010112667A JP 5489855 B2 JP5489855 B2 JP 5489855B2
Authority
JP
Japan
Prior art keywords
ion implantation
implantation step
state imaging
manufacturing
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010112667A
Other languages
English (en)
Other versions
JP2011243665A (ja
JP2011243665A5 (ja
Inventor
高典 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010112667A priority Critical patent/JP5489855B2/ja
Priority to US13/088,465 priority patent/US8383497B2/en
Priority to CN201110119054.6A priority patent/CN102244084B/zh
Publication of JP2011243665A publication Critical patent/JP2011243665A/ja
Publication of JP2011243665A5 publication Critical patent/JP2011243665A5/ja
Application granted granted Critical
Publication of JP5489855B2 publication Critical patent/JP5489855B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14641Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像装置の製造方法に関する。
光電変換素子で光電変換により発生した電荷を転送スイッチによってフローティングディフュージョンなどの電荷電圧変換部に転送する構成を有する固体撮像装置が知られている。特許文献1には、フォトダイオードを構成する不純物領域を形成するためにイオンを基板の表面の法線に対して傾斜した角度で基板に注入することが開示されている。この方法によれば、転送スイッチのゲート(伝送ゲート)の下にもイオンが注入される。
特開2007−311803号公報
基板の表面の法線に対して傾斜した角度で基板にイオンを注入する場合、イオンの注入領域を規定するマスクの影になる領域が生じる。フォトダイオードの電荷蓄積領域を形成すべき領域、即ちイオンを注入すべき領域の一部に対するイオンの注入が妨げられると、蓄積可能な電荷の量、即ち飽和電荷量が小さくなるので、固体撮像装置のダイナミックレンジが低下する。
本発明は、上記の課題認識を契機としてなされたものであり、飽和電荷量の向上に有利な固体撮像装置の製造方法を提供することを目的とする。
本発明の1つの側面は、光電変換素子と、電荷電圧変換部と、前記光電変換素子で発生した電荷を前記電荷電圧変換部に転送するためのチャネルを形成するゲートとを含む複数の画素が半導体基板に形成された固体撮像装置の製造方法に係り、前記製造方法は、前記半導体基板に対するイオンの進入方向を前記半導体基板の表面の法線に対して傾斜角を有する方向として、前記半導体基板の前記光電変換素子を形成すべき領域であるターゲット領域にイオンを注入するN回(Nは2以上の自然数)のイオン注入工程を含み、前記N回のイオン注入工程においてイオンが注入されるターゲット領域が互いに異なり、前記N回のイオン注入工程のそれぞれのために、前記法線および前記進入方向によって定まる面と前記半導体基板の表面との交線に沿った方向においてN画素に対して1画素の割合で周期的に開口部を有するマスクが前記半導体基板の上に形成される。
本発明によれば、飽和電荷量の向上に有利な固体撮像装置の製造方法が提供される。
本発明の第1および第2実施形態における1つの画素の構成を例示的に説明するレイアウト図である。 第1実施形態の固体撮像装置の製造方法を説明するための図である。 第1実施形態の固体撮像装置の製造方法を説明するための図である。 第1実施形態の固体撮像装置の製造方法を説明するための図である。 第1実施形態の固体撮像装置の製造方法を説明するための図である。 第1実施形態の固体撮像装置の製造方法を説明するための図である。 図2CのA−A'における断面図である。 比較例を説明する断面図である。 第3実施形態の固体撮像装置の製造方法を説明するための図である。 第3実施形態の固体撮像装置の製造方法を説明するための図である。 第3実施形態の固体撮像装置の製造方法を説明するための図である。 第3実施形態の固体撮像装置の製造方法を説明するための図である。 第3実施形態の固体撮像装置の製造方法を説明するための図である。
本発明の実施形態の固体撮像装置は、複数の画素が二次元状に配置された画素アレイと、該画素アレイにおける行を選択する行選択回路、該画素アレイにおける列を選択する列選択回路、該画素アレイから信号を列信号線を介して読み出す読み出し回路とを含みうる。画素アレイ、行選択回路、列選択回路および読み出し回路は、半導体基板に形成される。典型的には、読み出し回路は、該画素アレイにおける該行選択回路によって選択された行の画素の信号を読み出し、該列選択回路は、該読み出し回路によって読み出された1行分の画素の信号の中から外部に出力すべき信号を選択する。
図1は、本発明の第1および第2実施形態における1つの画素の構成を例示的に説明するレイアウト図である。各画素は、光電変換素子、電荷電圧変換部、転送スイッチ、アンプ、リセットスイッチを含みうる。光電変換素子は、フォトダイオード102を含む。電荷電圧変換部は、フローティングディフュージョン(以下、FD)100を含む。転送スイッチは、フォトダイオード102に蓄積された電荷をFD100に転送するMOSトランジスタであり、ゲート103を含む。ゲート103は、コンタクトプラグ103cを含む転送制御線を介して行選択回路に接続されている。転送制御線が行選択回路によってアクティブレベルに駆動されると、ゲート103は、その下に、フォトダイオード102に蓄積された電荷をFD100に転送するチャネルを形成する。リセットスイッチは、FD100をリセットするMOSトランジスタであり、ゲート105を含む。ゲート105は、コンタクトプラグ105cを含むリセット制御線を介して行選択回路に接続されている。また、リセットスイッチを構成するMOSトランジスタの一方の拡散領域は、コンタクトプラグ104cを含むリセット線に接続されている。アンプは、FD100の電位に応じた信号を列信号線に出力するMOSトランジスタであり、ゲート107を含む。ゲート107は、ゲート107に接続されたコンタクトプラグ107cおよびFD100に接続されたコンタクトプラグ106cを含む信号線を介してFD100に接続されている。フォトダイオード102、FD100、リセットスイッチの拡散領域、アンプの拡散領域は、アクティブ領域101に配置されている。アクティブ領域101以外の領域は、素子分離領域である。
図2A〜2Eおよび図3を参照しながら本発明の第1実施形態の固体撮像装置の製造方法を説明する。なお、図2A〜2Eでは、画素アレイのうちの8つの画素の領域のみが示されている。図3は、図2CのA−A'における断面図である。図2Aに示す工程では、半導体基板に素子分離領域を形成することによって、それ以外の部分をアクティブ領域101とする。次いで、転送スイッチのゲート103、リセットスイッチのゲート105およびアンプのゲート107を形成する。図2A〜2Eに示す例では、アクティブ領域101およびゲート103、105、107は、並進対称に配置されている。ゲート103、105、107は、半導体基板の上にゲート材料層(例えば、ポリシリコン層)を形成し、その上に第1レジストパターン103'を形成し、これをマスクとしてゲート材料層をエッチングすることにより形成されうる。
図2Bに示す工程(同時イオン注入工程)では、第2レジストパターン108を形成し、第2レジストパターン108をマスクとして、半導体基板にイオンを注入することによってフォトダイオード102を形成する。ここで、図2Bに示す工程では、画素アレイを構成する複数の画素の全てのフォトダイオードを形成すべきターゲット領域に対して同時にイオンが注入される。なお、図2B〜2Eでは、複数の画素のフォトダイオード102を相互に区別する目的で、フォトダイオード102は、102−1〜102−8として示されている。図2Bに示す工程において、イオン注入における半導体基板へのイオンの進入方向は、半導体基板の表面の法線に平行な方向でありうる。或いは、図2Bに示す工程において、半導体基板へのイオンの進入方向は、チャネリングの影響が抑制されるように該法線に対して傾斜(例えば、面方位<100>の基板では、典型的には傾斜角が7°に設定されうる。)した方向であってもよい。後述の図2Cおよび図2Dに示す2つのイオン注入工程の他に図2Bに示すイオン注入工程を実施することにより、ゲート103の下の領域とそれ以外の領域とにおける不純物プロファイルを個々に調整することができる。図2Bに示す工程では、イオンの平均進入深さは、例えば0.15μm以上3.00μm以下にされうる。ここで、進入深さは、半導体基板の半導体領域と該半導体領域の表面側に積層された絶縁膜との界面を基準とした深さである。なお、図2Bに示す工程は、省略されてもよい。
ここで、第1レジストパターン103'を除去した後に第2レジストパターン108を形成してもよいが、第1レジストパターン103'を除去することなく第2レジストパターン108を形成してもよい。後者の場合には、フォトダイオード102のうちゲート103の下に形成される部分の厚さ(深さ)は、ゲート103の厚さの他、第1レジストパターン103'の厚さによって定まる。
次に、図2Cおよび図3に示す工程では、第2レジストパターン108を除去した後、第3レジストパターン109を形成する。そして、第1レジストパターン103'および第3レジストパターン109をマスクとして、半導体基板に対するイオンの進入方向を該半導体基板の表面の法線NLに対して傾斜角θを有する方向として、該半導体基板にイオンを注入する。傾斜角θは、例えば5°以上60°以内の範囲内の角度とされ、好適には15°以上60°以内の範囲内の角度とされうる。ここで、ゲート103の下にイオンが注入されるように傾斜角θが定められてもよい。法線NLに対して傾斜した角度でイオン注入を実施する場合には、第3レジストパターン109の影、即ち、イオンが注入されない領域が発生する。図2Cに示す例では、フォトダイオード102−1〜102−8のうちフォトダイオード102−1、102−3、102−5、102−7を形成すべきターゲット領域にはイオンが注入される。一方、フォトダイオード102−2、102−4、102−6、102−8を形成すべきターゲット領域にはイオンが注入されない。イオンの進入方向を傾斜させることによって、ゲート103の下にフォトダイオードの一部が潜り込む構造、即ち、ゲート103とフォトダイオードとが部分的にオーバーラップしたオーバーラップ構造が形成される。この構造は、フォトダイオード102からFD100への電荷の転送の効率化に有利である。図2Cおよび図3に示す工程では、イオンの平均進入深さは、0μm以上0.15μm以下の範囲内にされうる。進入深さは、半導体基板の半導体領域と、半導体領域の表面側に積層された絶縁膜との界面を基準とした深さである。なお、第3レジストパターン109を形成する前に、上記のように第1レジストパターン103'の全部又は一部を残してもよいが、第2レジストパターン108および第1レジストパターン103'の双方を除去してもよい。
次に、図2Dに示す工程では、第3レジストパターン109を除去した後に、第4レジストパターン110を形成する。そして、第1レジストパターン103'および第4レジストパターン110をマスクとして、半導体基板に対するイオンの進入方向を半導体基板の表面の法線NLに対して傾斜角θを有する方向として、該半導体基板にイオンを注入する。傾斜角θは、典型的には、図2Cに示す工程と同じにされる。図2Dに示す例では、フォトダイオード102−1〜102−8のうちフォトダイオード102−2、102−4、102−6、102−8を形成すべきターゲット領域にはイオンが注入される。一方、フォトダイオード102−1、102−3、102−5、102−7を形成すべきターゲット領域にはイオンが注入されない。なお、第4レジストパターン110を形成する前に、上記のように第1レジストパターン103'の全部又は一部を残してもよいが、第3レジストパターン109および第1レジストパターン103'の双方を除去してもよい。
図2Cおよび図2Dに示す工程で傾斜角θでイオン注入を実施することは、転送スイッチのゲート103にフォトダイオード102の一部分を潜り込ませることの他、フォトダイオード102の蓄積電荷量を制御するために寄与する。第3レジストパターン109は、MOSトランジスタ構造を有する転送スイッチのゲート103の下に形成されるチャネルのチャネル長方向(図2Cではx方向。)においては、2画素に対して1画素の割合で、周期的に、ターゲット領域にイオンを注入するための開口部を有する。なお、ターゲット領域とは、フォトダイオードを形成すべき領域、即ち、イオンを注入すべき領域である。同様に、図2Dから明らかなように、第4レジストパターン110は、転送スイッチのゲート103の下に形成される電荷を転送するチャネルのチャネル長方向(図2Dではx方向。)においては、2画素に対して1画素の割合で、周期的に、ターゲット領域にイオンを注入するための開口部を有する。第3レジストパターン109および第4レジストパターン110の個々の開口部の面積は、傾斜角θでのイオン注入を可能にするために、個々のフォトダイオード102(即ち、ターゲット領域)の面積よりも大きい。この例では、チャネル長方向は、半導体基板の法線NLおよび該半導体基板に対するイオンの進入方向によって定まる面と該半導体基板の表面との交線に沿った方向と平行である。しかしながら、図6に例示するように、チャネル長方向は、当該交線に沿った方向と平行でなくてもよい。
図3を参照しながら、第3レジストパターン109の設計方法について説明する。第4レジストパターン110についても、第3レジストパターン109と同様の設計方法で設計することができる。ここで、フォトダイオード102−3(他のフォトダイオードについても同様)の幅をLpd、半導体基板に対するイオンの進入方向の法線NLに対する傾斜角をθとする。また、レジストパターン109の厚さをH、画素の配列ピッチをP、レジストパターン109の幅をLresとすると、
H・tanθ+Lpd+Lres=2・P
が成り立つ。なお、LPD、PおよびLresは、いずれもチャネル長方向における幅である。
レジストパターン109の幅Lresは、負の値をとり得ない。フォトリソグラフィープロセスにおけるレジストパターンのチャネル長方向における最小加工寸法をLminとすると、Lmin<Lresという制約がある。よって、Lmin<Lresを満たすように傾斜角θが決定される。ここで、ゲート103の下へのフォトダイオードの潜り込み量は、傾斜角θに依存する。
図4を参照しながら、比較例として、全ての画素におけるフォトダイオードを形成すべきターゲット領域に対応する開口部が設けられたレジストパターン109'をマスクとして半導体基板に傾斜角θ'でイオンを注入する場合を考える。この場合は、
H・tanθ'+Lpd+Lmin<P
となる範囲で傾斜角θ'を決定する必要があるので、傾斜角θ'の選択の自由度が第1実施形態よりも制限される。
第1実施形態では、オーバーラップ構造を形成するためのイオン注入(以下では、これをオーバーラップイオン注入と呼ぶ。)において用いられるレジストパターンには、該ゲートによって形成されるチャネルのチャネル長方向(或いは、前記交線に沿った方向)において2画素に対して1画素の割合でイオン注入用の開口部がレジストパターンに設けられている。よって、オーバーラップイオン注入のために2回にわたってレジストパターンを形成する必要があり、そのために2つのレチクルが使用されうる。ここで、オーバーラップイオン注入は、複数回のオーバーラップイオン注入のそれぞれにおいて、複数の画素のうちの一部の画素のフォトダイオードを形成すべきターゲット領域にイオンを注入するので、分割イオン注入と呼ぶこともできる。
第2実施形態では、前記チャネル長方向(或いは、前記交線に沿った方向)において3画素に対して1画素の割合でイオン注入用の開口部がレジストパターンに設けられる。この場合、オーバーラップイオン注入のために3回にわたってレジストパターンを形成する必要があり、そのために3つのレチクルが使用されうる。しかし、3画素に対して1画素の割合で周期的にイオン注入用の開口部を設けることによって、傾斜角θを大きくすること、及び/又は、画素ピッチPの縮小への対応を可能にすることができる。
第1および第2実施形態は、前記チャネル長方向(或いは、前記交線に沿った方向)においてN画素に対して1画素の割合でイオン注入用の開口部をレジストパターンに設けて、N回のオーバーラップイオン注入を実施する場合に拡張することができる。このときの設計の条件は、次の式で与えられうる。なお、Nは2以上の自然数である。
H・tanθ+Lpd+Lmin<N・P
Nを大きくすると、オーバーラップイオン注入の回数が増加する一方で、傾斜角θを大きくすること、及び/又は、画素ピッチPの縮小への対応を可能にすることができるという利点がある。
図5A〜図5Dを参照しながら本発明の第3実施形態の固体撮像装置の製造方法を説明する。N回のオーバーラップイオン注入は、上記のように同一の傾斜角θでなされてもよいが、N回のうちの少なくとも2回における傾斜角が互いに異なっていてもよい。或いは、N回のオーバーラップイオン注入の全てにおいて傾斜角が互いに異なっていてもよい。なお、以下で特に言及しない事項は、第1実施形態に従いうる。
図5A〜図5Dに示す例では、2画素で1つのFD100、1つのリセットスイッチ(ゲート105)および1つのアンプ(ゲート107)が共有されている。これは、1画素あたりの面積の縮小、画素アレイの高密度化に寄与する。図5Aに示す工程では、アクティブ領域101、転送スイッチのゲート103、リセットスイッチのゲート105、アンプのゲート107を形成する。ゲート103、105、107は、半導体基板の上にゲート材料層(例えば、ポリシリコン層)を形成し、その上に不図示の第1レジストパターンを形成し、これをマスクとしてゲート材料層をエッチングすることにより形成されうる。図5A〜図5Dに示す例では、FD100、リセットスイッチおよびアンプを共有する2つの画素からなる単位画素グループは、鏡像対称な構造を有し、複数の単位画素グループは、並進対称に配置されている。
図5Bに示す工程では、図2Bに示す工程と同様に、不図示の第2レジストパターンを形成し、第2レジストパターンをマスクとして、半導体基板にイオンを注入することによってフォトダイオード102−1〜102−8を形成する。このときのイオン注入の方向は、半導体基板の表面の法線に平行な方向であってもよいし、チャネリングの影響が抑制されるように該法線に対して傾斜した方向であってもよい。
次に、図5Cに示す工程では、第2レジストパターンを除去した後、第3レジストパターン509を形成する。そして、第3レジストパターン509をマスクとして、ゲート103の下にイオンが注入されるように半導体基板の表面の法線に対して傾斜角θを有する角度で、半導体基板にイオンを注入する。傾斜角θは、例えば5°〜60°の範囲の角度とされる。好適には15°〜60°の範囲内の角度とされうる。図5Cに示す例では、フォトダイオード102−1〜102−8のうちフォトダイオード102−1、102−3、102−5、102−7を形成すべき領域にはイオンが注入される。一方、フォトダイオード102−2、102−4、102−6、102−8を形成すべき領域にはイオンが注入されない。
次に、図5Dに示す工程では、第3レジストパターン509を除去した後に、第4レジストパターン510を形成する。そして、第5レジストパターン510をマスクとして、ゲート103の下にイオンが注入されるように半導体基板の表面の法線NLに対して傾斜角−θを有する角度で、半導体基板にイオンを注入する。傾斜角−θは、図5Cに示す工程における傾斜角θとは符号が異なる。半導体基板の表面に平行な平面をxy平面とし、前述のチャネル長方向をx方向とするxyz座標系を考えた場合において、傾斜角−θは、+x方向の成分を有する方向に対応し、傾斜角θは、−x方向の成分を有する方向に対応する。即ち、図5Cに示すオーバーラップイオン注入工程における傾斜角(イオン注入の方向)と、図5Dに示すオーバーラップイオン注入工程における傾斜角(イオン注入の方向)とは互いに異なる。ここで、図5Cに示すオーバーラップイオン注入工程と図5Dに示すオーバーラップイオン注入工程とでθの大きさは、典型的には同じであるが、異なってもよい。図5Dに示す例では、フォトダイオード102−1〜102−8のうちフォトダイオード102−2、102−4、102−6、102−8を形成すべき領域にはイオンが注入される。一方、フォトダイオード102−1、102−3、102−5、102−7を形成すべき領域にはイオンが注入されない。
本発明は、複数の画素または画素グループが並進対称に配置された構成、複数の画素または画素グループが鏡像対称に配置された構成、複数の画素または画素グループが回転対称に配置された構成など、対称性を有する種々の構成に適用されうる。
図6は、本発明の第4実施形態の固体撮像装置の製造方法を説明するためのレイアウト図である。第1及び第2実施形態と同様の機能を有する部分には同一の符号を付し、詳細な説明は省略する。第1実施形態は、図2Cに例示されるように、チャネル長方向(或いは、前記交線の方向)が行列状に配された画素の行方向と平行である。第4実施形態は、チャネル長方向が、画素の行方向及び列方向のいずれとも平行ではない点で第1実施形態と相違している。また、第4実施形態においては、複数のフォトダイオードが1つのFDを共有した構成である点も、第1実施形態と相違している。
第1実施形態の製造方法において、例えば図2Cで示される工程において、チャネル長方向(A−A’)を含む断面での傾斜角がθとなるように傾斜角が設定される。第4実施形態の製造方法においては、画素の行方向または列方向に沿った断面での傾斜角がθとなるように傾斜角が設定されている。第4実施形態の製造方法では、第3レジストパターン及び第4レジストパターンの開口部は、図6の行方向において2画素に対して1画素の割合で開口が設けられる。以上の点を除いては、第1実施形態の製造方法と同様の製造方法を用いることができる。
第1乃至第3実施形態の製造方法では、図2Cに示される工程でオーバーラップ構造を形成するためのイオン注入を行っている。オーバーラップ構造を形成しない場合でも、チャネリング防止のため半導体基板表面の法線に対して傾斜(例えば、面方位<100>の基板では、典型的には傾斜角が7°に設定されうる。)した方向にイオン注入を行う場合がある。画素が微細化されると、チャネリング防止のために傾斜した方向にイオン注入を行う場合に、レジストの影となる部分が問題になる。本発明はこのような場合にも適用可能である。
以上のように、本発明の各実施形態では、フォトダイオードを形成するためにN画素(Nは2以上の自然数)に対して1画素の割合でイオン注入用の開口部を有するマスク(レジストパターン)を使用してN回にわたってオーバーラップイオン注入を実施する。これにより、各画素領域内の広い領域に対してフォトダイオードを形成するためのイオンを注入することができる。これは、FDへの電荷の転送効率を向上させつつ、フォトダイオードに蓄積可能な信号電荷量、すなわち飽和電荷量を向上させることに寄与する。
上記の実施形態において、イオン注入用のマスクとしてレジストパターンが使用されているが、ハードマスクと呼ばれるような他のマスクが使用されてもよい。ハードマスクは、それを構成する材料層の上にフォトリソグラフィーオプロセスによってレジストパターンを形成し、該レジストパターンをマスクとして該材料層をエッチングイによってパターニングすることによって形成されうる。

Claims (17)

  1. 光電変換素子と、電荷電圧変換部と、前記光電変換素子で発生した電荷を前記電荷電圧変換部に転送するためのチャネルを形成するゲートとを含む複数の画素が半導体基板に形成された固体撮像装置の製造方法であって、
    前記半導体基板に対するイオンの進入方向を前記半導体基板の表面の法線に対して傾斜角を有する方向として、前記半導体基板の前記光電変換素子を形成すべき領域であるターゲット領域にイオンを注入するN回(Nは2以上の自然数)のイオン注入工程を含み、
    前記N回のイオン注入工程においてイオンが注入されるターゲット領域が互いに異なり、
    前記N回のイオン注入工程のそれぞれのために、前記法線および前記進入方向によって定まる面と前記半導体基板の表面との交線に沿った方向においてN画素に対して1画素の割合で周期的に開口部を有するマスクが前記半導体基板の上に形成される、
    ことを特徴とする固体撮像装置の製造方法。
  2. 前記複数の画素の全ての前記ターゲット領域に対して同時にイオンを注入する同時イオン注入工程を更に含む、
    ことを特徴とする請求項に記載の固体撮像装置の製造方法。
  3. 前記N回のイオン注入工程のうち少なくとも2回のイオン注入工程において、前記傾斜角が互いに異なる角度で前記半導体基板に対するイオン注入がなされる、
    ことを特徴とする請求項1又は2に記載の固体撮像装置の製造方法。
  4. 光電変換素子と、電荷電圧変換部と、前記光電変換素子で発生した電荷を前記電荷電圧変換部に転送するためのチャネルを形成するゲートとを含む複数の画素が半導体基板に形成された固体撮像装置の製造方法であって、
    前記半導体基板に対するイオンの進入方向を前記半導体基板の表面の法線に対して傾斜角を有する方向として、前記半導体基板の前記光電変換素子を形成すべき領域であるターゲット領域にイオンを注入する少なくとも2回のイオン注入工程を含み、
    前記少なくとも2回のイオン注入工程のうち、第1のイオン注入工程と、第2のイオン注入工程とでは、イオンが注入されるターゲット領域が互いに異なり、
    前記第1のイオン注入工程および前記第2のイオン注入工程のそれぞれのために、前記法線および前記進入方向によって定まる面と前記半導体基板の表面との交線に沿った方向において複数の画素に対して1画素の割合で周期的に開口部を有するマスクが前記半導体基板の上に形成される、
    ことを特徴とする固体撮像装置の製造方法。
  5. 前記第1のイオン注入工程における前記ターゲット領域および前記第2のイオン注入工程における前記ターゲット領域に対して同時にイオンを注入する同時イオン注入工程を更に含む、
    ことを特徴とする請求項4に記載の固体撮像装置の製造方法。
  6. 前記第1のイオン注入工程のおよび前記第2のイオン注入工程において、前記傾斜角が互いに異なる角度で前記半導体基板に対するイオン注入がなされる、
    ことを特徴とする請求項4又は5に記載の固体撮像装置の製造方法。
  7. 前記ターゲット領域は、前記ゲートの下の領域を含む、
    ことを特徴とする請求項1乃至6のいずれか1項に記載の固体撮像装置の製造方法。
  8. 前記開口部の面積は、前記ターゲット領域の面積よりも大きい、
    ことを特徴とする請求項1乃至のいずれか1項に記載の固体撮像装置の製造方法。
  9. 前記交線に沿った方向における前記複数の画素の配列ピッチをP、前記傾斜角をθ、前記マスクの厚さをH、前記交線に沿った方向における前記マスクの最小加工寸法をLmin、前記チャネルのチャネル長方向における前記光電変換素子の幅をLpdとして、
    H・tanθ+Lpd+Lmin<N・P
    を満たすことを特徴とする請求項1乃至のいずれか1項に記載の固体撮像装置の製造方法。
  10. 前記同時イオン注入工程は、前記N回のイオン注入工程の前に実施され、
    前記N回のイオン注入工程において使用されるマスクが前記同時イオン注入工程において使用されるマスクの全部又は一部を含む、
    ことを特徴とする請求項に記載の固体撮像装置の製造方法。
  11. 前記同時イオン注入工程におけるイオンの進入方向の前記法線に対する角度は、前記N回のイオン注入工程におけるイオンの進入方向の傾斜角とは異なる、
    ことを特徴とする請求項2に記載の固体撮像装置の製造方法。
  12. 前記同時イオン注入工程におけるイオンの進入方向の前記法線に対する角度は0°または7°であり、前記N回のイオン注入工程におけるイオンの進入方向の傾斜角は5°以上60°以下の範囲である、
    ことを特徴とする請求項11に記載の固体撮像装置の製造方法。
  13. 前記同時イオン注入工程におけるイオンの平均進入深さは、0.15μm以上3.00μm以下であり、前記N回のイオン注入工程におけるイオンの平均進入深さは、0μm以上0.15μm以下である、
    ことを特徴とする請求項2及び10乃至12のいずれか1項に記載の固体撮像装置の製造方法。
  14. 前記同時イオン注入工程は、前記第1のイオン注入工程および前記第2のイオン注入工程の前に実施され、
    前記第1のイオン注入工程および前記第2のイオン注入工程において使用されるマスクが前記同時イオン注入工程において使用されるマスクの全部又は一部を含む、
    ことを特徴とする請求項5に記載の固体撮像装置の製造方法。
  15. 前記同時イオン注入工程におけるイオンの進入方向の前記法線に対する角度は、前記第1のイオン注入工程および前記第2のイオン注入工程のいずれにおけるイオンの進入方向の傾斜角とも異なる、
    ことを特徴とする請求項5に記載の固体撮像装置の製造方法。
  16. 前記同時イオン注入工程におけるイオンの進入方向の前記法線に対する角度は0°または7°であり、前記第1のイオン注入工程および前記第2のイオン注入工程におけるイオンの進入方向の傾斜角は5°以上60°以下の範囲である、
    ことを特徴とする請求項15に記載の固体撮像装置の製造方法。
  17. 前記同時イオン注入工程におけるイオンの平均進入深さは、0.15μm以上3.00μm以下であり、前記第1のイオン注入工程および前記第2のイオン注入工程におけるイオンの平均進入深さは、0μm以上0.15μm以下である、
    ことを特徴とする請求項5及び10乃至12のいずれか1項に記載の固体撮像装置の製造方法。
JP2010112667A 2010-05-14 2010-05-14 固体撮像装置の製造方法 Active JP5489855B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010112667A JP5489855B2 (ja) 2010-05-14 2010-05-14 固体撮像装置の製造方法
US13/088,465 US8383497B2 (en) 2010-05-14 2011-04-18 Method for manufacturing solid-state image sensor
CN201110119054.6A CN102244084B (zh) 2010-05-14 2011-05-10 固态图像传感器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010112667A JP5489855B2 (ja) 2010-05-14 2010-05-14 固体撮像装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011243665A JP2011243665A (ja) 2011-12-01
JP2011243665A5 JP2011243665A5 (ja) 2013-04-18
JP5489855B2 true JP5489855B2 (ja) 2014-05-14

Family

ID=44912140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010112667A Active JP5489855B2 (ja) 2010-05-14 2010-05-14 固体撮像装置の製造方法

Country Status (3)

Country Link
US (1) US8383497B2 (ja)
JP (1) JP5489855B2 (ja)
CN (1) CN102244084B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206174A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
JP6178975B2 (ja) * 2013-04-25 2017-08-16 パナソニックIpマネジメント株式会社 固体撮像装置
US20160071892A1 (en) * 2014-09-05 2016-03-10 Omnivision Technologies, Inc. Dopant configuration in image sensor pixels
JP6650668B2 (ja) * 2014-12-16 2020-02-19 キヤノン株式会社 固体撮像装置
US9391081B1 (en) 2015-09-08 2016-07-12 Sandisk Technologies Llc Metal indentation to increase inter-metal breakdown voltage
US10998357B2 (en) * 2016-03-29 2021-05-04 Sony Corporation Solid-state imaging device having pixels with high and low sensitivity photoelectric conversion units, and electronic device including the same
US20210288098A1 (en) * 2016-08-18 2021-09-16 Sony Semiconductor Solutions Corporation Solid-state imaging element, method for producing solid-state imaging element, and electronic device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5458755A (en) 1992-11-09 1995-10-17 Canon Kabushiki Kaisha Anodization apparatus with supporting device for substrate to be treated
JP4216935B2 (ja) 1998-11-20 2009-01-28 富士フイルム株式会社 半導体装置の製造方法
US6969631B2 (en) * 2003-06-16 2005-11-29 Micron Technology, Inc. Method of forming photodiode with self-aligned implants for high quantum efficiency
US7323731B2 (en) 2003-12-12 2008-01-29 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system
JP2005327835A (ja) 2004-05-13 2005-11-24 Sony Corp 固体撮像装置および固体撮像装置の製造方法
JP4313789B2 (ja) * 2005-07-29 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体撮像装置およびその製造方法
KR100703987B1 (ko) 2006-05-17 2007-04-09 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5103118B2 (ja) * 2007-09-27 2012-12-19 オンセミコンダクター・トレーディング・リミテッド 半導体ウエハおよびその製造方法
JP5451098B2 (ja) 2009-02-06 2014-03-26 キヤノン株式会社 半導体装置の製造方法
JP5538922B2 (ja) 2009-02-06 2014-07-02 キヤノン株式会社 固体撮像装置の製造方法

Also Published As

Publication number Publication date
JP2011243665A (ja) 2011-12-01
CN102244084A (zh) 2011-11-16
CN102244084B (zh) 2014-02-05
US20110281392A1 (en) 2011-11-17
US8383497B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
JP5489855B2 (ja) 固体撮像装置の製造方法
US8349640B2 (en) Method of manufacturing solid-state image sensor
JP5539104B2 (ja) 光電変換装置およびそれを用いた撮像システム
US7709869B2 (en) Photoelectric conversion device, method of manufacturing the same, and image sensing system
JP4486015B2 (ja) 固体撮像装置
JP5723094B2 (ja) 固体撮像装置およびカメラ
US7208381B2 (en) Doping mask and methods of manufacturing charge transfer image device and microelectronic device using the same
JP2007095917A (ja) 固体撮像装置
US11417691B2 (en) Image sensor including dummy patterns positioned between adjacent transfer gates
JP2011044548A (ja) 固体撮像装置、電子機器および固体撮像装置の製造方法
KR20060120411A (ko) 고체촬상소자 및 그 제조방법
KR20010098696A (ko) 고체 촬상 소자의 제조 방법
EP3190622B1 (en) Solid-state imaging device
JP4122960B2 (ja) 固体撮像素子
JP2008147600A (ja) 撮像装置及び撮像システム
JP6818075B2 (ja) 固体撮像装置
JP4490075B2 (ja) 固体撮像素子及びその製造方法
JP5056928B2 (ja) 固体撮像素子及びその製造方法
JP2000156492A (ja) 半導体装置の製造方法
JP2006294799A (ja) 固体撮像素子及びその製造方法
JP2007299938A (ja) 固体撮像装置およびその製造方法、電子情報機器
JP2003229559A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140225

R151 Written notification of patent or utility model registration

Ref document number: 5489855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151