JP6650668B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP6650668B2
JP6650668B2 JP2014254581A JP2014254581A JP6650668B2 JP 6650668 B2 JP6650668 B2 JP 6650668B2 JP 2014254581 A JP2014254581 A JP 2014254581A JP 2014254581 A JP2014254581 A JP 2014254581A JP 6650668 B2 JP6650668 B2 JP 6650668B2
Authority
JP
Japan
Prior art keywords
transfer transistor
semiconductor region
region
photoelectric conversion
conversion unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014254581A
Other languages
English (en)
Other versions
JP2016115855A (ja
Inventor
裕介 大貫
裕介 大貫
小林　昌弘
昌弘 小林
崇史 三木
崇史 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014254581A priority Critical patent/JP6650668B2/ja
Priority to US14/960,229 priority patent/US10229944B2/en
Priority to CN201510934814.7A priority patent/CN105702694B/zh
Publication of JP2016115855A publication Critical patent/JP2016115855A/ja
Priority to US16/258,169 priority patent/US10833111B2/en
Application granted granted Critical
Publication of JP6650668B2 publication Critical patent/JP6650668B2/ja
Priority to US17/061,238 priority patent/US11688748B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures

Description

本発明は、固体撮像装置に関する。
光電変換部を含む画素が行及び列方向に複数配置されたＣＭＯＳイメージセンサにおいて、全画素で同時に露光開始と露光終了を電子的に制御する構成が提案されている（グローバル電子シャッタ）。
グローバル電子シャッタの機能を実現する構成として、特許文献１には、画素内に光電変換部及びフローティングディフュージョンとは別に電荷蓄積部を有する例が開示されている。この構成によれば、光電変換部から電荷蓄積部に電荷が転送され、電荷蓄積部からフローティングディフュージョンへ電荷が転送される。
特開２００８―１０３６４７号公報
特許文献１に記載の構成では、光電変換部と電荷蓄積部との電位差が小さい場合、光電変換部から電荷蓄積部へ電荷を転送する際に、転送トランジタのゲート下に存在する電子の一部が電荷蓄積部へ転送されずに光電変換部に戻る可能性がある。このため、光電変換部から電荷蓄積部への電荷転送効率が低くなる。
そこで、本発明では、光電変換部から電荷蓄積部へ電荷を転送する場合において、電荷転送効率を向上させることが可能な新規な固体撮像装置を提供することを目的とする。
本願発明に係る固体撮像装置は、光電変換部と、該光電変換部の電荷を転送する第１の転送トランジスタと、該第１の転送トランジスタにより前記電荷が転送される電荷蓄積部と、該電荷蓄積部に蓄積された電荷を転送する第２の転送トランジスタと、該第２の転送トランジスタにより前記電荷が転送されるフローティングディフュージョンと、を有する画素が行列状に複数配置された撮像領域を有する固体撮像装置であって、前記光電変換部と、前記電荷蓄積部と、前記フローティングディフュージョンとを有するアクティブ領域と、前記アクティブ領域を画定する絶縁体からなる素子分離領域と、を有し、平面視において、前記第１の転送トランジスタのゲート下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第１の転送トランジスタのゲート下における前記光電変換部側の前記アクティブ領域の幅よりも大きいことを特徴とする。
本発明によれば、光電変換部から電荷蓄積部へ電荷を転送する場合において、電荷転送効率を向上させることが可能な新規な固体撮像装置を提供することができる。
実施形態１における画素平面図と断面図 実施形態１における断面ポテンシャル図 実施形態１における断面図 実施形態２における画素平面図と断面図 実施形態２における断面図 実施形態３における画素平面図 実施形態４における画素平面図と断面図 実施形態４における画素平面図 実施形態４における断面ポテンシャル図 実施形態５における画素平面図と断面図 素子構造と該素子構造に対応するポテンシャルを説明する図
（実施形態１）
本発明の実施形態１について、図１から図３を用いて説明する。以下では、信号電荷として電子を用いる構成を例示するが、信号電荷として正孔を用いることも可能である。信号電荷として電子を用いる場合には、第１導電型がｎ型、第２導電型がｐ型である。ホールを信号電荷として用いる場合には、信号電荷が電子の場合に対して各半導体領域の導電型を逆の導電型にすればよい。
本実施形態を説明するにあたり、「半導体基板表面」とは、画素を構成する半導体領域が形成されている側の半導体基板の主表面のことを表す。また、「半導体基板」とは、材料基板だけでなく、複数の半導体領域が形成された部材をも含む概念である。さらに、半導体基板の主表面側の方向を「上」または「上部」、半導体基板の主表面側とは逆の裏面側の方向を「下」または「下部」と表現して、所定の領域や部材についての相対的な位置関係を特定することもある。
図１（Ａ）は固体撮像装置の撮像領域に行列状に複数配置されている画素を平面視した図（平面図）である。図１（Ｂ）および図１（Ｃ）は、それぞれ図１（Ａ）のＢ−Ｂ’断面図とＣ−Ｃ’断面図である。図２は図１（Ａ）のＡ−Ａ’断面のポテンシャル図、図３は図１（Ａ）のＡ−Ａ’断面図である。
図１（Ａ）において、画素Ｐ１には、光電変換部２、光電変換部２から電荷の転送を行う第１の転送トランジスタ（符号８は第１の転送トランジスタのゲートを示す。）、第１の転送トランジスタにより転送された電荷を蓄積する電荷蓄積部４が設けられている。また、画素Ｐ１には、電荷蓄積部４から電荷を転送する第２の転送トランジスタ（符号９は第２の転送トランジスタのゲートを示す。）、第２の転送トランジスタにより転送された電荷を蓄積するフローティングディフュージョン６（以下、「ＦＤ」ともいう。）が設けられている。また、画素Ｐ１には、光電変換部２から電荷を排出するオーバーフロードレイン７（以下、「ＯＦＤ」ともいう。）とＯＦＤに電荷を転送するオーバーフロートランジスタが設けられている（符号１０はオーバーフロートランジスタのゲートを示す。）。さらに、画素Ｐ１には、ＦＤ６と接続されるリセットトランジスタ（符号１１はリセットトランジスタのゲートを示す。）、ＦＤ６とゲート１２がメタル配線で接続されたソースフォロワトランジスタ（符号１２はソースフォロアトランジスタのゲートを示す。）が設けられている。加えて、行選択トランジスタ（符号１３は行選択トランジスタを示す。）、信号出力部１４が設けられている。
光電変換部２、電荷蓄積部４、ＦＤ６等からなるアクティブ領域１は、絶縁体からなる素子分離領域１７によってその範囲が画定されている。素子分離領域１７は、ＳＴＩ（Ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）またはＬＯＣＯＳ（Ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）などにより構成される。
アクティブ領域１の素子分離領域１７側にはｐ型領域１５が設けられており、第１の転送トランジスタのゲート８の下において、電荷蓄積部側のアクティブ領域１の幅が、光電変換部側のアクティブ領域１の幅よりも大きくなるように構成されている。
次に図３を用いて、図１（Ａ）のＡ−Ａ’断面図を説明する。本実施形態では、光電変換部２、電荷蓄積部４、ＦＤ６、ＯＦＤ７が、ｐ型ウエル２２の内部に配されている。ｐ型ウエル２２は、イオン注入またはエピタキシャル成長によって、ｎ型基板２１の一主面に形成される。ｐ型ウエル２２が配されたｎ型基板２１の代わりに、ｐ型基板を用いてもよい。
また、光電変換部２から電荷蓄積部４に電荷を転送する第１の転送トランジスタのゲート８、電荷蓄積部４からＦＤ６に電荷を転送する第２の転送トランジスタのゲート９が半導体基板表面に設けられている。また、光電変換部２からＯＦＤ７に電荷を転送するオーバーフロートランジスタのゲート１０が、半導体基板表面に設けられている。
本実施形態では、光電変換部２は、ｎ型領域３、ｎ型領域３０、ｐ型ウエル２２、ｐ型領域２４で構成されている。
ｎ型領域３はｎ型領域３０の内部に配されており、ｎ型領域３の下面はｎ型領域３０と接している。ｎ型領域３の不純物濃度はｎ型領域３０の不純物濃度よりも高い。ｎ型領域３０は、ｎ型領域３０の下部に配されたｐ型ウエル２２とｐｎ接合を構成している。ｎ型領域３の半導体基板表面側にはｐ型領域２４が設けられており、ｎ型領域３の上面はｐ型領域２４に接している。ｐ型領域２４をｎ型領域３の上に設けることによってｐｎ接合が構成されている。これにより、いわゆる埋め込み型のフォトダイオードが構成されており、基板の表面に形成される酸化膜（不図示）との界面構造に起因する暗電流を低減している。
本実施形態では、電荷蓄積部４は、ｎ型領域５、ｐ型領域２５、ｐ型領域２６で構成されている。
ｎ型領域５の上にはｐ型領域２５が設けられている。ｎ型領域５の下には、ｐ型ウエル２２よりも不純物濃度の高いｐ型領域２６が設けられている。ｐ型領域２６はｎ型領域５とｐｎ接合を構成している。電荷蓄積部４からＦＤ６に電荷を転送する場合には、ｎ型領域５には逆バイアスが供給され、ｎ型領域５が空乏化される。ｎ型領域５が空乏化されるときには、ｐ型領域２６にも空乏層が広がることになるが、この空乏層の広がり量はｐ型領域２６の不純物濃度に応じて変化する。ｐ型領域２６の不純物濃度はｐ型ウエル２２の不純物濃度よりも高いことから、ｐ型ウエル２２のみを設ける場合に比較して、ｐ型領域への空乏層の広がりを抑制することが可能となり、空乏化するための電圧を低くすることができる。
電荷蓄積部４、第１の転送トランジスタのゲート８、第２の転送トランジスタのゲート９の上には遮光部材２０が設けられている。
第１の転送トランジスタのゲート８の下部に示した符号４０はチャネル領域であり、導通時に光電変換部２から電荷蓄積部４への電荷転送部となる。素子分離領域１７の下にはチャネルストップとして機能するｐ型領域１５が設けられている。ｐ型領域１５はｐ型ウエル２２とは異なる工程で形成される。ＦＤ６およびＯＦＤ７にはプラグ２７が接続されている。
図１（Ｂ）は図１（Ａ）のＢ−Ｂ’断面図であり、ｎ型領域３が形成されている側の面（矢印方向から見た面）を図示したものである。
図１（Ｂ）では、ｎ型領域３０の上に、ｎ型領域３０よりも不純物濃度が高いｎ型領域３（第１半導体領域）が設けられている。また、アクティブ領域１の素子分離領域側には、アクティブ領域１と素子分離領域１７との境界部分に沿って延在するように、ｐ型領域１５（第３半導体領域）が形成されている。その上には、ゲート酸化膜（不図示）を介して、第１の転送トランジスタのゲート８が設けられている。ｐ型領域２４はゲート８の下に存在する場合もありうるが、本図面では省略している。
図１（Ｃ）は図１（Ａ）のＣ−Ｃ’断面図であり、ｎ型領域５が形成されている側の面（矢印方向から見た面）を図示したものである。
図１（Ｃ）では、ｐ型領域２６の上にｎ型領域５（第２半導体領域）が設けられている。また、図１（Ｂ）と同様に、アクティブ領域１の素子分離領域１７側にはｐ型領域１５（第３半導体領域）が形成されている。
図１（Ｂ）と図１（Ｃ）を比較すると、符号３００の方向について、ｎ型領域３の幅は、ｎ型領域５の幅よりも狭い。ところで、一般的に、ＭＯＳトランジスタについて、チャネル領域の大きさを特定する際に、電荷の転送方向の長さをチャネル長といい、電荷の転送方向と直交する方向の長さをチャネル幅という。そのため、本実施形態において、図１（Ｂ）および（Ｃ）に表記した符号３００の方向は、第１の転送トランジスタのチャネル領域のチャネル幅方向に対応している。そこで、以降、符号３００方向を転送トランジスタのチャネル幅方向といい、図１（Ｂ）および（Ｃ）を第１の転送トランジスタのチャネル幅方向断面の図ということもある。
次に、第１の転送トランジスタのチャネル幅方向３００について、ｎ型領域３の幅とｎ型領域５の幅を変えた場合の効果について説明する。
まず、図１１を用いて、ｎ型ＭＯＳトランジスタのソースまたはドレインにおけるｎ型領域のポテンシャルについて説明する。
図１１（Ａ−１）から（Ｃ−１）はｎ型ＭＯＳトランジスタのチャネル幅方向の断面図であり、ｎ型ＭＯＳトランジスタのソースまたはドレインについて、チャネル領域からソースに向かう方向またはチャネル領域からドレインに向かう方向から見たものである。
符号１０００はｎ型領域、符号１１００はｐ型領域１１００、符号１２００はチャネル幅方向をそれぞれ示したものである。チャネル幅方向１２００において、図１１（Ａ−１）に示したｎ型領域１０００の幅は（Ｂ−１）および（Ｃ−１）よりも十分広い。また、（Ｂ−１）に示したｎ型領域１０００は（Ｃ−１）に示したｎ型領域１０００の幅よりも短い。
また、図１１（Ａ−２）から（Ｃ−２）は、（Ａ−１）から（Ｃ−１）の構造に関して、トランジスタをオンにした場合のポテンシャル図である。電位の正方向を下方向としており、転送電荷が電子の場合、下方向の方がポテンシャルは低くなる。
ここで、図１１（Ａ）について説明すると、チャネル幅方向１２００について、ｎ型領域１０００はｐ型領域１１００と接しているため、チャネル幅方向において、ｎ型領域１０００はｐ型領域１１００のポテンシャルの影響を受ける。（Ａ−２）において、符号１２５０はポテンシャルを示し、符号１４００はポテンシャルの底の中央を示す。ｎ型領域１０００の幅を十分大きくすることができる場合には、ポテンシャルの底の中央１４００とｐ型領域１１００との距離を十分に確保することができるため、ポテンシャルの底の中央１４００はｐ型領域１２００のポテンシャルの影響を受けることが少ない。このため、トランジスタをオンにした場合、ポテンシャルの底の中央のポテンシャルは電子にとって十分に低い位置となる（符号１３００）。
一方、図１１（Ｂ−２）および（Ｃ−２）に示すように、チャネル幅方向のｎ領域１０００の幅が十分大きくない場合は、（Ａ−２）に示した場合よりも、ポテンシャルの底の中央１４００は、ｐ型領域１２００のポテンシャルの影響を受ける。そのため、トランジスタをオンにした場合、（Ｂ−２）と（Ｃ−２）のポテンシャルの底の中央１４００は十分に低くならない（符号１３１０、１３２０）。
この原理に従えば、ｎ型ＭＯＳトランジスタのチャネル幅方向断面において、ソースまたはドレインのｎ型領域が十分広くなっていれば、トランジスタをオンにした際に、電子に対してポテンシャルの底の中央を十分低い位置にすることができる。
また、ｎ型領域１０００の幅を十分大きくすることができない場合であっても、ｎ型領域１０００の大小関係によっては、ポテンシャルの底の中央の位置は変化する。すなわち、ｎ型領域１０００の幅が大きい図１１（Ｃ−２）のポテンシャルの底の中央１４００は、（Ｂ−２）のポテンシャルの底の中央１４００よりも低い位置となる。
図１（Ｂ）に示したα―α´線の素子構造は、左から、素子分離領域１７、ｐ型領域１５、ｎ型領域３０、ｎ型領域３、ｎ型領域３０、ｐ型領域１５となっている。そのため、図１（Ｂ）の構造と図１１（Ｂ−１）の構造とを対応づけると、図１１（Ｂ−１）のｎ型領域１０００は、図１（Ｂ）のｎ型領域３およびｎ型領域３０に相当する。また、図１１（Ｂ−１）のｐ型領域１１００は、図１（Ｂ）のｐ型領域１５に相当する。
ここで、図１（Ｂ）の構造は、第１の転送トランジスタのチャネル幅方向断面において、ｎ型領域３（第１半導体領域）が、ｐ型領域１５（第３半導体領域）の間に配されていると表現できる。また、ｐ型領域１５（第３半導体領域）とｎ型領域３（第１半導体領域）との間には、ｎ型領域３０が配されていると表現できる。
同様に、図１（Ｃ）に示したβ―β´線の素子構造についても、図１１（Ｃ−１）のｎ型領域１０００は、図１（Ｃ）のｎ型領域５に相当する。また、図１１（Ｃ−１）のｐ型領域１１００は、図１（Ｃ）のｐ型領域２２、２６およびｐ型領域１５に相当する。ここで、図１（Ｃ）の構造は、第１の転送トランジスタのチャネル幅方向断面において、ｎ型領域５（第２半導体領域）が、ｐ型領域１５（第３半導体領域）の間に配されていると表現できる。また、ｐ型領域１５（第３半導体領域）とｎ型領域５（第２半導体領域）との間には、ｐ型領域２２、２６が配されていると表現できる。
このように、本実施形態では、ｐ型領域１５（第３半導体領域）の間に配されているｎ型領域５（第２半導体領域）の幅は、ｐ型領域１５（第３半導体領域）の間に配されているｎ型領域３（第１半導体領域）の幅よりも大きい。
このため、第１の転送トランジスタをオンにした場合に、第１の転送トランジスタのゲート下における電子に対するポテンシャルは、光電変換部２側よりも電荷蓄積部４側の方が低くなる。また、第１の転送トランジスタのチャネルのポテンシャル構造もこれらのポテンシャルを連続的に接続したような構造となる。
図２は図１（Ａ）におけるＡ―Ａ’断面のポテンシャル図であり、図面の下方向は電位の正方向となっている。図２において、ＰＤは光電変換部２、ＭＥＭは電荷蓄積部４、ＦＤはフローティングディフュージョン６、ＯＦＤはオーバーフロードレイン７に相当する部分のポテンシャルを示している。
図２（Ａ）は、光電変換部２に電荷が蓄積されているときのポテンシャル図であり、第１の転送トランジスタのゲート８およびオーバーフロートランジスタのゲート１０はオフとなっている。本実施形態では上記のような構成を採用していることから、ゲート８の下については、光電変換部２側のポテンシャルよりも、電荷蓄積部４側のポテンシャルが低くなっている。
図２（Ｂ）は、第１の転送トランジスタのゲート８をオンにしたポテンシャル図である。第１の転送トランジスタのゲート８をオンにすることで第１の転送トランジスタのゲート８の下のポテンシャルを押し下げて光電変換部２から電荷蓄積部４に電荷が転送される。しかし、光電変換部２と電荷蓄積部４との電位差が小さいため、電荷の全てが電荷蓄積部４に転送されずに、多くの電荷は第１の転送トランジスタ８により押し下げられた第１の転送トランジスタ８のゲート下のポテンシャルに捕獲される。このとき、第１転送トランジスタのゲート下について、光電変換部２側ではポテンシャルが高く、電荷蓄積部４ではポテンシャルが低くなるようなポテンシャル構造となり、第１の転送トランジスタのゲート８のポテンシャル底部に電荷が捕獲されている。
図２（Ｃ）は、図２（Ｂ）の第１の転送トランジスタがオンからオフに切り替わる中間過程のポテンシャル図である。また、図２（Ｄ）は、第１の転送トランジスタのゲート８をオフにして、電荷蓄積部４に電荷が転送された状態のポテンシャル図である。第１転送トランジスタのゲート下について光電変換部２側ではポテンシャルが高く、電荷蓄積部４ではポテンシャルが低くなるようなポテンシャル構造となっている。このため、光電変換部２側よりも電荷蓄積部４側のポテンシャルが高い場合、または、ポテンシャル差がついていない場合に比べて、光電変換部２から電荷蓄積部４への電荷転送効率が向上する。
また、図１（Ｂ）のα―α´線における素子構造と、図１（Ｃ）のβ―β´線における素子構造とを比較すると、チャネル幅方向３００のアクティブ領域１の幅は、光電変換部２側よりも電荷蓄積部４側の方が広い。
図１（Ａ）のアクティブ領域１において、第１の転送トランジスタ下のｐ型領域１５の幅は、光電変換部２と電荷蓄積部４とで同程度となっている。このため、チャネル幅方向のアクティブ領域１の幅は、上記で説明したｎ型領域の幅の代理変数として用いることも可能である。
したがって、平面視において、第１の転送トランジスタ下における電荷蓄積部側のアクティブ領域の幅を、光電変換部側のアクティブ領域の幅よりも大きくすることにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
（実施形態２）
図４および図５を用いて、実施形態２を説明する。本実施形態は、実施形態１と比較して、ｐ型領域１５が形成されていない点と、ｎ型領域３がｐ型領域２２の上に形成されている点が異なる。
図４（Ａ）は画素の平面図であり、図４（Ｂ）および（Ｃ）はそれぞれ図４（Ａ）におけるＢ―Ｂ’断面図とＣ―Ｃ’断面図である。また、図５は図４（Ａ）におけるＡ−Ａ’断面図である。実施形態１と同じ符号は同じ領域または部材を意味する。
図５において、光電変換部２は、ｎ型領域３の下部および周囲にｐ型ウエル２２が設けられており、ｎ型領域３の下面はｐ型ウエル２２と接している。これに対応して、図４（Ｂ）および（Ｃ）にも、ｎ型領域３およびｎ型領域５の下部にｐ型ウエル２２やｐ型領域２６が設けられていることが図示されている。
図４（Ｂ）に示したα―α´線における素子構造において、ｎ型領域はｎ型領域３であり、ｐ型領域はｐ型領域２２である。また、図４（Ｃ）に示したβ―β´線における素子構造において、ｎ型領域はｎ型領域５であり、ｐ型領域はｐ型領域２２、２６である。ここで、図４（Ｂ）および（Ｃ）の構造は、第１の転送トランジスタのチャネル幅方向断面において、ｎ型領域３（第１半導体領域）とｎ型領域５（第２半導体領域）が、ｐ型領域１５、２６（第３半導体領域）の間に配されていると表現できる。
本実施形態においては、第１の転送トランジスタの下における第１の転送トランジスタのチャネル幅方向断面において、電荷蓄積部のｎ型領域５（第２半導体領域）の幅が、光電変換部のｎ型領域３（第１半導体領域）の幅よりも広い。これにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
また、図４（Ａ）のアクティブ領域１において、第１の転送トランジスタ下におけるｐ型領域２２の幅は、光電変換部側と電荷蓄積部側とで同程度である。そのため、チャネル幅方向３００におけるアクティブ領域１の幅はｎ型領域３およびｎ型領域５の幅の代理変数として用いることが可能である。したがって、平面視において、第１の転送トランジスタ下における電荷保持部側のアクティブ領域の幅を、光電変換部側のアクティブ領域の幅よりも大きくすることにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
（実施形態３）
図６を用いて、実施形態３を説明する。本実施形態は、実施形態１と比較して、平面視において、第２転送トランジスタ下における電荷蓄積部側のアクティブ領域の幅が、フローティングディフュージョン側のアクティブ領域の幅よりも大きくなっている点が異なる。
本実施形態では光電変換部の電荷蓄積を電子で行うため、ＦＤ６側のｎ領域の幅を小さくすることによってＦＤ６の面積を小さくし、ＦＤ６の容量を小さくすることができる。ＦＤ６の容量が小さくなれば、周辺回路での信号増幅をある程度の範囲に抑えることができるため、ノイズ成分も低減することが可能になる。
電荷蓄積部４からＦＤ６の電荷転送において、通常ＦＤ６には電源電圧相当の電圧が印加されており電荷蓄積部４との電位差が大きい。そのため、光電変換部２から電荷蓄積部４へ電荷を転送する際に生じうる電荷転送効率に関する課題が、電荷蓄積部４からＦＤ６へ電荷を転送する際には相対的に生じにくい。そこで、本実施形態では、アクティブ領域の幅について、光電変換部２と電荷蓄積部４との関係と、電荷蓄積部４とＦＤ６との関係が逆になっており、ＦＤ側のアクティブ領域１の幅を電荷蓄積部側のアクティブ領域１の幅よりも小さくしている。
（実施形態４）
図７を用いて実施形態４を説明する。本実施形態は、実施形態１と比較して、ｎ型領域３とｎ型領域５の幅が同じである点において異なる。
図７（Ａ）は画素の平面図であり、図７（Ｂ）および（Ｃ）はそれぞれ図７（Ａ）におけるＢ―Ｂ’断面図とＣ―Ｃ’断面図である。
図７（Ｂ）に示したα―α´線における素子構造によれば、光電変換部２のｎ型領域はｎ型領域３およびｎ型領域３０であり、ｐ型領域はｐ型領域１５である。また、図７（Ｃ）に示したβ―β´線における素子構造によれば、ｎ型領域はｎ型領域５およびｎ型領域３５であり、ｐ型領域はｐ型領域１５である。
ここで、図７（Ｂ）および（Ｃ）の構造は、第１の転送トランジスタのチャネル幅方向断面において、ｎ型領域３（第１半導体領域）とｎ型領域５（第２半導体領域）が、ｐ型領域１５（第３半導体領域）の間に配されていると表現できる。また、ｐ型領域１５（第３半導体領域）とｎ型領域３（第１半導体領域）との間にはｎ型領域３０（第４半導体領域）が配されていると表現できる。さらに、ｐ型領域１５（第３半導体領域）とｎ型領域５（第２半導体領域）との間には、ｎ型領域３５（第５半導体領域）が配されていると表現できる。
本実施形態において、光電変換部側のｎ型領域３（第１半導体領域）とｎ型領域５（第２半導体領域）の幅は同じであるが、電荷蓄積部側のｎ型領域３５（第５半導体領域）の幅は光電変換部側のｎ型領域３０（第４半導体領域）の幅よりも大きい。このため、合計したｎ型領域の幅について、電荷蓄積部側の幅は光電変換部側の幅よりも大きくなることから、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
また、本実施形態では、第１の転送トランジスタのチャネル幅方向断面において、ｐ型領域１５の幅は、光電変換部２と電荷蓄積部４とで同程度であり、アクティブ領域１の幅はｎ型領域の幅の代理変数として用いることが可能である。したがって、平面視において、第１の転送トランジスタのゲート下における電荷蓄積部側のアクティブ領域の幅が、光電変換部側のアクティブ領域の幅よりも大きくすることにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
（実施形態５）
図８及び図９を用いて実施形態５を説明する。本実施形態は、実施形態１と比較して、アクティブ領域１の形状がテーパー状ではなく段差状に形成されている点が異なる。
図８は画素の平面図であり、図９は図８のＡ―Ａ’断面のポテンシャル模式図である。図８のＢ―Ｂ’断面図は、図１（Ｂ）と同様の構成となっている。また、図８のＣ―Ｃ’断面図は、図１（Ｃ）と同様の構成となっている。
図９に示すポテンシャル勾配は、実施形態１の図２に示すポテンシャル勾配とは異なるものの、光電変換部２側ではポテンシャルが高く、電荷蓄積部４側ではポテンシャルが低くなるポテンシャル構造となっている。これにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
（実施形態６）
図１０を用いて、実施形態６を説明する。本実施形態は、実施形態１と比較して、光電変換部２の側端部にチャネル幅調整のｐ型領域１８を追加的に形成している点において異なる。また、平面視において、第１の転送トランジスタのゲート下にあるアクティブ領域１が光電変換部２側と電荷蓄積部４側とで同じ幅で構成されているという点においても異なる。
図１０（Ａ）は画素の平面図であり、図１０（Ｂ）および（Ｃ）はそれぞれ図１０（Ａ）におけるＢ―Ｂ’断面図とＣ―Ｃ’断面図である。
図１０においては、素子分離領域１７と接しているアクティブ領域１の側面部に対して、ｐ型領域１５とは別のｐ型領域１８が追加的に形成されている。図１０（Ｂ）に示したα―α´線における素子構造によれば、ｎ型領域はｎ型領域３であり、ｐ型領域はｐ型領域１８およびｐ型領域１５である。また、また、図１０（Ｃ）に示したβ―β´線における素子構造によれば、ｎ型領域はｎ型領域５であり、ｐ型領域はｐ型領域１５およびｐ型領域２６である。
ここで、図１０（Ｂ）および（Ｃ）の構造は、第１の転送トランジスタのチャネル幅方向断面において、ｎ型領域３（第１半導体領域）とｎ型領域５（第２半導体領域）が、ｐ型領域１５（第３半導体領域）の間に配されていると表現できる。また、ｎ型領域３（第１半導体領域）は、ｐ型領域１８の間に配されていると表現できる。
本実施形態においては、第１の転送トランジスタのゲート下における第１の転送トランジスタのチャネル幅方向断面において、電荷蓄積部側のｎ型領域５の幅は、光電変換部側のｎ型領域３の幅よりも大きい。このため、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
上記では複数の実施形態について説明を行ったが、各実施形態の構成は適宜組み合わせ可能である。
また、本願における「第１の転送トランジスタのゲート下」とは実質的に第１の転送トランジスタのゲート下という意味である。第１の転送トランジスタがオン状態のときに信号電荷が光電変換部から電荷蓄積部に転送される限りにおいて、半導体領域が第１の転送トランジスタのゲートの真下からオフセットした位置に配置されていてもよい。
さらに、例えば、上記各実施形態は固体撮像装置が組み込まれたカメラに適用することが可能である。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
２ 光電変換部
３ ｎ型領域
４ 電荷蓄積部
５ ｎ型領域
８ 第１の転送トランジスタのゲート
９ 第２の転送トランジスタのゲート

Claims (14)

  1. 光電変換部と、該光電変換部の電荷を転送する第１の転送トランジスタと、該第１の転送トランジスタにより前記電荷が転送される電荷蓄積部と、該電荷蓄積部に蓄積された電荷を転送する第２の転送トランジスタと、該第２の転送トランジスタにより前記電荷が転送されるフローティングディフュージョンと、を有する画素が行列状に複数配置された撮像領域を有する固体撮像装置であって、
    前記光電変換部と、前記電荷蓄積部と、前記フローティングディフュージョンとを有するアクティブ領域と、
    前記アクティブ領域を画定する絶縁体からなる素子分離領域と、を有し、
    平面視における所定の方向において、前記第１の転送トランジスタのゲート下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第１の転送トランジスタのゲート下における前記光電変換部側の前記アクティブ領域の幅よりも大きく、
    平面視における前記所定の方向において、前記光電変換部を有する前記アクティブ領域は、前記第１の転送トランジスタのゲート下における前記光電変換部側の前記アクティブ領域の幅よりも大きい幅を有することを特徴とする固体撮像装置。
  2. 前記第１の転送トランジスタをオンにした場合に、前記第１の転送トランジスタのゲート下の前記電荷に対するポテンシャルは、前記光電変換部側よりも前記電荷蓄積部側で低くなることを特徴とする請求項１に記載の固体撮像装置。
  3. 平面視において、前記アクティブ領域には、前記アクティブ領域と前記素子分離領域の境界部分に沿って延在するように第２導電型の半導体領域が配されており、
    前記第２導電型はｐ型であることを特徴とする請求項１または２に記載の固体撮像装置。
  4. 平面視において、前記第２の転送トランジスタ下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第２の転送トランジスタ下における前記フローティングディフュージョン側の前記アクティブ領域の幅よりも大きいことを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置。
  5. 前記第１の転送トランジスタのゲートは第１の端部を有し、
    前記第２の転送トランジスタのゲートは、前記第１の端部と対向する第２の端部を有し、
    平面視において、前記絶縁体が、前記第１の端部と前記第２の端部との間に設けられていることを特徴とする請求項１から４のいずれか１項に記載の固体撮像装置。
  6. 第１導電型の第１半導体領域を有する光電変換部と、
    前記光電変換部の電荷を転送する第１の転送トランジスタと、
    第１導電型の第２半導体領域を有し、前記第１の転送トランジスタにより前記電荷が転送される電荷蓄積部と、
    前記電荷蓄積部に蓄積された電荷を転送する第２の転送トランジスタと、
    前記第２の転送トランジスタにより前記電荷が転送されるフローティングディフュージョンと、を有する固体撮像装置であって、
    前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記光電変換部側では、前記第１半導体領域は第２導電型の第３半導体領域の間に配されており、
    前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記電荷蓄積部側では、前記第２半導体領域は前記第２導電型の前記第３半導体領域の間に配されており、
    前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記第３半導体領域の間に配されている前記第２半導体領域の幅は、前記第３半導体領域の間に配されている前記第１半導体領域の幅よりも大きく、平面視における前記第１の転送トランジスタのチャネル幅方向において、前記光電変換部が有する前記第１半導体領域は、前記第３半導体領域の間に配されている前記第１半導体領域の幅よりも大きい幅を有することを特徴とする固体撮像装置。
  7. 前記光電変換部は、前記第１半導体領域の上面と接する第２導電型の半導体領域と、前記第１半導体領域の下面と接する第１導電型の半導体領域とを更に有することを特徴とする請求項６に記載の固体撮像装置。
  8. 前記光電変換部は、前記第１半導体領域の上面と接する第２導電型の半導体領域と、前記第１半導体領域の下面と接する第２導電型の半導体領域とを更に有することを特徴とする請求項６に記載の固体撮像装置。
  9. 前記電荷蓄積部は、前記第２半導体領域の上面と接する第２導電型の半導体領域と、前記第２半導体領域の下面と接する第２導電型の半導体領域とを有することを特徴とする請求項６から８のいずれか１項に記載の固体撮像装置。
  10. 前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記第２半導体領域は、前記第３半導体領域とは別の第２導電型の半導体領域の間に配されていることを特徴とする請求項８に記載の固体撮像装置。
  11. 第１導電型はｎ型であり、第２導電型はｐ型であることを特徴とする請求項６から１０のいずれか１項に記載の固体撮像装置。
  12. 前記光電変換部と、前記電荷蓄積部と、前記フローティングディフュージョンとを有するアクティブ領域と、
    前記アクティブ領域を画定する絶縁体からなる素子分離領域と、を有し、
    平面視において、前記第２の転送トランジスタ下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第２の転送トランジスタ下における前記フローティングディフュージョン側の前記アクティブ領域の幅よりも大きいことを特徴とする請求項６から１１のいずれか１項に記載の固体撮像装置。
  13. 第１導電型の第１半導体領域を有する光電変換部と、
    前記光電変換部の電荷を転送する第１の転送トランジスタと、
    第１導電型の第２半導体領域を有し、前記第１の転送トランジスタにより前記電荷が転送される電荷蓄積部と、
    前記電荷蓄積部に蓄積された電荷を転送する第２の転送トランジスタと、
    前記第２の転送トランジスタにより前記電荷が転送されるフローティングディフュージョンと、
    前記光電変換部と、前記電荷蓄積部と、前記フローティングディフュージョンとを有するアクティブ領域と、
    前記アクティブ領域を画定する絶縁体からなる素子分離領域と、を有する固体撮像装置であって、
    前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記光電変換部側では、前記第１半導体領域は第２導電型の第３半導体領域の間に配され、
    前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記電荷蓄積部側では、前記第２半導体領域は前記第２導電型の前記第３半導体領域の間に配されており、
    前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記光電変換部側では、前記第１半導体領域と前記第３半導体領域との間には第１導電型の第４半導体領域が配され、
    前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記電荷蓄積部側では、前記第２半導体領域と前記第３半導体領域との間には第１導電型の第５半導体領域が配されており、
    前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記第２半導体領域と前記第５半導体領域の幅の合計は前記第１半導体領域と前記第４半導体領域の幅の合計よりも大きいことを特徴とする固体撮像装置。
  14. 平面視において、前記第２の転送トランジスタ下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第２の転送トランジスタ下における前記フローティングディフュージョン側の前記アクティブ領域の幅よりも大きいことを特徴とする請求項１３に記載の固体撮像装置。
JP2014254581A 2014-12-16 2014-12-16 固体撮像装置 Active JP6650668B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014254581A JP6650668B2 (ja) 2014-12-16 2014-12-16 固体撮像装置
US14/960,229 US10229944B2 (en) 2014-12-16 2015-12-04 Solid-state imaging apparatus
CN201510934814.7A CN105702694B (zh) 2014-12-16 2015-12-15 固态摄像装置
US16/258,169 US10833111B2 (en) 2014-12-16 2019-01-25 Solid-state imaging apparatus
US17/061,238 US11688748B2 (en) 2014-12-16 2020-10-01 Solid-state imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014254581A JP6650668B2 (ja) 2014-12-16 2014-12-16 固体撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020008778A Division JP2020074445A (ja) 2020-01-22 2020-01-22 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2016115855A JP2016115855A (ja) 2016-06-23
JP6650668B2 true JP6650668B2 (ja) 2020-02-19

Family

ID=56111949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014254581A Active JP6650668B2 (ja) 2014-12-16 2014-12-16 固体撮像装置

Country Status (3)

Country Link
US (3) US10229944B2 (ja)
JP (1) JP6650668B2 (ja)
CN (1) CN105702694B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6650668B2 (ja) * 2014-12-16 2020-02-19 キヤノン株式会社 固体撮像装置
CN106129076B (zh) * 2016-07-18 2018-12-18 上海集成电路研发中心有限公司 一种用于减小暗电流的像素单元结构及其制造方法
JP2018046089A (ja) * 2016-09-13 2018-03-22 セイコーエプソン株式会社 固体撮像装置及びその製造方法、並びに、電子機器
JP6957157B2 (ja) * 2017-01-26 2021-11-02 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の製造方法
JP6929266B2 (ja) 2018-12-17 2021-09-01 キヤノン株式会社 光電変換装置、光電変換システム、移動体
CN110112166B (zh) * 2019-05-23 2021-07-13 德淮半导体有限公司 一种倾斜栅极背照式cmos图像传感器
WO2021149577A1 (ja) * 2020-01-24 2021-07-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2021158313A (ja) * 2020-03-30 2021-10-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
WO2023058484A1 (ja) * 2021-10-05 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58210674A (ja) * 1982-05-31 1983-12-07 Sharp Corp 電荷結合素子
JP2506635B2 (ja) * 1985-06-18 1996-06-12 松下電子工業株式会社 半導体装置
JPS62242363A (ja) * 1986-04-14 1987-10-22 Mitsubishi Electric Corp 電荷転送装置
JPH02275645A (ja) * 1989-04-17 1990-11-09 Nec Corp 電荷結合素子
JP3006022B2 (ja) * 1990-04-09 2000-02-07 ソニー株式会社 固体撮像素子
JPH05266688A (ja) * 1992-03-19 1993-10-15 Nec Yamagata Ltd 電荷転送装置
JP3248470B2 (ja) * 1997-11-21 2002-01-21 日本電気株式会社 電荷転送装置および電荷転送装置の製造方法
US6512544B1 (en) * 1998-06-17 2003-01-28 Foveon, Inc. Storage pixel sensor and array with compression
JP2003142674A (ja) * 2001-11-07 2003-05-16 Toshiba Corp Ｍｏｓ型固体撮像装置
KR100494030B1 (ko) * 2002-01-10 2005-06-10 매그나칩 반도체 유한회사 이미지센서 및 그 제조 방법
JP2003234496A (ja) 2002-02-12 2003-08-22 Sony Corp 固体撮像装置およびその製造方法
JP4123415B2 (ja) 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
US7075049B2 (en) * 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
US7078746B2 (en) * 2003-07-15 2006-07-18 Micron Technology, Inc. Image sensor with floating diffusion gate capacitor
JP4585964B2 (ja) 2004-12-16 2010-11-24 パナソニック株式会社 固体撮像装置
JP2009153167A (ja) 2005-02-04 2009-07-09 Canon Inc 撮像装置
KR100660866B1 (ko) 2005-06-20 2006-12-26 삼성전자주식회사 이미지 센서에서 저잡음 글로벌 셔터 동작을 실현한 픽셀회로 및 방법
JP2007134639A (ja) * 2005-11-14 2007-05-31 Canon Inc 光電変換装置及びそれを用いた撮像素子
JP4835270B2 (ja) * 2006-06-03 2011-12-14 株式会社ニコン 固体撮像素子及びこれを用いた撮像装置
US7521742B2 (en) * 2006-06-05 2009-04-21 Samsung Electronics Co., Ltd. Complementary metal oxide semiconductor (CMOS) image sensor
JP2007335673A (ja) * 2006-06-15 2007-12-27 Matsushita Electric Ind Co Ltd 固体撮像装置とその製造方法
JP4361072B2 (ja) * 2006-06-15 2009-11-11 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその製造方法
JP4710017B2 (ja) * 2006-10-20 2011-06-29 国立大学法人静岡大学 Ｃｍｏｓイメージセンサ
KR101030263B1 (ko) * 2006-11-30 2011-04-22 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 반도체 거리 측정 소자 및 고체 촬상 장치
US20080210986A1 (en) * 2007-03-02 2008-09-04 Micron Technology, Inc Global shutter pixel with charge storage region
JP2009038325A (ja) * 2007-08-06 2009-02-19 Panasonic Corp 固体撮像装置
JP2009070902A (ja) * 2007-09-11 2009-04-02 Fujifilm Corp 撮像素子及び撮像装置
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
JP5335271B2 (ja) 2008-04-09 2013-11-06 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5283216B2 (ja) 2008-07-31 2013-09-04 国立大学法人静岡大学 高速電荷転送フォトダイオード、ロックインピクセル及び固体撮像装置
JP5489570B2 (ja) 2009-07-27 2014-05-14 キヤノン株式会社 光電変換装置及び撮像システム
US8138531B2 (en) * 2009-09-17 2012-03-20 International Business Machines Corporation Structures, design structures and methods of fabricating global shutter pixel sensor cells
JP4785963B2 (ja) * 2009-10-09 2011-10-05 キヤノン株式会社 固体撮像装置
JP2011114036A (ja) * 2009-11-24 2011-06-09 Brookman Technology Inc 絶縁ゲート型半導体素子及び絶縁ゲート型半導体集積回路
JP5535835B2 (ja) 2010-02-09 2014-07-02 ルネサスエレクトロニクス株式会社 固体撮像装置及びその駆動方法
JP5651982B2 (ja) * 2010-03-31 2015-01-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2011216961A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP5671830B2 (ja) * 2010-03-31 2015-02-18 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP5489855B2 (ja) * 2010-05-14 2014-05-14 キヤノン株式会社 固体撮像装置の製造方法
JP5709099B2 (ja) * 2010-05-24 2015-04-30 株式会社ブルックマンテクノロジ 固体撮像装置
JP5950507B2 (ja) * 2011-05-02 2016-07-13 キヤノン株式会社 半導体装置の製造方法およびｃｍｏｓイメージセンサーの製造方法
JP6095258B2 (ja) * 2011-05-27 2017-03-15 キヤノン株式会社 固体撮像装置、及び固体撮像装置を用いた撮像システム
JP2013033885A (ja) * 2011-08-03 2013-02-14 Sony Corp 固体撮像装置とその製造方法及び駆動方法、並びに電子機器
WO2013027524A1 (ja) * 2011-08-24 2013-02-28 シャープ株式会社 固体撮像素子
JP5955005B2 (ja) 2012-01-31 2016-07-20 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP5701344B2 (ja) * 2013-07-18 2015-04-15 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP6595750B2 (ja) 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
KR102263042B1 (ko) * 2014-10-16 2021-06-09 삼성전자주식회사 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
JP6650668B2 (ja) * 2014-12-16 2020-02-19 キヤノン株式会社 固体撮像装置

Also Published As

Publication number Publication date
US10229944B2 (en) 2019-03-12
US20160172408A1 (en) 2016-06-16
JP2016115855A (ja) 2016-06-23
US10833111B2 (en) 2020-11-10
US20210020673A1 (en) 2021-01-21
CN105702694B (zh) 2018-12-04
US20190157327A1 (en) 2019-05-23
US11688748B2 (en) 2023-06-27
CN105702694A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
JP6650668B2 (ja) 固体撮像装置
JP6108280B2 (ja) 固体撮像装置
JP5328224B2 (ja) 固体撮像装置
RU2499325C2 (ru) Твердотельный датчик изображения, способ его изготовления и аппарат для съемки
JP5539104B2 (ja) 光電変換装置およびそれを用いた撮像システム
US9466641B2 (en) Solid-state imaging device
JP6406585B2 (ja) 撮像装置
JP7361452B2 (ja) 撮像装置およびカメラ
JP2014045219A (ja) 固体撮像装置
JP2016187018A (ja) 光電変換装置およびカメラ
US20160013224A1 (en) Photoelectric conversion device
US9887234B2 (en) CMOS image sensor and method for forming the same
US10957726B2 (en) Image sensors having a reduced settling time
JP7316046B2 (ja) 光電変換装置およびカメラ
US9093346B2 (en) Photoelectric conversion device and imaging system
JP5701336B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP2020074445A (ja) 固体撮像装置
JP6610033B2 (ja) イメージセンサ、撮像装置及び電子機器
JP5388939B2 (ja) 固体撮像素子
JP5709944B2 (ja) 固体撮像装置
JP4700919B2 (ja) 固体撮像素子
JP2008277787A (ja) 電荷転送装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200121

R151 Written notification of patent or utility model registration

Ref document number: 6650668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151