JP2003142674A - Ｍｏｓ型固体撮像装置 - Google Patents
Ｍｏｓ型固体撮像装置Info
- Publication number
- JP2003142674A JP2003142674A JP2001342290A JP2001342290A JP2003142674A JP 2003142674 A JP2003142674 A JP 2003142674A JP 2001342290 A JP2001342290 A JP 2001342290A JP 2001342290 A JP2001342290 A JP 2001342290A JP 2003142674 A JP2003142674 A JP 2003142674A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- photodiode
- transistor
- element isolation
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000002955 isolation Methods 0.000 claims abstract description 75
- 238000009792 diffusion process Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 78
- 230000003321 amplification Effects 0.000 claims description 20
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 20
- 238000003384 imaging method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 24
- 229910052710 silicon Inorganic materials 0.000 abstract description 24
- 239000010703 silicon Substances 0.000 abstract description 24
- 231100000241 scar Toxicity 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 12
- 239000000203 mixture Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】トレンチ分離を用いたＣＭＯＳイメージセンサ
において、画素間分離を容易にし、混色を低減し、暗時
ノイズや白傷を低減し、画像特性を向上する。 【解決手段】ＣＭＯＳイメージセンサにおいて、Ｐ型シ
リコン基板５１上に配置された光電変換部５２と信号走
査回路部を含む複数の単位セルと、光電変換部と信号走
査回路部とを分離するトレンチ分離領域５６と、トレン
チ分離領域の底面下部で光電変換部を形成するフォトダ
イオード拡散層５８より深い位置まで形成されたＰ型の
素子分離拡散層５７とを具備する。
において、画素間分離を容易にし、混色を低減し、暗時
ノイズや白傷を低減し、画像特性を向上する。 【解決手段】ＣＭＯＳイメージセンサにおいて、Ｐ型シ
リコン基板５１上に配置された光電変換部５２と信号走
査回路部を含む複数の単位セルと、光電変換部と信号走
査回路部とを分離するトレンチ分離領域５６と、トレン
チ分離領域の底面下部で光電変換部を形成するフォトダ
イオード拡散層５８より深い位置まで形成されたＰ型の
素子分離拡散層５７とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳ型固体撮像
装置に係り、特にトレンチ分離構造をもつＭＯＳ型固体
撮像装置に関するもので、例えばビデオカメラや電子ス
チールカメラ等に使用されるイメージセンサ、プリンタ
等に使用されるラインセンサーなどに使用されるもので
ある。
装置に係り、特にトレンチ分離構造をもつＭＯＳ型固体
撮像装置に関するもので、例えばビデオカメラや電子ス
チールカメラ等に使用されるイメージセンサ、プリンタ
等に使用されるラインセンサーなどに使用されるもので
ある。
【０００２】
【従来の技術】ＭＯＳ型固体撮像素子は、低電圧・単一
電源の使用、低コスト化が可能などの利点があり、ま
た、ＭＯＳ型素子と形成工程が似ているので、ＭＯＳ型
素子を用いた様々な信号処理回路（ロジック回路など）
をＭＯＳ型固体撮像装置と同一基板上にオンチップ化し
たシステムＬＳＩを実現することが可能である。
電源の使用、低コスト化が可能などの利点があり、ま
た、ＭＯＳ型素子と形成工程が似ているので、ＭＯＳ型
素子を用いた様々な信号処理回路（ロジック回路など）
をＭＯＳ型固体撮像装置と同一基板上にオンチップ化し
たシステムＬＳＩを実現することが可能である。
【０００３】この際、一般に、ロジック回路に用いられ
るＭＯＳトランジスタは、電源電圧のスケーリングとと
もに膜厚やサイズの縮小が要求され、ソース・ドレイン
の拡散層が浅くなる傾向にあり、ロジック回路のＭＯＳ
トランジスタの微細化に伴い、ＭＯＳ型固体撮像装置の
素子も微細化される必要がある。
るＭＯＳトランジスタは、電源電圧のスケーリングとと
もに膜厚やサイズの縮小が要求され、ソース・ドレイン
の拡散層が浅くなる傾向にあり、ロジック回路のＭＯＳ
トランジスタの微細化に伴い、ＭＯＳ型固体撮像装置の
素子も微細化される必要がある。
【０００４】また、ＭＯＳ型固体撮像装置の素子分離構
造として、従来のＬＯＣＯＳ分離に代えてトレンチ分離
を用いてサイズを縮小している。
造として、従来のＬＯＣＯＳ分離に代えてトレンチ分離
を用いてサイズを縮小している。
【０００５】図９は、１画素毎に画素信号の読み出しが
可能な読み出し（電荷検出）回路を設けた増幅型イメー
ジセンサと呼ばれるＣＭＯＳイメージセンサの従来例の
等価回路を示している。ここでは、１つの単位セルの中
に１つのフォトダイオードを配置してなる方式を例にと
って示している。
可能な読み出し（電荷検出）回路を設けた増幅型イメー
ジセンサと呼ばれるＣＭＯＳイメージセンサの従来例の
等価回路を示している。ここでは、１つの単位セルの中
に１つのフォトダイオードを配置してなる方式を例にと
って示している。
【０００６】このＣＭＯＳイメージセンサにおいて、半
導体基板上のセル領域（撮像領域）１には１ピクセル／
１ユニット（１画素）の単位セル１３が二次元の行列状
に配置されて形成されている。
導体基板上のセル領域（撮像領域）１には１ピクセル／
１ユニット（１画素）の単位セル１３が二次元の行列状
に配置されて形成されている。
【０００７】各単位セル１３は、アノード側に接地電位
が与えられるフォトダイオード８と、フォトダイオード
８のカソード側に一端側が接続されている読み出しトラ
ンジスタ１４と、読み出しトランジスタ１４の他端側に
ゲートが接続されている増幅トランジスタ１５と、増幅
トランジスタ１５の一端側に一端側が接続されている垂
直選択トランジスタ１６と、増幅トランジスタ１５のゲ
ートに一端側が接続されているリセットトランジスタ１
７とを具備する。
が与えられるフォトダイオード８と、フォトダイオード
８のカソード側に一端側が接続されている読み出しトラ
ンジスタ１４と、読み出しトランジスタ１４の他端側に
ゲートが接続されている増幅トランジスタ１５と、増幅
トランジスタ１５の一端側に一端側が接続されている垂
直選択トランジスタ１６と、増幅トランジスタ１５のゲ
ートに一端側が接続されているリセットトランジスタ１
７とを具備する。
【０００８】そして、前記セル領域１には、同一行の単
位セルの各読み出しトランジスタ１４のゲートに共通に
接続された読取り線４と、同一行の単位セルの各垂直選
択トランジスタ１６のゲートに共通に接続された垂直選
択線６と、同一行の単位セルの各リセットトランジスタ
１７のゲートに共通に接続されたリセット線７と、同一
列の単位セルの各増幅トランジスタ１５の他端側に共通
に接続された垂直信号線１８-i（i=1 〜n ）と、同一列
の単位セルの各リセットトランジスタ１７の他端側およ
び各垂直選択トランジスタ１６の他端側に共通に接続さ
れた電源線９が形成されている。
位セルの各読み出しトランジスタ１４のゲートに共通に
接続された読取り線４と、同一行の単位セルの各垂直選
択トランジスタ１６のゲートに共通に接続された垂直選
択線６と、同一行の単位セルの各リセットトランジスタ
１７のゲートに共通に接続されたリセット線７と、同一
列の単位セルの各増幅トランジスタ１５の他端側に共通
に接続された垂直信号線１８-i（i=1 〜n ）と、同一列
の単位セルの各リセットトランジスタ１７の他端側およ
び各垂直選択トランジスタ１６の他端側に共通に接続さ
れた電源線９が形成されている。
【０００９】さらに、セル領域１外には、前記垂直信号
線１８-iの各一端側と接地ノードとの間にそれぞれ接続
された複数の負荷トランジスタ１２と、前記垂直信号線
１８-iの各他端側にそれぞれ対応してノイズキャンセラ
ー回路２５-iを介して各一端側が接続された水平選択ト
ランジスタ２３-iと、この複数の水平選択トランジスタ
２３-iの各他端側に共通に接続された水平信号線２６
と、この水平信号線２６に接続された出力増幅回路２７
と、上記水平信号線２６に接続された水平リセットトラ
ンジスタ２８と、前記セル領域１の各行の垂直選択線６
に走査的に選択信号を供給して各行の垂直選択トランジ
スタ１６を走査的に駆動するための垂直シフトレジスタ
２と、前記水平選択トランジスタ２３-iを走査的に駆動
するための水平シフトレジスタ３と、各種のタイミング
信号を発生するためのタイミング発生回路１０などが設
けられている。
線１８-iの各一端側と接地ノードとの間にそれぞれ接続
された複数の負荷トランジスタ１２と、前記垂直信号線
１８-iの各他端側にそれぞれ対応してノイズキャンセラ
ー回路２５-iを介して各一端側が接続された水平選択ト
ランジスタ２３-iと、この複数の水平選択トランジスタ
２３-iの各他端側に共通に接続された水平信号線２６
と、この水平信号線２６に接続された出力増幅回路２７
と、上記水平信号線２６に接続された水平リセットトラ
ンジスタ２８と、前記セル領域１の各行の垂直選択線６
に走査的に選択信号を供給して各行の垂直選択トランジ
スタ１６を走査的に駆動するための垂直シフトレジスタ
２と、前記水平選択トランジスタ２３-iを走査的に駆動
するための水平シフトレジスタ３と、各種のタイミング
信号を発生するためのタイミング発生回路１０などが設
けられている。
【００１０】前記各ノイズキャンセラー回路２５-iは、
垂直信号線１８-iの他端側に一端側が接続されたサンプ
ルホールド用のトランジスタ１９と、このサンプルホー
ルド用のトランジスタ１９の他端側に一端側が接続され
た結合コンデンサ２０と、この結合コンデンサ２０の他
端側と接地ノードとの間に接続された信号電荷一時蓄積
用のコンデンサ２１と、前記コンデンサ２０、２１の接
続ノードに接続された電位クランプ用のトランジスタ２
２とにより構成されており、前記コンデンサ２０、２１
の接続ノードに前記水平選択トランジスタ２３-iの一端
側が接続されている。
垂直信号線１８-iの他端側に一端側が接続されたサンプ
ルホールド用のトランジスタ１９と、このサンプルホー
ルド用のトランジスタ１９の他端側に一端側が接続され
た結合コンデンサ２０と、この結合コンデンサ２０の他
端側と接地ノードとの間に接続された信号電荷一時蓄積
用のコンデンサ２１と、前記コンデンサ２０、２１の接
続ノードに接続された電位クランプ用のトランジスタ２
２とにより構成されており、前記コンデンサ２０、２１
の接続ノードに前記水平選択トランジスタ２３-iの一端
側が接続されている。
【００１１】なお、各水平選択トランジスタ２３-iは、
半導体基板の表層部に選択的に形成されたＰウエルに形
成された活性化領域（ＳＤＧ領域）を有するＮＭＯＳト
ランジスタからなる。なお、上記Ｐウエルは接地電位に
接続される。
半導体基板の表層部に選択的に形成されたＰウエルに形
成された活性化領域（ＳＤＧ領域）を有するＮＭＯＳト
ランジスタからなる。なお、上記Ｐウエルは接地電位に
接続される。
【００１２】次に、図９の固体イメージセンサの動作を
説明する。
説明する。
【００１３】各フォトダイオード８の入射光が光電変換
されて生じた信号電荷はフォトダイオード８内に蓄積さ
れる。この信号電荷を読み出す動作の前に、まず、増幅
トランジスタ１５のゲート電位をリセットするために、
リセット線７に"Ｈ"レベルのリセット信号が一定期間与
えられてリセットトランジスタ１７が一定期間オン状態
になり、増幅トランジスタ１５のゲート電位が所望の電
位にリセットされる。
されて生じた信号電荷はフォトダイオード８内に蓄積さ
れる。この信号電荷を読み出す動作の前に、まず、増幅
トランジスタ１５のゲート電位をリセットするために、
リセット線７に"Ｈ"レベルのリセット信号が一定期間与
えられてリセットトランジスタ１７が一定期間オン状態
になり、増幅トランジスタ１５のゲート電位が所望の電
位にリセットされる。
【００１４】これと同時に、垂直シフトレジスタ２によ
り走査的に選択される垂直選択線（アドレス線）６に"
Ｈ"レベルの選択信号が与えられると、この垂直選択線
６から選択信号が与えられた垂直選択トランジスタ１６
がオン状態に制御され、この垂直選択トランジスタ１６
を介して増幅トランジスタ１５に電源線９の電圧が供給
される。これにより、ソースフォロア接続されている増
幅トランジスタ１５は、ゲート電位に応じた電位を対応
する垂直信号線１８-iに出力する。
り走査的に選択される垂直選択線（アドレス線）６に"
Ｈ"レベルの選択信号が与えられると、この垂直選択線
６から選択信号が与えられた垂直選択トランジスタ１６
がオン状態に制御され、この垂直選択トランジスタ１６
を介して増幅トランジスタ１５に電源線９の電圧が供給
される。これにより、ソースフォロア接続されている増
幅トランジスタ１５は、ゲート電位に応じた電位を対応
する垂直信号線１８-iに出力する。
【００１５】しかし、前記したようにリセットされた増
幅トランジスタ１５のゲート電位にはばらつきが存在
し、そのドレイン側の垂直信号線１８-iのリセット電位
にもばらつきが現われる。
幅トランジスタ１５のゲート電位にはばらつきが存在
し、そのドレイン側の垂直信号線１８-iのリセット電位
にもばらつきが現われる。
【００１６】そこで、各垂直信号線１８-iのリセット電
位のばらつきをリセットするために、前記リセットトラ
ンジスタ１７と同時にサンプルホールド用のトランジス
タ１９がオン状態に制御され、垂直信号線１８-iのリセ
ット電位がコンデンサ２０を介してコンデンサ２１に伝
達される。この後、電位クランプ用のトランジスタ２２
が一定期間オン状態に制御され、コンデンサ２０・２１
の接続ノードの電圧が一様に固定される。
位のばらつきをリセットするために、前記リセットトラ
ンジスタ１７と同時にサンプルホールド用のトランジス
タ１９がオン状態に制御され、垂直信号線１８-iのリセ
ット電位がコンデンサ２０を介してコンデンサ２１に伝
達される。この後、電位クランプ用のトランジスタ２２
が一定期間オン状態に制御され、コンデンサ２０・２１
の接続ノードの電圧が一様に固定される。
【００１７】次に、所定行の読取り線４が選択され
て（"Ｈ"レベルの読取り信号が与えられて）読み出しト
ランジスタ１４がオンになると、フォトダイオード８の
蓄積電荷が上記読み出しトランジスタを介して増幅トラ
ンジスタ１５のゲートに転送され、このゲート電位を変
化させる。増幅トランジスタ１５は、ゲート電位の変化
量に応じた電圧信号を対応する垂直信号線１８-iに出力
する。
て（"Ｈ"レベルの読取り信号が与えられて）読み出しト
ランジスタ１４がオンになると、フォトダイオード８の
蓄積電荷が上記読み出しトランジスタを介して増幅トラ
ンジスタ１５のゲートに転送され、このゲート電位を変
化させる。増幅トランジスタ１５は、ゲート電位の変化
量に応じた電圧信号を対応する垂直信号線１８-iに出力
する。
【００１８】結果として、リセット後における読み出し
動作に伴う垂直信号線１８-iの電圧信号の変化分がコン
デンサ２０を介してコンデンサ２１に伝達されたことに
なるので、セル領域１に起因する各垂直信号線１８-iの
リセット電位のばらつきなどのノイズキャンセラー回路
２５-iより前段側に混入したノイズは除去される。
動作に伴う垂直信号線１８-iの電圧信号の変化分がコン
デンサ２０を介してコンデンサ２１に伝達されたことに
なるので、セル領域１に起因する各垂直信号線１８-iの
リセット電位のばらつきなどのノイズキャンセラー回路
２５-iより前段側に混入したノイズは除去される。
【００１９】上記したような一連のノイズ除去動作が終
了した後、サンプルホールド用のトランジスタ１９がオ
フ状態に制御され、さらに垂直選択トランジスタ１６が
オフ状態に制御されて単位セル１３が非選択状態にされ
ることにより、セル領域１と各ノイズキャンセラー回路
２５-iとが電気的に分離される。
了した後、サンプルホールド用のトランジスタ１９がオ
フ状態に制御され、さらに垂直選択トランジスタ１６が
オフ状態に制御されて単位セル１３が非選択状態にされ
ることにより、セル領域１と各ノイズキャンセラー回路
２５-iとが電気的に分離される。
【００２０】そして、水平リセットトランジスタ２８が
オン状態に制御されて水平信号線２６の電位がリセット
された後、水平選択トランジスタ２３-iが順次オン状態
に制御され、コンデンサ２０・２１の接続ノード（信号
保存ノードＳＮ）の電圧が順次読み出され、出力増幅回
路２７により増幅されて出力する。
オン状態に制御されて水平信号線２６の電位がリセット
された後、水平選択トランジスタ２３-iが順次オン状態
に制御され、コンデンサ２０・２１の接続ノード（信号
保存ノードＳＮ）の電圧が順次読み出され、出力増幅回
路２７により増幅されて出力する。
【００２１】なお、前記したような一連のノイズ除去動
作は、１水平線毎の読み出し動作に際して行われる。
作は、１水平線毎の読み出し動作に際して行われる。
【００２２】図１０は、図９に示したＣＭＯＳイメージ
センサの一部（水平方向で隣接するセル領域の２個分）
を取り出して断面構造を概略的に示している。
センサの一部（水平方向で隣接するセル領域の２個分）
を取り出して断面構造を概略的に示している。
【００２３】このＣＭＯＳイメージセンサにおいて、例
えばＰ型の半導体基板（通常、シリコン基板）３１上に
複数のセル領域が形成されている。各セル領域は、光電
変換蓄積部３２と走査回路部とからなり、これらはトレ
ンチ分離領域３６により素子分離されている。
えばＰ型の半導体基板（通常、シリコン基板）３１上に
複数のセル領域が形成されている。各セル領域は、光電
変換蓄積部３２と走査回路部とからなり、これらはトレ
ンチ分離領域３６により素子分離されている。
【００２４】前記光電変換蓄積部３２では、Ｐ型のシリ
コン基板３１とその表面部に形成されたＮ型拡散層３７
とのＰＮ接合によりフォトダイオードが形成されてい
る。
コン基板３１とその表面部に形成されたＮ型拡散層３７
とのＰＮ接合によりフォトダイオードが形成されてい
る。
【００２５】走査回路部は、それぞれＮＭＯＳトランジ
スタからなる増幅トランジスタ３３、垂直アドレストラ
ンジスタ３４およびリセットトランジスタ３５と、信号
読み出しゲート３８、増幅ゲート３９、垂直アドレスゲ
ート４０、リセットゲート４１を有する。４２はドレイ
ン線、４３は信号線、４４は例えばアルミニウムを用い
た遮光膜および接続配線、４５は層間膜、４６は集光レ
ンズである。ここで、ゲート絶縁膜や色フィルタなどは
図示を省略している。
スタからなる増幅トランジスタ３３、垂直アドレストラ
ンジスタ３４およびリセットトランジスタ３５と、信号
読み出しゲート３８、増幅ゲート３９、垂直アドレスゲ
ート４０、リセットゲート４１を有する。４２はドレイ
ン線、４３は信号線、４４は例えばアルミニウムを用い
た遮光膜および接続配線、４５は層間膜、４６は集光レ
ンズである。ここで、ゲート絶縁膜や色フィルタなどは
図示を省略している。
【００２６】ところで、ＣＭＯＳイメージセンサにおい
ては、半導体基板３１中で入射光を電子に光電変換する
ので、スケーリングとともに光電変換部３１を浅くする
と、入射光の波長などの関係により性能の劣化につなが
る。したがって、フォトダイオードに深い拡散層３７を
持つＣＭＯＳイメージセンサにおいては、同一チップ上
のロジック回路と同様のトレンチ分離構成を採用した場
合には画素間分離や混色に問題が生じる。
ては、半導体基板３１中で入射光を電子に光電変換する
ので、スケーリングとともに光電変換部３１を浅くする
と、入射光の波長などの関係により性能の劣化につなが
る。したがって、フォトダイオードに深い拡散層３７を
持つＣＭＯＳイメージセンサにおいては、同一チップ上
のロジック回路と同様のトレンチ分離構成を採用した場
合には画素間分離や混色に問題が生じる。
【００２７】また、トレンチ分離構造は、従来のＬＯＣ
ＯＳ分離構造に比較して、サイズは縮小できるが、プロ
セスによるストレスが大きいので、トレンチ周辺の半導
体基板領域には欠陥やダメージが多発していることは周
知である。このような欠陥やダメージは、リーク電流の
増大をまねき、ＣＭＯＳイメージセンサにおける白傷や
暗時ノイズの原因になる。
ＯＳ分離構造に比較して、サイズは縮小できるが、プロ
セスによるストレスが大きいので、トレンチ周辺の半導
体基板領域には欠陥やダメージが多発していることは周
知である。このような欠陥やダメージは、リーク電流の
増大をまねき、ＣＭＯＳイメージセンサにおける白傷や
暗時ノイズの原因になる。
【００２８】
【発明が解決しようとする課題】上記したように従来の
ＣＭＯＳイメージセンサは、同一チップ上のロジック回
路と同様のトレンチ分離構成を採用した場合には、画素
間の分離や混色が劣化し、リーク電流による白傷や暗時
ノイズが増大するという問題があった。
ＣＭＯＳイメージセンサは、同一チップ上のロジック回
路と同様のトレンチ分離構成を採用した場合には、画素
間の分離や混色が劣化し、リーク電流による白傷や暗時
ノイズが増大するという問題があった。
【００２９】本発明は上記の問題点を解決すべくなされ
たもので、トレンチ分離構成を採用した場合でも、画素
間を分離し、混色を低減し、暗時ノイズや白傷を低減す
ることが可能になるＭＯＳ型固体撮像装置を提供するこ
とを目的とする。
たもので、トレンチ分離構成を採用した場合でも、画素
間を分離し、混色を低減し、暗時ノイズや白傷を低減す
ることが可能になるＭＯＳ型固体撮像装置を提供するこ
とを目的とする。
【００３０】また、本発明の他の目的は、フォトダイオ
ードの空乏層がダメージの多いトレンチ分離層端まで達
することを防ぐことが可能となり、リーク電流の増大を
防止し、暗時ノイズや白傷を低減することが可能になる
ＭＯＳ型固体撮像装置を提供することにある。
ードの空乏層がダメージの多いトレンチ分離層端まで達
することを防ぐことが可能となり、リーク電流の増大を
防止し、暗時ノイズや白傷を低減することが可能になる
ＭＯＳ型固体撮像装置を提供することにある。
【００３１】
【課題を解決するための手段】本発明のＭＯＳ型固体撮
像装置は、第１導電型の半導体基板上に配置され、前記
第１導電型とは逆の第２導電型の拡散層を有するフォト
ダイオードからなる光電変換部および信号走査回路部を
含む複数の単位セルと、前記半導体基板に形成され、前
記光電変換部と信号走査回路部とを分離するトレンチ分
離領域と、前記トレンチ分離領域の底面下部で前記フォ
トダイオードの拡散層より深い位置まで形成された第１
導電型の第１の素子分離拡散層とを具備することを特徴
とする。
像装置は、第１導電型の半導体基板上に配置され、前記
第１導電型とは逆の第２導電型の拡散層を有するフォト
ダイオードからなる光電変換部および信号走査回路部を
含む複数の単位セルと、前記半導体基板に形成され、前
記光電変換部と信号走査回路部とを分離するトレンチ分
離領域と、前記トレンチ分離領域の底面下部で前記フォ
トダイオードの拡散層より深い位置まで形成された第１
導電型の第１の素子分離拡散層とを具備することを特徴
とする。
【００３２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００３３】＜第１の実施形態＞図１は、本発明の第１
の実施形態に係るＣＭＯＳイメージセンサの一部（水平
方向で隣接するセル領域の２個分）を取り出して断面構
造を概略的に示している。
の実施形態に係るＣＭＯＳイメージセンサの一部（水平
方向で隣接するセル領域の２個分）を取り出して断面構
造を概略的に示している。
【００３４】このＣＭＯＳイメージセンサは、図９を参
照して前述した従来例のＣＭＯＳイメージセンサと比べ
て、等価回路は同様であるが、トレンチ分離領域５６を
包含するように素子分離拡散層が形成されている点が異
なり、その他は同じである。
照して前述した従来例のＣＭＯＳイメージセンサと比べ
て、等価回路は同様であるが、トレンチ分離領域５６を
包含するように素子分離拡散層が形成されている点が異
なり、その他は同じである。
【００３５】即ち、このＣＭＯＳイメージセンサにおい
て、例えばＰ型の半導体基板（通常、シリコン基板）５
１上に複数のセル領域が形成されている。各セル領域
は、光電変換蓄積部（フォトダイオード）５２と走査回
路部とからなり、これらはトレンチ内部に絶縁物が埋め
込まれてなるトレンチ分離領域５６により素子分離され
ている。
て、例えばＰ型の半導体基板（通常、シリコン基板）５
１上に複数のセル領域が形成されている。各セル領域
は、光電変換蓄積部（フォトダイオード）５２と走査回
路部とからなり、これらはトレンチ内部に絶縁物が埋め
込まれてなるトレンチ分離領域５６により素子分離され
ている。
【００３６】前記光電変換蓄積部５２には、Ｐ型のシリ
コン基板５１とその表面部に形成されたＮ型拡散層５８
とのＰＮ接合によりフォトダイオードが形成されてい
る。
コン基板５１とその表面部に形成されたＮ型拡散層５８
とのＰＮ接合によりフォトダイオードが形成されてい
る。
【００３７】走査回路部は、それぞれＮＭＯＳトランジ
スタからなる増幅トランジスタ５３、垂直アドレストラ
ンジスタ５４およびリセットトランジスタ５５と、信号
読み出しゲート５９、増幅ゲート６０、垂直アドレスゲ
ート６１、リセットゲート６２を有する。６３はドレイ
ン線、６４は信号線、６５は例えばアルミニウムを用い
た遮光膜および接続配線、６６は層間膜、６７は集光レ
ンズである。ここで、ゲート絶縁膜や色フィルタなどは
図示を省略している。
スタからなる増幅トランジスタ５３、垂直アドレストラ
ンジスタ５４およびリセットトランジスタ５５と、信号
読み出しゲート５９、増幅ゲート６０、垂直アドレスゲ
ート６１、リセットゲート６２を有する。６３はドレイ
ン線、６４は信号線、６５は例えばアルミニウムを用い
た遮光膜および接続配線、６６は層間膜、６７は集光レ
ンズである。ここで、ゲート絶縁膜や色フィルタなどは
図示を省略している。
【００３８】さらに、本実施形態では、前記トレンチ分
離領域５６を包含するようにＰ型の第１の素子分離拡散
層５７が形成されている。この素子分離拡散層５７は、
トレンチ分離領域５６の底面下部でＮ型拡散層５８より
深い位置まで（Ｎ型拡散層５８の深さの２倍より深い位
置まで達するように）形成されているととともに、トレ
ンチ分離領域３６の側壁部にも形成されている。
離領域５６を包含するようにＰ型の第１の素子分離拡散
層５７が形成されている。この素子分離拡散層５７は、
トレンチ分離領域５６の底面下部でＮ型拡散層５８より
深い位置まで（Ｎ型拡散層５８の深さの２倍より深い位
置まで達するように）形成されているととともに、トレ
ンチ分離領域３６の側壁部にも形成されている。
【００３９】上記したようにトレンチ分離領域５６を包
含するように形成されている素子分離拡散層５７は、ト
レンチ分離領域５６の底面下部でＮ型拡散層５８より深
い位置まで形成されているので、画素間のリーク電流を
遮断し、画素間の分離を容易にし、混色を低減すること
可能となり、画像特性を向上することができる。
含するように形成されている素子分離拡散層５７は、ト
レンチ分離領域５６の底面下部でＮ型拡散層５８より深
い位置まで形成されているので、画素間のリーク電流を
遮断し、画素間の分離を容易にし、混色を低減すること
可能となり、画像特性を向上することができる。
【００４０】また、前記素子分離拡散層５７は、トレン
チ分離領域５６の側壁部にも形成されることにより、フ
ォトダイオードで生成される空乏層がトレンチ素子分離
領域５６に接近しない（トレンチ分離領域５６の形成時
にその周辺の基板領域（活性化領域SDG に発生している
欠陥やダメージに到達しない）ようになっているので、
上記欠陥やダメージが原因となる画素のリーク電流を低
減することができる。
チ分離領域５６の側壁部にも形成されることにより、フ
ォトダイオードで生成される空乏層がトレンチ素子分離
領域５６に接近しない（トレンチ分離領域５６の形成時
にその周辺の基板領域（活性化領域SDG に発生している
欠陥やダメージに到達しない）ようになっているので、
上記欠陥やダメージが原因となる画素のリーク電流を低
減することができる。
【００４１】この結果、ＣＭＯＳイメージセンサにおけ
る白傷、暗時ノイズや混色などを低減し、画像特性を向
上することが可能となる。
る白傷、暗時ノイズや混色などを低減し、画像特性を向
上することが可能となる。
【００４２】図２（ａ）、（ｂ）は、図１のＣＭＯＳイ
メージセンサの製造工程を示す断面図である。
メージセンサの製造工程を示す断面図である。
【００４３】まず、シリコン基板１の所望の位置にトレ
ンチ分離領域５６を形成する。次に、トレンチ分離領域
５６上を含む素子分離拡散層形成予定領域に対応する位
置を避けた所望の位置にマスク材７１をシリコン基板５
１上に設け、素子分離拡散層５７を形成する。その後、
各ゲート電極５９〜６２、フォトダイオードの拡散層５
８、各トランジスタのソース・ドレインとなる拡散層、
配線層６３、６４、遮光膜６５、層間膜６６、集光レン
ズ６７などを形成する。
ンチ分離領域５６を形成する。次に、トレンチ分離領域
５６上を含む素子分離拡散層形成予定領域に対応する位
置を避けた所望の位置にマスク材７１をシリコン基板５
１上に設け、素子分離拡散層５７を形成する。その後、
各ゲート電極５９〜６２、フォトダイオードの拡散層５
８、各トランジスタのソース・ドレインとなる拡散層、
配線層６３、６４、遮光膜６５、層間膜６６、集光レン
ズ６７などを形成する。
【００４４】＜第２の実施形態＞図３は、本発明の第２
の実施形態に係るＣＭＯＳイメージセンサの一部を取り
出して断面構造を概略的に示している。
の実施形態に係るＣＭＯＳイメージセンサの一部を取り
出して断面構造を概略的に示している。
【００４５】このＣＭＯＳイメージセンサは、図１を参
照して前述した第１の実施形態のＣＭＯＳイメージセン
サと比べて、等価回路は同様であるが、走査回路部のＮ
ＭＯＳトランジスタの基板領域に、シリコン基板５１よ
り高濃度のＰ＋ウエル領域６８が形成されている点が異
なり、その他は同じであるので図１中と同一符号を付し
ている。この場合、Ｐ＋ウエル領域６８は、走査回路部
のＮＭＯＳトランジスタの特性を満足させる濃度である
必要がであり、同一チップ上に形成されている図示しな
いロジック回路のＮＭＯＳトランジスタのＰウエル領域
と同一プロセスで同時に形成することが可能である。
照して前述した第１の実施形態のＣＭＯＳイメージセン
サと比べて、等価回路は同様であるが、走査回路部のＮ
ＭＯＳトランジスタの基板領域に、シリコン基板５１よ
り高濃度のＰ＋ウエル領域６８が形成されている点が異
なり、その他は同じであるので図１中と同一符号を付し
ている。この場合、Ｐ＋ウエル領域６８は、走査回路部
のＮＭＯＳトランジスタの特性を満足させる濃度である
必要がであり、同一チップ上に形成されている図示しな
いロジック回路のＮＭＯＳトランジスタのＰウエル領域
と同一プロセスで同時に形成することが可能である。
【００４６】このような構成により、前述した第１の実
施形態のＣＭＯＳイメージセンサと同様に、画素間の分
離を容易にし、混色を低減することが可能となり、トレ
ンチ周辺のシリコン基板領域に発生している欠陥やダメ
ージが原因となるリーク電流を低減することが可能とな
る。この結果、ＣＭＯＳイメージセンサにおける白傷や
暗時ノイズを低減し、画像特性を向上することが可能と
なる。
施形態のＣＭＯＳイメージセンサと同様に、画素間の分
離を容易にし、混色を低減することが可能となり、トレ
ンチ周辺のシリコン基板領域に発生している欠陥やダメ
ージが原因となるリーク電流を低減することが可能とな
る。この結果、ＣＭＯＳイメージセンサにおける白傷や
暗時ノイズを低減し、画像特性を向上することが可能と
なる。
【００４７】さらに、走査回路部のＮＭＯＳトランジス
タの基板領域にＰ＋ウエル領域６８が存在するので、光
電変換部５２よりも走査回路部のトランジスタを微細化
することが可能となる。
タの基板領域にＰ＋ウエル領域６８が存在するので、光
電変換部５２よりも走査回路部のトランジスタを微細化
することが可能となる。
【００４８】＜第３の実施形態＞図４は、本発明の第３
の実施形態に係るＣＭＯＳイメージセンサの一部を取り
出して断面構造を概略的に示している。
の実施形態に係るＣＭＯＳイメージセンサの一部を取り
出して断面構造を概略的に示している。
【００４９】このＣＭＯＳイメージセンサは、図１を参
照して前述した前述した第１の実施形態のＣＭＯＳイメ
ージセンサと比べて、等価回路は同様であるが、フォト
ダイオードの拡散層５８の表面（シリコン界面）に、素
子分離拡散層５７と同等かそれ以上に高い濃度のＰ＋拡
散層６９が形成されている点が異なり、その他は同じで
あるので図１中と同一符号を付している。
照して前述した前述した第１の実施形態のＣＭＯＳイメ
ージセンサと比べて、等価回路は同様であるが、フォト
ダイオードの拡散層５８の表面（シリコン界面）に、素
子分離拡散層５７と同等かそれ以上に高い濃度のＰ＋拡
散層６９が形成されている点が異なり、その他は同じで
あるので図１中と同一符号を付している。
【００５０】このような構成により、拡散層５８の形成
時にシリコン基板界面に発生しているダメージ層にフォ
トダイオードの空乏層が接近しないようにシールドする
ことが可能となるので、シリコン基板界面のリーク電流
（画素のリーク電流）を低減することができる。この結
果、ＣＭＯＳイメージセンサにおける白傷、暗時ノイズ
などを低減し、画像特性を向上することが可能となる。
時にシリコン基板界面に発生しているダメージ層にフォ
トダイオードの空乏層が接近しないようにシールドする
ことが可能となるので、シリコン基板界面のリーク電流
（画素のリーク電流）を低減することができる。この結
果、ＣＭＯＳイメージセンサにおける白傷、暗時ノイズ
などを低減し、画像特性を向上することが可能となる。
【００５１】＜第４の実施形態＞図５は、本発明の第４
の実施形態に係るＣＭＯＳイメージセンサの一部を取り
出して断面構造を概略的に示している。
の実施形態に係るＣＭＯＳイメージセンサの一部を取り
出して断面構造を概略的に示している。
【００５２】このＣＭＯＳイメージセンサは、図３を参
照して前述した第２の実施形態のＣＭＯＳイメージセン
サと比べて、等価回路は同様であるが、素子分離拡散層
５７と走査回路部のＰ＋ウエル領域６８が同時に一体的
に素子分離拡散層５７ａとして形成されている点が異な
り、その他は同じであるので図３中と同一符号を付して
いる。
照して前述した第２の実施形態のＣＭＯＳイメージセン
サと比べて、等価回路は同様であるが、素子分離拡散層
５７と走査回路部のＰ＋ウエル領域６８が同時に一体的
に素子分離拡散層５７ａとして形成されている点が異な
り、その他は同じであるので図３中と同一符号を付して
いる。
【００５３】このような構成により、前述した第１の実
施形態のＣＭＯＳイメージセンサと比べて画素間の分離
をより一層強化することが可能となるので、混色をより
一層低減することが可能となり、トレンチ周辺のシリコ
ン基板領域に発生している欠陥やダメージが原因となる
リーク電流を低減することが可能となる。この結果、Ｃ
ＭＯＳイメージセンサにおける白傷や暗時ノイズを低減
し、混色などの画像特性をより一層向上することが可能
となる。
施形態のＣＭＯＳイメージセンサと比べて画素間の分離
をより一層強化することが可能となるので、混色をより
一層低減することが可能となり、トレンチ周辺のシリコ
ン基板領域に発生している欠陥やダメージが原因となる
リーク電流を低減することが可能となる。この結果、Ｃ
ＭＯＳイメージセンサにおける白傷や暗時ノイズを低減
し、混色などの画像特性をより一層向上することが可能
となる。
【００５４】さらに、前述した第２の実施形態のＣＭＯ
Ｓイメージセンサと同様に、走査トランジスタを微細化
することができ、システムの縮小化が可能となる。
Ｓイメージセンサと同様に、走査トランジスタを微細化
することができ、システムの縮小化が可能となる。
【００５５】しかも、素子分離拡散層５７と走査回路部
のＰ＋ウエル領域６８を同時に一体的に形成しているの
でプロセス工程を短縮化することが可能になる。
のＰ＋ウエル領域６８を同時に一体的に形成しているの
でプロセス工程を短縮化することが可能になる。
【００５６】図６（ａ）、（ｂ）は、図５のＣＭＯＳイ
メージセンサの製造工程を示す断面図である。
メージセンサの製造工程を示す断面図である。
【００５７】まず、シリコン基板５１の所望の位置にト
レンチ分離領域５６を形成する。次に、図２（ａ）、
（ｂ）を参照して前述した第１の実施形態のＣＭＯＳイ
メージセンサの製造工程に準じて工程を実施する。即
ち、トレンチ分離領域５６上を含む素子分離拡散層形成
予定領域に対応する位置を避けた所望の位置にマスク材
７１ａをシリコン基板５１上に設け、素子分離拡散層５
７ａを形成する。その後、各ゲート電極５９〜６２、フ
ォトダイオードの拡散層５８、各トランジスタのソース
・ドレインとなる拡散層、配線層６３、６４、遮光膜６
５、層間膜６６、集光レンズ６７などを形成する。
レンチ分離領域５６を形成する。次に、図２（ａ）、
（ｂ）を参照して前述した第１の実施形態のＣＭＯＳイ
メージセンサの製造工程に準じて工程を実施する。即
ち、トレンチ分離領域５６上を含む素子分離拡散層形成
予定領域に対応する位置を避けた所望の位置にマスク材
７１ａをシリコン基板５１上に設け、素子分離拡散層５
７ａを形成する。その後、各ゲート電極５９〜６２、フ
ォトダイオードの拡散層５８、各トランジスタのソース
・ドレインとなる拡散層、配線層６３、６４、遮光膜６
５、層間膜６６、集光レンズ６７などを形成する。
【００５８】＜第４の実施形態の変形例＞第４の実施形
態に係るＣＭＯＳイメージセンサに対して、第３の実施
形態と同様に、フォトダイオードの拡散層５８の表面
（シリコン界面）に、素子分離拡散層５７ａと同等かそ
れ以上に高い濃度のＰ＋拡散層（図示せず）を形成する
ことが可能である。
態に係るＣＭＯＳイメージセンサに対して、第３の実施
形態と同様に、フォトダイオードの拡散層５８の表面
（シリコン界面）に、素子分離拡散層５７ａと同等かそ
れ以上に高い濃度のＰ＋拡散層（図示せず）を形成する
ことが可能である。
【００５９】このような構成により、前述した第４の実
施形態の効果のほか、第３の実施形態と同様の効果が得
られる。即ち、拡散層５８の形成時にシリコン基板界面
に発生しているダメージ層にフォトダイオードの空乏層
が接近しないようにシールドすることが可能となるの
で、シリコン基板界面のリーク電流（画素のリーク電
流）を低減することができる。この結果、ＣＭＯＳイメ
ージセンサにおける白傷、暗時ノイズなどを低減し、画
像特性を向上することが可能となる。
施形態の効果のほか、第３の実施形態と同様の効果が得
られる。即ち、拡散層５８の形成時にシリコン基板界面
に発生しているダメージ層にフォトダイオードの空乏層
が接近しないようにシールドすることが可能となるの
で、シリコン基板界面のリーク電流（画素のリーク電
流）を低減することができる。この結果、ＣＭＯＳイメ
ージセンサにおける白傷、暗時ノイズなどを低減し、画
像特性を向上することが可能となる。
【００６０】＜第５の実施形態＞図７は、本発明の第５
の実施形態に係るＣＭＯＳイメージセンサの一部を取り
出して断面構造を概略的に示している。
の実施形態に係るＣＭＯＳイメージセンサの一部を取り
出して断面構造を概略的に示している。
【００６１】このＣＭＯＳイメージセンサは、前述した
第１の実施形態のＣＭＯＳイメージセンサと比べて、素
子分離拡散層５７の下部に接するようにしてシリコン基
板１より高濃度のＰ型の第２の素子分離拡散層７０が設
けられている点が異なり、その他は同じであるので図１
中と同一符号を付している。
第１の実施形態のＣＭＯＳイメージセンサと比べて、素
子分離拡散層５７の下部に接するようにしてシリコン基
板１より高濃度のＰ型の第２の素子分離拡散層７０が設
けられている点が異なり、その他は同じであるので図１
中と同一符号を付している。
【００６２】このような構成により、隣接する画素ある
いはそれ以上の遠い距離にある画素の信号が混入するこ
とを防止し、かつ、基板１からの拡散電流も低減でき、
トレンチ周辺のシリコン基板領域に発生している欠陥や
ダメージが原因となるリーク電流を低減することが可能
となる。
いはそれ以上の遠い距離にある画素の信号が混入するこ
とを防止し、かつ、基板１からの拡散電流も低減でき、
トレンチ周辺のシリコン基板領域に発生している欠陥や
ダメージが原因となるリーク電流を低減することが可能
となる。
【００６３】この結果、前述した第１の実施形態のＣＭ
ＯＳイメージセンサと比べて、画素間の分離をより一層
強化することが可能となり、混色やリーク電流が起因と
なる雑音をより一層低減することが可能となる。
ＯＳイメージセンサと比べて、画素間の分離をより一層
強化することが可能となり、混色やリーク電流が起因と
なる雑音をより一層低減することが可能となる。
【００６４】図８（ａ）、（ｂ）は、図７のＣＭＯＳイ
メージセンサの製造工程を示す断面図である。
メージセンサの製造工程を示す断面図である。
【００６５】まず、シリコン基板１中に、後述する複数
の第１の素子分離拡散層５７の形成予定領域の底部に接
するように第２の素子分離拡散層７０を水平方向に形成
する。 次に、図２（ａ）、（ｂ）を参照して前述した
第１の実施形態のＣＭＯＳイメージセンサの製造工程と
同様の工程を実施する。即ち、シリコン基板１上のトレ
ンチ分離領域５６上を含む素子分離拡散層５７形成予定
領域に対応する位置を避けた所望の位置にマスク材７１
をシリコン基板１上に設け、素子分離拡散層５７を形成
する。その後、各ゲート電極５９〜６２、フォトダイオ
ードの拡散層５８、各トランジスタのソース・ドレイン
となる拡散層、配線層６３、６４、遮光膜６５、層間膜
６６、集光レンズ６７などを形成する。
の第１の素子分離拡散層５７の形成予定領域の底部に接
するように第２の素子分離拡散層７０を水平方向に形成
する。 次に、図２（ａ）、（ｂ）を参照して前述した
第１の実施形態のＣＭＯＳイメージセンサの製造工程と
同様の工程を実施する。即ち、シリコン基板１上のトレ
ンチ分離領域５６上を含む素子分離拡散層５７形成予定
領域に対応する位置を避けた所望の位置にマスク材７１
をシリコン基板１上に設け、素子分離拡散層５７を形成
する。その後、各ゲート電極５９〜６２、フォトダイオ
ードの拡散層５８、各トランジスタのソース・ドレイン
となる拡散層、配線層６３、６４、遮光膜６５、層間膜
６６、集光レンズ６７などを形成する。
【００６６】＜第５の実施形態の変形例１＞第５の実施
形態に係るＣＭＯＳイメージセンサに対して、第３の実
施形態と同様に、フォトダイオードの拡散層５８の表面
（シリコン界面）に、素子分離拡散層５７ａと同等かそ
れ以上に高い濃度のＰ＋拡散層（図示せず）を形成する
ことが可能である。
形態に係るＣＭＯＳイメージセンサに対して、第３の実
施形態と同様に、フォトダイオードの拡散層５８の表面
（シリコン界面）に、素子分離拡散層５７ａと同等かそ
れ以上に高い濃度のＰ＋拡散層（図示せず）を形成する
ことが可能である。
【００６７】このような構成により、前述した第５の実
施形態の効果のほか、第３の実施形態と同様の効果が得
られる。
施形態の効果のほか、第３の実施形態と同様の効果が得
られる。
【００６８】＜第５の実施形態の変形例２＞第５の実施
形態に係るＣＭＯＳイメージセンサに対して、第４の実
施形態と同様に、素子分離拡散層５７と走査回路部のＰ
ウエル領域＋６８を同時に一体的に素子分離拡散層５７
ａとして形成することが可能である。
形態に係るＣＭＯＳイメージセンサに対して、第４の実
施形態と同様に、素子分離拡散層５７と走査回路部のＰ
ウエル領域＋６８を同時に一体的に素子分離拡散層５７
ａとして形成することが可能である。
【００６９】このような構成により、前述した第５の実
施形態の効果のほか、第４の実施形態と同様の効果が得
られる。
施形態の効果のほか、第４の実施形態と同様の効果が得
られる。
【００７０】なお、前記各実施形態では、各単位セル中
に１つのフォトダイオードを配置したＣＭＯＳイメージ
センサを例にとって説明したが、各単位セル中に２つの
フォトダイオードを配置したＣＭＯＳイメージセンサに
も本発明を適用することが可能である。
に１つのフォトダイオードを配置したＣＭＯＳイメージ
センサを例にとって説明したが、各単位セル中に２つの
フォトダイオードを配置したＣＭＯＳイメージセンサに
も本発明を適用することが可能である。
【００７１】また、本発明は、前記各実施形態に示した
ようなＣＭＯＳイメージセンサに限らず、ＣＭＯＳライ
ンセンサーにも適用することが可能である。
ようなＣＭＯＳイメージセンサに限らず、ＣＭＯＳライ
ンセンサーにも適用することが可能である。
【００７２】
【発明の効果】上述したように本発明の固体撮像装置に
よれば、トレンチ分離構成を採用した場合でも、画素間
を容易に分離し、混色を低減し、暗時ノイズや白傷を低
減し、画像特性を向上することができる。
よれば、トレンチ分離構成を採用した場合でも、画素間
を容易に分離し、混色を低減し、暗時ノイズや白傷を低
減し、画像特性を向上することができる。
【図１】本発明の第１実施形態に係るＣＭＯＳイメージ
センサを示す等価回路図。
センサを示す等価回路図。
【図２】図１のＣＭＯＳイメージセンサの製造工程を示
す断面図。
す断面図。
【図３】本発明の第２の実施形態に係るＣＭＯＳイメー
ジセンサの一部を概略的に示す断面図。
ジセンサの一部を概略的に示す断面図。
【図４】本発明の第３の実施形態に係るＣＭＯＳイメー
ジセンサの一部を概略的に示す断面図。
ジセンサの一部を概略的に示す断面図。
【図５】本発明の第４の実施形態に係るＣＭＯＳイメー
ジセンサの一部を概略的に示す断面図。
ジセンサの一部を概略的に示す断面図。
【図６】図５のＣＭＯＳイメージセンサの製造工程を示
す断面図。
す断面図。
【図７】本発明の第５の実施形態に係るＣＭＯＳイメー
ジセンサの一部を概略的に示す断面図。
ジセンサの一部を概略的に示す断面図。
【図８】図７のＣＭＯＳイメージセンサの製造工程を示
す断面図。
す断面図。
【図９】１画素毎に画素信号の読み出しが可能な読み出
し回路を備えたＣＭＯＳイメージセンサの従来例を示す
等価回路図。
し回路を備えたＣＭＯＳイメージセンサの従来例を示す
等価回路図。
【図１０】図９のＣＭＯＳイメージセンサの一部を取り
出して概略的に示す断面図。
出して概略的に示す断面図。
51…Si基板、
52…光電変換部、
56…トレンチ素子分離層、
57…素子分離拡散層、
58…フォトダイオード、
59…信号読み出しゲート、
60…増幅ゲート、
61…アドレスゲート、
62…リセットゲート、
63…ドレイン線、
64…信号線、
65…遮光膜、
66…層間膜、
67…集光レンズ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 野崎 秀俊
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝マイクロエレクトロニクスセン
ター内
(72)発明者 山下 浩史
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝マイクロエレクトロニクスセン
ター内
Ｆターム(参考） 4M118 AB01 BA14 CA02 DD09 EA15
FA06 FA25 FA26 FA27 GB04
GB11 GD04 GD07
5C024 CX03 GX07 GY31 GY35
5C051 AA01 BA03 DA06 DB01 DC07
EA01
Claims (9)
- 【請求項１】 第１導電型の半導体基板上に配置され、
前記第１導電型とは逆の第２導電型の拡散層を有するフ
ォトダイオードからなる光電変換部および信号走査回路
部を含む複数の単位セルと、 前記半導体基板に形成され、前記光電変換部と信号走査
回路部とを分離するトレンチ分離領域と、 前記トレンチ分離領域の底面下部で前記フォトダイオー
ドの拡散層より深い位置まで形成された第１導電型の第
１の素子分離拡散層とを具備することを特徴とするＭＯ
Ｓ型固体撮像装置。 - 【請求項２】 前記第１の素子分離拡散層は、前記トレ
ンチ分離領域の側壁部にも形成されており、前記フォト
ダイオードで生成される空乏層がトレンチ素子分離領域
に接近しないように形成されていることを特徴とする請
求項１記載のＭＯＳ型固体撮像装置。 - 【請求項３】 前記信号走査回路部は、前記半導体基板
に形成された第２導電型のウエル領域に形成されている
ことを特徴とする請求項１または２記載のＭＯＳ型固体
撮像装置。 - 【請求項４】 前記フォトダイオードの拡散層の表層部
に前記素子分離拡散層と同等かそれ以上に高い濃度の拡
散層が形成されており、前記フォトダイオードで生成さ
れる空乏層がフォトダイオードの表面に接近しないよう
に形成されていることを特徴とする請求項１乃至３のい
ずれか１項に記載のＭＯＳ型固体撮像装置。 - 【請求項５】 前記第１の素子分離拡散層と前記ウエル
領域とは一体的に連なって形成されていることを特徴と
する請求項１乃至４のいずれか１項に記載のＭＯＳ型固
体撮像装置。 - 【請求項６】 前記半導体基板中に形成され、前記第１
の素子分離拡散層の下部に連なって形成された第２の素
子分離拡散層をさらに具備することを特徴とする請求項
１乃至５のいずれか１項に記載のＭＯＳ型固体撮像装
置。 - 【請求項７】 前記第１の素子分離拡散層は、フォトダ
イオード拡散層の深さの２倍より深い位置まで達するよ
うに形成されていることを特徴とする請求項１乃至６の
いずれか１項に記載のＭＯＳ型固体撮像装置。 - 【請求項８】 前記ＭＯＳ型固体撮像装置と同一チップ
上に形成され、複数のＭＯＳトランジスタを用いて構成
されたロジック回路をさらに具備し、 前記トレンチ分離領域は、前記ロジック回路の複数のＭ
ＯＳトランジスタを分離するトレンチ分離領域と同一プ
ロセスで同時に形成されていることを特徴とする請求項
１乃至６のいずれか１項に記載のＭＯＳ型固体撮像装
置。 - 【請求項９】 光電変換素子を含む単位セルの複数個が
半導体基板上に二次元の行列状に配置されて形成された
撮像領域と、 前記撮像領域における同一行の単位セルを選択するため
の垂直選択線を選択駆動するための行選択手段と、 前記行選択手段により選択された同一行の単位セルから
それぞれ信号が読み出される複数の垂直信号線と、 前記複数の垂直信号線の各一端側にそれぞれ接続された
複数の負荷トランジスタと、 前記複数の垂直信号線に読み出された信号をそれぞれ保
存する複数の信号保存領域と、 前記複数の信号保存領域にそれぞれ保存された信号を順
次選択するための複数の水平選択トランジスタと、 前記複数の水平選択トランジスタにより順次選択された
信号が転送される水平信号線とを具備し、前記各単位セ
ルは、 アノード側に接地電位が与えられるフォトダイオード
と、 前記フォトダイオードのカソード側に一端側が接続さ
れ、ゲートに読取り線が接続された読み出しトランジス
タと、 前記読み出しトランジスタの他端側にゲートが接続さ
れ、一端側に垂直信号線が接続された増幅トランジスタ
と、 前記増幅トランジスタの他端側に一端側が接続され、ゲ
ートに前記垂直選択線が接続され、他端側に電源線が接
続された垂直選択トランジスタと、 前記増幅トランジスタのゲートと前記電源線との間に接
続され、ゲートにリセット線が接続されたリセットトラ
ンジスタとを具備する固体撮像装置において、 前記フォトダイオードおよび読み出しトランジスタを前
記他のトランジスタと分離するトレンチ分離領域と、 前記トレンチ分離領域の底面下部で前記フォトダイオー
ドの拡散層より深い位置まで形成され、前記拡散層とは
逆導電型の素子分離拡散層とを具備することを特徴とす
る請求項１乃至７のいずれか１項に記載の固体撮像装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001342290A JP2003142674A (ja) | 2001-11-07 | 2001-11-07 | Ｍｏｓ型固体撮像装置 |
| US10/287,707 US7262396B2 (en) | 2001-11-07 | 2002-11-05 | Solid-state imaging device |
| US11/826,926 US7355158B2 (en) | 2001-11-07 | 2007-07-19 | Solid-state imaging device |
| US11/826,927 US7482570B2 (en) | 2001-11-07 | 2007-07-19 | Solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001342290A JP2003142674A (ja) | 2001-11-07 | 2001-11-07 | Ｍｏｓ型固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003142674A true JP2003142674A (ja) | 2003-05-16 |
Family
ID=19156174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001342290A Abandoned JP2003142674A (ja) | 2001-11-07 | 2001-11-07 | Ｍｏｓ型固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US7262396B2 (ja) |
| JP (1) | JP2003142674A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005069377A1 (ja) * | 2004-01-19 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置およびその製造方法 |
| JP2007081358A (ja) * | 2005-09-14 | 2007-03-29 | Magnachip Semiconductor Ltd | Ｃｍｏｓイメージセンサ及びその製造方法 |
| US7358108B2 (en) | 2003-12-31 | 2008-04-15 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method for fabricating the same |
| US7378695B2 (en) | 2004-07-08 | 2008-05-27 | Sony Corporation | Solid-state image pickup device and manufacturing method thereof |
| US7696544B2 (en) | 2006-05-26 | 2010-04-13 | Panasonic Corporation | Solid-state image sensing device and manufacturing method thereof |
| WO2010122622A1 (ja) * | 2009-04-22 | 2010-10-28 | パナソニック株式会社 | 固体撮像装置 |
| US7847362B2 (en) | 2007-07-06 | 2010-12-07 | Canon Kabushiki Kaisha | Photo detector, image sensor, photo-detection method, and imaging method |
| JP2012044219A (ja) * | 2004-06-07 | 2012-03-01 | Canon Inc | 固体撮像装置およびカメラ |
| US8823853B2 (en) | 2010-12-15 | 2014-09-02 | Canon Kabushiki Kaisha | Solid-state image sensor, method of manufacturing the same and camera |
| JP2015111728A (ja) * | 2015-02-19 | 2015-06-18 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| US9111833B2 (en) | 2012-10-23 | 2015-08-18 | Kabushiki Kaisha Toshiba | Method of manufacturing solid-state imaging device and solid-state imaging device |
| US9165966B2 (en) | 2013-06-07 | 2015-10-20 | Samsung Electronics Co., Ltd. | CMOS image sensors including an isolation region adjacent a light-receiving region |
| US9209215B2 (en) | 2008-04-09 | 2015-12-08 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus |
| JP2016115855A (ja) * | 2014-12-16 | 2016-06-23 | キヤノン株式会社 | 固体撮像装置 |
| US9711563B2 (en) | 2014-03-20 | 2017-07-18 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device having an insulating film in trenches of a semiconductor substrate |
| US10115759B2 (en) * | 2016-12-30 | 2018-10-30 | Samsung Electronics Co., Ltd. | CMOS image sensor |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142674A (ja) * | 2001-11-07 | 2003-05-16 | Toshiba Corp | Ｍｏｓ型固体撮像装置 |
| KR100561004B1 (ko) * | 2003-12-30 | 2006-03-16 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| US7154136B2 (en) * | 2004-02-20 | 2006-12-26 | Micron Technology, Inc. | Isolation structures for preventing photons and carriers from reaching active areas and methods of formation |
| US7492027B2 (en) * | 2004-02-20 | 2009-02-17 | Micron Technology, Inc. | Reduced crosstalk sensor and method of formation |
| JP2005327858A (ja) * | 2004-05-13 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| KR100660346B1 (ko) * | 2005-09-21 | 2006-12-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| JP2007288136A (ja) * | 2006-03-24 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP2008021875A (ja) * | 2006-07-13 | 2008-01-31 | Toshiba Corp | 固体撮像装置 |
| KR100881200B1 (ko) * | 2007-07-30 | 2009-02-05 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| EP2109143B1 (en) * | 2008-04-09 | 2013-05-29 | Sony Corporation | Solid-state imaging device, production method thereof, and electronic device |
| JP2009266842A (ja) * | 2008-04-21 | 2009-11-12 | Toshiba Corp | 固体撮像装置およびその製造方法 |
| JP2010212319A (ja) * | 2009-03-09 | 2010-09-24 | Sony Corp | 固体撮像装置、電子機器および固体撮像装置の製造方法 |
| JP2010258094A (ja) | 2009-04-22 | 2010-11-11 | Panasonic Corp | 固体撮像装置 |
| FR2969385A1 (fr) * | 2010-12-21 | 2012-06-22 | St Microelectronics Crolles 2 | Capteur d'images a taux d'intermodulation réduit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0665221B2 (ja) | 1984-12-10 | 1994-08-22 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP3403062B2 (ja) * | 1998-03-31 | 2003-05-06 | 株式会社東芝 | 固体撮像装置 |
| US6215165B1 (en) * | 1998-06-17 | 2001-04-10 | Intel Corporation | Reduced leakage trench isolation |
| JP3457551B2 (ja) | 1998-11-09 | 2003-10-20 | 株式会社東芝 | 固体撮像装置 |
| JP4604296B2 (ja) | 1999-02-09 | 2011-01-05 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| JP2003142674A (ja) * | 2001-11-07 | 2003-05-16 | Toshiba Corp | Ｍｏｓ型固体撮像装置 |
| US7157664B2 (en) | 2005-03-29 | 2007-01-02 | Scientific-Atlanta, Inc. | Laser heater assembly |
| JP4718875B2 (ja) * | 2005-03-31 | 2011-07-06 | 株式会社東芝 | 固体撮像素子 |
-
2001
- 2001-11-07 JP JP2001342290A patent/JP2003142674A/ja not_active Abandoned
-
2002
- 2002-11-05 US US10/287,707 patent/US7262396B2/en active Active
-
2007
- 2007-07-19 US US11/826,927 patent/US7482570B2/en not_active Expired - Fee Related
- 2007-07-19 US US11/826,926 patent/US7355158B2/en not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358108B2 (en) | 2003-12-31 | 2008-04-15 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method for fabricating the same |
| WO2005069377A1 (ja) * | 2004-01-19 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置およびその製造方法 |
| JP2012044219A (ja) * | 2004-06-07 | 2012-03-01 | Canon Inc | 固体撮像装置およびカメラ |
| US7964426B2 (en) | 2004-07-08 | 2011-06-21 | Sony Corporation | Solid-state image pickup device and manufacturing method thereof |
| US7378695B2 (en) | 2004-07-08 | 2008-05-27 | Sony Corporation | Solid-state image pickup device and manufacturing method thereof |
| US7579638B2 (en) | 2004-07-08 | 2009-08-25 | Sony Corporation | Solid-state image pickup device and manufacturing method thereof |
| JP2007081358A (ja) * | 2005-09-14 | 2007-03-29 | Magnachip Semiconductor Ltd | Ｃｍｏｓイメージセンサ及びその製造方法 |
| US7696544B2 (en) | 2006-05-26 | 2010-04-13 | Panasonic Corporation | Solid-state image sensing device and manufacturing method thereof |
| US7847362B2 (en) | 2007-07-06 | 2010-12-07 | Canon Kabushiki Kaisha | Photo detector, image sensor, photo-detection method, and imaging method |
| US9209215B2 (en) | 2008-04-09 | 2015-12-08 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus |
| US9391108B2 (en) | 2008-04-09 | 2016-07-12 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus |
| JP2010258095A (ja) * | 2009-04-22 | 2010-11-11 | Panasonic Corp | 固体撮像装置 |
| WO2010122622A1 (ja) * | 2009-04-22 | 2010-10-28 | パナソニック株式会社 | 固体撮像装置 |
| US8471351B2 (en) | 2009-04-22 | 2013-06-25 | Panasonic Corporation | Solid state imaging device including source/drain region of amplifier transistor being disposed in isolation diffusion layer |
| US8823853B2 (en) | 2010-12-15 | 2014-09-02 | Canon Kabushiki Kaisha | Solid-state image sensor, method of manufacturing the same and camera |
| US9111833B2 (en) | 2012-10-23 | 2015-08-18 | Kabushiki Kaisha Toshiba | Method of manufacturing solid-state imaging device and solid-state imaging device |
| US9165966B2 (en) | 2013-06-07 | 2015-10-20 | Samsung Electronics Co., Ltd. | CMOS image sensors including an isolation region adjacent a light-receiving region |
| US9711563B2 (en) | 2014-03-20 | 2017-07-18 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device having an insulating film in trenches of a semiconductor substrate |
| JP2016115855A (ja) * | 2014-12-16 | 2016-06-23 | キヤノン株式会社 | 固体撮像装置 |
| JP2015111728A (ja) * | 2015-02-19 | 2015-06-18 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| US10115759B2 (en) * | 2016-12-30 | 2018-10-30 | Samsung Electronics Co., Ltd. | CMOS image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070262240A1 (en) | 2007-11-15 |
| US20070262241A1 (en) | 2007-11-15 |
| US7482570B2 (en) | 2009-01-27 |
| US7262396B2 (en) | 2007-08-28 |
| US7355158B2 (en) | 2008-04-08 |
| US20030127667A1 (en) | 2003-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003142674A (ja) | Ｍｏｓ型固体撮像装置 | |
| US10462398B2 (en) | Solid-state imaging device, method of driving the same, and electronic apparatus | |
| CN106952932B (zh) | 固态成像装置及其制造方法和电子设备 | |
| US9391108B2 (en) | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus | |
| KR101640260B1 (ko) | 고체 촬상 장치와 그 제조 방법, 및 전자기기 | |
| JP4677258B2 (ja) | 固体撮像装置及びカメラ | |
| JP5651976B2 (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
| US20230261030A1 (en) | Imaging device and electronic device | |
| US8802472B2 (en) | Small pixel for image sensors with JFET and vertically integrated reset diode | |
| KR100851494B1 (ko) | 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀 | |
| JP5531580B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
| JP2011204797A (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP2000312024A (ja) | 受光素子及びそれを有する光電変換装置 | |
| US20120104523A1 (en) | Solid-state imaging device manufacturing method of solid-state imaging device, and electronic apparatus | |
| JPS6316659A (ja) | 固体撮像装置 | |
| JP2004259733A (ja) | 固体撮像装置 | |
| JP2002237614A (ja) | 光電変換装置及びその駆動方法並びに情報処理装置 | |
| US7642608B2 (en) | Dual isolation for image sensors | |
| JP2020017724A (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| US8716770B2 (en) | Solid-state imaging apparatus that includes a local interconnect and method for manufacturing the same | |
| JP4241527B2 (ja) | 光電変換素子 | |
| JP4270105B2 (ja) | 固体撮像素子 | |
| WO2019069532A1 (ja) | 固体撮像素子および固体撮像装置 | |
| JP2009188380A (ja) | イメージセンサ及びその製造方法 | |
| US20160133658A1 (en) | Solid-state imaging device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20041012 |