KR100561004B1 - 씨모스 이미지 센서 및 그 제조 방법 - Google Patents

씨모스 이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR100561004B1
KR100561004B1 KR1020030100950A KR20030100950A KR100561004B1 KR 100561004 B1 KR100561004 B1 KR 100561004B1 KR 1020030100950 A KR1020030100950 A KR 1020030100950A KR 20030100950 A KR20030100950 A KR 20030100950A KR 100561004 B1 KR100561004 B1 KR 100561004B1
Authority
KR
South Korea
Prior art keywords
forming
semiconductor substrate
photodiode
region
formation region
Prior art date
Application number
KR1020030100950A
Other languages
English (en)
Other versions
KR20050069083A (ko
Inventor
민위식
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030100950A priority Critical patent/KR100561004B1/ko
Priority to EP04016939A priority patent/EP1551062B1/en
Priority to AT04016939T priority patent/ATE408900T1/de
Priority to DE602004016616T priority patent/DE602004016616D1/de
Priority to JP2004215748A priority patent/JP4171723B2/ja
Priority to US10/901,384 priority patent/US7244632B2/en
Publication of KR20050069083A publication Critical patent/KR20050069083A/ko
Application granted granted Critical
Publication of KR100561004B1 publication Critical patent/KR100561004B1/ko
Priority to US11/808,288 priority patent/US20070246745A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors

Abstract

본 발명은 씨모스 이미지 센서 및 그 제조 방법을 개시한다. 이에 의하면, 반도체 기판의 트랜지스터 형성 영역의 저면부에 아이솔레이션용 N-형 웰이 형성되고, 상기 반도체 기판의 포토 다이오드 형성 영역과 트랜지스터 형성 영역의 측면부에 소자 분리막이 형성되고, 상기 반도체 기판의 포토 다이오드 형성 영역과 트랜지스터 형성 영역에 포토 다이오드와 트랜지스터가 각각 형성된다. 상기 포토 다이오드를 포함한 반도체 기판 상에 층간 절연막이 형성되고, 상기 층간 절연막 상에 칼라필터의 형성 없이 평탄화층이 형성되고, 상기 평탄화층 상에 마이크로 렌즈가 형성된다.
따라서, 칼라필터의 사용없이 상기 포토 다이오드에 조사되는 광에 포함된 적, 녹, 청색의 광 칼라 감도를 감지하기 위해 상기 반도체 기판에 백 바이어스 전압을 인가함으로써 상기 포토 다이오드의 공핍 영역의 폭을 가변시킬 때, 상기 N-형 웰은 상기 트랜지스터에 대한 백 바이어스 전압의 영향을 방지할 수 있다.
씨모스 이미지 센서, 광 칼라 감도, 공핍 영역 폭, 백 바이어스 전압

Description

씨모스 이미지 센서 및 그 제조 방법{CMOS Image Sensor And Method For Manufacturing The Same}
도 1은 종래 기술에 의한 씨모스 이미지 센서의 요부를 나타낸 단면 구조도.
도 2는 본 발명의 실시예에 의한 씨모스 이미지 센서를 나타낸 요부 단면 구조도.
도 3은 본 발명의 다른 실시예에 의한 씨모스 이미지 센서를 나타낸 요부 단면 구조도.
도 4a 내지 도 4d는 도 2의 씨모스 이미지 센서를 제조하기 위한 제조 방법을 나타낸 단면 공정도.
도 5a 내지 도 5d는 도 3의 씨모스 이미지 센서를 제조하기 위한 제조 방법을 나타낸 단면 공정도.
본 발명은 칼라 필터를 사용하지 않으면서도 포토 다이오드에 조사된 광에 포함된 적, 녹, 청색의 광 칼라 감도를 감지하는 씨모스 이미지 센서 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 포토 다이오드 외측의 트랜지스터에 대한 백 바이어스 전압의 영향을 방지하도록 한 씨모스 이미지 센서 및 그 제조 방법에 관한 것이다.
일반적으로, 이미지 센서는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 크게 전하 결합 소자(charge coupled device: CCD)와 씨모스 이미지 센서(CMOS image sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 각각의 모스(MOS) 커패시터가 서로 인접하여 배치된 구조를 가지며, 전하 캐리어가 임의의 모스 커패시터에 저장된 후 그 후단의 모스 커패시터로 전송되는 방식의 소자이다. 상기 전하 결합 소자는 복잡한 구동 방식, 많은 전력 소모, 많은 포토공정 스텝으로 인한 복잡한 제조공정 등의 단점을 갖는다. 또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
최근에는 씨모스 이미지 센서에 사용되는 칼라필터의 문제점을 해소하기 위해 칼라필터를 사용하지 않으면서도 적, 녹, 청색의 광을 각각 감지하는 방법들이 제안되었다. 상기 방법 중의 하나는 칼라필터의 대체하는 마이크로 프리즘을 이용하는 방법으로서, 한국 공개특허 2003-56096호에 개시되어 있다. 또한, 상기 방법 중의 다른 하나는 칼라필터의 대체하는 다중 슬릿(slit)을 이용하는 방법으로서, 한국 공개특허 2003-39454호에 개시되어 있다. 하지만, 이러한 방법들은 상기 마이크로 프리즘이나 다중 슬릿을 형성하는 공정이 매우 복잡하므로 씨모스 이미지 센서의 복잡한 제조 공정을 근본적으로 해결하는데 한계가 있다.
그래서, 상기 칼라필터, 마이크로 프리즘 또는 다중 슬릿과 같은 구조물 등을 전혀 사용하지 않으면서도 상기 포토 다이오드에 조사된 광에 포함된 적, 녹, 청색 광의 칼라 감도를 감지하는 방법이 시도되고 있다. 즉, 상기 방법은 포토 다 이오드를 위한 확산 영역의 공핍 영역의 폭을 반도체 기판의 백 바이어스 전압(Vb)의 가변에 의해 가변시킴으로써 상기 적, 녹, 청색 광의 칼라 감도를 감지할 수가 있다. 이러한 방법을 적용한 종래의 씨모스 이미지 센서는 도 1에 도시된 바와 같이, 구성된다.
즉, 도 1에서는 P+형 실리콘 기판과 같은 반도체 기판(10) 상에 P형 에피층(11)이 형성되고, 상기 P형 에피층(11)의 포토 다이오드 형성 영역과 트랜지스터 형성 영역의 사이에 소자 분리막(13)이 형성되고, 상기 P형 에피층(11)의 포토 다이오드 형성 영역에 포토 다이오드(PD)를 위한 N-형 확산 영역(15)이 형성되고, 상기 P형 에피층(11)의 트랜지스터 형성 영역에 트랜지스터(TR)를 위한 소스/드레인(S/D) 영역 및 게이트 전극(G)이 형성되고, 상기 포토 다이오드(PD)와 트랜지스터(TR) 상에 투명한 층간 절연막(17)이 형성되고, 상기 층간 절연막(17) 상에 평탄화층(19)이 형성되고, 상기 포토 다이오드(PD)의 수직선 상에 위치하도록 상기 평탄화층(19) 상에 마이크로 렌즈(21)가 형성된 구조로 이루어진다.
또한, 상기 트랜지스터(TR)는 상기 포토 다이오드(PD)로부터 생성된 광 전하를 전송하는 광 전하 전송부와, 상기 포토 다이오드에 조사된 광에 대한 적, 녹, 청색의 광 칼라를 감지하는 광 칼라 감도 연산부 등을 구성하는 트랜지스터이다. 상기 트랜지스터(TR)는 설명의 편의상 상기 반도체 기판(10)에 2개 배치된 것처럼 도시되어 있지만, 실제로는 다수개 배치되어 있음은 자명하다.
그런데, 종래의 씨모스 이미지 센서는 상기 반도체 기판(10)의 후면에 다수개의 백 바이어스 전압(Vb)을 인가시킴으로써 상기 포토 다이오드(PD)의 공핍 영역 의 폭을 가변시키고 이를 이용하여 상기 포토 다이오드에 조사된 광에 포함된 적, 녹, 청색의 광 칼라 감도를 감지하여 왔다.
하지만, 상기 백 바이어스 전압(Vb)은 상기 광 전하 전송부와 광 칼라 감도 연산부 등을 구성하는 트랜지스터(TR)에도 인가됨으로써 상기 트랜지스터(TR)의 전기적인 특성이 가변되므로 상기 적, 녹, 청색의 광 칼라 감도를 정확하게 감지하는 것이 불가능하다.
따라서, 본 발명의 목적은 반도체 기판의 백 바이어스 전압을 가변시킴으로써 포토 다이오드의 공핍 영역의 폭을 가변시키더라도 상기 포토 다이오드 외측의 소자에 상기 백 바이어스 전압의 영향을 최소화하는데 있다.
본 발명의 다른 목적은 상기 포토 다이오드에 조사된 광에 포함된 적, 녹, 청색의 광 칼라 감도를 정확하게 감지하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는
반도체 기판의 포토 다이오드에 칼라필터 또는 그 대체물을 사용하지 않고 광을 조사시키며, 상기 반도체 기판에 백 바이어스 전압을 인가함으로써 상기 포토 다이오드의 공핍 영역의 폭을 가변시킴으로써 상기 광에 포함된 적, 녹, 청색의 광 칼라 감도를 감지하는 씨모스 이미지 센서에 있어서,
포토 다이오드 형성 영역과 트랜지스터 형성 영역을 갖는 제 1 도전형 반도체 기판; 상기 반도체 기판의 트랜지스터 형성 영역에 형성된 트랜지스터들; 상기 반도체 기판의 포토 다이오드 형성 영역에 형성된 포토 다이오드; 상기 반도체 기판에 인가되는 백 바이어스 전압이 상기 트랜지스터들에 영향을 주는 것을 방지하기 위해 상기 반도체 기판의 트랜지스터 형성 영역 내에 임의의 깊이로 형성된 제 2 도전형 웰; 및 상기 포토 다이오드 형성 영역과 트랜지스터 형성 영역의 측면부를 각각 둘러싸는 형태의 트렌치 내에 형성되며, 상기 웰에 연결된 소자 분리막을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 웰은 대략 유(U)자형과 수평 일자형 형상 중 어느 하나로 형성될 수 있다.
바람직하게는, 상기 유자형 웰의 수직 일자형 확산 영역에 상기 소자 분리막이 연결될 수 있다.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조 방법은
제 1 도전형 반도체 기판의 트랜지스터 형성 영역에 임의의 깊이로 제 2 도전형 확산 영역을 형성하는 단계; 상기 반도체 기판의 포토 다이오드 형성 영역과 트랜지스터 형성 영역을 각각 둘러싸는 형태로 트렌치를 형성하며, 상기 트렌치를 상기 확산 영역보다 얕은 깊이로 형성하는 단계; 상기 트렌치에 소자 분리막을 형성하는 단계; 상기 확산 영역과 상기 트렌치 사이의 반도체 기판에 제 2 도전형 확산 영역을 형성함으로써 대략 유(U)자 형상의 아이솔레이션용 제 2 도전형 웰을 형 성하는 단계; 상기 반도체 기판의 포토 다이오드 형성 영역에 포토 다이오드를 형성하고, 상기 반도체 기판의 트랜지스터 형성 영역에 트랜지스터를 형성하는 단계; 상기 반도체 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 칼라필터의 개재 없이 평탄화층을 형성하는 단계; 및 상기 포토 다이오드와 수직선 상에 위치하도록 상기 평탄화층 상에 마이크로 렌즈를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조 방법은
제 1 도전형 반도체 기판의 트랜지스터 형성 영역에 임의의 깊이로 제 2 도전형 확산 영역을 형성하는 단계; 상기 반도체 기판의 포토 다이오드 형성 영역과 트랜지스터 형성 영역을 각각 둘러싸는 형태로 트렌치를 형성하며, 상기 트렌치를 상기 확산 영역을 노출시키는 깊이로 형성하는 단계; 상기 트렌치에 소자 분리막을 형성하는 단계; 상기 반도체 기판의 포토 다이오드 형성 영역에 포토 다이오드를 형성하고, 상기 반도체 기판의 트랜지스터 형성 영역에 트랜지스터를 형성하는 단계; 상기 반도체 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 칼라필터의 개재 없이 평탄화층을 형성하는 단계; 및 상기 포토 다이오드와 수직선 상에 위치하도록 상기 평탄화층 상에 마이크로 렌즈를 형성하는 단계를 포함하는 것을 특징으로 한다.
따라서, 본 발명은 상기 반도체 기판에 백 바이어스 전압을 인가함으로써 포토 다이오드의 공핍 영역의 폭을 가변시키더라고 상기 트랜지스터에 대한 백 바이 어스 전압의 영향을 방지할 수 있다.
이하, 본 발명에 의한 씨모스 이미지 센서 및 그 제조 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일한 구성 및 동일한 작용을 갖는 부분에는 동일한 부호를 부여한다.
도 2는 본 발명에 의한 씨모스 이미지 센서를 나타낸 요부 단면 구조도이다.
도 2를 참조하면, 본 발명의 씨모스 이미지 센서에서는 고농도의 제 1 도전형, 예를 들어 P+형 단결정 실리콘 기판과 같은 반도체 기판(10) 상에 P형 에피층(11)이 형성된다. 상기 P형 에피층(11)의 트랜지스터 형성 영역에 임의의 깊이를 두고 대략 유(U)자 형상의 저농도의 제 2 도전형, 예를 들어 N-형 웰(30)이 형성된다. 상기 N-형 웰(30)은 수평 일자형 형상의 N-형 확산 영역(31)과 수직 일자형 형상의 N-형 확산 영역(33)으로 구성된다.
또한, 상기 P형 에피층(11)의 포토 다이오드 형성 영역의 측면부를 둘러싸는 형태로 제 1 트렌치(41)가 형성되고, 상기 P형 에피층(11)의 트랜지스터 형성 영역의 측면부를 둘러싸는 형태로 제 2 트렌치(43)가 상기 제 1 트렌치(41)의 깊이와 동일한 깊이로 형성된다. 상기 제 1 트렌치(41)와 제 2 트렌치(43)는 N-형 확산 영역(31)의 상부면보다 얕은 깊이로 형성된다. 상기 제 1 트렌치(41) 내에 절연막으로 이루어진 소자 분리막(45)이 형성되고, 상기 제 2 트렌치(43) 내에 도전층(47), 예를 들어, 다결정 실리콘층 또는 금속층이 형성된다.
또한, 상기 N-형 확산 영역(33)은 상기 소자 분리막(47)과 N-형 확산 영역(31) 사이의 P형 에피층(11)의 모든 영역에 형성된다.
또한, 상기 P형 에피층(11)의 포토 다이오드 형성 영역에 포토 다이오드를 위한 N-형 확산 영역(49)이 형성되고, 상기 P형 에피층(11)의 트랜지스터 형성 영역에 트랜지스터(TR)의 소스/드레인(S/D) 영역이 형성되고, 상기 소스/드레인(S/D) 영역 사이의 P형 에피층(11) 상에 게이트 절연막을 개재하며 게이트 전극(G)이 형성된다. 여기서, 상기 포토 다이오드를 위한 N-형 확산 영역(49)의 저부면은 상기 N-형 확산 영역(31)의 저부면보다 얕게 위치한다.
또한, 상기 N-형 확산 영역(49)을 포함한 P형 에피층(11)의 전역 상에 투명한 층간 절연막(51)이 형성되고, 상기 층간 절연막(51) 상에 평탄화층(53)이 형성되고, 상기 N-형 확산 영역(51)과 수직선 상에 위치하도록 상기 평탄화층(53) 상에 마이크로 렌즈(61)가 형성된다.
한편, 설명의 편의상, 상기 층간 절연막(51)은 1층으로 도시되어 있지만, 실제로는 다층의 투명한 절연막으로 구성되어 있음은 자명한 사실이다. 또한, 설명의 편의상, 상기 트랜지스터의 콘택홀이나 금속 배선 등은 생략되어 있지만, 실제로는 존재함은 자명한 사실이다.
이와 같이 구성된 본 발명의 씨모스 이미지 센서는 상기 반도체 기판(10)의 후면에 인가되는 백 바이어스 전압(Vb)을 가변시킬 경우, 상기 백 바이어스 전압(Vb)은 상기 P형 에피층(11)을 거쳐 상기 N-형 확산 영역(49)에 인가되므로 상기 N-형 확산 영역(49)의 공핍 영역(미도시)의 폭이 가변된다. 이때, 상기 N-형 웰(30)은 상기 트랜지스터를 아이솔레이션시키므로 상기 백 바이어스 전압(Vb)이 상기 트랜지스터의 소스/드레인(S/D) 영역에 전기적으로 영향을 주는 것을 최소화할 수 있다.
따라서, 본 발명은 상기 포토 다이오드 형성 영역 외측에 위치한, 광 전하 전송부, 광 칼라 감도 연산부 등의 트랜지스터와 같은 소자의 특성 변화를 방지하면서도 상기 N-형 확산 영역(49)에 조사되는 광에 포함된 적, 녹, 청색의 광 칼라 감도를 감지할 수가 있다. 상기 광 칼라 감도의 감지에 대한 설명은 본 발명의 요지에 관련성이 적으므로 생략하기로 한다.
도 3은 본 발명의 다른 실시예에 의한 씨모스 이미지 센서를 나타낸 요부 단면 구조도이다.
도 3을 참조하면, 본 발명의 씨모스 이미지 센서는 고농도의 제 1 도전형, 예를 들어 P+형 단결정 실리콘 기판과 같은 반도체 기판(10) 상에 P형 에피층(11)이 형성된다. 상기 P형 에피층(11)의 트랜지스터 형성 영역에 임의의 깊이를 두고 수평 일자형 형상의 저농도의 제 2 도전형, 예를 들어 N-형 웰(70)이 형성된다. 상기 P형 에피층(11)의 포토 다이오드 형성 영역의 측면부를 둘러싸는 형태로 제 1 트렌치(81)가 형성되고, 상기 P형 에피층(11)의 트랜지스터 형성 영역의 측면부를 둘러싸는 형태로 제 2 트렌치(83)가 상기 제 1 트렌치(81)의 깊이와 동일한 깊이로 형성된다. 상기 제 1 트렌치(81)와 제 2 트렌치(83)는 상기 N-형 확산 영역(70)을 노출하기 위한 깊이로 형성된다. 여기서, 상기 포토 다이오드 형성 영역과 트랜지스터 형성 영역 사이의 P형 에피층(11)에는 제 1, 2 트렌치(81),(83) 중 어느 하나, 예를 들어 제 1 트렌치(81)만이 배치된다.
또한, 상기 제 1 트렌치(81)와 제 2 트렌치(83) 내에 절연막으로 이루어진 소자 분리막(85)이 형성된다.
또한, 상기 P형 에피층(11)의 포토 다이오드 형성 영역에 포토 다이오드를 위한 N-형 확산 영역(89)이 형성되고, 상기 P형 에피층(11)의 트랜지스터 형성 영역에 트랜지스터를 위한 소스/드레인(S/D) 영역이 형성되고, 상기 소스/드레인(S/D) 영역 사이의 P형 에피층(11) 상에 게이트 절연막을 개재하며 게이트 전극(G)이 형성된다. 여기서, 상기 N-형 확산 영역(89)의 저부면은 상기 N-형 웰(70)의 저부면보다 깊게 위치한다.
또한, 상기 N-형 확산 영역(89)을 포함한 반도체 기판(10)의 전역 상에 투명한 층간 절연막(51)이 형성되고, 상기 층간 절연막(51) 상에 평탄화층(53)이 형성되고, 상기 N-형 확산 영역(51)과 수직선 상에 위치하도록 상기 평탄화층(53) 상에 마이크로 렌즈(61)가 형성된다.
이와 같이 구성된 본 발명의 씨모스 이미지 센서는 상기 반도체 기판(10)의 후면에 인가되는 백 바이어스 전압(Vb)을 가변시킬 경우, 상기 백 바이어스 전압(Vb)은 상기 P형 에피층(11)을 거쳐 상기 N-형 확산 영역(89)에 인가되므로 상기 N-형 확산 영역(89)의 공핍 영역(미도시)의 폭이 가변된다.
이때, 상기 N-형 웰(70)은 상기 트랜지스터를 아이솔레이션시키므로 상기 백 바이어스 전압(Vb)이 상기 트랜지스터의 소스/드레인(S/D) 영역에 전기적으로 영향을 주는 것을 차단할 수 있다.
따라서, 본 발명은 상기 포토 다이오드 영역 외측에 위치한, 광 전하 전송부, 광 칼라 감도 연산부 등의 트랜지스터와 같은 소자의 특성 변화를 방지하면서도 상기 N-형 확산 영역(49)에 조사되는 광에 포함된 적, 녹, 청색의 광 칼라 감도를 감지할 수가 있다. 상기 광 칼라 감도의 감지에 대한 설명은 본 발명의 요지에 관련성이 적으므로 생략하기로 한다.
또한, 도 3의 씨모스 이미지 센서는 포토 다이오드 형성 영역과 트랜지스터 형성 영역 사이에 1개의 트렌치를 배치시키므로 포토 다이오드 형성 영역과 트랜지스터 형성 영역 사이에 2개의 트렌치를 배치시키는 도 2의 씨모스 이미지 센서보다 축소될 수 있다.
도 4a 내지 도 4d는 도 2의 씨모스 이미지 센서를 제조하기 위한 제조 방법을 나타낸 단면 공정도이다.
도 4a를 참조하면, 먼저, 반도체 기판(10), 예를 들어 고농도의 제 1 도전형, 즉 P+형 단결정 실리콘 기판을 준비한다. 상기 반도체 기판(10) 상에는 P형 에피층(11)이 형성되어 있다.
이어서, 상기 P형 에피층(11) 상에 희생막(미도시), 예를 들어 패드 산화막과 패드 질화막의 적층 구조로 이루어진 희생막을 형성한다. 상기 패드 질화막은 후속의 샐로우 트렌치 아이솔레이션(shallow trench isolation: STI) 공정에서 하드 마스크층으로서의 역할을 담당하고, 또한 화학적 기계적 연마(chemical mechanical polishing: CMP) 공정에서 식각 정지막으로서의 역할도 담당한다.
이후, 이온주입 공정을 이용하여 상기 P형 에피층(11)의 트랜지스터 형성 영역에 저농도의 제 2 도전형 불순물을 선택적으로 이온주입시킴으로써 임의의 깊이 로 수평 일자형 형상의 N-형 확산 영역(31)을 형성한다.
도 4b를 참조하면, 그런 다음, 통상적인 샐로우 트렌치 아이솔레이션(STI) 공정을 이용하여 산화막과 같은 절연막으로 이루어진 소자 분리막(45)을 형성한다.
이를 좀 더 상세히 언급하면, 상기 P형 에피층(11)의 포토 다이오드 영역의 측면부를 둘러싸도록 상기 P형 에피층(11)의 일부분에 제 1 트렌치(41)를 형성함과 아울러 상기 P형 에피층(11)의 트랜지스터 형성 영역의 측면부를 둘러싸도록 상기 P형 에피층(11)의 일부분에 제 2 트렌치(43)를 형성한다. 이때, 상기 제 1, 2 트렌치(41),(43)는 상기 N-형 확산 영역(31)보다 얇은 깊이로 형성된다.
이후, 상기 제 1, 2 트렌치(41),(43)의 갭 필링(gap filling)을 위해 상기 제 1, 2 트렌치(41),(43)의 내부와 상기 패드 질화막 상에 산화막과 같은 절연막을 두껍게 적층하고, 상기 절연막을 화학적 기계적 연마(CMP) 공정에 의해 평탄화시킴으로써 상기 제 1, 2 트렌치(41),(43)에 상기 소자 분리막(45),(47)을 형성한다. 한편, 상기 소자 분리막(43),(47)은 도 4c의 N-형 확산 영역(33)의 형성 후에 형성하는 것도 가능하다.
도 4c를 참조하면, 이어서, 이온주입공정을 이용하여 상기 제 2 트렌치(43) 아래에 예를 들어 N형 불순물을 선택적으로 저농도로 이온주입시킴으로써 상기 소자 분리막(47)과 N-형 확산 영역(31) 사이의 P형 에피층(11)의 모든 영역을 수직 일자형 형상의 N-형 확산 영역(33)으로 형성한다.
이때, 상기 N-형 확산 영역(31)과 N-형 확산 영역(33)은 N-형 웰(30)을 형성함으로써 상기 반도체 기판(10)에 가변 인가되는 백 바이어스 전압(Vb)이 상기 트랜지스터 형성 영역에 형성될 트랜지스터에 영향을 주는 것을 방지할 수 있다.
도 4d를 참조하면, 그런 다음, 통상적인 공정을 이용하여 상기 P형 에피층(11)의 포토 다이오드 형성 영역에 포토 다이오드를 위한 N-형 확산 영역(49)을 형성하고, 상기 P형 에피층(11)의 트랜지스터 형성 영역 상에 게이트 절연막을 개재하며 게이트 전극(G)을 형성하고, 상기 게이트 전극(G)을 사이에 두고 상기 P형 에피층(11) 내에 소스/드레인(S/D) 영역을 형성한다.
이때, 상기 N-형 확산 영역(89)과 상기 N-형 웰(30)은 서로 연결되지 않도록 충분히 거리를 두고 이격하여 배치되어야 한다.
이후, 상기 N-형 확산 영역(49)을 포함하여 상기 P형 에피층(11)의 전역 상에 층간 절연막(51)을 형성하고, 상기 층간 절연막(51) 상에 평탄화층(53)을 형성하고, 상기 N-형 확산 영역(49)과 수직선 상에 위치하도록 상기 평탄화층(53) 상에 마이크로 렌즈(61)를 형성함으로써 본 발명의 씨모스 이미지 센서의 제조 방법을 완료한다. 설명의 편의상, 이에 대한 상세한 설명은 생략하기로 한다.
도 5a 내지 도 5d는 도 3의 씨모스 이미지 센서를 제조하기 위한 제조 방법을 나타낸 단면 공정도이다.
도 5a를 참조하면, 먼저, 반도체 기판(10), 예를 들어 고농도의 제 1 도전형, 즉 P+형 단결정 실리콘 기판을 준비한다. 상기 반도체 기판(10) 상에는 P형 에피층(11)이 형성되어 있다.
이어서, 상기 P형 에피층(11) 상에 희생막(미도시), 예를 들어 패드 산화막 과 패드 질화막의 적층 구조로 이루어진 희생막을 형성한다. 상기 패드 질화막은 후속의 샐로우 트렌치 아이솔레이션(STI) 공정에서 하드 마스크층으로서의 역할을 담당하고, 또한 화학적 기계적 연마(CMP) 공정에서 식각 정지막으로서의 역할도 담당한다.
이후, 이온주입 공정을 이용하여 상기 P형 에피층(11)의 트랜지스터 형성 영역에 저농도의 제 2 도전형 불순물을 선택적으로 이온주입시킴으로써 임의의 깊이로 수평 일자형 형상의 N-형 확산 영역(70)을 형성한다.
도 5b를 참조하면, 그런 다음, 통상적인 샐로우 트렌치 아이솔레이션(STI) 공정을 이용하여 산화막과 같은 절연막으로 이루어진 소자 분리막(85)을 형성한다.
이를 좀 더 상세히 언급하면, 상기 P형 에피층(11)의 포토 다이오드 영역의 측면부를 둘러싸도록 상기 P형 에피층(11)의 일부분에 제 1 트렌치(81)를 형성함과 아울러 상기 P형 에피층(11)의 트랜지스터 형성 영역의 측면부를 둘러싸도록 상기 P형 에피층(11)의 일부분에 제 2 트렌치(83)를 형성한다. 이때, 상기 제 1, 2 트렌치(81),(83)는 상기 N-형 확산 영역(70)을 노출하기 위한 깊이로 형성된다.
따라서, 본 발명의 씨모스 이미지 센서는 상기 포토 다이오드 형성 영역과 트랜지스터 형성 영역 사이의 P형 에피층(11)에 제 1, 2 트렌치(81),(83) 중 어느 하나, 예를 들어 제 1 트렌치(81)만이 배치되므로 상기 포토 다이오드 형성 영역과 트랜지스터 형성 영역 사이에 2개의 트렌치를 배치시키는 도 2의 씨모스 이미지 센서보다 축소될 수 있다.
이후, 상기 제 1, 2 트렌치(81),(83)의 갭 필링을 위해 상기 제 1, 2 트렌치(81),(83)의 내부와 상기 패드 질화막 상에 산화막과 같은 절연막을 두껍게 적층하고, 상기 절연막을 화학적 기계적 연마(CMP) 공정에 의해 평탄화시킴으로써 상기 제 1, 2 트렌치(81),(83)에 상기 소자 분리막(85)을 형성한다.
도 5c를 참조하면, 그런 다음, 통상적인 공정을 이용하여 상기 P형 에피층(11)의 포토 다이오드 영역에 N-형 확산 영역(89)을 형성하고, 상기 P형 에피층(11)의 트랜지스터 형성 영역 상에 게이트 절연막을 개재하며 게이트 전극(G)을 형성하고, 상기 게이트 전극(G)을 사이에 두고 상기 P형 에피층(11) 내에 소스/드레인(S/D) 영역을 형성한다.
이후, 상기 N-형 확산 영역(89)을 포함하여 상기 P형 에피층(11)의 전역 상에 층간 절연막(51)을 형성하고, 상기 층간 절연막(51) 상에 평탄화층(53)을 형성하고, 상기 N-형 확산 영역(49)과 수직선 상에 위치하도록 상기 평탄화층(53) 상에 마이크로 렌즈(61)를 형성함으로써 본 발명의 씨모스 이미지 센서의 제조 방법을 완료한다. 설명의 편의상, 이에 대한 상세한 설명은 생략하기로 한다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 씨모스 이미지 센서 및 그 제조 방법은 반도체 기판의 트랜지스터 형성 영역의 저면부에 아이솔레이션용 N-형 웰이 형성되고, 상기 반도체 기판의 포토 다이오드 형성 영역과 트랜지스터 형성 영역의 측면부에 소자 분리막이 형성되고, 상기 반도체 기판의 포토 다이오드 형성 영역과 트랜지스터 형성 영역에 포토 다이오드와 트랜지스터가 각각 형성된 다. 상기 포토 다이오드를 포함한 반도체 기판 상에 층간 절연막이 형성되고, 상기 층간 절연막 상에 칼라필터의 형성 없이 평탄화층이 형성되고, 상기 평탄화층 상에 마이크로 렌즈가 형성된다.
따라서, 칼라필터의 사용없이 상기 포토 다이오드에 조사되는 광에 포함된 적, 녹, 청색의 광 칼라 감도를 감지하기 위해 상기 반도체 기판에 백 바이어스 전압을 인가함으로써 상기 포토 다이오드의 공핍 영역의 폭을 가변시킬 때, 상기 N-형 웰은 상기 트랜지스터에 대한 백 바이어스 전압의 영향을 방지할 수 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (5)

  1. 반도체 기판의 포토 다이오드에 칼라필터 또는 그 대체물을 사용하지 않고 광을 조사시키며, 상기 반도체 기판에 백 바이어스 전압을 인가함으로써 상기 포토 다이오드의 공핍 영역의 폭을 가변시킴으로써 상기 광에 포함된 적, 녹, 청색의 광 칼라 감도를 감지하는 씨모스 이미지 센서에 있어서,
    포토 다이오드 형성 영역과 트랜지스터 형성 영역을 갖는 제 1 도전형 반도체 기판;
    상기 반도체 기판의 트랜지스터 형성 영역에 형성된 트랜지스터들;
    상기 반도체 기판의 포토 다이오드 형성 영역에 형성된 포토 다이오드;
    상기 반도체 기판에 인가되는 백 바이어스 전압이 상기 트랜지스터들에 영향을 주는 것을 방지하기 위해 상기 반도체 기판의 트랜지스터 형성 영역 내에 임의의 깊이로 형성된 제 2 도전형 웰; 및
    상기 포토 다이오드 형성 영역과 트랜지스터 형성 영역의 측면부를 각각 둘러싸는 형태의 트렌치 내에 형성되며, 상기 웰에 연결된 소자 분리막을 포함하는 씨모스 이미지 센서.
  2. 제 1 항에 있어서, 상기 웰은 대략 유(U)자형과 수평 일자형 형상 중 어느 하나로 형성된 것을 특징으로 하는 씨모스 이미지 센서.
  3. 제 1 항에 있어서, 상기 유자형 웰의 수직 일자형 확산 영역에 상기 소자 분리막이 연결된 것을 특징으로 하는 씨모스 이미지 센서.
  4. 제 1 도전형 반도체 기판의 트랜지스터 형성 영역에 임의의 깊이로 제 2 도전형 확산 영역을 형성하는 단계;
    상기 반도체 기판의 포토 다이오드 형성 영역과 트랜지스터 형성 영역을 각각 둘러싸는 형태로 트렌치를 형성하며, 상기 트렌치를 상기 확산 영역보다 얕은 깊이로 형성하는 단계;
    상기 트렌치에 소자 분리막을 형성하는 단계;
    상기 확산 영역과 상기 트렌치 사이의 반도체 기판에 제 2 도전형 확산 영역을 형성함으로써 대략 유(U)자 형상의 아이솔레이션용 제 2 도전형 웰을 형성하는 단계;
    상기 반도체 기판의 포토 다이오드 형성 영역에 포토 다이오드를 형성하고, 상기 반도체 기판의 트랜지스터 형성 영역에 트랜지스터를 형성하는 단계;
    상기 반도체 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 칼라필터의 개재 없이 평탄화층을 형성하는 단계
    상기 포토 다이오드와 수직선 상에 위치하도록 상기 평탄화층 상에 마이크로 렌즈를 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법.
  5. 제 1 도전형 반도체 기판의 트랜지스터 형성 영역에 임의의 깊이로 제 2 도 전형 확산 영역을 형성하는 단계;
    상기 반도체 기판의 포토 다이오드 형성 영역과 트랜지스터 형성 영역을 각각 둘러싸는 형태로 트렌치를 형성하며, 상기 트렌치를 상기 확산 영역을 노출시키는 깊이로 형성하는 단계;
    상기 트렌치에 소자 분리막을 형성하는 단계;
    상기 반도체 기판의 포토 다이오드 형성 영역에 포토 다이오드를 형성하고, 상기 반도체 기판의 트랜지스터 형성 영역에 트랜지스터를 형성하는 단계;
    상기 반도체 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 칼라필터의 개재 없이 평탄화층을 형성하는 단계
    상기 포토 다이오드와 수직선 상에 위치하도록 상기 평탄화층 상에 마이크로 렌즈를 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법.
KR1020030100950A 2003-12-30 2003-12-30 씨모스 이미지 센서 및 그 제조 방법 KR100561004B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020030100950A KR100561004B1 (ko) 2003-12-30 2003-12-30 씨모스 이미지 센서 및 그 제조 방법
EP04016939A EP1551062B1 (en) 2003-12-30 2004-07-19 Complementary metal oxide semiconductor image sensor and method for fabricating the same
AT04016939T ATE408900T1 (de) 2003-12-30 2004-07-19 Komplementärer metalloxid-halbleiterbildsensor und dessen herstellungsverfahren
DE602004016616T DE602004016616D1 (de) 2003-12-30 2004-07-19 Komplementärer Metalloxid-Halbleiterbildsensor und dessen Herstellungsverfahren
JP2004215748A JP4171723B2 (ja) 2003-12-30 2004-07-23 Ｃｍｏｓイメージセンサー及びその製造方法
US10/901,384 US7244632B2 (en) 2003-12-30 2004-07-29 Complementary metal oxide semiconductor image sensor and method for fabricating the same
US11/808,288 US20070246745A1 (en) 2003-12-30 2007-06-08 Complementary metal oxide semiconductor image sensor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100950A KR100561004B1 (ko) 2003-12-30 2003-12-30 씨모스 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050069083A KR20050069083A (ko) 2005-07-05
KR100561004B1 true KR100561004B1 (ko) 2006-03-16

Family

ID=34567863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100950A KR100561004B1 (ko) 2003-12-30 2003-12-30 씨모스 이미지 센서 및 그 제조 방법

Country Status (6)

Country Link
US (2) US7244632B2 (ko)
EP (1) EP1551062B1 (ko)
JP (1) JP4171723B2 (ko)
KR (1) KR100561004B1 (ko)
AT (1) ATE408900T1 (ko)
DE (1) DE602004016616D1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2863773B1 (fr) * 2003-12-12 2006-05-19 Atmel Grenoble Sa Procede de fabrication de puces electroniques en silicium aminci
KR100560309B1 (ko) * 2003-12-31 2006-03-14 동부아남반도체 주식회사 씨모스 이미지 센서 및 그 광 칼라 감도 감지 방법
US7521719B2 (en) * 2004-08-13 2009-04-21 Paul Steven Schranz Light emitting and image sensing device and apparatus
KR100640531B1 (ko) * 2004-08-20 2006-10-30 동부일렉트로닉스 주식회사 자기 정렬 이미지 센서 제조방법
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
KR100649022B1 (ko) * 2004-11-09 2006-11-28 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100595601B1 (ko) * 2004-12-14 2006-07-05 동부일렉트로닉스 주식회사 씨모스 이미지 센서 제조방법
KR100752654B1 (ko) * 2006-02-08 2007-08-29 삼성전자주식회사 반도체 기판의 후면에 전원전압을 인가하는 이미지 센서 및이미지 센서의 제조 방법
JP4584159B2 (ja) * 2006-02-24 2010-11-17 セイコーインスツル株式会社 半導体装置及び半導体装置の製造方法
KR100827447B1 (ko) 2007-01-24 2008-05-06 삼성전자주식회사 이미지 센서와 그 제조 방법 및 이미지 센싱 방법
CN101771800A (zh) * 2008-12-31 2010-07-07 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其成像方法
US8389319B2 (en) 2009-07-31 2013-03-05 Sri International SOI-based CMOS imagers employing flash gate/chemisorption processing
WO2011030413A1 (ja) * 2009-09-09 2011-03-17 株式会社 東芝 固体撮像装置およびその製造方法
JP5454894B2 (ja) * 2009-12-16 2014-03-26 株式会社東芝 固体撮像装置およびその製造方法
DE102011056369A1 (de) * 2011-12-13 2013-06-13 Pmdtechnologies Gmbh Halbleiterbauelement mit trench gate
FR2984607A1 (fr) * 2011-12-16 2013-06-21 St Microelectronics Crolles 2 Capteur d'image a photodiode durcie
GB2524044B (en) * 2014-03-12 2019-03-27 Teledyne E2V Uk Ltd CMOS Image sensor
US9812489B2 (en) * 2015-11-09 2017-11-07 Semiconductor Components Industries, Llc Pixels with photodiodes formed from epitaxial silicon
KR20200039924A (ko) 2018-10-08 2020-04-17 삼성전자주식회사 반도체 장치
CN110120399B (zh) * 2019-05-27 2021-04-13 德淮半导体有限公司 图像传感器及其制造方法以及成像装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4671851A (en) * 1985-10-28 1987-06-09 International Business Machines Corporation Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique
JPH069236B2 (ja) * 1986-10-07 1994-02-02 財団法人半導体研究振興会 固体撮像装置及びその製造方法
US5410175A (en) * 1989-08-31 1995-04-25 Hamamatsu Photonics K.K. Monolithic IC having pin photodiode and an electrically active element accommodated on the same semi-conductor substrate
WO1995026573A1 (fr) * 1994-03-28 1995-10-05 Seiko Instruments Inc. Detecteur de lumiere et de rayonnement a semi-conducteur
US5747860A (en) * 1995-03-13 1998-05-05 Nec Corporation Method and apparatus for fabricating semiconductor device with photodiode
US6008506A (en) * 1996-04-25 1999-12-28 Nec Corporation SOI optical semiconductor device
JP3403062B2 (ja) * 1998-03-31 2003-05-06 株式会社東芝 固体撮像装置
JP3325538B2 (ja) * 1999-04-06 2002-09-17 セイコーインスツルメンツ株式会社 半導体集積回路装置の製造方法
US6851038B1 (en) * 2000-05-26 2005-02-01 Koninklijke Philips Electronics N.V. Background fetching of translation lookaside buffer (TLB) entries
JP3717104B2 (ja) * 2000-05-30 2005-11-16 シャープ株式会社 回路内蔵受光素子
JP4781509B2 (ja) * 2000-09-28 2011-09-28 ルネサスエレクトロニクス株式会社 Ｃｍｏｓイメージセンサ及びｃｍｏｓイメージセンサの製造方法
JP2002203954A (ja) * 2000-10-31 2002-07-19 Sharp Corp 回路内蔵受光素子
US6720595B2 (en) * 2001-08-06 2004-04-13 International Business Machines Corporation Three-dimensional island pixel photo-sensor
US6462360B1 (en) * 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6765247B2 (en) * 2001-10-12 2004-07-20 Intersil Americas, Inc. Integrated circuit with a MOS structure having reduced parasitic bipolar transistor action
JP2003142674A (ja) * 2001-11-07 2003-05-16 Toshiba Corp Ｍｏｓ型固体撮像装置
KR100560309B1 (ko) * 2003-12-31 2006-03-14 동부아남반도체 주식회사 씨모스 이미지 센서 및 그 광 칼라 감도 감지 방법

Also Published As

Publication number Publication date
EP1551062A2 (en) 2005-07-06
JP2005197646A (ja) 2005-07-21
EP1551062A3 (en) 2006-07-12
JP4171723B2 (ja) 2008-10-29
ATE408900T1 (de) 2008-10-15
KR20050069083A (ko) 2005-07-05
DE602004016616D1 (de) 2008-10-30
US20050139752A1 (en) 2005-06-30
US20070246745A1 (en) 2007-10-25
US7244632B2 (en) 2007-07-17
EP1551062B1 (en) 2008-09-17

Similar Documents

Publication Publication Date Title
KR100561004B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
US7417273B2 (en) Image sensor with embedded photodiode region and fabrication method thereof
CN107068703B (zh) 图像传感器
US20140103412A1 (en) Three-dimensional image sensors and methods of fabricating the same
KR20150062487A (ko) 이미지 센서
US7655545B2 (en) Image sensor and method of fabricating the same
KR100853792B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR20220086533A (ko) 이미지 센서 및 그 제조방법
US7611918B2 (en) CMOS image sensor and method for fabricating the same
US8124438B2 (en) Method of fabricating CMOS image sensor
US7611940B2 (en) CMOS image sensor and manufacturing method thereof
US11183526B2 (en) Image sensor
US20080042170A1 (en) Image Sensor and Method for Manufacturing the Same
KR100649009B1 (ko) 시모스 이미지 센서의 광감지 소자 및 그의 제조방법
US20070080413A1 (en) CMOS image sensor and method for manufacturing the same
KR100741875B1 (ko) Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
US20070148847A1 (en) Method of Fabricating CMOS Image Sensor
JP2018186129A (ja) 半導体装置およびその製造方法
KR100937674B1 (ko) 씨모스 이미지 센서의 제조방법
KR20100077986A (ko) 이미지 센서 및 그의 제조 방법
KR20020014535A (ko) 이웃하는 화소간의 크로스 토크를 효과적으로 방지할 수있는 이미지 센서 제조 방법
KR100788483B1 (ko) 이미지 센서의 픽셀 구조 및 그 제조 방법
KR20070048342A (ko) 시모스 이미지센서 제조 방법
KR20050063035A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee