JP2003234496A - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法Info
- Publication number
- JP2003234496A JP2003234496A JP2002034157A JP2002034157A JP2003234496A JP 2003234496 A JP2003234496 A JP 2003234496A JP 2002034157 A JP2002034157 A JP 2002034157A JP 2002034157 A JP2002034157 A JP 2002034157A JP 2003234496 A JP2003234496 A JP 2003234496A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solid
- photoelectric conversion
- conversion element
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 光電変換素子のリーク電流を低減し、画素間
のばらつきを抑制するとともに、素子分離能力を増大さ
せる。 【解決手段】 シリコン基板上に設けたフォトダイオー
ド１と電荷検出部４の境界部の上には、転送ゲート用の
転送電極１５を配置している。また、フォトダイオード
１と素子分離領域１４の境界部１４Ａの上には、サラウ
ンド電極（包囲形電極）４３を配置する。これにより、
フォトダイオード１の周囲を転送電極１５とサラウンド
電極４３で包囲し、これらの電極１５、４３に、マイナ
ス電圧やＧＮＤ電圧を印加しておくことによって、電荷
蓄積期間中のリーク電流の発生を抑制する。なお、転送
電極１５とサラウンド電極４３は、一体の電極膜４４で
形成することも可能であり、転送電極１５と反対側の部
分が除去されたサラウンド電極４３Ａを用いることも可
能である。
のばらつきを抑制するとともに、素子分離能力を増大さ
せる。 【解決手段】 シリコン基板上に設けたフォトダイオー
ド１と電荷検出部４の境界部の上には、転送ゲート用の
転送電極１５を配置している。また、フォトダイオード
１と素子分離領域１４の境界部１４Ａの上には、サラウ
ンド電極（包囲形電極）４３を配置する。これにより、
フォトダイオード１の周囲を転送電極１５とサラウンド
電極４３で包囲し、これらの電極１５、４３に、マイナ
ス電圧やＧＮＤ電圧を印加しておくことによって、電荷
蓄積期間中のリーク電流の発生を抑制する。なお、転送
電極１５とサラウンド電極４３は、一体の電極膜４４で
形成することも可能であり、転送電極１５と反対側の部
分が除去されたサラウンド電極４３Ａを用いることも可
能である。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＣＤイメージセ
ンサやＣＭＯＳイメージセンサ等の固体撮像装置および
その製造方法に関する。
ンサやＣＭＯＳイメージセンサ等の固体撮像装置および
その製造方法に関する。
【０００２】
【従来の技術】図１６〜図１８は、従来の固体撮像装置
（ＣＭＯＳイメージセンサ）の一例を示す図であり、図
１６は撮像画素部の左右に隣接する２画素分の等価回路
を示す回路図である。また、図１７は、１画素分の素子
配置構造を示す部分平面図であり、図１８は、１画素分
の積層構造を示す図１７のＡ−Ａ線部分断面図である。
なお、このような固体撮像装置において、各画素は共通
の構成を有するため、各画素で共通の要素については同
一符号を付して説明する。
（ＣＭＯＳイメージセンサ）の一例を示す図であり、図
１６は撮像画素部の左右に隣接する２画素分の等価回路
を示す回路図である。また、図１７は、１画素分の素子
配置構造を示す部分平面図であり、図１８は、１画素分
の積層構造を示す図１７のＡ−Ａ線部分断面図である。
なお、このような固体撮像装置において、各画素は共通
の構成を有するため、各画素で共通の要素については同
一符号を付して説明する。
【０００３】まず、図１６に示すように、ＣＭＯＳイメ
ージセンサの各画素には、受光量に応じた電荷信号を生
成する光電変換素子であるフォトダイオード（ＰＤ）１
と、フォトダイオード１の信号電荷を読み出す転送トラ
ンジスタ（転送ゲート）２と、この転送トランジスタ２
によって読み出された信号電荷を受け止める電荷検出部
（ＦＤ；フローティングでフュージョン）４と、電荷検
出部４の信号電荷を定期的にリセットするリセットトラ
ンジスタ３と、電荷検出部４の電位変動を検出して電気
信号に変換する増幅トランジスタ５と、増幅トランジス
タ５の出力を画素部の外に出力させる選択（アドレス）
トランジスタ８とを有する。また、各画素には、転送ト
ランジスタ２を制御する読出し制御線１２と、リセット
トランジスタ３を制御するリセット制御線１１と、選択
トランジスタ８を制御する選択（アドレス）制御線１３
と、増幅トランジスタ５からの出力を画素部の外に伝送
する垂直信号線１０の各信号線が配置されている。
ージセンサの各画素には、受光量に応じた電荷信号を生
成する光電変換素子であるフォトダイオード（ＰＤ）１
と、フォトダイオード１の信号電荷を読み出す転送トラ
ンジスタ（転送ゲート）２と、この転送トランジスタ２
によって読み出された信号電荷を受け止める電荷検出部
（ＦＤ；フローティングでフュージョン）４と、電荷検
出部４の信号電荷を定期的にリセットするリセットトラ
ンジスタ３と、電荷検出部４の電位変動を検出して電気
信号に変換する増幅トランジスタ５と、増幅トランジス
タ５の出力を画素部の外に出力させる選択（アドレス）
トランジスタ８とを有する。また、各画素には、転送ト
ランジスタ２を制御する読出し制御線１２と、リセット
トランジスタ３を制御するリセット制御線１１と、選択
トランジスタ８を制御する選択（アドレス）制御線１３
と、増幅トランジスタ５からの出力を画素部の外に伝送
する垂直信号線１０の各信号線が配置されている。
【０００４】このような構成において、まず、選択制御
線１３に印加されたパルスによって選択トランジスタ８
がオンし、画素列が選択される。この状態で、フォトダ
イオード１に蓄積された信号電荷は、読出し制御線１２
にパルスを印加することで転送トランジスタ２から電荷
検出部４に読み出され、この信号電荷の読み出し動作に
よって電荷検出部４に電位変動が生じ、その電位変動に
応じた電気信号が増幅トランジスタ５から選択トランジ
スタ８を通して垂直信号線１０に出力される。また、リ
セット制御線１１にリセットパルスを印加することによ
り、リセットトランジスタ３がオンし、電荷検出部４の
電位を電源電圧７にリセットする。
線１３に印加されたパルスによって選択トランジスタ８
がオンし、画素列が選択される。この状態で、フォトダ
イオード１に蓄積された信号電荷は、読出し制御線１２
にパルスを印加することで転送トランジスタ２から電荷
検出部４に読み出され、この信号電荷の読み出し動作に
よって電荷検出部４に電位変動が生じ、その電位変動に
応じた電気信号が増幅トランジスタ５から選択トランジ
スタ８を通して垂直信号線１０に出力される。また、リ
セット制御線１１にリセットパルスを印加することによ
り、リセットトランジスタ３がオンし、電荷検出部４の
電位を電源電圧７にリセットする。
【０００５】次に図１７において、フォトダイオード１
は素子分離領域１４（図中の線１４Ａは境界部を示す）
によって隣接画素から分離され、また一部が電荷検出部
４に結合されている。電荷検出部４は、上述した各トラ
ンジスタ２、３、５、８のチャネル層となる拡散領域６
に連続しており、拡散領域６の上部には、各トランジス
タ２、３、５、８のゲート電極が配置されている。ま
ず、フォトダイオード１と電荷検出部４との間には、転
送トランジスタ２のゲート電極（転送電極）１５が配置
されている。この転送電極１５は、コンタクト２１によ
って上部配線（読み出し制御線１２）と接続されてい
る。
は素子分離領域１４（図中の線１４Ａは境界部を示す）
によって隣接画素から分離され、また一部が電荷検出部
４に結合されている。電荷検出部４は、上述した各トラ
ンジスタ２、３、５、８のチャネル層となる拡散領域６
に連続しており、拡散領域６の上部には、各トランジス
タ２、３、５、８のゲート電極が配置されている。ま
ず、フォトダイオード１と電荷検出部４との間には、転
送トランジスタ２のゲート電極（転送電極）１５が配置
されている。この転送電極１５は、コンタクト２１によ
って上部配線（読み出し制御線１２）と接続されてい
る。
【０００６】また、電荷検出部４は、コンタクト２３、
上部配線２９、コンタクト２５により、増幅トランジス
タ５のゲート電極１９に接続される。また、電荷検出部
４のフォトダイオード１と反対側には、リセットトラン
ジスタのゲート電極１６が配置されており、このゲート
電極１６はコンタクト２２によって上部配線（リセット
制御線１１）と接続されている。さらに、拡散領域６の
末端部には、垂直信号線１０に接続されるコンタクト２
７が設けられ、このコンタクト２７と増幅トランジスタ
５のゲート電極１９との間には、選択トランジスタ８の
ゲート電極２０が設けられている。このゲート電極２０
は、コンタクト２６によって上部配線（選択制御線１
３）と接続されている。
上部配線２９、コンタクト２５により、増幅トランジス
タ５のゲート電極１９に接続される。また、電荷検出部
４のフォトダイオード１と反対側には、リセットトラン
ジスタのゲート電極１６が配置されており、このゲート
電極１６はコンタクト２２によって上部配線（リセット
制御線１１）と接続されている。さらに、拡散領域６の
末端部には、垂直信号線１０に接続されるコンタクト２
７が設けられ、このコンタクト２７と増幅トランジスタ
５のゲート電極１９との間には、選択トランジスタ８の
ゲート電極２０が設けられている。このゲート電極２０
は、コンタクト２６によって上部配線（選択制御線１
３）と接続されている。
【０００７】上述のようにフォトダイオード１は素子分
離領域１４と転送電極１５によって囲まれている。フォ
トダイオード１のリーク電流は、この素子分離領域１４
の周辺と転送電極１５のエッジ端部から発生するので、
この部分のリーク電流を削減する手段が必要である。
離領域１４と転送電極１５によって囲まれている。フォ
トダイオード１のリーク電流は、この素子分離領域１４
の周辺と転送電極１５のエッジ端部から発生するので、
この部分のリーク電流を削減する手段が必要である。
【０００８】次に図１８において、シリコン基板３０に
ｐウェル領域３１が形成され、その一部にフォトダイオ
ード１を構成する表層のｐ領域３４とその下層のｎ領域
３５が形成される。そして、ｎ領域３５中には信号電荷
である信号電荷３６が蓄積されている。この信号電荷３
６は、転送電極１５に正電圧のパルス信号を印加するこ
とによて電荷検出部４を構成する電荷蓄積部（ｎ領域）
３２へ読み出される。そして、コンタクト２３、および
上部配線２９を介して増幅トランジスタのゲートに転送
される。また、シリコン基板３０の上には、絶縁膜３３
が設けられている。そして、フォトダイオード１は、こ
の例では絶縁膜３３に形成したＬＯＣＯＳ（LOCal Oxid
ation of Silicon）１４により隣接するトランジスタや
隣接するフォトダイオードから分離されている。
ｐウェル領域３１が形成され、その一部にフォトダイオ
ード１を構成する表層のｐ領域３４とその下層のｎ領域
３５が形成される。そして、ｎ領域３５中には信号電荷
である信号電荷３６が蓄積されている。この信号電荷３
６は、転送電極１５に正電圧のパルス信号を印加するこ
とによて電荷検出部４を構成する電荷蓄積部（ｎ領域）
３２へ読み出される。そして、コンタクト２３、および
上部配線２９を介して増幅トランジスタのゲートに転送
される。また、シリコン基板３０の上には、絶縁膜３３
が設けられている。そして、フォトダイオード１は、こ
の例では絶縁膜３３に形成したＬＯＣＯＳ（LOCal Oxid
ation of Silicon）１４により隣接するトランジスタや
隣接するフォトダイオードから分離されている。
【０００９】
【発明が解決しようとする課題】ところで、上述のよう
な固体撮像装置において、フォトダイオード１周辺のリ
ーク電流は大きく４つの成分からなる。第１は表面のｐ
＋領域３４とｎ領域３５のｐｎ接合で発生する成分であ
る。また、第２はｐウェル領域３１や基板３０から拡散
してくる成分である。また、第３は転送電極１５の下の
領域で発生する成分であり、第４は素子分離領域１４の
周辺で発生する成分である。ここで、第２の成分は、シ
リコン基板３０からの拡散電流が大きく、２次元状に配
列しているフォトダイオード１に均一に入り込むことに
なるので、撮像素子で問題になる各画素間でのばらつき
成分にはなりにいくい。しかし、第１、第３、第４の成
分は、それぞれ発生・再結合電流からなるので各画素の
ばらつき成分となる。したがって、このようなばらつき
の影響を防ぐ必要がある。また、画素サイズが小さくな
ると、隣接するフォトダイオード１間での素子分離能力
が低下する。したがって、このような素子分離能力を増
大することも必要となる。
な固体撮像装置において、フォトダイオード１周辺のリ
ーク電流は大きく４つの成分からなる。第１は表面のｐ
＋領域３４とｎ領域３５のｐｎ接合で発生する成分であ
る。また、第２はｐウェル領域３１や基板３０から拡散
してくる成分である。また、第３は転送電極１５の下の
領域で発生する成分であり、第４は素子分離領域１４の
周辺で発生する成分である。ここで、第２の成分は、シ
リコン基板３０からの拡散電流が大きく、２次元状に配
列しているフォトダイオード１に均一に入り込むことに
なるので、撮像素子で問題になる各画素間でのばらつき
成分にはなりにいくい。しかし、第１、第３、第４の成
分は、それぞれ発生・再結合電流からなるので各画素の
ばらつき成分となる。したがって、このようなばらつき
の影響を防ぐ必要がある。また、画素サイズが小さくな
ると、隣接するフォトダイオード１間での素子分離能力
が低下する。したがって、このような素子分離能力を増
大することも必要となる。
【００１０】そこで本発明の目的は、光電変換素子のリ
ーク電流を低減し、画素間のばらつきを抑制するととも
に、素子分離能力を増大させることが可能な固体撮像装
置およびその製造方法を提供することにある。
ーク電流を低減し、画素間のばらつきを抑制するととも
に、素子分離能力を増大させることが可能な固体撮像装
置およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明は前記目的を達成
するため、半導体基板に少なくとも受光量に応じた信号
電荷を生成する光電変換素子と、前記光電変換素子の側
部に配置されて光電変換素子によって生成された信号電
荷を読出して後段に転送する転送ゲート部と、前記光電
変換素子の転送ゲート部が配置される側部以外の側部に
配置される素子分離領域とを設け、前記素子分離領域に
よって光電変換素子と周辺素子とを分離した固体撮像装
置において、前記半導体基板の前記転送ゲート部の上部
領域に転送電極を設けるとともに、前記光電変換素子と
素子分離領域との境界部またはその近傍の上部領域にサ
ラウンド電極を設け、前記転送電極およびサラウンド電
極に所定の電圧を印加することにより、前記光電変換素
子のリーク電流を低減することを特徴とする。
するため、半導体基板に少なくとも受光量に応じた信号
電荷を生成する光電変換素子と、前記光電変換素子の側
部に配置されて光電変換素子によって生成された信号電
荷を読出して後段に転送する転送ゲート部と、前記光電
変換素子の転送ゲート部が配置される側部以外の側部に
配置される素子分離領域とを設け、前記素子分離領域に
よって光電変換素子と周辺素子とを分離した固体撮像装
置において、前記半導体基板の前記転送ゲート部の上部
領域に転送電極を設けるとともに、前記光電変換素子と
素子分離領域との境界部またはその近傍の上部領域にサ
ラウンド電極を設け、前記転送電極およびサラウンド電
極に所定の電圧を印加することにより、前記光電変換素
子のリーク電流を低減することを特徴とする。
【００１２】また本発明は、半導体基板に少なくとも受
光量に応じた信号電荷を生成する光電変換素子と、前記
光電変換素子の側部に配置されて光電変換素子によって
生成された信号電荷を読出して後段に転送する転送ゲー
ト部と、前記光電変換素子の転送ゲート部が配置される
側部以外の側部に配置される素子分離領域とを設け、前
記素子分離領域によって光電変換素子と周辺素子とを分
離した固体撮像装置の製造方法において、前記半導体基
板の前記転送ゲート部の上部領域に転送電極を設けると
ともに、前記光電変換素子と素子分離領域との境界部ま
たはその近傍の上部領域に前記光電変換素子のリーク電
流を低減するためのサラウンド電極を設ける工程を有す
ることを特徴とする。
光量に応じた信号電荷を生成する光電変換素子と、前記
光電変換素子の側部に配置されて光電変換素子によって
生成された信号電荷を読出して後段に転送する転送ゲー
ト部と、前記光電変換素子の転送ゲート部が配置される
側部以外の側部に配置される素子分離領域とを設け、前
記素子分離領域によって光電変換素子と周辺素子とを分
離した固体撮像装置の製造方法において、前記半導体基
板の前記転送ゲート部の上部領域に転送電極を設けると
ともに、前記光電変換素子と素子分離領域との境界部ま
たはその近傍の上部領域に前記光電変換素子のリーク電
流を低減するためのサラウンド電極を設ける工程を有す
ることを特徴とする。
【００１３】本発明の固体撮像装置では、半導体基板に
設けられる光電変換素子の周囲に配置される転送ゲート
部および光電変換素子と素子分離領域との境界部または
その近傍の上部領域に、転送電極およびサラウンド電極
を設けることにより、光電変換素子の周囲を全体的また
は部分的に転送電極およびサラウンド電極による電極膜
で包囲し、これら電極に所定の電圧を印加することによ
り、光電変換素子のリーク電流を低減することができ
る。したがって、光電変換素子からのリーク電流による
各画素間の信号電荷量のばらつきを抑制することがで
き、また、素子分離能力を増大させることが可能とな
る。
設けられる光電変換素子の周囲に配置される転送ゲート
部および光電変換素子と素子分離領域との境界部または
その近傍の上部領域に、転送電極およびサラウンド電極
を設けることにより、光電変換素子の周囲を全体的また
は部分的に転送電極およびサラウンド電極による電極膜
で包囲し、これら電極に所定の電圧を印加することによ
り、光電変換素子のリーク電流を低減することができ
る。したがって、光電変換素子からのリーク電流による
各画素間の信号電荷量のばらつきを抑制することがで
き、また、素子分離能力を増大させることが可能とな
る。
【００１４】また、本発明の固体撮像装置の製造方法で
は、半導体基板に設けられる光電変換素子の周囲に配置
される転送ゲート部および光電変換素子と素子分離領域
との境界部またはその近傍の上部領域に、転送電極およ
びサラウンド電極を設けることにより、光電変換素子の
周囲を全体的または部分的に転送電極およびサラウンド
電極による電極膜で包囲した構造の固体撮像装置を製造
できる。したがって、これら転送電極およびサラウンド
電極に所定の電圧を印加することにより、光電変換素子
のリーク電流を低減することが可能となり、このような
光電変換素子のリーク電流による各画素間の信号電荷量
のばらつきを抑制することができ、また、素子分離能力
を増大させた固体撮像装置を製造することが可能とな
る。
は、半導体基板に設けられる光電変換素子の周囲に配置
される転送ゲート部および光電変換素子と素子分離領域
との境界部またはその近傍の上部領域に、転送電極およ
びサラウンド電極を設けることにより、光電変換素子の
周囲を全体的または部分的に転送電極およびサラウンド
電極による電極膜で包囲した構造の固体撮像装置を製造
できる。したがって、これら転送電極およびサラウンド
電極に所定の電圧を印加することにより、光電変換素子
のリーク電流を低減することが可能となり、このような
光電変換素子のリーク電流による各画素間の信号電荷量
のばらつきを抑制することができ、また、素子分離能力
を増大させた固体撮像装置を製造することが可能とな
る。
【００１５】
【発明の実施の形態】以下、本発明による固体撮像装置
の実施の形態例について説明する。なお、以下に説明す
る実施の形態は、本発明の好適な具体例であり、技術的
に好ましい種々の限定が付されているが、本発明の範囲
は、以下の説明において、特に本発明を限定する旨の記
載がない限り、これらの態様に限定されないものとす
る。本実施の形態例による固体撮像装置は、フォトダイ
オード（光電変換素子）と素子分離領域の境界部上また
はその近傍上にサラウンド電極（包囲形電極）を配置す
ることにより、フォトダイオードの周囲を転送電極とサ
ラウンド電極で包囲し、これらの電極に電圧を印加して
おくことによって、電荷蓄積期間中のリーク電流の発生
を抑制するようにしたものである。また、ここで印加す
る電圧としては、マイナス電圧やＧＮＤ電圧を用いるも
のとする。
の実施の形態例について説明する。なお、以下に説明す
る実施の形態は、本発明の好適な具体例であり、技術的
に好ましい種々の限定が付されているが、本発明の範囲
は、以下の説明において、特に本発明を限定する旨の記
載がない限り、これらの態様に限定されないものとす
る。本実施の形態例による固体撮像装置は、フォトダイ
オード（光電変換素子）と素子分離領域の境界部上また
はその近傍上にサラウンド電極（包囲形電極）を配置す
ることにより、フォトダイオードの周囲を転送電極とサ
ラウンド電極で包囲し、これらの電極に電圧を印加して
おくことによって、電荷蓄積期間中のリーク電流の発生
を抑制するようにしたものである。また、ここで印加す
る電圧としては、マイナス電圧やＧＮＤ電圧を用いるも
のとする。
【００１６】図１は、本発明の第１の実施の形態例によ
る固体撮像装置の１画素分の素子配置構造を示す部分平
面図である。なお、本例の固体撮像装置の基本的な構成
は、例えば図１６〜図１８に示す従来例のＣＭＯＳイメ
ージセンサと同様のものであり、等価回路等は共通であ
るので説明は省略する。また、以下の説明において、図
１６〜図１８に示す従来例と共通する構成については、
同一符号を用いて説明する。図１において、フォトダイ
オード１は素子分離領域１４（図中の線１４Ａは境界部
を示す）によって隣接画素から分離され、また一部が電
荷検出部４に結合されている。
る固体撮像装置の１画素分の素子配置構造を示す部分平
面図である。なお、本例の固体撮像装置の基本的な構成
は、例えば図１６〜図１８に示す従来例のＣＭＯＳイメ
ージセンサと同様のものであり、等価回路等は共通であ
るので説明は省略する。また、以下の説明において、図
１６〜図１８に示す従来例と共通する構成については、
同一符号を用いて説明する。図１において、フォトダイ
オード１は素子分離領域１４（図中の線１４Ａは境界部
を示す）によって隣接画素から分離され、また一部が電
荷検出部４に結合されている。
【００１７】電荷検出部４は、上述した転送トランジス
タ（転送ゲート）２、リセットトランジスタ３、増幅ト
ランジスタ５、選択（アドレス）トランジスタ８のチャ
ネル層となる拡散領域６に連続しており、この拡散領域
６の上部には、各トランジスタ２、３、５、８のゲート
電極が配置されている。なお、拡散領域６の外側にも、
素子分離領域１７、１８が設けられてる。フォトダイオ
ード１と電荷検出部４との間には、転送トランジスタ２
のゲート電極（転送電極）１５が配置されている。この
転送電極１５は、コンタクト２１によって上部配線（読
み出し制御線１２）と接続されている。
タ（転送ゲート）２、リセットトランジスタ３、増幅ト
ランジスタ５、選択（アドレス）トランジスタ８のチャ
ネル層となる拡散領域６に連続しており、この拡散領域
６の上部には、各トランジスタ２、３、５、８のゲート
電極が配置されている。なお、拡散領域６の外側にも、
素子分離領域１７、１８が設けられてる。フォトダイオ
ード１と電荷検出部４との間には、転送トランジスタ２
のゲート電極（転送電極）１５が配置されている。この
転送電極１５は、コンタクト２１によって上部配線（読
み出し制御線１２）と接続されている。
【００１８】また、電荷検出部４は、コンタクト２３、
上部配線２９、コンタクト２５により、増幅トランジス
タ５のゲート電極１９に接続される。また、電荷検出部
４のフォトダイオード１と反対側には、リセットトラン
ジスタのゲート電極１６が配置されており、このゲート
電極１６はコンタクト２２によって上部配線（リセット
制御線１１）と接続されている。さらに、拡散領域６の
末端部には、垂直信号線１０に接続されるコンタクト２
７が設けられ、このコンタクト２７と増幅トランジスタ
５のゲート電極１９との間には、選択トランジスタ８の
ゲート電極２０が設けられている。このゲート電極２０
は、コンタクト２６によって上部配線（選択制御線１
３）と接続されている。
上部配線２９、コンタクト２５により、増幅トランジス
タ５のゲート電極１９に接続される。また、電荷検出部
４のフォトダイオード１と反対側には、リセットトラン
ジスタのゲート電極１６が配置されており、このゲート
電極１６はコンタクト２２によって上部配線（リセット
制御線１１）と接続されている。さらに、拡散領域６の
末端部には、垂直信号線１０に接続されるコンタクト２
７が設けられ、このコンタクト２７と増幅トランジスタ
５のゲート電極１９との間には、選択トランジスタ８の
ゲート電極２０が設けられている。このゲート電極２０
は、コンタクト２６によって上部配線（選択制御線１
３）と接続されている。
【００１９】そして、本例においては、フォトダイオー
ド１の電荷検出部４を除く外周部に沿ってサラウンド電
極４３が設けられている。すなわち、このサラウンド電
極４３は、フォトダイオード１と素子分離領域１４との
境界部１４Ａの上部領域に沿って一定幅の帯状パターン
に形成したものである。なお、このサラウンド電極４３
は、他のゲート電極と同様に、例えばポリシリコン電極
膜等をフォトリソグラフィ等の技術によってパターニン
グすることにより形成したものである。また、本例にお
いて、サラウンド電極４３の両端部は、転送電極１５に
重複する状態で形成されている。したがって、フォトダ
イオード１の外周部には、転送電極１５およびサラウン
ド電極４３によるほぼ閉ループ状の電極膜によって包囲
されている。
ド１の電荷検出部４を除く外周部に沿ってサラウンド電
極４３が設けられている。すなわち、このサラウンド電
極４３は、フォトダイオード１と素子分離領域１４との
境界部１４Ａの上部領域に沿って一定幅の帯状パターン
に形成したものである。なお、このサラウンド電極４３
は、他のゲート電極と同様に、例えばポリシリコン電極
膜等をフォトリソグラフィ等の技術によってパターニン
グすることにより形成したものである。また、本例にお
いて、サラウンド電極４３の両端部は、転送電極１５に
重複する状態で形成されている。したがって、フォトダ
イオード１の外周部には、転送電極１５およびサラウン
ド電極４３によるほぼ閉ループ状の電極膜によって包囲
されている。
【００２０】また、サラウンド電極４３の一部が外方に
延在され、この延在部にコンタクト４２が設けられ、図
示しない上部配線に接続されている。このコンタクト４
２および上部配線を通して、サラウンド電極４３には、
所定のＬｏｗ電圧（マイナス電圧またはＧＮＤ電圧）が
印加される。また、このサラウンド電極４３と同様に、
転送電極１５に対しても、転送動作に必要な期間を除
き、所定のＬｏｗ電圧（マイナス電圧またはＧＮＤ電
圧）が印加される。これにより、フォトダイオード１
は、その全周にわたって周囲の素子から電気的に分離さ
れ、特に電荷蓄積期間に素子分離端部１４から発生して
フォトダイオード１へ流れるリーク電流が阻止される。
このような素子構造を用いることにより、撮像特性を向
上させることが可能となる。
延在され、この延在部にコンタクト４２が設けられ、図
示しない上部配線に接続されている。このコンタクト４
２および上部配線を通して、サラウンド電極４３には、
所定のＬｏｗ電圧（マイナス電圧またはＧＮＤ電圧）が
印加される。また、このサラウンド電極４３と同様に、
転送電極１５に対しても、転送動作に必要な期間を除
き、所定のＬｏｗ電圧（マイナス電圧またはＧＮＤ電
圧）が印加される。これにより、フォトダイオード１
は、その全周にわたって周囲の素子から電気的に分離さ
れ、特に電荷蓄積期間に素子分離端部１４から発生して
フォトダイオード１へ流れるリーク電流が阻止される。
このような素子構造を用いることにより、撮像特性を向
上させることが可能となる。
【００２１】図２は、本発明の第２の実施の形態例によ
る固体撮像装置の１画素分の素子配置構造を示す部分平
面図である。なお、図１に示す構成と共通のものについ
ては同一符号を付して説明は省略する。本例の固体撮像
装置では、フォトダイオード１の信号を読み出す複数の
転送ゲートを有するものであり、図示の例では、上述し
た転送電極１５を設けた転送ゲート（転送トランジスタ
２）の反対側に他の転送ゲート４０を有する。そして、
この転送ゲート４０の転送電極に上述したサラウンド電
極４３を用いたものである。すなわち、このサラウンド
電極４３に読み出しパルスを印加することにより、フォ
トダイオード１の信号電荷を反対側の電荷転送部（ＦＤ
部）１００に転送し、コンタクト１０１から外部に出力
する。このように、フォトダイオード１の側部に複数の
転送電極（本例では１５、４０）を有する場合、これら
の転送電極１５、４３によってフォトダイオード１を包
囲し、これら転送電極１５、４３にマイナス電圧または
ＧＮＤ電圧を印加することにより、フォトダイオード１
と素子分離領域１４とを電気的に分離する。なお、その
他の構成および作用は、上述した実施の形態例と同様で
あるので説明は省略する。
る固体撮像装置の１画素分の素子配置構造を示す部分平
面図である。なお、図１に示す構成と共通のものについ
ては同一符号を付して説明は省略する。本例の固体撮像
装置では、フォトダイオード１の信号を読み出す複数の
転送ゲートを有するものであり、図示の例では、上述し
た転送電極１５を設けた転送ゲート（転送トランジスタ
２）の反対側に他の転送ゲート４０を有する。そして、
この転送ゲート４０の転送電極に上述したサラウンド電
極４３を用いたものである。すなわち、このサラウンド
電極４３に読み出しパルスを印加することにより、フォ
トダイオード１の信号電荷を反対側の電荷転送部（ＦＤ
部）１００に転送し、コンタクト１０１から外部に出力
する。このように、フォトダイオード１の側部に複数の
転送電極（本例では１５、４０）を有する場合、これら
の転送電極１５、４３によってフォトダイオード１を包
囲し、これら転送電極１５、４３にマイナス電圧または
ＧＮＤ電圧を印加することにより、フォトダイオード１
と素子分離領域１４とを電気的に分離する。なお、その
他の構成および作用は、上述した実施の形態例と同様で
あるので説明は省略する。
【００２２】図３は、本発明の第３の実施の形態例によ
る固体撮像装置の１画素分の素子配置構造を示す部分平
面図であり、図４は、１画素分の積層構造を示す図３の
Ａ−Ａ線部分断面図である。なお、図１および図１８に
示す構成と共通のものについては同一符号を付して説明
は省略する。図３に示すように、本例の固体撮像装置
は、上述した転送電極１５とサラウンド電極４３とを同
一のレイヤで形成したものであり、２つの電極１５、４
３は一体の電極膜４４によって形成されている。なお、
サラウンド電極４３への電圧印加は、転送電極１５側の
コンタクト２１で行うため、図１に示したサラウンド電
極４３側のコンタクト４２は不要となる。このような構
成により、２つの電極を別々に形成する場合に比べて半
導体プロセスが簡易になり、製造が容易となる。
る固体撮像装置の１画素分の素子配置構造を示す部分平
面図であり、図４は、１画素分の積層構造を示す図３の
Ａ−Ａ線部分断面図である。なお、図１および図１８に
示す構成と共通のものについては同一符号を付して説明
は省略する。図３に示すように、本例の固体撮像装置
は、上述した転送電極１５とサラウンド電極４３とを同
一のレイヤで形成したものであり、２つの電極１５、４
３は一体の電極膜４４によって形成されている。なお、
サラウンド電極４３への電圧印加は、転送電極１５側の
コンタクト２１で行うため、図１に示したサラウンド電
極４３側のコンタクト４２は不要となる。このような構
成により、２つの電極を別々に形成する場合に比べて半
導体プロセスが簡易になり、製造が容易となる。
【００２３】また、図４において、シリコン基板３０に
ｐウェル領域３１Ａ、３１Ｂが形成され、その一部にフ
ォトダイオード１を構成する表層のｐ領域３４とその下
層のｎ領域３５が形成される。そして、ｎ領域３５中に
は信号電荷である信号電荷３６が蓄積されている。この
信号電荷３６は、転送電極１５（電極膜４４）に正電圧
のパルス信号を印加することによて電荷検出部４を構成
する電荷蓄積部（ｎ領域）３２へ読み出される。そし
て、コンタクト２３、および上部配線２９を介して増幅
トランジスタのゲートに転送される。また、フォトダイ
オード１は、例えばＬＯＣＯＳよりなる素子分離領域１
４により隣接するトランジスタや隣接するフォトダイオ
ードから分離されている。そして、この素子分離領域１
４とフォトダイオード１との境界部１４Ａの上にサラウ
ンド転送電極４３（電極膜４４）が形成されている。こ
のような構成において、サラウンド電極４３に所定のＬ
ｏｗ電圧（マイナス電圧やＧＮＤ電圧）を印加すること
により、素子分離領域１４とフォトダイオード１の境界
から発生するリーク電流を削減することが可能となる。
なお、その他の構成および作用は、上述した各実施の形
態例と同様であるので説明は省略する。
ｐウェル領域３１Ａ、３１Ｂが形成され、その一部にフ
ォトダイオード１を構成する表層のｐ領域３４とその下
層のｎ領域３５が形成される。そして、ｎ領域３５中に
は信号電荷である信号電荷３６が蓄積されている。この
信号電荷３６は、転送電極１５（電極膜４４）に正電圧
のパルス信号を印加することによて電荷検出部４を構成
する電荷蓄積部（ｎ領域）３２へ読み出される。そし
て、コンタクト２３、および上部配線２９を介して増幅
トランジスタのゲートに転送される。また、フォトダイ
オード１は、例えばＬＯＣＯＳよりなる素子分離領域１
４により隣接するトランジスタや隣接するフォトダイオ
ードから分離されている。そして、この素子分離領域１
４とフォトダイオード１との境界部１４Ａの上にサラウ
ンド転送電極４３（電極膜４４）が形成されている。こ
のような構成において、サラウンド電極４３に所定のＬ
ｏｗ電圧（マイナス電圧やＧＮＤ電圧）を印加すること
により、素子分離領域１４とフォトダイオード１の境界
から発生するリーク電流を削減することが可能となる。
なお、その他の構成および作用は、上述した各実施の形
態例と同様であるので説明は省略する。
【００２４】図５は、本発明の第４の実施の形態例によ
る固体撮像装置の１画素分の積層構造を示すＡ−Ａ線部
分断面図である。なお、図４に示す構成と共通のものに
ついては同一符号を付して説明は省略する。本例は、図
４に示すＬＯＣＯＳによる素子分離領域１４の代わり
に、シリコン基板３０に溝を掘るＳＴＩ（Shallow Tren
ch Isolation）による素子分離領域（ＳＴＩ領域）６２
を設けたものである。このＳＴＩ領域６２は、シリコン
基板３０の上面に溝５０を形成し、この溝５０よりシリ
コン基板３０にｐ型不純物を添加してｐ＋領域６３を形
成したものである。そして、このシリコン基板３０の溝
５０を含む領域上にゲート絶縁膜３３を介して上述した
サラウンド転送電極４３が配置されている。なお、その
他の構成および作用は、上述した各実施の形態例と同様
であるので説明は省略する。
る固体撮像装置の１画素分の積層構造を示すＡ−Ａ線部
分断面図である。なお、図４に示す構成と共通のものに
ついては同一符号を付して説明は省略する。本例は、図
４に示すＬＯＣＯＳによる素子分離領域１４の代わり
に、シリコン基板３０に溝を掘るＳＴＩ（Shallow Tren
ch Isolation）による素子分離領域（ＳＴＩ領域）６２
を設けたものである。このＳＴＩ領域６２は、シリコン
基板３０の上面に溝５０を形成し、この溝５０よりシリ
コン基板３０にｐ型不純物を添加してｐ＋領域６３を形
成したものである。そして、このシリコン基板３０の溝
５０を含む領域上にゲート絶縁膜３３を介して上述した
サラウンド転送電極４３が配置されている。なお、その
他の構成および作用は、上述した各実施の形態例と同様
であるので説明は省略する。
【００２５】図６は、本発明の第５の実施の形態例によ
る固体撮像装置の１画素分の素子配置構造を示す部分平
面図である。なお、図１に示す構成と共通のものについ
ては同一符号を付して説明は省略する。図３に示す第３
の実施の形態例では、転送電極１５と一体化したサラウ
ンド電極４３（電極膜４４）の位置が、フォトダイオー
ド１と素子分離領域１４の両方を含んだ境界部１４Ａ上
に形成されていたが、図６に示す例では、フォトダイオ
ード１と素子分離領域１４の境界部１４Ａから外側に少
し離れた（矢印ａで示す）領域６４に、サラウンド電極
４３（電極膜４４）を形成したものである。このような
サラウンド電極４３においても、リーク電流の削減効果
は同じである。また、この図６に示す例では転送電極４
０とサラウンド電極４３を一体の電極膜４４で形成した
例について説明したが、例えば図１の例と同様に、転送
電極４０とサラウンド電極４３とを分離したものについ
て、フォトダイオード１と素子分離領域１４の境界部１
４Ａから外側に少し離れた領域６４に、サラウンド電極
４３を形成するようにしてもよい。なお、その他の構成
および作用は、上述した各実施の形態例と同様であるの
で説明は省略する。
る固体撮像装置の１画素分の素子配置構造を示す部分平
面図である。なお、図１に示す構成と共通のものについ
ては同一符号を付して説明は省略する。図３に示す第３
の実施の形態例では、転送電極１５と一体化したサラウ
ンド電極４３（電極膜４４）の位置が、フォトダイオー
ド１と素子分離領域１４の両方を含んだ境界部１４Ａ上
に形成されていたが、図６に示す例では、フォトダイオ
ード１と素子分離領域１４の境界部１４Ａから外側に少
し離れた（矢印ａで示す）領域６４に、サラウンド電極
４３（電極膜４４）を形成したものである。このような
サラウンド電極４３においても、リーク電流の削減効果
は同じである。また、この図６に示す例では転送電極４
０とサラウンド電極４３を一体の電極膜４４で形成した
例について説明したが、例えば図１の例と同様に、転送
電極４０とサラウンド電極４３とを分離したものについ
て、フォトダイオード１と素子分離領域１４の境界部１
４Ａから外側に少し離れた領域６４に、サラウンド電極
４３を形成するようにしてもよい。なお、その他の構成
および作用は、上述した各実施の形態例と同様であるの
で説明は省略する。
【００２６】図７は、本発明の第６の実施の形態例によ
る固体撮像装置の１画素分の積層構造を示すＡ−Ａ線部
分断面図である。なお、図４に示す構成と共通のものに
ついては同一符号を付して説明は省略する。図４に示す
例では、ＬＯＣＯＳによる素子分離領域１４と、それよ
りも絶縁膜３３の薄い領域（いわゆるアクティブ領域と
いう）の両方を含む上部領域に、サラウンド電極４３を
形成したものであるが、図７に示す例では、ＬＯＣＯＳ
による素子分離領域１４の上部領域だけにサラウンド電
極４３が形成されたものである。このような構成におい
ても上記と同様の効果を得ることが可能である。なお、
その他の構成および作用は、上述した各実施の形態例と
同様であるので説明は省略する。
る固体撮像装置の１画素分の積層構造を示すＡ−Ａ線部
分断面図である。なお、図４に示す構成と共通のものに
ついては同一符号を付して説明は省略する。図４に示す
例では、ＬＯＣＯＳによる素子分離領域１４と、それよ
りも絶縁膜３３の薄い領域（いわゆるアクティブ領域と
いう）の両方を含む上部領域に、サラウンド電極４３を
形成したものであるが、図７に示す例では、ＬＯＣＯＳ
による素子分離領域１４の上部領域だけにサラウンド電
極４３が形成されたものである。このような構成におい
ても上記と同様の効果を得ることが可能である。なお、
その他の構成および作用は、上述した各実施の形態例と
同様であるので説明は省略する。
【００２７】図８は、本発明の第７の実施の形態例によ
る固体撮像装置の１画素分の素子配置構造を示す部分平
面図であり、図９は、１画素分の積層構造を示すＡ−Ａ
線部分断面図である。なお、図１および図３に示す構成
と共通のものについては同一符号を付して説明は省略す
る。本例は、上述したサラウンド電極４３を形成した構
成において、そのサラウンド電極４３を含む下層領域に
ｐ型不純物を添加したｐ＋領域６７を設けたものである
（なお、図８では、電極膜４４と交差する斜線領域で示
している）。このようなｐ＋領域６７を設けることによ
り、素子分離の能力を高めるとともに、さらにｐ＋領域
６７とフォトダイオード１の信号電荷蓄積領域の容量を
高め、フォトダイオードの飽和信号電荷量を増大させる
ことが可能である。なお、その他の構成および作用は、
上述した各実施の形態例と同様であるので説明は省略す
る。
る固体撮像装置の１画素分の素子配置構造を示す部分平
面図であり、図９は、１画素分の積層構造を示すＡ−Ａ
線部分断面図である。なお、図１および図３に示す構成
と共通のものについては同一符号を付して説明は省略す
る。本例は、上述したサラウンド電極４３を形成した構
成において、そのサラウンド電極４３を含む下層領域に
ｐ型不純物を添加したｐ＋領域６７を設けたものである
（なお、図８では、電極膜４４と交差する斜線領域で示
している）。このようなｐ＋領域６７を設けることによ
り、素子分離の能力を高めるとともに、さらにｐ＋領域
６７とフォトダイオード１の信号電荷蓄積領域の容量を
高め、フォトダイオードの飽和信号電荷量を増大させる
ことが可能である。なお、その他の構成および作用は、
上述した各実施の形態例と同様であるので説明は省略す
る。
【００２８】図１０は、本発明の第８の実施の形態例に
よる固体撮像装置の１画素分の素子配置構造を示す部分
平面図であり、図１１は、１画素分の積層構造を示すＡ
−Ａ線部分断面図である。なお、図１および図３に示す
構成と共通のものについては同一符号を付して説明は省
略する。本例は、上述したサラウンド電極４３の転送電
極１５の反対側の部分を除去したサラウンド電極４３Ａ
を設けたものであり、転送電極１５とサラウンド電極４
３によってフォトダイオード１の約半分の領域を包囲し
た構造を有する。なお、本例では、転送電極１５とサラ
ウンド電極４３Ａを同一レイヤによって一体の電極膜４
４Ａで形成したものであるが、別々の膜で形成してもよ
い。このような構成においても十分なリーク電流防止作
用を得ることができるものである。なお、その他の構成
および作用は、上述した各実施の形態例と同様であるの
で説明は省略する。
よる固体撮像装置の１画素分の素子配置構造を示す部分
平面図であり、図１１は、１画素分の積層構造を示すＡ
−Ａ線部分断面図である。なお、図１および図３に示す
構成と共通のものについては同一符号を付して説明は省
略する。本例は、上述したサラウンド電極４３の転送電
極１５の反対側の部分を除去したサラウンド電極４３Ａ
を設けたものであり、転送電極１５とサラウンド電極４
３によってフォトダイオード１の約半分の領域を包囲し
た構造を有する。なお、本例では、転送電極１５とサラ
ウンド電極４３Ａを同一レイヤによって一体の電極膜４
４Ａで形成したものであるが、別々の膜で形成してもよ
い。このような構成においても十分なリーク電流防止作
用を得ることができるものである。なお、その他の構成
および作用は、上述した各実施の形態例と同様であるの
で説明は省略する。
【００２９】次に、以上のような固体撮像装置の製造方
法について説明する。ここでは、例えば図３および図４
に示す固体撮像装置を作成する場合を説明する。まず、
図１２および図１３は、フォトダイオード１を形成する
際のフォトレジストによるマスク形状を示している。図
示の状態では、フォトダイオード１の受光領域を除く領
域全体に、上述した転送電極やサラウンド電極４３を含
む各ゲート電極を形成するための電極膜７６を設け、そ
の上面にフォトレジスト７５を設けて、フォトダイオー
ド１の受光領域を開口した段階である。なお、電極膜７
６は、ポリシリコン電極膜、ＷＳｉ／Ｐｏｌｙ−Ｓｉポ
リサイド電極膜、シリサイド電極膜などからなり、この
電極膜７６によって上述した素子分離領域１４、１７、
１８等が覆われている。
法について説明する。ここでは、例えば図３および図４
に示す固体撮像装置を作成する場合を説明する。まず、
図１２および図１３は、フォトダイオード１を形成する
際のフォトレジストによるマスク形状を示している。図
示の状態では、フォトダイオード１の受光領域を除く領
域全体に、上述した転送電極やサラウンド電極４３を含
む各ゲート電極を形成するための電極膜７６を設け、そ
の上面にフォトレジスト７５を設けて、フォトダイオー
ド１の受光領域を開口した段階である。なお、電極膜７
６は、ポリシリコン電極膜、ＷＳｉ／Ｐｏｌｙ−Ｓｉポ
リサイド電極膜、シリサイド電極膜などからなり、この
電極膜７６によって上述した素子分離領域１４、１７、
１８等が覆われている。
【００３０】また、本例においてフォトダイオード１を
形成する場合、まず、シリコン基板３０には、予め複数
層のｐウェル領域３１Ａ、３１Ｂ、３１Ｃ、３１Ｄが形
成されており、その上面にゲート絶縁膜３３、電極膜７
６の形成後、図示のようなレジスト膜７５のパターンニ
ングによって電極膜７６に開口部を形成する。そして、
このレジストパターンによる開口部を通してフォトダイ
オード１を形成するためのイオン注入等を行う。図示の
例では、ｎ＃１領域８０、ｎ＃２領域８１、ｎ＃３領域
８２、ｐ＋領域８３がイオン注入法などにより形成され
る。このうち特にｎ＃１領域８０、ｎ＃２領域８１によ
り、基板深部にフォトダイオード領域の体積を拡大さ
せ、トータルの容量を増大させることができる。このよ
うなことが可能になるのは、厚い膜厚のレジスト膜７５
により、基板深部にｎ領域を形成できるからである。こ
れにより、多くの飽和信号電荷量が得られる。
形成する場合、まず、シリコン基板３０には、予め複数
層のｐウェル領域３１Ａ、３１Ｂ、３１Ｃ、３１Ｄが形
成されており、その上面にゲート絶縁膜３３、電極膜７
６の形成後、図示のようなレジスト膜７５のパターンニ
ングによって電極膜７６に開口部を形成する。そして、
このレジストパターンによる開口部を通してフォトダイ
オード１を形成するためのイオン注入等を行う。図示の
例では、ｎ＃１領域８０、ｎ＃２領域８１、ｎ＃３領域
８２、ｐ＋領域８３がイオン注入法などにより形成され
る。このうち特にｎ＃１領域８０、ｎ＃２領域８１によ
り、基板深部にフォトダイオード領域の体積を拡大さ
せ、トータルの容量を増大させることができる。このよ
うなことが可能になるのは、厚い膜厚のレジスト膜７５
により、基板深部にｎ領域を形成できるからである。こ
れにより、多くの飽和信号電荷量が得られる。
【００３１】図１４および図１５は、上述のような固体
撮像装置のプロセスフローを示す断面図である。まず、
図１４（Ａ）において、半導体基板３０に、ｐウェル３
１Ａ、３１Ｂが形成される。その後、ゲート絶縁膜３３
に素子分離領域１４を形成し、転送電極１５等になる電
極膜７６をデポジションする。その後、レジストパター
ニング７５により、フォトダイオード１の受光領域を開
口する。その後、図１４（Ｂ）において、フォトダイオ
ード１の開口からフォトダイオードのｎ＃１領域８０、
ｎ＃２領域８１、ｎ＃３領域８２、ｐ＋領域８３を形成
する。このようにしてフォトダイオード１を形成後、レ
ジスト剥離を行う。その後、図１５（Ｃ）に示すよう
に、ゲート電極を形成するために、再びレジストパター
ニング７７を行う。これにより、図１５（Ｄ）に示すよ
うに、転送電極１５やサラウンド電極４３等を形成する
ことができる。
撮像装置のプロセスフローを示す断面図である。まず、
図１４（Ａ）において、半導体基板３０に、ｐウェル３
１Ａ、３１Ｂが形成される。その後、ゲート絶縁膜３３
に素子分離領域１４を形成し、転送電極１５等になる電
極膜７６をデポジションする。その後、レジストパター
ニング７５により、フォトダイオード１の受光領域を開
口する。その後、図１４（Ｂ）において、フォトダイオ
ード１の開口からフォトダイオードのｎ＃１領域８０、
ｎ＃２領域８１、ｎ＃３領域８２、ｐ＋領域８３を形成
する。このようにしてフォトダイオード１を形成後、レ
ジスト剥離を行う。その後、図１５（Ｃ）に示すよう
に、ゲート電極を形成するために、再びレジストパター
ニング７７を行う。これにより、図１５（Ｄ）に示すよ
うに、転送電極１５やサラウンド電極４３等を形成する
ことができる。
【００３２】以上のように、本例では、セルフアライン
の手法によって、フォトダイオード１が形成できるの
で、各画素で特性の揃った飽和信号電荷量をもったフォ
トダイオード１を形成することができる。なお、以上の
ような固体撮像装置および製造方法は、ＣＣＤイメージ
センサやＣＭＯＳイメージセンサに広く採用できるもの
であり、特に微細化画素では有効なものである。
の手法によって、フォトダイオード１が形成できるの
で、各画素で特性の揃った飽和信号電荷量をもったフォ
トダイオード１を形成することができる。なお、以上の
ような固体撮像装置および製造方法は、ＣＣＤイメージ
センサやＣＭＯＳイメージセンサに広く採用できるもの
であり、特に微細化画素では有効なものである。
【００３３】
【発明の効果】以上説明したように本発明の固体撮像装
置によれば、半導体基板に設けられる光電変換素子の周
囲に配置される転送ゲート部および光電変換素子と素子
分離領域との境界部またはその近傍の上部領域に、転送
電極およびサラウンド電極を設けることにより、光電変
換素子の周囲を全体的または部分的に転送電極およびサ
ラウンド電極による電極膜で包囲し、これら電極に所定
の電圧を印加することにより、光電変換素子のリーク電
流を低減することができるので、光電変換素子からのリ
ーク電流による各画素間の信号電荷量のばらつきを抑制
することができ、また、素子分離能力を増大させること
が可能となる。
置によれば、半導体基板に設けられる光電変換素子の周
囲に配置される転送ゲート部および光電変換素子と素子
分離領域との境界部またはその近傍の上部領域に、転送
電極およびサラウンド電極を設けることにより、光電変
換素子の周囲を全体的または部分的に転送電極およびサ
ラウンド電極による電極膜で包囲し、これら電極に所定
の電圧を印加することにより、光電変換素子のリーク電
流を低減することができるので、光電変換素子からのリ
ーク電流による各画素間の信号電荷量のばらつきを抑制
することができ、また、素子分離能力を増大させること
が可能となる。
【００３４】また、本発明の固体撮像装置の製造方法に
よれば、半導体基板に設けられる光電変換素子の周囲に
配置される転送ゲート部および光電変換素子と素子分離
領域との境界部またはその近傍の上部領域に、転送電極
およびサラウンド電極を設けることにより、光電変換素
子の周囲を全体的または部分的に転送電極およびサラウ
ンド電極による電極膜で包囲した構造の固体撮像装置を
製造できるので、これら転送電極およびサラウンド電極
に所定の電圧を印加することにより、光電変換素子のリ
ーク電流を低減することが可能となり、このような光電
変換素子のリーク電流による各画素間の信号電荷量のば
らつきを抑制することができ、また、素子分離能力を増
大させた固体撮像装置を製造することが可能となる。
よれば、半導体基板に設けられる光電変換素子の周囲に
配置される転送ゲート部および光電変換素子と素子分離
領域との境界部またはその近傍の上部領域に、転送電極
およびサラウンド電極を設けることにより、光電変換素
子の周囲を全体的または部分的に転送電極およびサラウ
ンド電極による電極膜で包囲した構造の固体撮像装置を
製造できるので、これら転送電極およびサラウンド電極
に所定の電圧を印加することにより、光電変換素子のリ
ーク電流を低減することが可能となり、このような光電
変換素子のリーク電流による各画素間の信号電荷量のば
らつきを抑制することができ、また、素子分離能力を増
大させた固体撮像装置を製造することが可能となる。
【図１】本発明の第１の実施の形態例による固体撮像装
置の１画素分の素子配置構造を示す部分平面図である。
置の１画素分の素子配置構造を示す部分平面図である。
【図２】本発明の第２の実施の形態例による固体撮像装
置の１画素分の素子配置構造を示す部分平面図である。
置の１画素分の素子配置構造を示す部分平面図である。
【図３】本発明の第３の実施の形態例による固体撮像装
置の１画素分の素子配置構造を示す部分平面図である。
置の１画素分の素子配置構造を示す部分平面図である。
【図４】図３に示す固体撮像装置の１画素分の積層構造
を示す部分断面図である。
を示す部分断面図である。
【図５】本発明の第４の実施の形態例による固体撮像装
置の１画素分の積層構造を示す部分断面図である。
置の１画素分の積層構造を示す部分断面図である。
【図６】本発明の第５の実施の形態例による固体撮像装
置の１画素分の素子配置構造を示す部分平面図である。
置の１画素分の素子配置構造を示す部分平面図である。
【図７】本発明の第６の実施の形態例による固体撮像装
置の１画素分の積層構造を示す部分断面図である。
置の１画素分の積層構造を示す部分断面図である。
【図８】本発明の第７の実施の形態例による固体撮像装
置の１画素分の素子配置構造を示す部分平面図である。
置の１画素分の素子配置構造を示す部分平面図である。
【図９】図８に示す固体撮像装置の１画素分の積層構造
を示す部分断面図である。
を示す部分断面図である。
【図１０】本発明の第８の実施の形態例による固体撮像
装置の１画素分の素子配置構造を示す部分平面図であ
る。
装置の１画素分の素子配置構造を示す部分平面図であ
る。
【図１１】図１０に示す固体撮像装置の１画素分の積層
構造を示す部分断面図である。
構造を示す部分断面図である。
【図１２】本発明の実施の形態例による固体撮像装置の
フォトダイオードを形成する際のフォトレジストによる
マスク形状を示す部分平面図である。
フォトダイオードを形成する際のフォトレジストによる
マスク形状を示す部分平面図である。
【図１３】図１２に示す固体撮像装置のフォトダイオー
ドを形成する際のフォトレジストによるマスク形状を示
す部分断面図である。
ドを形成する際のフォトレジストによるマスク形状を示
す部分断面図である。
【図１４】図１２に示す固体撮像装置のプロセスフロー
を示す断面図である。
を示す断面図である。
【図１５】図１２に示す固体撮像装置のプロセスフロー
を示す断面図である。
を示す断面図である。
【図１６】従来の固体撮像装置（ＣＭＯＳイメージセン
サ）における撮像画素部の左右に隣接する２画素分の等
価回路を示す回路図である。
サ）における撮像画素部の左右に隣接する２画素分の等
価回路を示す回路図である。
【図１７】図１６に示す固体撮像装置の１画素分の素子
配置構造を示す部分平面図である。
配置構造を示す部分平面図である。
【図１８】図１６に示す固体撮像装置の１画素分の積層
構造を示す部分断面図である。
構造を示す部分断面図である。
１……フォトダイオード、４……電荷検出部、６……拡
散領域、１４、１７、１８……素子分離領域、１５……
転送電極、２１、４２……コンタクト、４３……サラウ
ンド電極。
散領域、１４、１７、１８……素子分離領域、１５……
転送電極、２１、４２……コンタクト、４３……サラウ
ンド電極。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M118 AA05 AA06 BA10 BA14 CA02
CA09 DD12 EA07 FA26 FA27
FA28 FA29 FA34 FA42
5F049 MA02 MB03 NA05 NA20 NB05
PA10 QA03 RA03 RA04 RA08
SE09 SE20 SS03 UA01 UA14
WA03
Claims (18)
- 【請求項１】 半導体基板に少なくとも受光量に応じた
信号電荷を生成する光電変換素子と、前記光電変換素子
の側部に配置されて光電変換素子によって生成された信
号電荷を読出して後段に転送する転送ゲート部と、前記
光電変換素子の転送ゲート部が配置される側部以外の側
部に配置される素子分離領域とを設け、前記素子分離領
域によって光電変換素子と周辺素子とを分離した固体撮
像装置において、 前記半導体基板の前記転送ゲート部の上部領域に転送電
極を設けるとともに、前記光電変換素子と素子分離領域
との境界部またはその近傍の上部領域にサラウンド電極
を設け、前記転送電極およびサラウンド電極に所定の電
圧を印加することにより、前記光電変換素子のリーク電
流を低減することを特徴とする固体撮像装置。 - 【請求項２】 前記転送電極とサラウンド電極とが接合
され、前記転送電極およびサラウンド電極によって前記
光電変換素子の全周を包囲することを特徴とする請求項
１記載の固体撮像装置。 - 【請求項３】 前記光電変換素子の側部に複数の転送電
極を有することを特徴とする請求項１記載の固体撮像装
置。 - 【請求項４】 前記複数の転送電極のうちの１つの転送
電極が前記サラウンド電極として形成されていることを
特徴とする請求項３記載の固体撮像装置。 - 【請求項５】 前記光電変換素子の前記転送電極と反対
側の領域で前記サラウンド電極が分断され、前記転送電
極およびサラウンド電極によって前記光電変換素子のほ
ぼ半周を包囲することを特徴とする請求項１記載の固体
撮像装置。 - 【請求項６】 前記所定の電圧は、マイナス電圧または
グランド電圧であることを特徴とする請求項１記載の固
体撮像装置。 - 【請求項７】 前記転送電極およびサラウンド電極は、
同一レイヤから形成されていることを特徴とする請求項
１記載の固体撮像装置。 - 【請求項８】 前記素子分離領域は、半導体基板の上面
に溝を設ける状態で形成され、前記サラウンド電極が前
記溝を含む半導体基板の上面に設けられていることを特
徴とする請求項１記載の固体撮像装置。 - 【請求項９】 前記半導体基板の上面に設けた溝は、半
導体基板に素子分離領域としてのＳＴＩ領域を設ける際
に形成された溝であることを特徴とする請求項８記載の
固体撮像装置。 - 【請求項１０】 前記サラウンド電極を設けた半導体基
板の直下領域にｐ型不純物添加領域を設けたことを特徴
とする請求項１記載の固体撮像装置。 - 【請求項１１】 前記転送電極およびサラウンド電極
は、ポリシリコン電極膜、またはポリサイド電極膜、ま
たはシリサイド電極膜よりなることを特徴とする請求項
１記載の固体撮像装置。 - 【請求項１２】 前記光電変換素子がフォトダイオード
であることを特徴とする請求項１記載の固体撮像装置。 - 【請求項１３】 前記光電変換素子を含む複数の単位画
素を有し、各単位画素の光電変換素子の信号電荷を前記
転送ゲートを介して読み出して各画素毎に電気信号に変
換し、各画素からの信号を順次信号線に出力するＣＭＯ
Ｓ型センサであることを特徴とする請求項１記載の固体
撮像装置。 - 【請求項１４】 前記光電変換素子を含む複数の単位画
素を有し、各単位画素の光電変換素子の信号電荷を前記
転送ゲートを介して読み出して各画素の信号電荷をＣＣ
Ｄ転送レジスタによって転送し、一括して電気信号に変
換して出力するＣＣＤ型センサであることを特徴とする
請求項１記載の固体撮像装置。 - 【請求項１５】 半導体基板に少なくとも受光量に応じ
た信号電荷を生成する光電変換素子と、前記光電変換素
子の側部に配置されて光電変換素子によって生成された
信号電荷を読出して後段に転送する転送ゲート部と、前
記光電変換素子の転送ゲート部が配置される側部以外の
側部に配置される素子分離領域とを設け、前記素子分離
領域によって光電変換素子と周辺素子とを分離した固体
撮像装置の製造方法において、 前記半導体基板の前記転送ゲート部の上部領域に転送電
極を設けるとともに、前記光電変換素子と素子分離領域
との境界部またはその近傍の上部領域に前記光電変換素
子のリーク電流を低減するためのサラウンド電極を設け
る工程を有することを特徴とする固体撮像装置の製造方
法。 - 【請求項１６】 前記転送電極およびサラウンド電極を
同一レイヤから形成することを特徴とする請求項１５記
載の固体撮像装置の製造方法。 - 【請求項１７】 前記サラウンド電極を加工するレジス
トマスクを用いて前記光電変換素子のパターンを形成す
ることを特徴とする請求項１５記載の固体撮像装置の製
造方法。 - 【請求項１８】 前記サラウンド電極は少なくとも２回
以上のレジストパターニングによって形成され、その他
のトランジスタのゲートのパターンを前記サラウンド電
極を形成する複数のレジストパターニングの工程内で形
成することを特徴とする請求項１５記載の固体撮像装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002034157A JP2003234496A (ja) | 2002-02-12 | 2002-02-12 | 固体撮像装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002034157A JP2003234496A (ja) | 2002-02-12 | 2002-02-12 | 固体撮像装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003234496A true JP2003234496A (ja) | 2003-08-22 |
Family
ID=27776744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002034157A Pending JP2003234496A (ja) | 2002-02-12 | 2002-02-12 | 固体撮像装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003234496A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004100270A1 (en) * | 2003-05-09 | 2004-11-18 | Koninklijke Philips Electronics N.V. | Flat panel x-ray detector |
| JP2005167588A (ja) * | 2003-12-02 | 2005-06-23 | Sony Corp | 固体撮像素子の駆動方法、固体撮像装置 |
| EP1562367A1 (en) * | 2004-02-04 | 2005-08-10 | OmniVision Technologies, Inc. | CMOS image sensor formed on an N-type substrate |
| EP1610388A1 (en) * | 2004-06-14 | 2005-12-28 | OmniVision Technologies, Inc. | Active pixel cell using asymmetric transfer transistor |
| JP2006120804A (ja) * | 2004-10-20 | 2006-05-11 | Sony Corp | 撮像装置及び駆動制御方法 |
| JP2006121093A (ja) * | 2004-10-20 | 2006-05-11 | Samsung Electronics Co Ltd | 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法 |
| JP2006216577A (ja) * | 2005-02-01 | 2006-08-17 | Sony Corp | 固体撮像装置及びその製造方法 |
| WO2006117725A1 (en) | 2005-04-29 | 2006-11-09 | Koninklijke Philips Electronics N.V. | Semiconductor device with an image sensor and method for the manufacture of such a device |
| KR100716911B1 (ko) * | 2005-12-28 | 2007-05-10 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조 방법 |
| US7791114B2 (en) | 2004-01-06 | 2010-09-07 | Round Rock Research, Llc | Method and apparatus providing CMOS imager device pixel with transistor having lower threshold voltage than other imager device transistors |
| JP2010212714A (ja) * | 2010-04-27 | 2010-09-24 | Canon Inc | 固体撮像素子 |
| JP2010283241A (ja) * | 2009-06-05 | 2010-12-16 | Nikon Corp | 固体撮像素子 |
| WO2014157086A1 (ja) * | 2013-03-25 | 2014-10-02 | 国立大学法人静岡大学 | 撮像装置 |
| WO2019221093A1 (ja) * | 2018-05-18 | 2019-11-21 | マッハコーポレーション株式会社 | 半導体素子 |
| US10615199B2 (en) | 2018-05-31 | 2020-04-07 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| JP2020074445A (ja) * | 2020-01-22 | 2020-05-14 | キヤノン株式会社 | 固体撮像装置 |
| JP2020080423A (ja) * | 2015-09-11 | 2020-05-28 | キヤノン株式会社 | 撮像装置 |
| CN111326534A (zh) * | 2018-12-17 | 2020-06-23 | 佳能株式会社 | 光电转换设备、光电转换系统和可移动体 |
| US10892286B2 (en) | 2018-05-31 | 2021-01-12 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| CN112838102A (zh) * | 2015-09-11 | 2021-05-25 | 佳能株式会社 | 图像拾取装置和图像拾取装置的制造方法 |
| US11688748B2 (en) | 2014-12-16 | 2023-06-27 | Canon Kabushiki Kaisha | Solid-state imaging apparatus |
-
2002
- 2002-02-12 JP JP2002034157A patent/JP2003234496A/ja active Pending
Cited By (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004100270A1 (en) * | 2003-05-09 | 2004-11-18 | Koninklijke Philips Electronics N.V. | Flat panel x-ray detector |
| US7161130B2 (en) | 2003-07-22 | 2007-01-09 | Omnivision Technologies, Inc. | Low voltage active CMOS pixel on an N-type substrate with complete reset |
| US7022965B2 (en) | 2003-07-22 | 2006-04-04 | Omnivision Tehnologies, Inc. | Low voltage active CMOS pixel on an N-type substrate with complete reset |
| JP2005167588A (ja) * | 2003-12-02 | 2005-06-23 | Sony Corp | 固体撮像素子の駆動方法、固体撮像装置 |
| US8354699B2 (en) | 2004-01-06 | 2013-01-15 | Round Rock Research, Llc | Method and apparatus providing CMOS imager device pixel with transistor having lower threshold voltage than other imager device transistors |
| US7910963B2 (en) | 2004-01-06 | 2011-03-22 | Round Rock Research, Llc | Method and apparatus providing CMOS imager device pixel with transistor having lower threshold voltage than other imager device transistors |
| US7791114B2 (en) | 2004-01-06 | 2010-09-07 | Round Rock Research, Llc | Method and apparatus providing CMOS imager device pixel with transistor having lower threshold voltage than other imager device transistors |
| EP1562367A1 (en) * | 2004-02-04 | 2005-08-10 | OmniVision Technologies, Inc. | CMOS image sensor formed on an N-type substrate |
| EP1610388A1 (en) * | 2004-06-14 | 2005-12-28 | OmniVision Technologies, Inc. | Active pixel cell using asymmetric transfer transistor |
| US7145122B2 (en) | 2004-06-14 | 2006-12-05 | Omnivision Technologies, Inc. | Imaging sensor using asymmetric transfer transistor |
| JP2006120804A (ja) * | 2004-10-20 | 2006-05-11 | Sony Corp | 撮像装置及び駆動制御方法 |
| JP2006121093A (ja) * | 2004-10-20 | 2006-05-11 | Samsung Electronics Co Ltd | 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法 |
| JP2006216577A (ja) * | 2005-02-01 | 2006-08-17 | Sony Corp | 固体撮像装置及びその製造方法 |
| US9620545B2 (en) | 2005-02-01 | 2017-04-11 | Sony Semiconductor Solutions Corporation | Solid-state image pickup device and method for producing the same |
| US8741681B2 (en) | 2005-02-01 | 2014-06-03 | Sony Corporation | Solid-state image pickup device and method for producing the same |
| US7898000B2 (en) | 2005-02-01 | 2011-03-01 | Sony Corporation | Solid-state image pickup device and method for producing the same |
| US7943962B2 (en) | 2005-02-01 | 2011-05-17 | Sony Corporation | Solid-state image pickup device and method for producing the same |
| JP4742602B2 (ja) * | 2005-02-01 | 2011-08-10 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| US8652864B2 (en) | 2005-02-01 | 2014-02-18 | Sony Corporation | Solid-state image pickup device and method for producing the same |
| WO2006117725A1 (en) | 2005-04-29 | 2006-11-09 | Koninklijke Philips Electronics N.V. | Semiconductor device with an image sensor and method for the manufacture of such a device |
| US8686481B2 (en) * | 2005-04-29 | 2014-04-01 | Trixell | Semiconductor device with an image sensor and method for the manufacturing of such a device |
| KR100716911B1 (ko) * | 2005-12-28 | 2007-05-10 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조 방법 |
| JP2010283241A (ja) * | 2009-06-05 | 2010-12-16 | Nikon Corp | 固体撮像素子 |
| JP2010212714A (ja) * | 2010-04-27 | 2010-09-24 | Canon Inc | 固体撮像素子 |
| WO2014157086A1 (ja) * | 2013-03-25 | 2014-10-02 | 国立大学法人静岡大学 | 撮像装置 |
| JPWO2014157086A1 (ja) * | 2013-03-25 | 2017-02-16 | 国立大学法人静岡大学 | 撮像装置 |
| US11688748B2 (en) | 2014-12-16 | 2023-06-27 | Canon Kabushiki Kaisha | Solid-state imaging apparatus |
| US11563046B2 (en) | 2015-09-11 | 2023-01-24 | Canon Kabushiki Kaisha | Image pickup device and method for manufacturing image pickup device |
| JP2020080423A (ja) * | 2015-09-11 | 2020-05-28 | キヤノン株式会社 | 撮像装置 |
| CN112838102A (zh) * | 2015-09-11 | 2021-05-25 | 佳能株式会社 | 图像拾取装置和图像拾取装置的制造方法 |
| JP2019201164A (ja) * | 2018-05-18 | 2019-11-21 | マッハコーポレーション株式会社 | 半導体素子 |
| WO2019221093A1 (ja) * | 2018-05-18 | 2019-11-21 | マッハコーポレーション株式会社 | 半導体素子 |
| JP7156612B2 (ja) | 2018-05-18 | 2022-10-19 | マッハコーポレーション株式会社 | 半導体素子 |
| US10615199B2 (en) | 2018-05-31 | 2020-04-07 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| US11631707B2 (en) | 2018-05-31 | 2023-04-18 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| US10892286B2 (en) | 2018-05-31 | 2021-01-12 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| US11195865B2 (en) | 2018-05-31 | 2021-12-07 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| US11532653B2 (en) | 2018-05-31 | 2022-12-20 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| JP2020098840A (ja) * | 2018-12-17 | 2020-06-25 | キヤノン株式会社 | 光電変換装置、光電変換システム、移動体 |
| US11450701B2 (en) | 2018-12-17 | 2022-09-20 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, photoelectric conversion system, and movable body |
| US10930690B2 (en) | 2018-12-17 | 2021-02-23 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, photoelectric conversion system, and movable body |
| CN111326534A (zh) * | 2018-12-17 | 2020-06-23 | 佳能株式会社 | 光电转换设备、光电转换系统和可移动体 |
| CN111326534B (zh) * | 2018-12-17 | 2024-05-10 | 佳能株式会社 | 光电转换设备、光电转换系统和可移动体 |
| JP2020074445A (ja) * | 2020-01-22 | 2020-05-14 | キヤノン株式会社 | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
| EP1102322B1 (en) | Floating region photodiode for a CMOS image sensor | |
| US7535037B2 (en) | Solid state image sensor devices having non-planar transistors | |
| JP5537523B2 (ja) | 固体撮像装置 | |
| JP4976273B2 (ja) | シーモスイメージセンサ及びその製造方法 | |
| JP2003234496A (ja) | 固体撮像装置およびその製造方法 | |
| US8129809B2 (en) | Image sensor and manufacturing method thereof | |
| JP5539104B2 (ja) | 光電変換装置およびそれを用いた撮像システム | |
| JP3584196B2 (ja) | 受光素子及びそれを有する光電変換装置 | |
| US7510896B2 (en) | CMOS image sensor and method for manufacturing the same | |
| JP5487798B2 (ja) | 固体撮像装置、電子機器および固体撮像装置の製造方法 | |
| JP2004186408A (ja) | 光電変換装置 | |
| JP2003258232A (ja) | 固体撮像素子 | |
| JP2007318093A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP2008205044A (ja) | 固体撮像素子および電子情報機器 | |
| JP2006024787A (ja) | 固体撮像装置及びその製造方法 | |
| JP4474962B2 (ja) | 裏面照射型固体撮像素子、電子機器モジュール及びカメラモジュール | |
| JP2004312039A (ja) | 光電変換素子 | |
| US20070145443A1 (en) | CMOS Image Sensor and Method of Manufacturing the Same | |
| US20070069259A1 (en) | CMOS image sensor and method of manufacturing the same | |
| JP3621273B2 (ja) | 固体撮像装置およびその製造方法 | |
| US7105878B2 (en) | Active pixel having reduced dark current in a CMOS image sensor | |
| JP2007180540A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7994551B2 (en) | Image sensor and method of fabricating the same | |
| US20070080413A1 (en) | CMOS image sensor and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080717 |