JP6957157B2 - 固体撮像装置、撮像システム、および固体撮像装置の製造方法 - Google Patents

固体撮像装置、撮像システム、および固体撮像装置の製造方法 Download PDF

Info

Publication number
JP6957157B2
JP6957157B2 JP2017011970A JP2017011970A JP6957157B2 JP 6957157 B2 JP6957157 B2 JP 6957157B2 JP 2017011970 A JP2017011970 A JP 2017011970A JP 2017011970 A JP2017011970 A JP 2017011970A JP 6957157 B2 JP6957157 B2 JP 6957157B2
Authority
JP
Japan
Prior art keywords
transfer
gate
region
unit
transfer unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017011970A
Other languages
English (en)
Other versions
JP2018120981A (ja
Inventor
崇史 三木
小林　昌弘
裕介 大貫
関根　寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017011970A priority Critical patent/JP6957157B2/ja
Priority to US15/872,208 priority patent/US10848695B2/en
Publication of JP2018120981A publication Critical patent/JP2018120981A/ja
Application granted granted Critical
Publication of JP6957157B2 publication Critical patent/JP6957157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C3/00—Measuring distances in line of sight; Optical rangefinders

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、特にグローバルシャッター機能を有する固体撮像装置、撮像システム、および固体撮像装置の製造方法に関する。
近年、デジタルスチルカメラ、デジタルビデオカメラなどの撮像装置において、低消費電力および高速読み出しに適したＣＭＯＳイメージセンサが広く用いられている。ＣＭＯＳイメージセンサにおいては、行順次読み出しの動作に加えて、グローバル（全画素同時）シャッターの機能が提案されている（特許文献１）。例えば、グローバルシャッターは、光電変換部から保持部へ全画素同時に電荷を転送する第１転送ゲート、保持部の電荷を順次読み出す第２転送ゲートなどによって実現され得る。
国際公開第２０１１／０４３４３２号
特許文献１では、グローバルシャッター動作を行う第１転送ゲート下のチャネルは、保持部側のポテンシャルが光電変換部側のポテンシャルに対して低くなる構造を有している。このポテンシャル差を維持しながら、第１転送ゲートに電圧を印加することによって、電荷の完全転送の実現と十分な蓄積電荷の確保を図っている。
しかしながら、特許文献１において、第１転送ゲートがオフ状態において、転送チャネルのうち保持部側のポテンシャル障壁は、光電変換部側のポテンシャル障壁よりも低くなる。そのため、転送ゲート全体によっても、オフ状態において十分なポテンシャル障壁を形成することができず、キャリアがリークし易くなる。その結果、例えば電荷蓄積部がキャリアで飽和した場合、溢れたキャリアが保持部にリークすることがある。保持部には正しい信号ではないキャリアが流入することになるので、画質が劣下し、例えば、動画の複数フレーム間で像が混ざるなどの問題が生じ得る。
同様に、読み出し動作を行う第２転送ゲートがオフ状態において、第２転送ゲートのポテンシャル障壁は、第１転送ゲートのオフ状態のポテンシャル障壁よりも高くなる。その結果、例えば保持部がキャリアで飽和した場合、溢れたキャリアが電荷蓄積部へ逆流することがある。この場合においても、例えば動画の複数フレーム間で像が混ざるなどの問題が生じ得る。
本発明の目的は、グローバルシャッター機能を有する固体撮像装置において良好な画質を得ることにある。
本発明の一実施形態における固体撮像装置は、第１導電型の光電変換部と、第１導電型の保持部と、第１導電型のフローティングディフュージョン部と、電荷排出部と、第１のゲートを含み、前記光電変換部から前記保持部へ電荷を転送する第１転送部と、第２のゲートを含み、前記保持部から前記フローティングディフュージョン部へ電荷を転送する第２転送部と、第３のゲートを含み、前記光電変換部から前記電荷排出部へ電荷を排出する第３転送部とを備え、前記第１転送部の前記第１のゲートの下の少なくとも一部の領域における第２導電型の不純物濃度は、前記第２転送部の前記第２のゲートの下の領域における第２導電型の不純物濃度、および、前記第３転送部の前記第３のゲートの下の領域における第２導電型の不純物濃度よりも低く、前記第１転送部、および前記第３転送部がオフの状態において、前記第１転送部のポテンシャル障壁は、前記第３転送部のポテンシャル障壁よりも高い状態となることが少なくともあることを特徴とする。
本発明の他の実施形態における固体撮像装置の製造方法は、半導体基板にそれぞれ第１導電型の光電変換部、保持部、フローティングディフュージョン部を形成する工程と、前記半導体基板に電荷排出部を形成する工程と、前記光電変換部から前記保持部へ電荷を転送する第１転送部を形成する工程と、前記保持部から前記フローティングディフュージョン部へ電荷を転送する第２転送部を形成する工程と、前記光電変換部から前記電荷排出部へ電荷を排出する第３転送部を形成する工程と、前記第１転送部が形成される領域、前記第２転送部が形成される領域および前記第３転送部が形成される領域のそれぞれに、ポテンシャル障壁を形成するための第２導電型の電荷障壁領域を形成する工程と、前記第３転送部が形成される領域および前記第２転送部が形成される領域を覆い、前記第１転送部が形成される領域を露出するマスクを用いて、前記第１転送部が形成される領域の少なくとも一部に第１導電型の転送補助領域を形成する工程と、を備え、前記第１転送部の第１のゲートの下の少なくとも一部の領域における第２導電型の不純物濃度は、前記第２転送部の第２のゲートの下の領域における第２導電型の不純物濃度、および、前記第３転送部の第３のゲートの下の領域における第２導電型の不純物濃度よりも低く、
前記第１転送部および前記第３転送部がオフの状態において、前記第１転送部のポテンシャル障壁は、前記第３転送部のポテンシャル障壁よりも高いことを特徴とする。
グローバルシャッター機能を有する固体撮像装置において、良好な画質を得ることが可能となる。
本発明の第１実施形態における固体撮像装置の概略ブロック図である。 本発明の第１実施形態における画素の回路図である。 本発明の第１実施形態における画素の平面図である。 本発明の第１実施形態における画素の断面図およびポテンシャルを表す図である。 本発明の第１実施形態における固体撮像装置の製造方法を説明するための図である。 本発明の第１実施形態における固体撮像装置の製造方法を説明するための図である。 本発明の第１実施形態における固体撮像装置の製造方法を説明するための図である。 本発明の第１実施形態における固体撮像装置の製造方法を説明するための図である。 本発明の第１実施形態における固体撮像装置の製造方法を説明するための図である。 本発明の第２実施形態における撮像システムのブロック図である。 本発明の第３実施形態における撮像システムのブロック図である。
（実施形態１）
図１は本発明に係る固体撮像装置の概略ブロック図である。固体撮像装置１０１は、ＣＭＯＳイメージセンサであって、撮像領域１０２、垂直走査回路１０３、電源供給部１０４、水平走査回路１０５、出力部１０６を含む。撮像領域１０２は行列状に配列された複数の画素１０を備え、それぞれの画素１０は照射光に基づき電荷を生成および蓄積する光電変換部を備える。なお、本明細書において、行方向とは図面における水平方向を示し、列方向とは図面において垂直方向を示すものとする。画素１０上にはマイクロレンズ、カラーフィルタが配置され得る。カラーフィルタは例えば赤、青、緑の原色フィルタであって、ベイヤー配列に従って各画素１０に設けられている。一部の画素１０はＯＢ画素（オプティカル・ブラック画素）として遮光されている。複数の画素１０には、焦点検出用の画素信号を出力する焦点検出画素が配された測距行と、画像を生成するための画素信号を出力する撮像画素が配された複数の撮像行とが設けられている。１つの列に含まれる複数の画素１０が、１つの列信号線Ｖｏｕｔに接続される。
垂直走査回路１０３はシフトレジスタ、ゲート回路、バッファ回路などから構成され、垂直同期信号、水平同期信号、クロック信号などに基づき行毎に駆動パルスを出力する。電源供給部１０４は異なる複数の電圧を発生させる定電圧回路を含み、固体撮像装置１０１の各部に駆動電源を供給する。本実施形態においては、電源供給部１０４は画素１０に供給される複数の駆動パルスのそれぞれについて最適な電圧を発生させることができる。水平走査回路１０５は列増幅回路、シフトレジスタを含む。列増幅回路は差動増幅回路、保持回路を備え、画素１０から列信号線Ｖｏｕｔに出力された画素信号を増幅するとともに、一時的に保持する。シフトレジスタは列増幅回路に保持された画素信号を順に読み出す。出力部１０６は差動増幅回路、バッファ回路、クランプ回路を備え、水平走査回路１０５から読み出された画素信号を固体撮像装置１０１の外部へと出力する。このような構成により、光学系を介して撮像領域１０２上に照射された光を電気信号である二次元の画像信号として出力させることができる。なお、出力部１０６にアナログ・デジタル変換回路を設け、デジタルの画像信号を出力しても良い。
図２は本実施形態における画素１０の回路図である。図２においては、簡略化のために第ｎ行、第ｎ＋１行、第ｍ列、第ｍ＋１列の４個の画素１０が示されているが、画素１０の数はこれに限定されるものではない。画素１０は光電変換部１、保持部２、フローティングディフュージョン部３、電荷排出部（オーバーフロードレイン）４を含む。画素１０はさらに、第１転送トランジスタ（第１転送部）Ｍ１、第２転送トランジスタ（第２転送部）Ｍ２、第３転送トランジスタ（第３転送部）Ｍ３、リセットトランジスタＭ４、増幅トランジスタＭ５、選択トランジスタＭ６を含む。これらのトランジスタＭ１〜Ｍ６はＮ型ＭＯＳトランジスタ、Ｐ型ＭＯＳトランジスタのいずれであっても良いが、以下においてはＮ型ＭＯＳトランジスタを例として説明する。駆動パルスｐＲＥＳ、ｐＴＸ、ｐＯＦＧ、ｐＧＳ、ｐＳＥＬは垂直走査回路１０３から各行の画素１０への信号線に出力される。トランジスタＭ１〜Ｍ６がＰ型ＭＯＳトランジスタにより構成される場合、駆動パルスの論理レベルは以下の説明とは逆になる。
光電変換部１は画素１０に入射した光を受け、その光量に応じた電荷を発生させるとともに、発生した電荷を蓄積する。光電変換部１のアノードはグランド１８に接続され、カソードは第１転送トランジスタＭ１、第３転送トランジスタＭ３に接続されている。第１転送トランジスタＭ１は光電変換部１と保持部２との間に設けられ、駆動パルスｐＧＳが印加される。駆動パルスｐＧＳがハイレベルとなり、第１転送トランジスタＭ１がオンとなると、光電変換部１に蓄積された電荷は保持部２に転送される。保持部２は光電変換部１から転送された電荷を蓄積し、保持する。第２転送トランジスタＭ２は保持部２とフローティングディフュージョン部３との間に設けられ、駆動パルスｐＴＸが印加される。駆動パルスｐＴＸがハイレベルとなり、第２転送トランジスタＭ２がオンとなると、保持部２からフローティングディフュージョン部３に電荷が転送される。フローティングディフュージョン部３は保持部２から転送された電荷を一時的に保持するとともに、保持した電荷を電圧信号に変換する電荷電圧変換部として機能する。
第３転送トランジスタＭ３は光電変換部１と電荷排出部４との間に設けられ、駆動パルスｐＯＦＧが印加される。駆動パルスｐＯＦＧがハイレベルとなり、第３転送トランジスタＭ３がオンとなると、光電変換部１で発生した電荷は電荷排出部４へ転送される。なお、電荷排出部４は電源１７と接続されても良い。
リセットトランジスタＭ４はフローティングディフュージョン部３と電源１７との間に設けられ、駆動パルスｐＲＥＳが印加される。駆動パルスｐＲＥＳがハイレベルとなり、リセットトランジスタＭ４がハイレベルとなると、フローティングディフュージョン部３の電位が電源電圧にリセットされる。なお、第２転送トランジスタＭ２を同時にオン状態にすることにより、保持部２もリセットすることができる。さらに、第１転送トランジスタＭ１、第２転送トランジスタＭ２を同時にオン状態にすることにより、光電変換部１と保持部２の両方をリセットすることができる。増幅トランジスタＭ５はソースフォロアとして動作し、フローティングディフュージョン部３の電圧に応じた画素信号として出力する。選択トランジスタＭ６は増幅トランジスタＭ５と列信号線Ｖｏｕｔとの間に設けられ、転送ゲートには駆動パルスｐＳＥＬが印加される。駆動パルスｐＳＥＬがハイレベルとなることで、選択トランジスタＭ６がオンとなり、増幅トランジスタＭ５で増幅された画素信号が列信号線Ｖｏｕｔに出力される。列信号線Ｖｏｕｔには増幅トランジスタＭ５の負荷となる電流源１６が接続されている。
グローバルシャッター動作時においては、全画素１０の光電変換の期間、すなわち露光開始から露光終了までの期間が一致するように画素１０が駆動される。例えば、第１転送トランジスタＭ１、第２転送トランジスタＭ２、リセットトランジスタＭ４を同時にオンからオフにすることで、全画素１０において光電変換部１は同時に露光を開始する。また、全画素１０において第３転送トランジスタＭ３を同時にオンからオフにすることで、光電変換部１の露光を開始させても良い。露光終了のタイミングは、全画素１０において第１転送トランジスタＭ１を同時にオフからオンとすることにより、一致させることができる。このように、光電変換部１の露光期間を全画素１０において一致させることにより、グローバルシャッターを実現することができる。その後、それぞれのフレームの読み出し期間において、第２転送トランジスタＭ２が行毎にオンになることにより、前フレームの電荷が保持部２から増幅トランジスタＭ５に順次転送される。なお、読み出し期間に出力する信号の数は、出力する画像のフォーマットによって変更されうる。例えば動画の撮影であれば、１フレームに用いられる水平ラインの数だけ信号が出力されればよい。なお、固体撮像装置が備える画素１０の全部から信号が出力されなくてもよい。
図３は本実施形態における画素１０の平面図であり、画素１０の各要素の配置を示している。図２に示された要素と同一、または対応する要素には同じ参照符号が付されている。各要素は簡略化のため矩形の領域で示されているが、各要素の形状は必ずしも矩形であることを要せず、各要素のサイズおよび配置も図示されたものに限定されない。
光電変換部１は画素１０の角部に配置され、保持部２は光電変換部１に対向して配置されている。光電変換部１と保持部２との間には第１転送トランジスタＭ１の第１転送ゲート１１が形成されている。電荷排出部４は光電変換部１に対向して配置され、光電変換部１と電荷排出部４との間には第３転送トランジスタＭ３の第３転送ゲート１３が形成されている。フローティングディフュージョン部３は保持部２に対して光電変換部１と同じ側に配置され、保持部２とフローティングディフュージョン部３との間には第２転送トランジスタＭ２の第２転送ゲート１２が形成されている。なお、転送ゲート１１、１２、１３において、転送方向に平行な方向の長さをゲート長、転送方向に垂直な方向の長さをゲート幅とする。画素トランジスタ領域３０１には、リセットトランジスタＭ４、増幅トランジスタＭ５、選択トランジスタＭ６等が配置される。増幅トランジスタＭ５のゲート、リセットトランジスタＭ４のソースはフローティングディフュージョン部３に接続されている。
図３の矢印は、第１転送トランジスタＭ１、第２転送トランジスタＭ２、第３転送トランジスタＭ３を駆動した際における電荷の転送方向を示している。すなわち、第１転送トランジスタＭ１がオンとなると、光電変換部１から保持部２に電荷が転送され、第２転送トランジスタＭ２がオンとなると保持部２からフローティングディフュージョン部３に電荷が転送される。第３転送トランジスタＭ３がオンとなると、光電変換部１から電荷排出部４に電荷が転送される。
図４は本実施形態における画素１０の断面図およびポテンシャルを表す図である。図４（ａ）は図３のＡ−Ａ′に沿った画素１０の断面を表している。図４（ｂ）は図４（ａ）に示された各部における電荷蓄積中のポテンシャル分布を示している。図２から図３で示す要素と同一または対応する要素には同じ参照符号が付されている。以下の説明において、第１導電型をＮ型、第２導電型をＰ型としているが、Ｎ型とＰ型が逆であっても良い。また、電荷をキャリアの一例として説明するが、正孔をキャリアとして用いても良い。
半導体基板４０１上には、第２導電型の埋め込み層４０２、第１導電型のウェル４０３、第２導電型のウェル４０４が形成されている。光電変換部１は第１導電型領域４０５、第２導電型の表面保護層４０６を備えて構成される。保持部２は第２導電型の埋め込み層４０７、第１導電型領域４０８、第２導電型の表面保護層４０９を備えて構成されている。埋め込み層４０７は、第１導電型のウェル４０３で発生した電荷が保持部２に蓄積されることを抑制する効果も有する。これにより、保持部２の遮光性能を向上させることができる。フローティングディフュージョン部３、電荷排出部４はウェル４０４において第１導電型の領域として形成され得る。
第１転送トランジスタＭ１は、ゲート絶縁膜４１４上の第１転送ゲート１１と、ソース／ドレイン領域によって共有される第１導電型領域４０５、４０８により構成される。第１転送ゲート１１の下の少なくとも一部、例えば保持部２の側の部分には第２導電型の第１電荷障壁領域４１０と第１導電型の転送補助領域４１１が設けられている。第１電荷障壁領域４１０は、第１転送トランジスタＭ１がオフ状態において、光電変換部１から保持部２への電荷流入を抑制し得る。これにより、光電変換部１においてより多くの電荷を蓄積することが可能となる。転送補助領域４１１は、第１転送トランジスタＭ１がオン状態において、電荷を光電変換部１から保持部２へ流れ易くすることができる。第１転送トランジスタＭ１がオン状態のとき、キャリアである電荷の多くは転送補助領域４１１に集められる。次に、第１転送トランジスタＭ１がオフ状態になると、電荷は保持部２または光電変換部１へ移動する。第１転送ゲート１１の下のチャネル内には、転送補助領域４１１の存在により、電荷を光電変換部１から保持部２へ向ける電位勾配が形成される。このため、電荷は保持部２へ移動し、光電変換部１へは移動しない。このように、転送補助領域４１１は光電変換部１に電荷が逆流することを抑制し、転送特性を向上させることができる。
第２転送トランジスタＭ２は、ゲート絶縁膜４１４上の第２転送ゲート１２と、ソース／ドレイン領域により共有される第１導電型領域４０８およびフローティングディフュージョン部３によって構成される。第２転送ゲート１２の下の少なくとも一部、例えばフローティングディフュージョン部３の側には第２導電型の第２電荷障壁領域４１２が設けられている。第２電荷障壁領域４１２は、第２転送トランジスタＭ２がオフ状態において、保持部２からフローティングディフュージョン部３への電荷流入を抑制する。これにより、保持部２においてより多くの電荷を蓄積することが可能となる。
第３転送トランジスタＭ３は、ゲート絶縁膜４１４上の第３転送ゲート１３と、ソース／ドレイン領域により共有される第１導電型領域４０５および電荷排出部４とによって構成される。第３転送ゲート１３の下の少なくとも一部、例えば電荷排出部４の側には第２導電型の第３電荷障壁領域４１３が設けられている。第３電荷障壁領域４１３は、第３転送トランジスタＭ３がオフ状態において、光電変換部１から電荷排出部４への電荷流入を抑制する。これにより、光電変換部１においてより多くの電荷を蓄積することが可能となる。
遮光膜４１５は半導体基板４０１、第１転送ゲート１１、第２転送ゲート１２、第３転送ゲート１３を覆うように形成される。このとき遮光膜４１５は光電変換部１上、およびコンタクトプラグを設ける領域は開口している。遮光膜４１５の上には層間絶縁膜４２０が形成され、層間絶縁膜４２０の上には配線４３１、層間絶縁膜４３０がさらに形成されている。
本実施形態では、第１〜第３転送ゲート１１〜１３の下の第２導電型の不純物濃度を比較すると、第１転送ゲート１１の下の不純物濃度が最も低い。すなわち、第１転送ゲート１１の下の第２導電型の不純物濃度は第２転送ゲート１２、第３転送ゲート１３の下の第２導電型の不純物濃度よりも低い。これは第１転送ゲート１１の下に転送補助領域４１１が存在しているためである。一方、本実施形態においては、光電変換部１が電荷を蓄積している際、転送ゲート１１、１２、１３の中で第１転送ゲート１１の下のポテンシャル障壁が最も高くなり得るように構成される。これにより、光電変換部１で蓄積しきれなくなった余剰電荷が、保持部２へ流れ込むことなく、電荷排出部４へ排出される。また、保持部２で蓄積しきれなくなった余剰電荷が光電変換部１へ流れ込むことなく、フローティングディフュージョン部３へ流入する。この状態において、信号の読み出しを行う直前にフローティングディフュージョン部３をリセットすることで、余剰電荷を排出することが可能となる。
第３転送ゲート１３のポテンシャル障壁を下げるために、例えば、以下の方法を採用し得る。第１の方法は、第３転送ゲート１３のゲート幅を広くすることである。ゲート幅を広くすることにより、狭チャネル効果が弱まるため、オフ時のポテンシャル障壁が下がる。第２の方法は、第３転送ゲート１３のゲート長を短くすることである。ゲート長を短くすると、短チャネル効果により、オフ時のポテンシャル障壁が下がる。第３転送ゲート１３のゲート幅は、第１転送ゲート１１のゲート幅よりも広いことが好ましい。さらに、第３転送ゲート１３のゲート幅は、第１転送ゲート１１のゲート幅よりも短いことが好ましい。第１転送ゲート１１の下には転送補助領域４１１が形成されているため、第１転送ゲート１１の電位障壁は低い。このため、第１転送ゲート１１よりもさらに第３転送ゲート１３のポテンシャル障壁を下げるためには、より広く、または、より短いチャネルを構成することが好ましい。第３の方法として、電荷蓄積中において、第３転送ゲート１３に印加するオフ電圧を調整することである。すなわち、第３転送ゲート１３の駆動パルスｐＯＦＧのローレベルの電圧を第１転送ゲート１１の駆動パルスｐＧＳのローレベルの電圧よりも高くすることによって、第３転送ゲート１３のポテンシャル障壁を下げても良い。駆動パルスｐＯＦＧ、ｐＴＸ、ｐＧＳのローレベルの電圧は電源供給部１０４によって変更し得る。上述の第１乃至第３の方法のいずれかを採用しても良く、また複数の方法を組み合わせても良い。
同様に、第２転送ゲート１２においても上述の第１乃至第３の方法により、ポテンシャル障壁を下げることができる。すなわち、第２転送ゲート１２のゲート幅を広くし、またはゲート長を短くしても良い。さらに、電荷蓄積中において、第２転送ゲート１２に印加する駆動パルスｐＴＸのオフ電圧を高くすることによって、ポテンシャル障壁を下げても良い。以上の構成により、図４（ｂ）に示されたポテンシャル分布が実現される。電荷蓄積中、すなわち第１転送トランジスタＭ１、第２転送トランジスタＭ２、および第３転送トランジスタＭ３がいずれもオフの状態において、第１転送ゲート１１のポテンシャル障壁は第２転送ゲート１２、第３転送ゲート１３のポテンシャル障壁よりも高い状態をとり得る。
本実施形態によれば、第１転送トランジスタＭ１および第３転送トランジスタＭ３がオフの状態において、第１転送ゲート１１のポテンシャル障壁は第３転送ゲート１３のポテンシャル障壁よりも高い状態となり得る。このため、光電変換部１が電荷で飽和した場合において、光電変換部１から保持部２への電荷がリークすることを防ぎ、良好な画質を得ることが可能となる。また、第１転送トランジスタＭ１および第２転送トランジスタＭ２がオフの状態において、第１転送ゲート１１のポテンシャル障壁は第２のポテンシャル障壁よりも高い状態となり得る。よって、保持部２で蓄積しきれなくなった余剰電荷が光電変換部１へ流れ込むことなく、フローティングディフュージョン部３へ流入する。この状態において、信号の読み出しを行う直前にフローティングディフュージョン部３をリセットすることで、余剰電荷を排出し、良好な画質を得ることが可能となる。なお、上述した先行技術文献（国際公開第２０１１／０４３４３２号）において、電荷の逆流を防止するために、第１転送ゲート下のチャネル全体のオフ時ポテンシャル障壁を単に上げてしまうと、電荷の完全転送ができなくなってしまう。一方、本実施形態によれば、第１〜第３転送ゲートにおいて、第１転送ゲート１１の下のチャネル全体のオフ時ポテンシャル障壁を上げつつ、第２導電型の不純物濃度が最も低く構成される。このため、電荷のリークを防止しながら、電荷の完全転送を実現することができ、グローバルシャッターにおいて良好な画質を得ることが可能となる。よって、動画の複数フレーム間において、残像などの問題を回避することができる。
続いて、本実施形態における固体撮像装置の製造方法の各工程を図５から図９を用いて順に説明する。
図５（ａ）において、まず第１導電型の半導体基板４０１を用意する。この半導体基板４０１上に、フォトレジスト膜を塗布し、フォトリソグラフィ工程を行って、画素領域を開口するようにフォトレジスト膜のパターンを形成する。フォトレジスト膜をマスクとして第２導電型のイオン注入を行う。さらに、第２導電型のイオン注入された領域よりも浅い領域に第１導電型のイオン注入を行ってもよい。その後、フォトレジスト膜を除去し、活性化アニールを行い、第２導電型の埋め込み層４０２、第１導電型のウェル４０３を形成する。
図５（ｂ）において、フォトレジスト膜５０１を塗布し、フォトリソグラフィ工程を行い、保持部２の一部、フローティングディフュージョン部３、および電荷排出部４を開口するように、フォトレジスト膜５０１のパターンを形成する。フォトレジスト膜５０１をマスクとして第２導電型のイオン注入を行う。その後、フォトレジスト膜５０１を除去し、活性化アニールを行って、第２導電型のウェル４０４を形成する。
図５（ｃ）において、フォトレジスト膜５０２を塗布し、フォトリソグラフィ工程を行い、第１転送ゲート１１の下の少なくとも一部を開口（露出）するようにフォトレジスト膜５０２のパターンを形成する。フォトレジスト膜５０２をマスクとして第２導電型のイオン注入によるドーピングを行う。さらに、前述のイオン注入を行った深さよりも浅い領域に第１導電型のイオン注入を行う。これによって、第１転送トランジスタＭ１をオン状態にした時、チャネル下にポテンシャルの差を設けることができ、良好な転送特性を実現することが可能となる。フォトレジスト膜５０２を除去し、活性化アニールを行ない、第２導電型の第１電荷障壁領域４１０、および第１導電型の転送補助領域４１１を形成する。ここでは、第１電荷障壁領域４１０の形成と転送補助領域４１１の形成を同一マスクで行っているが、開口位置が異なる別マスクを用いても良い。
図６（ｄ）において、フォトレジスト膜６０１を塗布し、フォトリソグラフィ工程を行い、第３転送ゲート１３の下の少なくとも一部を開口するようにフォトレジスト膜６０１のパターンを形成する。フォトレジスト膜６０１をマスクとして第２導電型のイオン注入を行う。フォトレジスト膜６０１を除去し、活性化アニールを行い、第２導電型の第３電荷障壁領域４１３を形成する。
図６（ｅ）において、フォトレジスト膜６０２を塗布し、フォトリソグラフィ工程を行い、第２転送ゲート１２の下の少なくとも一部を開口するようにフォトレジスト膜６０２のパターンを形成する。そして、フォトレジスト膜６０２をマスクとして第２導電型のイオン注入を行う。フォトレジスト膜６０２を除去し、活性化アニールを行い、第２導電型の第２電荷障壁領域４１２を形成する。
ここでは第２電荷障壁領域４１２の形成と第３電荷障壁領域４１３の形成を別マスクで行っているが、同一マスクを用いても良い。これにより、マスク枚数を削減することが可能となる。また、第１電荷障壁領域４１０の形成とマスクを分けることにより、第１転送ゲート１１の下の第２導電型の不純物濃度を、第２転送ゲート１２の下の領域および第３転送ゲート１３の下の領域のそれぞれにおける第２導電型の不純物濃度よりも低くすることができる。
図６（ｆ）において、フォトレジスト膜６０３を塗布し、フォトリソグラフィ工程を行い、光電変換部１を開口するようにフォトレジスト膜６０３のパターンを形成する。そして、フォトレジスト膜６０３をマスクとして第１導電型のイオン注入を行う。その後、フォトレジスト膜を除去し、活性化アニールを行って、光電変換部１の第１導電型領域４０５を形成する。
図７（ｇ）において、フォトレジスト膜７０１を塗布し、フォトリソグラフィ工程を行い、保持部２を開口するようにフォトレジスト膜７０１のパターンを形成する。そして、フォトレジスト膜７０１をマスクとして第２導電型のイオン注入を行う。さらに、前述のイオン注入より浅い領域に第１導電型のイオン注入を行う。その後、フォトレジスト膜７０１を除去し、活性化アニールを行い、保持部２の下の第２導電型の埋め込み層４０７、および第１導電型領域４０８を形成する。
図７（ｈ）において、半導体基板４０１の表面を熱酸化し、ＳｉＯ２からなるゲート絶縁膜４１４を形成した後、ゲート絶縁膜４１４の上にポリシリコン膜７０２を堆積する。そして、フォトレジスト膜７０３をポリシリコン膜７０２上に塗布し、フォトリソグラフィ工程を行う。図７（ｉ）に示されるようにフォトレジスト膜７０３のパターンを形成する。第１転送ゲート１１は光電変換部１と保持部２との間に配置され、第２転送ゲート１２は保持部２とフローティングディフュージョン部３との間に配置される。また、第３転送ゲート１３は光電変換部１と電荷排出部４との間に配置される。そして、フォトレジスト膜７０３をマスクとして、ポリシリコン膜７０２をエッチングする。その後、フォトレジスト膜７０３を除去し、第１転送ゲート１１、第２転送ゲート１２、第３転送ゲート１３を形成する。
このとき第１転送ゲート１１、第２転送ゲート１２、第３転送ゲート１３のうち、第３転送ゲート１３のゲート幅、すなわち、紙面に垂直な方向の幅が最も広いことが好ましい。また、第１転送ゲート１１、第２転送ゲート１２、第３転送ゲート１３において、第３転送ゲート１３の光電変換部１から保持部２へ向かう方向の長さ、すなわちゲート長は最も短いことが好ましい。これによって、光電変換部１で蓄積しきれなくなった余剰電荷が保持部２へ流入することなく、電荷排出部４へ排出される。
図８（ｊ）において、フォトレジスト膜８０１を塗布し、フォトリソグラフィ工程を行い、フローティングディフュージョン部３、電荷排出部４を開口するようにフォトレジスト膜８０１のパターンを形成する。そして、図８（ｊ）に示すように、フォトレジスト膜８０１をマスクとして第１導電型のイオン注入を行う。その後、フォトレジスト膜８０１を除去し、活性化アニールを行い、フローティングディフュージョン部３、電荷排出部４を形成する。
図８（ｋ）において、フォトレジスト膜８０２を塗布し、フォトリソグラフィ工程を行い、第１転送ゲート１１の一部、第３転送ゲート１３の一部、光電変換部１を開口するようにフォトレジスト膜８０２のパターンを形成する。そして、フォトレジスト膜８０２、第１転送ゲート１１をマスクとして第２導電型のイオン注入を行う。その後、フォトレジスト膜８０２を除去し、活性化アニールを行い、光電変換部１の表面保護層４０６を形成する。
図８（ｌ）において、フォトレジスト膜８０３を塗布し、フォトリソグラフィ工程を行い、第１転送ゲート１１の一部、第２転送ゲート１２の一部、保持部２を開口するようにフォトレジスト膜８０３のパターンを形成する。そして、フォトレジスト膜８０３、第１転送ゲート１１、第２転送ゲート１２をマスクとして第２導電型のイオン注入を行う。その後、フォトレジスト膜８０３を除去し、活性化アニールを行い、保持部２の表面保護層４０９を形成する。
図９（ｍ）において、画素領域に遮光膜９０１を形成する。フォトレジスト膜９０２を遮光膜９０１上に塗布し、フォトリソグラフィ工程を行い、光電変換部１とコンタクトプラグの領域それぞれの上部が開口するようにフォトレジスト膜９０２のパターンを形成する。そしてフォトレジスト膜９０２をマスクとして、遮光膜９０１をエッチングする。その後、フォトレジスト膜９０２を除去し、光電変換部１、コンタクトプラグのそれぞれの上部が開口した遮光膜４１５を形成する。
図９（ｎ）において、層間絶縁膜４２０を形成し、層間絶縁膜４２０上に配線４３１を形成する。さらに、光電変換部１の上方に図示されていないマイクロレンズを形成することで、本実施形態に係る固体撮像装置が完成する。
以上、述べたように、本実施形態によれば、電荷の完全転送を実現しながら、転送ゲートのオフ状態における電荷のリークを防止することができる。すなわち、グローバルシャッター機能を有する固体撮像装置において良好な画質を得ることが可能となる。
（第２実施形態）
上述の実施形態における固体撮像装置は種々の撮像システムに適用可能である。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星、監視カメラなどがあげられる。図１５に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
図１０に示す撮像システムは、バリア１００１、レンズ１００２、絞り１００３、撮像装置１００４、信号処理部１００７、タイミング発生部１００８、全体制御・演算部１００９、メモリ部１０１０、記録媒体制御Ｉ／Ｆ部１０１１、記録媒体１０１２、外部Ｉ／Ｆ部１０１３を含む。バリア１００１はレンズを保護し、レンズ１００２は被写体の光学像を撮像装置１００４に結像させる。絞り１００３はレンズ１００２を通った光量を可変する。撮像装置１００４は上述の実施形態の固体撮像装置を含み、レンズ１００２により結像された光学像を画像データに変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。信号処理部１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する。タイミング発生部１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力する。全体制御・演算部１００９はデジタルスチルカメラ全体を制御し、メモリ部１０１０は画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部１０１１は記録媒体１０１２に画像データの記録または読み出しを行うためのインターフェースであり、記録媒体１０１２は撮像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部１０１３は外部コンピュータ等と通信するためのインターフェースである。タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。
本実施形態では、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられた構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。
また、それぞれの画素が第１の光電変換部と、第２の光電変換部を含んでもよい。信号処理部１００７は、第１の光電変換部で生じた電荷に基づく画素信号と、第２の光電変換部で生じた電荷に基づく画素信号とを処理し、撮像装置１００４から被写体までの距離情報を取得するように構成されてもよい。
（第３実施形態）
図１１（ａ）、図１１（ｂ）は、本発明の第３実施形態における車戴カメラに関する撮像システムの一例を示したものである。撮像システム２０００は、上述した実施形態の撮像装置１００４を有する。撮像システム２０００は、撮像装置１００４により取得された複数の画像データに対し、画像処理を行う画像処理部２０３０と、撮像システム２０００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部２０４０を有する。また、撮像システム２０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部２０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部２０６０とを有する。ここで、視差算出部２０４０、距離計測部２０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてもよいし、これらの組合せによって実現されてもよい。
撮像システム２０００は車両情報取得装置２３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２４１０が接続されている。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置２４２０とも接続されている。例えば、衝突判定部２０６０の判定結果として衝突可能性が高い場合、移動体制御手段としての制御ＥＣＵ２４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。撮像システム２０００は上述のように車両を制御する動作の制御を行う制御手段として機能する。
本実施形態では車両の周囲、例えば前方または後方を撮像システム２０００で撮像する。図１１（ｂ）に、車両前方（撮像範囲２５１０）を撮像する場合の撮像システムを示した。撮像制御手段としての車両情報取得装置２３１０が、上述の第１または第２の実施形態に記載した動作を行うように撮像システム２０００ないしは撮像装置１００４に指示を送る。撮像装置１００４の動作は、第１または第２の実施形態と同じなので、ここでは説明を省略する。このような構成により、測距の精度をより向上させることができる。
上述では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
（他の実施形態）
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
上述の実施形態では、画素１０のトランジスタをＮ型トランジスタにより構成する場合を想定して説明を行ったが、画素１０のトランジスタをＰ型トランジスタにより構成するようにしてもよい。この場合、上述した各駆動信号のレベルは逆になる。また、画素１０の回路構成は、図２に示したものに限定されるものではなく、適宜変更が可能である。例えば、画素１０は、１画素に２つの光電変換部を有するデュアルピクセル構造であってもよい。
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
１ 光電変換部
２ 保持部
３ フローティングディフュージョン部
４ 電荷排出部
１１ 第１転送ゲート
１２ 第２転送ゲート
１３ 第３転送ゲート
４０１ 半導体基板
４１０ 第１電荷障壁領域
４１１ 転送補助領域
４１２ 第２電荷障壁領域
４１３ 第３電荷障壁領域

Claims (18)

  1. 第１導電型の光電変換部と、
    第１導電型の保持部と、
    第１導電型のフローティングディフュージョン部と、
    電荷排出部と、
    第１のゲートを含み、前記光電変換部から前記保持部へ電荷を転送する第１転送部と、
    第２のゲートを含み、前記保持部から前記フローティングディフュージョン部へ電荷を転送する第２転送部と、
    第３のゲートを含み、前記光電変換部から前記電荷排出部へ電荷を排出する第３転送部とを備え、
    前記第１転送部の前記第１のゲートの下の少なくとも一部の領域における第２導電型の不純物濃度は、前記第２転送部の前記第２のゲートの下の領域における第２導電型の不純物濃度、および、前記第３転送部の前記第３のゲートの下の領域における第２導電型の不純物濃度よりも低く、
    前記第１転送部および前記第３転送部がオフの状態において、前記第１転送部のポテンシャル障壁は、前記第３転送部のポテンシャル障壁よりも高い状態となることが少なくともあることを特徴とする固体撮像装置。
  2. 前記第１転送部の前記第１のゲートのゲート幅は、前記第３転送部の前記第３のゲートのゲート幅よりも小さいことを特徴とする請求項１に記載の固体撮像装置。
  3. 前記第１転送部の前記第１のゲートのゲート長は、前記第３転送部の前記第３のゲートのゲート長よりも長いことを特徴とする請求項１または２に記載の固体撮像装置。
  4. 前記光電変換部に電荷を蓄積中において、前記第１転送部の前記第１のゲートに印加される電圧は、前記第３転送部の前記第３のゲートに印加される電圧よりも低いことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
  5. 前記第１転送部の前記第１のゲートの下の少なくとも一部に第１導電型の転送補助領域が形成されたことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
  6. 前記転送補助領域は前記第１転送部の前記第１のゲートの下の領域のうち前記保持部の側の部分に形成されたことを特徴とする請求項５に記載の固体撮像装置。
  7. 前記第１転送部の前記第１のゲートの下の少なくとも一部に第２導電型の第１電荷障壁領域が形成され、前記第２転送部の前記第２のゲートの下の少なくとも一部に第２導電型の第２電荷障壁領域が形成され、前記第３転送部の前記第３のゲートの下の少なくとも一部に第２導電型の第３電荷障壁領域が形成されたことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
  8. 前記第１電荷障壁領域は前記第１転送部の前記第１のゲートの下の前記保持部の側に形成され、前記第２電荷障壁領域は前記第２転送部の前記第２のゲートの下の前記フローティングディフュージョン部の側に形成され、前記第３電荷障壁領域は前記第３転送部の前記第３のゲートの下の前記電荷排出部の側に形成されたことを特徴とする請求項７に記載の固体撮像装置。
  9. 請求項１乃至８のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置から出力された画像信号を処理する信号処理装置と
    を有することを特徴とする撮像システム。
  10. 移動体であって、
    請求項１乃至８のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する移動体制御手段と
    を有することを特徴とする移動体。
  11. 半導体基板にそれぞれ第１導電型の光電変換部、保持部、フローティングディフュージョン部を形成する工程と、
    前記半導体基板に電荷排出部を形成する工程と、
    前記光電変換部から前記保持部へ電荷を転送する第１転送部を形成する工程と、
    前記保持部から前記フローティングディフュージョン部へ電荷を転送する第２転送部を形成する工程と、
    前記光電変換部から前記電荷排出部へ電荷を排出する第３転送部を形成する工程と、
    前記第１転送部が形成される領域、前記第２転送部が形成される領域および前記第３転送部が形成される領域のそれぞれに、ポテンシャル障壁を形成するための第２導電型の電荷障壁領域を形成する工程と、
    前記第３転送部が形成される領域および前記第２転送部が形成される領域を覆い、前記第１転送部が形成される領域を露出するマスクを用いて、前記第１転送部が形成される領域の少なくとも一部に第１導電型の転送補助領域を形成する工程と、を備え、
    前記第１転送部の第１のゲートの下の少なくとも一部の領域における第２導電型の不純物濃度は、前記第２転送部の第２のゲートの下の領域における第２導電型の不純物濃度、および、前記第３転送部の第３のゲートの下の領域における第２導電型の不純物濃度よりも低く、
    前記第１転送部および前記第３転送部がオフの状態において、前記第１転送部のポテンシャル障壁は、前記第３転送部のポテンシャル障壁よりも高いことを特徴とする固体撮像装置の製造方法。
  12. 前記第１転送部のゲート幅は、前記第２転送部および前記第３転送部のそれぞれのゲート幅よりも小さいことを特徴とする請求項１１に記載の固体撮像装置の製造方法。
  13. 前記第１転送部のゲート長は、前記第２転送部および前記第３転送部のゲート長よりも長いことを特徴とする請求項１１または１２に記載の固体撮像装置の製造方法。
  14. 前記第１転送部の形成される領域の少なくとも一部に第２導電型の第１電荷障壁領域を形成し、前記第２転送部の形成される領域の少なくとも一部に第２導電型の第２電荷障壁領域を形成し、前記第３転送部の形成される領域の少なくとも一部に第２導電型の第３電荷障壁領域を形成する工程をさらに含むことを特徴とする請求項１１乃至１３のいずれか１項に記載の固体撮像装置の製造方法。
  15. 前記第１電荷障壁領域は前記転送補助領域より深い位置に形成されることを特徴とする請求項１４に記載の固体撮像装置の製造方法。
  16. 前記第２電荷障壁領域および前記第３電荷障壁領域は同一マスクを用いて形成されることを特徴とする請求項１４または１５に記載の固体撮像装置の製造方法。
  17. 前記第１電荷障壁領域および前記第３電荷障壁領域はそれぞれ異なるマスクを用いて形成されることを特徴とする請求項１４乃至１６のいずれか１項に記載の固体撮像装置の製造方法。
  18. 前記第１電荷障壁領域と前記転送補助領域とは同じマスクを用いて形成されることを特徴とする請求項１４乃至請求項１７のいずれか１項に記載の固体撮像装置の製造方法。
JP2017011970A 2017-01-26 2017-01-26 固体撮像装置、撮像システム、および固体撮像装置の製造方法 Active JP6957157B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017011970A JP6957157B2 (ja) 2017-01-26 2017-01-26 固体撮像装置、撮像システム、および固体撮像装置の製造方法
US15/872,208 US10848695B2 (en) 2017-01-26 2018-01-16 Solid state imaging device, imaging system, and manufacturing method of solid state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017011970A JP6957157B2 (ja) 2017-01-26 2017-01-26 固体撮像装置、撮像システム、および固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018120981A JP2018120981A (ja) 2018-08-02
JP6957157B2 true JP6957157B2 (ja) 2021-11-02

Family

ID=62906755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017011970A Active JP6957157B2 (ja) 2017-01-26 2017-01-26 固体撮像装置、撮像システム、および固体撮像装置の製造方法

Country Status (2)

Country Link
US (1) US10848695B2 (ja)
JP (1) JP6957157B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818715B2 (en) 2017-06-26 2020-10-27 Canon Kabushiki Kaisha Solid state imaging device and manufacturing method thereof
JP6987562B2 (ja) 2017-07-28 2022-01-05 キヤノン株式会社 固体撮像素子
JP7066392B2 (ja) 2017-12-14 2022-05-13 キヤノン株式会社 撮像装置
JP7091080B2 (ja) 2018-02-05 2022-06-27 キヤノン株式会社 装置、システム、および移動体
JP7108421B2 (ja) 2018-02-15 2022-07-28 キヤノン株式会社 撮像装置及び撮像システム
JP7161317B2 (ja) 2018-06-14 2022-10-26 キヤノン株式会社 撮像装置、撮像システム及び移動体
JP7356214B2 (ja) 2018-09-04 2023-10-04 キヤノン株式会社 撮像装置、その製造方法及びカメラ
JP7292868B2 (ja) 2018-12-18 2023-06-19 キヤノン株式会社 検出器
CN110277416B (zh) 2019-05-09 2021-08-13 上海华力微电子有限公司 全局快门cmos图像传感器
US11664398B2 (en) * 2019-09-27 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and manufacturing method thereof
JP6824363B1 (ja) 2019-10-30 2021-02-03 浜松ホトニクス株式会社 イメージセンサ、及びイメージセンサの制御方法
CN114667605A (zh) * 2019-11-29 2022-06-24 索尼半导体解决方案公司 摄像装置和电子设备
JP2023123881A (ja) * 2020-07-09 2023-09-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
JP2022025594A (ja) 2020-07-29 2022-02-10 キヤノン株式会社 光電変換装置
JP2022052529A (ja) 2020-09-23 2022-04-04 キヤノン株式会社 光電変換装置、撮像装置、半導体装置及び光電変換システム
JP2022119066A (ja) 2021-02-03 2022-08-16 キヤノン株式会社 撮像装置、撮像システムおよび移動体

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403061B2 (ja) * 1998-03-31 2003-05-06 株式会社東芝 固体撮像装置
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP4403687B2 (ja) * 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
JP4117540B2 (ja) * 2002-10-17 2008-07-16 ソニー株式会社 固体撮像素子の制御方法
JP3880579B2 (ja) * 2004-02-05 2007-02-14 キヤノン株式会社 Ｍｏｓ型撮像装置
JP4595464B2 (ja) * 2004-09-22 2010-12-08 ソニー株式会社 Ｃｍｏｓ固体撮像素子の製造方法
JP2006294871A (ja) * 2005-04-11 2006-10-26 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4818018B2 (ja) 2006-08-01 2011-11-16 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5132102B2 (ja) 2006-08-01 2013-01-30 キヤノン株式会社 光電変換装置および光電変換装置を用いた撮像システム
US8289427B2 (en) * 2006-11-30 2012-10-16 National University Corporation Shizuoka University Semiconductor range-finding element and solid-state imaging device
JP5080127B2 (ja) * 2007-05-08 2012-11-21 オリンパス株式会社 固体撮像装置、並びにそれを用いたビデオカメラ及びデジタルスチルカメラ
JP5127536B2 (ja) 2008-03-31 2013-01-23 キヤノン株式会社 固体撮像装置の駆動方法及び撮像システム
JP5213501B2 (ja) 2008-04-09 2013-06-19 キヤノン株式会社 固体撮像装置
JP4494492B2 (ja) 2008-04-09 2010-06-30 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP4759590B2 (ja) * 2008-05-09 2011-08-31 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP2009278241A (ja) 2008-05-13 2009-11-26 Canon Inc 固体撮像装置の駆動方法および固体撮像装置
JP5279352B2 (ja) 2008-06-06 2013-09-04 キヤノン株式会社 固体撮像装置
JP2010268080A (ja) 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
JP4785963B2 (ja) * 2009-10-09 2011-10-05 キヤノン株式会社 固体撮像装置
US8558293B2 (en) 2009-10-09 2013-10-15 National University Corporation Shizuoka University Semiconductor element and solid-state imaging device
JP2011216673A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5709099B2 (ja) * 2010-05-24 2015-04-30 株式会社ブルックマンテクノロジ 固体撮像装置
JP5814539B2 (ja) * 2010-11-17 2015-11-17 キヤノン株式会社 撮像装置
JP5456652B2 (ja) * 2010-12-06 2014-04-02 本田技研工業株式会社 固体撮像装置、撮像方法及び２足歩行ロボット
JP5780025B2 (ja) * 2011-07-11 2015-09-16 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2013093553A (ja) 2011-10-04 2013-05-16 Canon Inc 光電変換装置及びその製造方法、並びに光電変換システム
JP6019568B2 (ja) * 2011-11-28 2016-11-02 ソニー株式会社 画像処理装置および方法、記録媒体、並びに、プログラム
JP6053505B2 (ja) 2012-01-18 2016-12-27 キヤノン株式会社 固体撮像装置
JP5967944B2 (ja) 2012-01-18 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ
JP5573978B2 (ja) * 2012-02-09 2014-08-20 株式会社デンソー 固体撮像素子およびその駆動方法
JP2013211615A (ja) * 2012-03-30 2013-10-10 Sony Corp 固体撮像素子、固体撮像素子の駆動方法、および電子機器
JP2014049727A (ja) 2012-09-04 2014-03-17 Canon Inc 固体撮像装置
JP2014060519A (ja) * 2012-09-14 2014-04-03 Sony Corp 固体撮像素子及びその制御方法、並びに電子機器
JP2014063889A (ja) * 2012-09-21 2014-04-10 Sony Corp 固体撮像素子および方法、並びに、電子機器
KR20140047934A (ko) * 2012-10-15 2014-04-23 삼성전자주식회사 3차원 이미지 센서 및 이의 제조 방법
US11322533B2 (en) * 2013-03-14 2022-05-03 Sony Semiconductor Solutions Corporation Solid state image sensor tolerant to misalignment and having a high photoelectric conversion efficiency
JP6261361B2 (ja) 2014-02-04 2018-01-17 キヤノン株式会社 固体撮像装置およびカメラ
JP6595750B2 (ja) 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
JP6274567B2 (ja) 2014-03-14 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
JP6541347B2 (ja) 2014-03-27 2019-07-10 キヤノン株式会社 固体撮像装置および撮像システム
KR102179434B1 (ko) * 2014-10-07 2020-11-16 삼성전자주식회사 이미지 센서, 이를 구비한 휴대용 전자 기기 및 이미지 센서 구동 방법
JP6417197B2 (ja) 2014-11-27 2018-10-31 キヤノン株式会社 固体撮像装置
JP6650668B2 (ja) * 2014-12-16 2020-02-19 キヤノン株式会社 固体撮像装置
CN113437102A (zh) * 2015-02-27 2021-09-24 索尼公司 固态成像装置及电子装置
JP2016181532A (ja) * 2015-03-23 2016-10-13 ソニー株式会社 固体撮像装置、及び、電子機器
US9729810B2 (en) * 2015-03-23 2017-08-08 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions
US9768213B2 (en) 2015-06-03 2017-09-19 Canon Kabushiki Kaisha Solid-state image sensor and camera
JP2017017233A (ja) * 2015-07-02 2017-01-19 キヤノン株式会社 撮像装置、撮像装置の駆動方法および撮像システム
JP6570384B2 (ja) 2015-09-11 2019-09-04 キヤノン株式会社 撮像装置及び撮像システム
US10205894B2 (en) 2015-09-11 2019-02-12 Canon Kabushiki Kaisha Imaging device and imaging system
JP6541523B2 (ja) 2015-09-11 2019-07-10 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の制御方法
JP6755679B2 (ja) * 2016-03-04 2020-09-16 キヤノン株式会社 撮像装置
JP6744748B2 (ja) 2016-04-06 2020-08-19 キヤノン株式会社 固体撮像装置及びその製造方法
JP2017195215A (ja) * 2016-04-18 2017-10-26 キヤノン株式会社 撮像素子及びその製造方法
JP6776011B2 (ja) 2016-06-10 2020-10-28 キヤノン株式会社 撮像装置及び撮像システム
JP6688165B2 (ja) 2016-06-10 2020-04-28 キヤノン株式会社 撮像装置及び撮像システム
JP6727938B2 (ja) 2016-06-10 2020-07-22 キヤノン株式会社 撮像装置、撮像装置の制御方法、及び撮像システム
JP7013119B2 (ja) 2016-07-21 2022-01-31 キヤノン株式会社 固体撮像素子、固体撮像素子の製造方法、及び撮像システム
FR3058857B1 (fr) * 2016-11-16 2018-12-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d'images cmos a bruit reduit

Also Published As

Publication number Publication date
US10848695B2 (en) 2020-11-24
JP2018120981A (ja) 2018-08-02
US20180213167A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
JP6957157B2 (ja) 固体撮像装置、撮像システム、および固体撮像装置の製造方法
US20220320156A1 (en) Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus
JP7108421B2 (ja) 撮像装置及び撮像システム
JP6987562B2 (ja) 固体撮像素子
US9985066B2 (en) Solid-state imaging device, method for manufacturing same, and electronic device
US10453879B2 (en) Solid-state imaging device, imaging system, and movable object
JP6755679B2 (ja) 撮像装置
JP5968350B2 (ja) 撮像装置、および、撮像システム
JP2010130657A (ja) 固体撮像装置及びそれを用いた撮像システム
JP7171649B2 (ja) 撮像装置および撮像システム
US10818708B2 (en) Solid-state imaging device and imaging system
US11412163B2 (en) Imaging device, imaging system, and mobile apparatus having control signal lines supplying control signals to respective pixels
TWI618414B (zh) 全域快門校正
JP2021176211A (ja) 光電変換装置及び光電変換システム
US20200336687A1 (en) Imaging apparatus, imaging system, moving object, and manufacturing method for imaging apparatus
JP2019041352A (ja) 撮像装置及び撮像システム
JP6676317B2 (ja) 撮像装置、および、撮像システム
JP2018078405A (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
US20220320159A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving body
JP7019743B2 (ja) 固体撮像装置及び撮像システム
JP6494814B2 (ja) 撮像装置、および、撮像システム
JP6289554B2 (ja) 撮像装置、および、撮像システム
JP2024002461A (ja) 光電変換装置
JP2020170784A (ja) 光電変換装置
JP2021190614A (ja) 光電変換装置及びその製造方法

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211006

R151 Written notification of patent or utility model registration

Ref document number: 6957157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151