JP2022025594A

JP2022025594A - 光電変換装置

Info

Publication number: JP2022025594A
Application number: JP2020128505A
Authority: JP
Inventors: 真人篠原; Masato Shinohara; 寛関根; Hiroshi Sekine
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2020-07-29
Filing date: 2020-07-29
Publication date: 2022-02-10
Also published as: US11626431B2; US20220037380A1

Abstract

【課題】信号の損失を低減するのに有利な光電変換装置を提供する。【解決手段】低不純物濃度のＮ型の半導体領域１２に各機能を有する半導体領域が配置されている光電変換装置であって、Ｎ型半導体領域１５は入射光によって発生した信号電荷を蓄積する。Ｐ型半導体領域１３は平面視においてＮ型半導体領域１５と重なっており、ＰＤ２の感度を決め、Ｐ型半導体領域１９との間に配置されたＰ型半導体領域２１、２２を介して、Ｐ型半導体領域１９と導通する。高不純物濃度のＰ型半導体領域１４、１４’はＰＤ部及びメモリ部３の半導体界面部に形成される。ＰＤ部は、Ｐ型半導体領域１４’とＮ型半導体領域１５及び半導体領域１５の直下にあってＰ型半導体領域１３の深さまでのＮ型半導体領域を含む。また、Ｎ型半導体領域１６は、Ｎ型半導体領域１５から転送される信号電荷を保持する。メモリ部３は、Ｐ型半導体領域１４とＮ型半導体領域１６とを含む。【選択図】図２

Description

本発明は光電変換装置に関する。

グローバルシャッター機能を備えたセンサがある。センサには、それぞれの画素が光電変換装置を備えた複数の画素が配列されている。画素に含まれる光電変換装置は、フォトダイオード部（以下「ＰＤ部」と称する。）とメモリ部と、ＰＤ部に蓄積した信号電荷をメモリ部へ転送するゲートを備えうる。グローバルシャッター機能を備えたセンサでは、ＰＤ部での信号蓄積開始のタイミングを揃え、ＰＤ部からメモリ部への転送を一斉に行うことにより蓄積の終了のタイミングを揃える。これによりグローバルシャッター機能が実現される。特許文献１にはグローバルシャッター機能を備えたセンサの構成が開示されている。特許文献１には第二導電型の電荷蓄積領域の下方に第一導電型の高不純物濃度のバリヤ領域を設けることにより偽信号が電荷蓄積領域へ流入するのをブロックすることが記載されている。

偽信号の流入は、メモリ部の偽信号が流入しうる領域が狭いほうが少なくできうる。よってバリヤ領域は浅い位置に高濃度で形成されることが多い。バリヤ領域が高濃度であると電荷蓄積領域からの空乏層の伸びが小さく、偽信号が流入しうる領域を狭い範囲に抑えることができる。

特開２０１１－２４９４０６

しかし、このような構造においては、転送ゲート電極がオンになった時に電荷蓄積領域が埋め込み状態でなくなりやすく、ＰＤ部から転送されてくる信号電荷が半導体界面部に接するようになる。半導体界面部には捕獲準位が多く存在する。信号キャリアを電子とすると、その捕獲準位に電子が捕獲されてしまう。ゲート電極がオフになると界面部にホールが蓄積されるため捕獲された電子はホールと再結合して消滅しうる。そのために信号が損失しうる。本発明の目的は、信号の損失を低減するのに有利な光電変換装置を提供することである。

本発明の光電変換装置は、第一面と第二面との間に配置された第一導電型の第一半導体領域と、前記第一面と前記第二面との間に配置されて入射光によって発生した信号電荷を蓄積する第一導電型の第二半導体領域と、前記第一面と前記第二面との間に配置された第一導電型の第三半導体領域と、前記第一面と前記第二面との間に配置され、前記第三半導体領域と接する第一導電型の第四半導体領域と、前記第四半導体領域と前記第一面との間に配置された第二導電型の第五半導体領域と、前記第一面の上に配置され、前記第二半導体領域に蓄積された前記信号電荷を前記第三半導体領域へ転送するチャネルを前記第一半導体領域に形成するための第一転送電極と、前記第三半導体領域と前記第二面との間に配置された第二導電型の第六半導体領域と、前記第四半導体領域と前記第二面との間に配置された第二導電型の第七半導体領域と、を有し、前記第三半導体領域は、平面視において前記第一転送電極の少なくとも一部と前記第六半導体領域の少なくとも一部とに重なり、前記第六半導体領域と前記第七半導体領域とは電気的に導通し、前記第六半導体領域を形成するための単位面積当たりの実効的ドーパントイオン量よりも、前記第七半導体領域を形成するための単位面積当たりの実効的ドーパントイオン量のほうが多く、前記第七半導体領域が配置されている位置は、前記第一面からの深さが前記第六半導体領域と同じもしくはより深いことを特徴とする。

信号の損失を低減するのに有利な光電変換装置を提供することができる。

本発明に係る光電変換装置の平面図。本発明に係る光電変換装置の断面図。動作時のポテンシャルを示す図。不純物濃度のプロファイルを示す図。光電変換装置の変形例の平面図。光電変換装置の変形例の断面図。固体撮像装置の概略を示す平面図。

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態で説明されている特徴の組み合わせの全てが発明に必須のものとは限らない。実施形態で説明されている複数の特徴のうち二つ以上の特徴は任意に組み合わされてもよい。また、同一若しくは同様の構成には同一の参照番号を付し、重複した説明は省略する。

また、以下の実施形態において、信号キャリアは電子、したがって信号蓄積層の導電型はＮ型、回路を形成するトランジスタも特に断らない限りＮ型ＭＯＳトランジスタとして説明する。しかし、信号キャリアをホールとして、Ｎ型の導電型とＰ型の導電型を入れ替えてもよい。

［実施形態１］
本実施形態の光電変換装置について説明する。光電変換装置は、ＰＤ部、メモリ、ＰＤ部に蓄積された信号電荷をメモリに転送するためのＰＤ信号転送部を備えうる。さらに、光電変換装置は、メモリからの信号電荷をフローティングデフュージョン領域（以下「ＦＤ部」と称する。）へ転送するメモリ信号転送部、信号電荷を増幅して出力する増幅用ＭＯＳトランジスタを備えうる。グローバルシャッター動作を行うときは、ＰＤ部に蓄積された信号電荷はメモリへ一斉に転送される。

図１は本実施形態に係る光電変換装置１が形成された半導体基板を平面視した平面図であり、光電変換装置１のレイアウトを簡易的に示している。光電変換装置１はフォトダイオード（ＰＤ）部２、信号電荷を保持するメモリ部３、ＰＤ部２からメモリ部３へ信号電荷を転送するための転送電極４、ＦＤ部５、メモリ部３に保持された信号電荷をＦＤ部５へ転送するための転送電極６を有しうる。さらに、ＰＤ部２をリセットするために信号電荷を排出するための信号電荷排出部（以下「ＯＦＤ」と称する。）７、ＰＤ部２に蓄積した信号電荷をＯＦＤ７へ転送するための転送電極８も有しうる。そして、ＦＤ部５に転送された信号電荷を増幅して読み出すためのＭＯＳトランジスタなどを含むＭＯＳトランジスタ部９も有しうる。転送電極４の下には、メモリ部３のＮ型半導体領域に接し、半導体界面部付近に形成されるＮ型半導体領域１０が配置されている。素子分離のための、例えばＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ（ＳＴＩ）などの酸化膜、または拡散層半導体で形成された素子分離部１１も有しうる。

転送電極４、転送電極６及び転送電極８はＰＤ２やメモリ部３が形成された半導体基板の面上に配置されうる。平面視においてＮ型半導体領域１０は少なくとも一部が転送電極４に重なるように配置される。

ＭＯＳトランジスタ部９は、信号増幅用のＭＯＳトランジスタ、ＦＤ部をリセットするリセット用ＭＯＳトランジスタ等の複数のＭＯＳトランジスタを含みうる。またメモリ部３上にはメモリ部に入射する光を低減もしくは防ぐために、遮光部材が配置されうる。遮光部材としては例えばタングステンを用いることができる。

図２は図１における一点鎖線で示したＡ、Ｂ間の断面図である。この例は、低不純物濃度のＮ型の半導体領域１２に各機能を有する半導体領域が配置されている例を示す。Ｎ型半導体領域１５は入射光によって発生した信号電荷を蓄積しうる。Ｐ型半導体領域１３は平面視においてＮ型半導体領域１５と重なっており、ＰＤ２の感度を決めうる。またＰ型半導体領域１３は、Ｐ型半導体領域１９との間に配置されたＰ型半導体領域２１、２２を介して、Ｐ型半導体領域１９と導通しうる。高不純物濃度のＰ型半導体領域１４、１４’はＰＤ部２およびメモリ部３の半導体界面部に形成されている。ＰＤ部２は、Ｐ型半導体領域１４’とＮ型半導体領域１５および半導体領域１５の直下にあってＰ型半導体領域１３の深さまでのＮ型半導体領域を含む。また、Ｎ型半導体領域１６はＮ型半導体領域１５から転送される信号電荷を保持しうる。メモリ部３は、Ｐ型半導体領域１４とＮ型半導体領域１６とを含む。ＰＤ２及びメモリ部３はともに埋め込み構造となっている。

またＰ型半導体領域１７は、Ｎ型半導体領域１５とＮ型半導体領域１０とを電気的に分離しうる。Ｐ型半導体領域１７は、転送電極４の下に位置し、平面視において転送電極４と少なくとも一部が重なる。Ｐ型半導体領域１８は、Ｎ型半導体領域１６とＮ型半導体領域であるＦＤ部５とを電気的に分離しうる。Ｐ型半導体領域１９は、Ｎ型半導体領域１０の下にあり、平面視においてＮ型半導体領域１０と少なくとも一部が重なり、Ｎ型半導体領域１６と重ならないように配置されている。Ｐ型半導体領域２０はＮ型半導体領域１６の下に、平面視においてＮ型半導体領域１６と少なくとも一部が重なるように配置されている。Ｐ型半導体領域１９、２０は、ＰＤ部２への入射光によりＰＤ部に発生した信号電荷が拡散してＮ型半導体領域１０やＮ型半導体領域１６に流入するのを防ぎうる。Ｐ型半導体領域２１、２２は、ともに隣接する光電変換装置のＰＤ同士を分離するための領域である。つまり光電変換装置の分離境界部は平面的に見た場合メモリ部３、ＦＤ部５と少なくとも一部が重なりうる。

薄い誘電体膜２３が半導体界面部上に形成されている。転送電極４、６、８やＭＯＳトランジスタのゲート電極は誘電体膜２３上に形成されている。遮光部材３０が、メモリ部３に入射する光を低減もしくは防ぐために、メモリ部３の上（図２において誘電体膜２３に対して転送電極４、６のある方向）に配置されうる。遮光部材３０はＰＤ部２を除く他の領域を覆うように配置されていてもよい。

次に、Ｎ型半導体領域１５からＮ型半導体領域１０に信号電荷を転送する時の転送電極４の電位の変化による、ポテンシャル変化を考える。図３は図２における転送電極４下の一点鎖線で示したＣ、Ｄ間のポテンシャル図である。つまり図３は、転送電極４、誘電体膜２３、Ｎ型半導体領域１０、Ｐ型半導体領域１９と、Ｎ型半導体領域１０とＰ型半導体領域１９の間のＮ型半導体領域の断面のポテンシャルプロファイルを示す。転送電極４の電位に応じてチャネルが形成される。転送電極４の電位がＶＬの時は、チャネルはオフ状態、電位がＶＨの時は、チャネルはオン状態を示す。オン状態ではＮ型半導体領域１５からＮ型半導体領域１０に信号電荷が転送される。

ポテンシャル１で示す線は転送電極４の電位がＶＬの時のポテンシャルプロファイルである。ここでは、ポテンシャル１に示される電位の最低点と、半導体界面部あるいはＰ型半導体領域１９の中性領域との電位の差を埋め込み電圧Ｖ１とする。半導体界面部はピニング状態すなわちホールが集まる状態なのでＰ型半導体領域１９の中性領域と同電位である。Ｑｅを電子電荷、ｋをボルツマン定数、Ｔを絶対温度とするとＱｅ・Ｖ１はｋ・Ｔよりも十分大きいとする。すなわちもし信号電荷がＮ型半導体１０のポテンシャル１の底にあるとしても、その電子は半導体界面まで熱励起されることはほとんどない状況であるとする。

ポテンシャル２で示す線は転送電極４の電位がＶＨの時に埋め込み性が消滅している状況を表している。ポテンシャル３で示す線は転送電極４の電位がＶＨの時に埋め込み性が十分保たれた状況を表している。ポテンシャル２の場合は、Ｎ型半導体領域１５から転送されてきた信号電荷（この例では電子。）は半導体界面部に溜まるので界面部の捕獲準位に捕獲されやすい。一方ポテンシャル３の場合は、Ｎ型半導体領域１５から転送されてきた電子は、埋め込み性が保たれているために半導体界面部に熱励起されることはほとんどなく、したがって電子が界面部の捕獲準位に捕獲されることもほとんどない。

転送電極４の電位が再び電位ＶＬになると、Ｎ型半導体領域１０の半導体界面部にはホールが誘起され半導体界面部に捕獲されていた電子の多くはホールとの再結合により消滅する。つまり転送電極４がオン時にポテンシャル２に示される状況だとＮ型半導体１５から転送されてきた信号電荷のうちの少なくとも一部が消滅する。しかし、ポテンシャル３に示される状況では埋め込み性が保たれているので、消滅する信号電荷はほとんどなく、ほぼすべての信号電荷がＮ型半導体１６に転送されうる。

以上のようなポテンシャル２の状況とポテンシャル３の状況との違いが起こる原因を以下に説明する。以下、容量と言うときには単位面積当たりの容量という意味である。転送電極４が電位ＶＬから電位ＶＨに変化する時の、転送電極４の電位変化量をＶ０とする。ポテンシャル２のように電位が変化するときのＮ型半導体１０の電位変化量をＶ２とする。ポテンシャル３のように電位が変化するときのＮ型半導体１０の電位変化量をＶ３とする。

転送電極４とその直下の半導体界面部と間の容量は、誘電体膜２３により形成される容量であり、これをＣ０とする。Ｎ型半導体１０のポテンシャルの最低点に電荷が溜まっているとして、これと半導体界面部との容量をＣ１とする。したがってＣ０とＣ１が直列につながっていることになるから、転送電極４とＮ型半導体領域１０との間の容量はＣ０・Ｃ１／（Ｃ０＋Ｃ１）であり、これをＣ０１とする。Ｎ型半導体領域１０とＰ型半導体１９との間のＰＮ接合容量をＣ２とする。この場合、転送電極４が電位ＶＬから電位ＶＨに変化する時の、Ｎ型半導体領域１０の電位は転送電極４の電位の変化を受けて変化する。ＣＯ１とＣ２のそれぞれに印加される電圧の関係から、Ｃ２に印加される電圧分に相当するＣ０１／（Ｃ０１＋Ｃ２）×Ｖ０だけ低下する、ここでＶ０＝ＶＨ－ＶＬである。

転送電極４の電位の変化に応じて低下する電圧がＶ２のように小さいと、Ｎ型半導体領域１０のポテンシャルが転送電極４のポテンシャルよりも高くなって埋め込み性が消滅する。転送電極４の電位の変化に応じて低下する電圧がＶ３のように大きいとＮ型半導体領域１０のポテンシャルが転送電極４のポテンシャルよりも低くなって埋め込み性が維持される。

つまり、容量分割比Ｃ０１／（Ｃ０１＋Ｃ２）が小さいとポテンシャル２のような状況となり、容量分割比Ｃ０１／（Ｃ０１＋Ｃ２）が大きく、１に近いほどポテンシャル３に示すような状況となりうる。容量分割比が１であればＶ３＝Ｖ０となり、転送電極４がオンの時にも埋め込み電圧Ｖ１がそのまま維持されうる。Ｃ２の値によっては転送電極４がオンの時にも埋め込み性が維持されるが埋め込み電圧が十分ではなく、そのためにある程度の信号電荷消滅が生ずることもありうる。したがってＣ２が小さいほどＮ型半導体１０の埋め込み性が維持されうる。

信号電荷の消滅を防ぐ立場からはＣ２＝０が理想である。しかしＣ２を小さくするため、Ｎ型半導体領域１０とＰ型半導体領域１９との距離を大きくすると、すなわちＰ型半導体領域を深い位置に形成すると、偽信号の流入する可能性が増え、メモリ部へ混入する偽信号が大きくなりうる。

そこで偽信号を防止しつつ、Ｎ型半導体領域１０の埋め込み性を十分維持して信号電荷の消滅を低減するために、Ｐ型半導体領域１９を浅い位置に形成し、かつその不純物濃度を適正に設定するとよい。そして、転送電極４がオフ時にはＰ型半導体領域１９の大半が中性領域である一方、転送電極４がオン時にはＰ型半導体領域１９の大部分が空乏化するようにする。Ｐ型半導体領域１９の大部分が空乏化するとＣ２はゼロに近い値となり、容量分割比Ｃ０１／（Ｃ０１＋Ｃ２）が１に近い値となる。このときにはポテンシャル３に示すようにＮ型半導体領域１０の埋め込み性が十分に維持されうる。このような条件が満たされるＰ型半導体領域１９の不純物濃度を求める。

Ｎ型半導体領域１０とＰ型半導体領域１９の関係を図４により説明する。条件を求める前提として、Ｎ型半導体領域１０とＰ型半導体領域１９との距離をＤとし、Ｎ型半導体領域１０およびＰ型半導体領域１９の不純物の分布幅はＤに比べて十分に小さいとする。またＮ型半導体領域１０およびＰ型半導体領域１９の間の半導体領域はＮ型半導体領域１０やＰ型半導体領域１９の不純物濃度に比べて不純物濃度が十分に薄いとする。

そして、Ｎ型半導体領域１０およびＰ型半導体領域１９の間にできるＢｕｉｌｔ－ｉｎＰｏｔｅｎｔｉａｌをＶｂｉ、半導体の誘電率をεとする。またＰ型半導体領域１９の単位面積当たりの不純物量（アクセプタイオン数）をＡとする。

以上より、Ｐ型半導体領域１９が空乏化していなければ、Ｎ型半導体領域１０とＰ型半導体領域１９とにより形成された容量Ｃ２＝ε／Ｄであり、Ｎ型半導体領域１０とＰ型半導体１９との間の電圧がΔＶ変わるときに誘起される電荷ΔＱは次の式１となる。
ΔＱ＝ε／Ｄ×ΔＶ（式１）
転送電極４がオフ時、Ｐ型半導体１９の帯電量は式１よりε／Ｄ×（Ｖｂｉ＋Ｖ１）である。この時Ｐ型半導体領域の不純物は１／２以上中性化している。すなわちＰ型半導体領域１９に１／２×Ａ以上のホールがあるとすると、
１／２×Ｑｅ×Ａ＞＝ε／Ｄ×（Ｖｂｉ＋Ｖ１）
が成り立つ。

また、転送電極４の電位がＶＬからＶＨになるまでにＰ型半導体領域１９が完全に空乏化するとして、Ｃ０１／（Ｃ０１＋Ｃ２）が０．９程度になるようにすると、Ｃ２の電荷量に関して、Ｑｅ×Ａ＜＝ε／Ｄ×（Ｖｂｉ＋Ｖ１＋０．９×Ｖ０）が成り立つ。

以上をまとめると、以下の式２となる。
２×ε／Ｄ／Ｑｅ×（Ｖｂｉ＋Ｖ１）＝＜Ａ＝＜ ε／Ｄ／Ｑｅ×（Ｖｂｉ＋Ｖ１＋０．９×Ｖ０）（式２）
半導体をシリコンとし、Ｄは０．３～０．５ミクロンとするとよい。Ｖｂｉはおよそ０．７Ｖである。Ｖ１は１．４～２．４Ｖ、Ｖ０は４Ｖ～６．５Ｖとするとよい。このような範囲において式２よりＡすなわちＰ型半導体１９を形成するために注入するアクセプタイオン量の上限と下限を求めると、Ａは５．５×１０^１１／ｃｍ^２以上、１．２×１０^１２／ｃｍ^２以下とするとよいことが分かった。

この条件をはずれると偽信号の抑制と信号消滅の防止を両立させることが難しくなる。ただしＡの値は実効的な量を意味し、ドナーイオンがＰ型半導体領域１９の位置に量Ｂだけ存在する時、Ｐ型半導体１９形成のために導入したアクセプタイオン量からＢを差し引いた量がアクセプタイオンの実効的な量となる。したがってドーピングされる不純物の単位面積当たりの実効的な不純物量（実効的ドーパントイオン量）が５．５×１０^１１／ｃｍ^２以上、１．２×１０^１２／ｃｍ^２以下になる。

なお、Ｐ型半導体領域２０は、Ｐ型半導体領域１９と同様メモリ部３への偽信号混入防止という役割があるが、そのほかにＮ型半導体領域１６との間にＰＮ接合容量を形成してメモリ部３の飽和信号量を増大させるという役目を持っている。よってＰ型半導体領域２０はＰ型半導体領域１９とは独立に形成され、Ｐ型半導体領域１９と電気的に導通でき、またＰ型半導体領域２０を形成するための実効的ドーパントイオン量は上記Ａよりも多くてもよい。またＮ型半導体領域１６はＮ型半導体領域１０よりも深い位置まで形成されるので、Ｐ型半導体領域２０の深さはＰ型半導体領域１９と同程度かそれより深い位置に形成すればよい。

ところでこの例では転送電極４の電位がＶＨのときにＰ型半導体領域１９は完全に空乏化されるが、このような時、Ｐ型半導体領域はポテンシャルバリヤ機能を失い、ＰＤ２で発生する信号電荷の一部がＮ型半導体領域１０へ直接移動することが生じうる。しかるに、転送電極４の電位がＶＨになる時はＰＤ２からメモリ部３への信号転送動作時なのであるから、この動作時での信号電荷の直接移動は偽信号の混入ではなく、正常な動作であり、なんら問題がない。

一方、ＰＤ２からメモリ３への信号転送時には、図３のポテンシャル３で示すように転送電極４の電位が上がる時にＮ型半導体領域１０の電位も大きく上がる。したがってＮ型半導体領域１０とＰＤ２の信号蓄積層であるＮ型半導体領域１５とは大きな電位差がつき、Ｎ型半導体領域１５に蓄積されていた電荷信号（電子）はすみやかにＮ型半導体領域１０に転送される。転送電極４の電位がＶＬに戻るとＮ型半導体領域１０の信号電荷はＮ型半導体領域１６に移動し、ここで信号保持される。このようにＰＤ２からメモリ部３への信号転送がしやすいので、ＰＤ部２の飽和信号量を上げることができる。

以上のような光電変換装置構造により、従来に比べてメモリ部への偽信号の混入を有効に抑制しつつ、信号の消滅を低減し、さらにＰＤ２の飽和信号量も向上させることができる。

〔実施形態１の変形例〕
実施形態１の変形例に係る光電変換装置１について半導体基板を平面視した平面図により説明する。同図の一点鎖線で示すＥ－Ｆ間の断面構造図が図６に示されている。本実施例では転送電極４とその下の半導体基板に形成されるＮ型半導体領域１０の面積がＮ型半導体領域１６より大きくなる。転送電極４と転送電極６とは接近しており、その間の半導体界面部にＰ型半導体領域１４が形成されている。Ｎ型半導体領域１５とＮ型半導体領域１６との間隔は、Ｎ型半導体領域１６とＮ型半導体領域５との間隔よりも大きい。この例では、Ｎ型半導体領域１０自体がメモリ部として機能し、Ｎ型半導体領域１６の役目は電荷蓄積部としてのメモリとしての役目よりもＮ型半導体領域１０から転送電極６への信号電荷の通路としての役目が大きい。Ｎ型半導体領域１６は面積が小さく、メモリの役目は小さいので、Ｎ型半導体領域１６の下のＰ型半導体領域２０は、低濃度でよく、Ｐ型半導体領域１９よりも深い位置に配置されてもよく、場合によってはＰ型半導体領域１９と同程度の深さであってもよい。またＰ型半導体領域１３は、Ｐ型半導体領域１９との間に配置されたＰ型半導体領域２０、２１、２２を介して、Ｐ型半導体領域１９と導通しうる。

Ｐ型半導体領域２０がＰ型半導体領域１９と電気的に導通すること、Ｐ型半導体領域２０がＰ型半導体領域１９と同程度かまたはより深い場所に位置することは実施形態１と同じである。しかしこの例ではＰ型半導体領域１９とＰ型半導体領域２０との不純物濃度の関係は特に規定されない。よってＰ型半導体領域２０とＰ型半導体領域１９が同一深さ、同一不純物濃度でよい場合には両方を合わせてひとつのＰ型半導体領域にできる。例えば、Ｎ型半導体領域１６がごく浅くに配置される場合には、Ｐ型半導体領域２０とＰ型半導体領域１９を一つの半導体領域にすることができる。Ｐ型半導体領域１４とＮ型半導体領域１６が無く、Ｎ型半導体領域１０が転送電極６の直下まで伸びている構造の場合にも、Ｐ型半導体領域２０とＰ型半導体領域１９を一つの半導体領域にすることができる。

また図６においてＰ型半導体領域２０は長く伸びて２１、２２と同様の光電変換装置間のＰＤ同士を分離するためのＰ型半導体領域の一部ともなっているが、そのような伸長がなく、Ｐ型半導体領域１９と平面視において一部重なる程度であってもよい。あるいはＰ型半導体領域２０は光電変換装置全面、少なくともＮ型半導体領域１５を平面的に覆うように形成され、Ｎ型半導体領域１５との間にＰＮ接合容量を形成してＰＤ２の飽和を向上させる役目を果たしてもよい。

本変形例は実施形態１と比べて単位面積当たりのメモリの飽和信号量を大きくすることが可能である。なぜならＰ型半導体領域１４、Ｎ型半導体領域１６、そしてＰ型半導体領域２０とで形成されるＰＮ接合容量より、転送電極４とＮ型拡散層１０間のＭＯＳ容量のほうが一般的にかなり大きいからである。また転送電極４の電位がＶＨのときにはＮ型半導体領域１０は埋め込み性を維持できる。よって本変形例によれば、従来に比べてメモリ部への偽信号の混入を有効に防ぎつつ、信号消滅をも防ぎ、さらにＰＤの飽和信号量、およびメモリの飽和信号量も向上させることができる。

[固体撮像装置]
以上に述べた光電変換装置を固体撮像装置１００に適用した例を図７により説明する。固体撮像装置１００は、例えば、複数の画素が行列状に配列された画素部１０１と、画素部１０１の行の画素を制御する垂直走査回路１０２と、信号を読み出して処理する信号処理回路１０３と、列毎に設けた回路の制御を行う水平走査回路１０４と、を有する。それぞれの画素には実施形態１及び変形例で説明した光電変換装置が含まれている。また固体撮像装置は、固体撮像装置を制御するための制御信号とタイミング信号を発生する制御回路を含んでもよい。

典型的には、垂直走査回路１０２は画素の所定の行を選択して、その行にある画素から信号を読み出す制御を行う。垂直走査回路１０２の制御により、光電変換装置のＰＤ部２からの信号は不図示の垂直信号線へ出力される。水平走査回路１０４は行単位で読み出された信号を、信号処理回路１０３を制御して外部へ出力させる制御を行う。信号処理回路１０３は、画素からの信号を増幅する増幅回路、ノイズを低減する回路、Ａ／Ｄ変換器を含みうる。

グローバルシャッターの動作は例えば、次のように行われる。垂直走査回路１０２の制御により所定のタイミングで、画素部１０１の画素に含まれるＰＤ部２は入射される光に応じた信号電荷の蓄積を開始する。次に垂直走査回路１０２の制御により光電変換装置の転送電極４の電位が一斉にＶＨにされ、ＰＤ部２に蓄積された信号電荷は同じタイミングで信号電荷を蓄積する半導体領域へ転送される。このようにＰＤ部２から同じタイミングでＰＤ部２に蓄積された信号電荷が読み出されうる。次に垂直走査回路１０２により、転送電極６が行毎に制御されて信号電荷はフローティングデフュージョン領域５へ転送される。フローティングデフュージョン領域５からの信号はＭＯＳトランジスタ部９の増幅回路で増幅されて垂直信号線へ読み出されて信号処理回路１０３へ入力される。信号処理回路１０３は信号を、例えば増幅し、Ａ／Ｄ変換して、水平走査回路１０４の制御により外部へ信号を出力する。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

２：フォトダイオード３：メモリ部４：転送電極５：フローティングデフュージョン領域６：転送電極１１：素子分離部１２：第一導電型の半導体領域１３：第二導電型の半導体領域１４、１４’：第二導電型の半導体領域１５、１６：第一導電型の半導体領域１７～２２：第二導電型の半導体領域

Claims

第一面と第二面との間に配置された第一導電型の第一半導体領域と、
前記第一面と前記第二面との間に配置されて入射光によって発生した信号電荷を蓄積する第一導電型の第二半導体領域と、
前記第一面と前記第二面との間に配置された第一導電型の第三半導体領域と、
前記第一面と前記第二面との間に配置され、前記第三半導体領域と接する第一導電型の第四半導体領域と、
前記第四半導体領域と前記第一面との間に配置された第二導電型の第五半導体領域と、
前記第一面の上に配置され、前記第二半導体領域に蓄積された前記信号電荷を前記第三半導体領域へ転送するチャネルを前記第一半導体領域に形成するための第一転送電極と、
前記第三半導体領域と前記第二面との間に配置された第二導電型の第六半導体領域と、
前記第四半導体領域と前記第二面との間に配置された第二導電型の第七半導体領域と、を有し、
前記第三半導体領域は、平面視において前記第一転送電極の少なくとも一部と前記第六半導体領域の少なくとも一部とに重なり、
前記第六半導体領域と前記第七半導体領域とは電気的に導通し、
前記第六半導体領域を形成するための単位面積当たりの実効的ドーパントイオン量よりも、前記第七半導体領域を形成するための単位面積当たりの実効的ドーパントイオン量のほうが多く、
前記第七半導体領域が配置されている位置は、前記第一面からの深さが前記第六半導体領域と同じもしくはより深い、
ことを特徴とする光電変換装置。
前記第七半導体領域は前記第三半導体領域と平面視において少なくとも一部が重なることを特徴とする請求項１に記載の光電変換装置。
第一面と第二面との間に配置された第一導電型の第一半導体領域と、
前記第一面と前記第二面との間に配置されて入射光によって発生した信号電荷を蓄積する第一導電型の第二半導体領域と、
前記第一面と前記第二面との間に配置された第一導電型の第三半導体領域と、
前記第一面と前記第二面との間に配置され、前記第三半導体領域と接する第一導電型の第四半導体領域と、
前記第四半導体領域と前記第一面との間に配置された第二導電型の第五半導体領域と、
前記第一面の上に配置され、前記第二半導体領域に蓄積された前記信号電荷を前記第三半導体領域へ転送するチャネルを前記第一半導体領域に形成するための第一転送電極と、
前記第三半導体領域と前記第二面との間に配置される第二導電型の第六半導体領域と、
前記第二半導体領域及び前記第六半導体領域と前記第二面との間に配置される第二導電型の第八半導体領域と、を有し、
前記第四半導体領域と前記第六半導体領域とは平面視において重ならず、前記第六半導体領域と前記第八半導体領域とは電気的に導通している、
ことを特徴とする光電変換装置。
前記第八半導体領域は平面視において前記第二半導体領域と重なることを特徴とする請求項３に記載の光電変換装置。
前記第六半導体領域を形成するための単位面積当たりの実効的ドーパントイオン量は５．５×１０^１１／ｃｍ^２以上かつ１．２×１０^１２／ｃｍ^２以下であることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
前記第一面の上に配置され、第四半導体領域を覆う遮光部材をさらに備えることを特徴とする請求項１乃至５のいずれか一項に記載の光電変換装置。
第一導電型のフローティングデフュージョン領域と、
前記第一面に配置され、前記第四半導体領域から前記信号電荷を前記フローティングデフュージョン領域へ転送するチャネルを前記第一半導体領域に形成するための第二転送電極と、をさらに備えることを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
第一面と第二面との間に配置された第一導電型の第一半導体領域と、
前記第一面と前記第二面との間に配置されて入射光によって発生した信号電荷を蓄積する第一導電型の第二半導体領域と、
前記第一面と前記第二面との間に配置された第一導電型の第三半導体領域と、
前記第一面の上に配置され、前記第二半導体領域に蓄積された前記信号電荷を前記第三半導体領域へ転送するチャネルを前記第一半導体領域に形成するための第一転送電極と、
前記第三半導体領域と前記第二面との間に配置されて、前記第三半導体領域の少なくとも一部と重なる第二導電型の半導体領域と、を有し、
前記第三半導体領域と前記第一転送電極とは平面視において少なくとも一部が重なり、
前記第二導電型の半導体領域の単位面積当たりの実効的ドーパントイオン量は５．５×１０^１１／ｃｍ^２以上かつ１．２×１０^１２／ｃｍ^２以下であることを特徴とする光電変換装置。
第二導電型の第九半導体領域をさらに備え、
前記第九半導体領域は、平面視において前記第一転送電極の少なくとも一部と重なり、前記第三半導体領域と重ならない、
ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
請求項１乃至９のいずれか１項に記載の光電変換装置を有する画素が行列状に配列された画素部と、
前記画素部を制御して画素から信号を読み出すための垂直走査回路と、
画素から読み出された信号を処理する処理回路と、を有することを特徴とする固体撮像装置。