JP2021190614A - 光電変換装置及びその製造方法 - Google Patents

Abstract

【課題】光電変換部に影響を与えることなく電荷排出用トランジスタの特性を向上しうる光電変換装置を提供する。【解決手段】光電変換により生じた電荷を蓄積する第１導電型の第１半導体領域を有する光電変換部と、第１半導体領域の電荷を排出部に排出するための電荷排出用トランジスタと、を有する。排出部は、第１の深さに設けられた第１導電型の第２半導体領域と、第２半導体領域に接続され、第１の深さよりも深い第２の深さに渡って設けられた第１導電型の第３半導体領域と、を有する。第２半導体領域は、第１半導体領域よりも浅く、第１半導体領域よりも不純物濃度が高い。第３半導体領域は、第１半導体領域と同等の深さ及び同等の不純物濃度を有する。【選択図】図４

Description

本発明は、光電変換装置及びその製造方法に関する。

ＣＭＯＳイメージセンサ等の撮像装置に代表される光電変換装置の画素は、光電変換部で生じた過剰電荷を排出するためのオーバーフロードレインを備えており、光電変換部に蓄積される飽和信号量を制限している。一般的なＣＭＯＳセンサにおいては、浮遊拡散部が主なオーバーフロードレインとして用いられる。また、グローバル電子シャッタ機能を備えたＣＭＯＳセンサにおいては、光電変換部をリセットするためのトランジスタのドレインがオーバーフロードレインとして用いられる。特許文献１には、グローバル電子シャッタ動作に好適なオーバーフロードレイン構造が開示されている。

特開２０１９−０２９４８０号公報

特許文献１に記載の技術は、光電変換部とオーバーフロードレインとの間に電荷排出経路となる半導体領域を設け、光電変換部から溢れ出た電荷のオーバーフロードレインへの排出を促進するものである。しかしながら、電荷排出経路となる半導体領域及び光電変換部の電荷蓄積領域と電荷排出経路となる半導体領域とは同一導電型の半導体領域であり、これらが重なる部分は不純物濃度が高く、信号電荷が溜まりやすかった。そのため、光電変換部に蓄積した信号電荷を光電変換部とは別の電荷保持部に転送する際に、信号電荷を転送しきれないという不具合が生じることがあった。

本発明の目的は、光電変換部の特性に影響を与えることなくオーバーフロートランジスタの特性を向上しうる光電変換装置及びその製造方法を提供することにある。

本発明の一観点によれば、半導体基板に設けられ、光電変換により生じた電荷を蓄積する第１導電型の第１半導体領域を有する光電変換部と、前記半導体基板の上に設けられ、前記第１半導体領域の電荷を排出部に排出するための電荷排出用トランジスタと、を有し、前記排出部は、前記半導体基板の第１の深さに設けられた前記第１導電型の第２半導体領域と、前記第２半導体領域に接続され、前記第１の深さよりも深い第２の深さに渡って設けられた前記第１導電型の第３半導体領域と、を有し、前記第２半導体領域は、前記第１半導体領域よりも浅く、且つ、前記第１半導体領域よりも不純物濃度が高く、前記第３半導体領域は、前記第１半導体領域と同等の深さ及び同等の不純物濃度を有する光電変換装置が提供される。

また、本発明の他の一観点によれば、半導体基板に設けられ、光電変換により生じた電荷を蓄積する第１導電型の第１半導体領域を有する光電変換部と、前記半導体基板の上に設けられ、前記第１半導体領域の電荷を排出部に排出するための電荷排出用トランジスタと、を有し、前記排出部は、前記半導体基板の第１の深さに設けられた前記第１導電型の第２半導体領域と、前記第２半導体領域に接続され、前記第１の深さよりも深い第２の深さに渡って設けられた前記第１導電型の第３半導体領域と、を有し、前記第２半導体領域は、前記第１半導体領域よりも浅く、且つ、前記第１半導体領域よりも不純物濃度が高く、前記第３半導体領域は、前記第１半導体領域と同等の深さ及び同等の不純物濃度を有する、光電変換装置の製造方法であって、前記電荷排出用トランジスタのゲート電極をマスクとして前記第１導電型の不純物をイオン注入することにより、前記ゲート電極に対して自己整合的に前記第１半導体領域を形成する工程と、前記ゲート電極をマスクとして前記第１導電型の不純物をイオン注入することにより、前記第３半導体領域を前記ゲート電極に対して自己整合的に形成する工程とを有する光電変換装置の製造方法が提供される。

また、本発明の更に他の一観点によれば、半導体基板に設けられ、光電変換により生じた電荷を蓄積する第１導電型の第１半導体領域を有する光電変換部と、前記半導体基板の上に設けられ、前記第１半導体領域の電荷を排出部に排出するための電荷排出用トランジスタと、を有し、前記排出部は、前記半導体基板の第１の深さに設けられた前記第１導電型の第２半導体領域と、前記第２半導体領域に接続され、前記第１の深さよりも深い第２の深さに渡って設けられた前記第１導電型の第３半導体領域と、を有し、前記第２半導体領域は、前記第１半導体領域よりも浅く、且つ、前記第１半導体領域よりも不純物濃度が高く、前記第３半導体領域は、前記第１半導体領域と同等の深さ及び同等の不純物濃度を有する、光電変換装置の製造方法であって、前記第１半導体領域を形成する領域に設けられた開口部と前記第３半導体領域を形成する領域に設けられた開口部とを有するマスクを用いて前記第１導電型の不純物をイオン注入することにより、前記第１半導体領域と前記第３半導体領域とを同時に形成する工程と、前記第１半導体領域及び前記第３半導体領域を形成した後に、前記電荷排出用トランジスタのゲート電極を形成する工程とを有する光電変換装置の製造方法が提供される。

本発明によれば、光電変換部の特性に影響を与えることなくオーバーフロートランジスタの特性を向上することができる。

本発明の第１実施形態による光電変換装置の概略構成を示すブロック図である。 本発明の第１実施形態による光電変換装置の画素の構成例を示す等価回路図である。 本発明の第１実施形態による光電変換装置の画素の平面レイアウト図である。 本発明の第１実施形態による光電変換装置の画素の部分断面図である。 本発明の第１実施形態による光電変換装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による光電変換装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による光電変換装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による光電変換装置の製造方法を示す工程断面図（その４）である。 本発明の第２実施形態による光電変換装置の画素の平面レイアウト図である。 本発明の第２実施形態による光電変換装置の画素の部分断面図である。 本発明の第２実施形態による光電変換装置のオーバーフロートランジスタのゲート長方向に沿った不純物濃度分布を示すグラフである。 本発明の第３実施形態による光電変換装置の画素の平面レイアウト図である。 本発明の第３実施形態による光電変換装置の画素の部分断面図である。 本発明の第４実施形態による光電変換装置の画素の平面レイアウト図である。 本発明の第４実施形態による光電変換装置の画素の部分断面図である。 本発明の第５実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第６実施形態による撮像システム及び移動体の構成例を示す図である。

［第１実施形態］
本発明の第１実施形態による光電変換装置について、図１乃至図４を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。図２は、本実施形態による光電変換装置における画素の構成例を示す等価回路図である。図３は、本実施形態による光電変換装置における画素の平面レイアウト図である。図４は、本実施形態による光電変換装置における画素の断面図である。

本実施形態による光電変換装置１００は、例えば図１に示すように、画素部１０と、垂直走査回路２０と、読み出し回路３０と、水平走査回路４０と、出力回路５０と、制御回路６０と、により構成され得る。

画素部１０には、複数の行及び複数の列に渡って行列状に配された複数の画素１２が設けられている。各々の画素１２は、フォトダイオード等の光電変換素子からなる光電変換部を含み、入射光の光量に応じた画素信号を出力する。画素部１０に配される画素アレイの行数及び列数は、特に限定されるものではない。また、画素部１０には、入射光の光量に応じた画素信号を出力する有効画素のほか、光電変換部が遮光されたオプティカルブラック画素や、信号を出力しないダミー画素などが配置されていてもよい。

画素部１０の画素アレイの各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４の各々は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線１４の延在する第１の方向は、行方向或いは水平方向と呼ぶことがある。制御線１４は、垂直走査回路２０に接続されている。

画素部１０の画素アレイの各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、出力線１６が配されている。出力線１６の各々は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。出力線１６の延在する第２の方向は、列方向或いは垂直方向と呼ぶことがある。出力線１６は、読み出し回路３０に接続されている。

垂直走査回路２０は、画素１２から信号を読み出す際に画素１２内の読み出し回路を駆動するための制御信号を、画素アレイの各行に設けられた制御線１４を介して画素１２に供給する制御回路部である。垂直走査回路２０は、シフトレジスタやアドレスデコーダを用いて構成され得る。垂直走査回路２０は、制御線１４を介して供給する制御信号によって画素部１０の画素１２を行単位で駆動する。行単位で画素１２から読み出された信号は、画素アレイの各列に設けられた出力線１６を介して読み出し回路３０に入力される。

読み出し回路３０は、画素１２から読み出された画素信号に対して所定の処理、例えば、増幅処理、アナログ・デジタル変換処理、相関二重サンプリング処理等の信号処理を実施する回路部である。読み出し回路３０は、アナログ画素信号を保持するサンプルホールド容量や、デジタル画素信号を保持する列メモリなどを含み得る。

水平走査回路４０は、読み出し回路３０で処理された画素信号を列毎に順次、出力回路５０に転送するための制御信号を読み出し回路３０に供給する回路部である。水平走査回路４０は、シフトレジスタやアドレスデコーダを用いて構成され得る。

出力回路５０は、バッファアンプや差動増幅器などから構成され、水平走査回路４０によって選択された列の画素信号に対して所定の信号処理を実行し、処理後の画素データを出力する回路部である。出力回路５０が行う信号処理としては、増幅処理や、デジタル相関二重サンプリング（ＣＤＳ）処理などが挙げられる。

制御回路６０は、垂直走査回路２０、読み出し回路３０、水平走査回路４０に、これらの動作やタイミングを制御する制御信号を供給するための回路部である。垂直走査回路２０、読み出し回路３０、水平走査回路４０に供給する制御信号の一部又は総ては、光電変換装置１００の外部から供給されてもよい。

各々の画素１２は、例えば図２に示すように、光電変換部ＰＤと、転送トランジスタＭ１，Ｍ２と、リセットトランジスタＭ３と、増幅トランジスタＭ４と、選択トランジスタＭ５と、オーバーフロートランジスタＭ６と、により構成され得る。オーバーフロートランジスタＭ６は、光電変換部ＰＤの電荷を排出するための電荷排出用トランジスタである。

光電変換部ＰＤは、例えばフォトダイオードであり、アノードが接地ノードに接続され、カソードが転送トランジスタＭ１のソース及びオーバーフロートランジスタＭ６のソースに接続されている。転送トランジスタＭ１のドレインは、転送トランジスタＭ２のソースに接続されている。転送トランジスタＭ１のドレインと転送トランジスタＭ２とが接続されるノードＭＥＭは、容量成分を含み、電荷保持部としての機能を備える。図２には、ノードＭＥＭに結合される容量成分を、容量Ｃ１として表している。転送トランジスタＭ２のドレインは、リセットトランジスタＭ３のソース及び増幅トランジスタＭ４のゲートに接続されている。転送トランジスタＭ２のドレイン、リセットトランジスタＭ３のソース及び増幅トランジスタＭ４のゲートが接続されるノードＦＤは、いわゆる浮遊拡散（フローティングディフュージョン）部である。浮遊拡散部は、容量成分（浮遊拡散容量）を含み、電荷保持部としての機能を備える。図２には、ノードＦＤに結合される容量成分を、容量Ｃ２として表している。

リセットトランジスタＭ３のドレイン及び増幅トランジスタＭ４のドレインは、電圧Ｖｄｄが供給される電源ノードに接続されている。増幅トランジスタＭ４のソースは、選択トランジスタＭ５のドレインに接続されている。選択トランジスタＭ５のソースは、出力線１６に接続されている。出力線１６は、電流源１８に接続されている。オーバーフロートランジスタＭ６のドレイン（オーバーフロードレイン）は、電圧Ｖｄｄが供給される電源ノードに接続されている。なお、リセットトランジスタＭ３のドレイン、増幅トランジスタＭ４のドレイン及びオーバーフロートランジスタＭ６のドレインに供給される電圧は、ここでは共通の電圧Ｖｄｄとしているが、必ずしも同じである必要はない。

なお、画素１２は、必ずしも選択トランジスタＭ５を有する必要はなく、選択トランジスタＭ５を含まない画素構成であってもよい。この場合、増幅トランジスタＭ４のソースが出力線１６に接続される。

図２の画素構成の場合、各行の制御線１４は、転送トランジスタＭ２のゲート、リセットトランジスタＭ３のゲート、選択トランジスタＭ５のゲートに接続された３本の信号線を含む。転送トランジスタＭ１のゲート、オーバーフロートランジスタＭ６のゲートに接続された信号線は、制御回路６０に接続される。画素１２の転送トランジスタＭ１、オーバーフロートランジスタＭ６は、複数行複数列の画素１２で一括して制御される（グローバルシャッタ動作）。
転送トランジスタＭ１のゲートには、制御回路６０から制御信号ΦＴＸ１が供給される。転送トランジスタＭ２のゲートには、垂直走査回路２０から制御信号ΦＴＸ２が供給される。リセットトランジスタＭ３のゲートには、垂直走査回路２０から制御信号ΦＲＥＳが供給される。選択トランジスタＭ５のゲートには、垂直走査回路２０から制御信号ΦＳＥＬが供給される。オーバーフロートランジスタＭ６のゲートには、制御回路６０から制御信号ΦＯＦＧが供給される。各トランジスタがＮ型ＭＯＳトランジスタで構成される場合、Ｈｉｇｈレベルの制御信号が供給されると対応するトランジスタがオンとなる。また、Ｌｏｗレベルの制御信号が供給されると対応するトランジスタがオフとなる。

なお、本実施形態では、光入射によって光電変換部ＰＤで生成される電子正孔対のうち、電子を信号キャリアとして用いる場合を想定して説明を行う。信号キャリアとして電子を用いる場合、画素１２を構成する各トランジスタは、Ｎ型ＭＯＳトランジスタによって構成され得る。ただし、信号キャリアは電子に限られるものではなく、正孔を信号キャリアとして用いてもよい。信号キャリアとして正孔を用いる場合、各トランジスタや半導体層の導電型は、本実施形態で説明するものとは逆導電型となる。また、ＭＯＳトランジスタのソース及びドレインの呼称はトランジスタの導電型や着目する機能によって異なることがある。本実施形態において使用するソース及びドレインの名称の一部又は全部は、逆の名称で呼ばれることもある。

光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭ１は、オンになることにより光電変換部ＰＤが保持する電荷をノードＭＥＭ（電荷保持部）に転送する。光電変換部ＰＤから転送された電荷は、ノードＭＥＭに結合される容量Ｃ１によって保持される。転送トランジスタＭ２は、オンになることによりノードＭＥＭが保持する電荷をノードＦＤ（浮遊拡散部）に転送する。ノードＭＥＭから転送された電荷は、ノードＦＤに結合される容量Ｃ２によって保持される。その結果、ノードＦＤは、容量Ｃ２による電荷電圧変換によって、ノードＭＥＭから転送された電荷の量に応じた電位となる。

増幅トランジスタＭ４は、ドレインに電圧Ｖｄｄが供給され、ソースに選択トランジスタＭ５を介して電流源１８からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ４は、ノードＦＤの電圧に基づく信号を、選択トランジスタＭ５を介して出力線１６に出力する。この意味で、増幅トランジスタＭ４は、ノードＦＤが保持する電荷に基づく画素信号を出力する出力部でもある。リセットトランジスタＭ３は、オンになることによりノードＦＤを電圧Ｖｄｄに応じた電圧にリセットする。オーバーフロートランジスタＭ６は、オンになることにより、光電変換部ＰＤに蓄積された電荷を電源ノードに排出し、光電変換部ＰＤをリセットする。

画素１２の転送トランジスタＭ２、リセットトランジスタＭ３及び選択トランジスタＭ５は、前述のように、垂直走査回路２０から供給される制御信号ΦＴＸ２，ΦＲＥＳ，ΦＳＥＬにより、行単位で制御される。制御信号ΦＳＥＬにより選択された行に属する画素１２の画素信号は、それぞれの画素１２の対応する出力線１６に、同時に出力される。

光電変換装置１００は、１つの半導体基板に形成されてもよいし、複数の半導体基板に構成要素を作り分けこれら半導体基板を積層することにより形成されてもよい。図３は、画素部１０が配される半導体基板１１０における画素１２の平面レイアウトの一例を示す概略図である。図４は、図３のＡ−Ａ′線断面図である。図３及び図４には、画素１２を構成する要素のうち、半導体基板１１０に設けられる各半導体領域と、各トランジスタのゲート電極を構成するゲート層のみを示している。

半導体基板１１０の主表面には、例えば図３に示すように、活性領域１１２，１１４が確定されている。活性領域１１２，１１４は、ＳＴＩ（Shallow Trench Isolation）等の絶縁構造体やｐｎ接合分離により構成される素子分離部により、互いに分離されている。素子分離のための絶縁構造体やｐｎ接合分離は、適宜組み合わせることができる。活性領域１１２には、光電変換部ＰＤと、転送トランジスタＭ１，Ｍ２と、電荷保持部（ノードＭＥＭ）と、浮遊拡散部（ノードＦＤ）と、オーバーフロートランジスタＭ６と、オーバーフロードレインＯＦＤと、が配置され得る。また、活性領域１１４には、リセットトランジスタＭ３と、増幅トランジスタＭ４と、選択トランジスタＭ５と、が配置され得る。

半導体基板の上には、活性領域１１２を跨ぐように、転送トランジスタＭ１のゲートを構成する転送電極１４０、転送トランジスタＭ２のゲートを構成する転送電極１４４及びオーバーフロートランジスタＭ６のゲートを構成する転送電極１４６が配置されている。転送電極１４０は、平面視において、光電変換部ＰＤと電荷保持部（ノードＭＥＭ）との間に配される。転送電極１４４は、平面視において、電荷保持部（ノードＭＥＭ）と浮遊拡散部（ノードＦＤ）との間に配される。転送電極１４６は、平面視において、光電変換部ＰＤとオーバーフロードレインＯＦＤとの間に配される。また、半導体基板１１０の上には、活性領域１１４を跨ぐように、リセットトランジスタＭ３のゲート電極１５０、増幅トランジスタＭ４のゲート電極１５２及び選択トランジスタＭ５のゲート電極１５４が配置されている。

画素１２が設けられる半導体基板１１０は、例えばＮ型の半導体基板によって構成され得る。半導体基板１１０の主表面側には、例えば図４に示すように、Ｐ型ウェルを構成する低不純物濃度のＰ型半導体領域１１６が設けられている。Ｐ型半導体領域１１６内には、光電変換部ＰＤと、電荷保持部（ノードＭＥＭ）と、オーバーフロードレインＯＦＤと、が設けられている。

光電変換部ＰＤは、半導体基板１１０の表面部に設けられた高不純物濃度のＰ型半導体領域１１８と、Ｐ型半導体領域１１８の下部に設けられたＮ型半導体領域１２０と、を含む。Ｎ型半導体領域１２０はＰ型半導体領域１１６，１１８との間にｐｎ接合を形成しており、これにより埋め込みダイオード構造の光電変換部ＰＤが構成されている。Ｎ型半導体領域１２０は、半導体基板１１０内における光電変換によって生じた電荷を蓄積するための電荷蓄積層としての役割を備えるほか、転送トランジスタＭ１のソース及びオーバーフロートランジスタＭ６のソースとしての役割も備える。Ｐ型半導体領域１１８は、半導体基板１１０の表面部で生じる暗電流による影響を抑制するための表面保護層である。Ｎ型半導体領域１２０の底部の深さ（Ｎ型半導体領域１２０とＰ型半導体領域１１６との間のｐｎ接合の深さ）は、半導体基板１１０の主表面からＤ１である。

電荷保持部（ノードＭＥＭ）は、半導体基板１１０の表面部に設けられた高不純物濃度のＰ型半導体領域１２２と、Ｐ型半導体領域１２２の下部に設けられたＮ型半導体領域１２４と、を含む。Ｎ型半導体領域１２４はＰ型半導体領域１１６，１２２との間にｐｎ接合を形成しており、これにより埋め込みダイオード構造の電荷保持部が構成されている。Ｎ型半導体領域１２４は、光電変換部ＰＤから転送される電荷を保持するための電荷保持層としての役割を備えるほか、転送トランジスタＭ１のドレイン及び転送トランジスタＭ２のソースとしての役割も備える。Ｐ型半導体領域１２２は、半導体基板１１０の表面部で生じる暗電流による影響を抑制するための表面保護層である。なお、電荷保持部（ノードＭＥＭ）は、光が入射しないように通常は遮光層（不図示）で覆われている。

オーバーフロードレインＯＦＤは、オーバーフロートランジスタＭ６のドレイン（排出部）であり、高不純物濃度のＮ型半導体領域１２６と、Ｎ型半導体領域１２６に接続され、Ｎ型半導体領域１２６よりも不純物濃度の低いＮ型半導体領域１２８と、を含む。Ｎ型半導体領域１２６の底部の深さは、半導体基板１１０の主表面からＤ２である。Ｎ型半導体領域１２６の深さＤ２は、Ｎ型半導体領域１２０の深さＤ１よりも浅い。Ｎ型半導体領域１２８の底部の深さ（Ｎ型半導体領域１２８とＰ型半導体領域１１６との間のｐｎ接合の深さ）は、半導体基板１１０の主表面からＤ３である。

転送トランジスタＭ１のゲート電極を構成する転送電極１４０は、Ｎ型半導体領域１２０とＮ型半導体領域１２４との間の半導体基板１１０の主表面上に、ゲート絶縁膜１４２を介して設けられている。オーバーフロートランジスタＭ６のゲート電極を構成する転送電極１４６は、Ｎ型半導体領域１２０とオーバーフロードレインＯＦＤとの間の半導体基板１１０の主表面上に、ゲート絶縁膜１４８を介して設けられている。

Ｎ型半導体領域１２８の深さＤ３は、Ｎ型半導体領域１２６の深さＤ２よりも深く、また、Ｎ型半導体領域１２０の深さＤ１と同程度である。Ｎ型半導体領域１２６の深さＤ２及びＮ型半導体領域１２８の深さＤ３は、Ｎ型半導体領域１２０の少なくとも一部が、深さＤ２から深さＤ３までの間に位置するように、適宜選択することができる。

また、平面視におけるＮ型半導体領域１２０とＮ型半導体領域１２８との間の距離Ｌ１は、平面視におけるＮ型半導体領域１２０とＮ型半導体領域１２６との間の距離Ｌ２よりも短いか、或いは、距離Ｌ２と同程度である。なお、本明細書において平面視とは、画素１２の各構成要素を半導体基板１１０の表面に平行な面に投影した状態を表すものであり、図３の平面レイアウト図に対応している。

このように、本実施形態のオーバーフロートランジスタＭ６は、オーバーフロードレインＯＦＤが、Ｎ型半導体領域１２６と、Ｎ型半導体領域１２８と、により構成されている。オーバーフロートランジスタＭ６は、Ｎ型半導体領域１２８を備えていなくても、通常の設計により所望の特性、すなわち、オフ時にはＮ型半導体領域１２０に信号電荷を蓄積し、オン時にはＮ型半導体領域１２０に蓄積された信号電荷を排出することはできる。しかしながら、このような構造では、オフ時においてＮ型半導体領域１２０から溢れ出た電荷を排出する能力が十分とはいえない。これは、Ｎ型半導体領域１２６がＮ型半導体領域１２０よりも浅いため、Ｎ型半導体領域１２０からＮ型半導体領域１２６への電荷の移動が、オフ時にチャネル領域に形成される高密度ホール層によるポテンシャルバリアの影響によって抑制されるからである。

この点、本実施形態のオーバーフロートランジスタＭ６は、オーバーフロードレインＯＦＤが、Ｎ型半導体領域１２０と同程度の深さを有するＮ型半導体領域１２８を更に備えている。これにより、Ｎ型半導体領域１２０から溢れ出たオーバーフロー電荷は、チャネル領域の高密度ホール層による影響の少ない半導体基板１１０のより深い部分を介してＮ型半導体領域１２８に達することができるようになる。ここで、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間の領域（Ｐ型半導体領域１１６）はＰ型不純物濃度が低いため、チャネル領域よりも深い領域ではオーバーフロー電荷に対するポテンシャルバリアは小さい。したがって、Ｎ型半導体領域１２８を設けることにより、半導体基板１１０のより深い領域にオーバーフロー電荷の排出路を形成することができ、Ｎ型半導体領域１２０からオーバーフロードレインＯＦＤへと容易にオーバーフロー電荷を排出することができる。

また、本実施形態においては、オーバーフロードレインＯＦＤに低濃度のＮ型半導体領域１２８を追加するだけであり、電荷蓄積層を構成するＮ型半導体領域１２０の不純物プロファイルに影響を与えることはない。したがって、特許文献１の場合のように電荷蓄積層を構成するＮ型半導体領域１２０に局所的に高濃度部が形成されることはなく、光電変換部ＰＤから電荷保持部（ノードＭＥＭ）への信号電荷の転送に不具合が生じることはない。

なお、オーバーフロードレインＯＦＤにＮ型半導体領域１２８を設けることによるオーバーフロートランジスタＭ６の特性への影響はほとんどない。これは、Ｎ型半導体領域１２８の不純物濃度がＮ型半導体領域１２６の不純物領域と比較して十分に低く、オーバーフロートランジスタＭ６の特性はＮ型半導体領域１２６によって概ね規定されるからである。すなわち、Ｎ型半導体領域１２８は不純物濃度が低いため、平面視において転送電極１４６にその一部が重なっている場合でも、オーバーフロートランジスタＭ６のオフ時にはその重なり部に高密度ホールが誘起され得る。また、オーバーフロートランジスタＭ６のオン時にはその重なり部を含めてチャネルが形成され得る。

次に、本実施形態による光電変換装置の製造方法について、図５乃至図８を用いて説明する。図５乃至図８は、本実施形態による光電変換装置の製造方法を示す概略断面図である。ここでは、本実施形態の特徴的な部分である光電変換部ＰＤ及びオーバーフロードレインＯＦＤの製造方法を中心に説明する。光電変換装置のその他の構成部分は、一般的な光電変換装置の製造方法と同様の手法を用いて製造することができる。

本実施形態の製造方法は、Ｎ型半導体領域１２０とＮ型半導体領域１２８とを、フォトリソグラフィ工程の位置合わせずれによる影響を排除しつつ、一定の間隔で形成することを１つの特徴とする。Ｎ型半導体領域１２０とＮ型半導体領域１２８とを一定の間隔で形成する方法にはいくつか考えられるが、ここではそれらのうちの３つの例を説明する。

第１の製造方法は、Ｎ型半導体領域１２０，１２８を転送電極１４０，１４６に対して自己整合的に形成するものである。また、第１の製造方法では、Ｎ型半導体領域１２０とＮ型半導体領域１２８とを別々に形成する。図５及び図６は、本実施形態の第１の製造方法を示す工程断面図である。図５が光電変換部ＰＤのＮ型半導体領域１２０の製造方法を示す工程断面図であり、図６がオーバーフロードレインＯＦＤのＮ型半導体領域１２８の製造方法を示す工程断面図である。

まず、半導体基板１１０に、通常の光電変換装置の製造方法と同様にして、Ｐ型半導体領域１１６、不図示の素子分離部、転送電極１４０，１４６、Ｐ型半導体領域１１８，１２２、Ｎ型半導体領域１２４，１２６等を形成する。

次いで、フォトリソグラフィにより、光電変換部ＰＤの形成領域に開口部１６０ａを有するフォトレジスト膜１６０を形成する。この際、開口部１６０ａは転送電極１４０及び転送電極１４６の上に端部が位置するように配置する。

次いで、フォトレジスト膜１６０及び転送電極１４０，１４６をマスクとしてＮ型不純物、例えば砒素イオンや燐イオンをイオン注入し、Ｐ型半導体領域１１８の下部にＮ型半導体領域１２０を形成する（図５）。これにより、Ｎ型半導体領域１２０を転送電極１４０，１４６に対して自己整合的に形成することができ、フォトリソグラフィ工程における位置合わせずれの影響を抑制することができる。なお、ここでは転送電極１４０，１４６が十分な厚みを有しており、注入するＮ型不純物イオンが転送電極１４０，１４６を貫通しない場合を想定している。

Ｎ型半導体領域１２０を形成する際には、半導体基板１１０の法線方向に対して傾斜した方向からイオン注入（傾斜イオン注入）を行い、Ｎ型半導体領域１２０が平面視において転送電極１４０，１４６と十分に重なるようにすることが望ましい。これは、Ｎ型半導体領域１２０に蓄積された電荷をＮ型半導体領域１２４に転送するための転送路及びＮ型半導体領域１２０に蓄積された電荷をオーバーフロードレインＯＦＤに排出するための転送路を形成するうえで好適なためである。

次いで、アッシングによりフォトレジスト膜１６０を除去した後、フォトリソグラフィにより、オーバーフロードレインＯＦＤの形成領域に開口部１６２ａを有するフォトレジスト膜１６２を形成する。この際、開口部１６２ａは転送電極１４６の上に端部が位置するように配置する。

次いで、フォトレジスト膜１６２及び転送電極１４６をマスクとしてＮ型不純物、例えば砒素イオンや燐イオンをイオン注入し、Ｎ型半導体領域１２６の下部にＮ型半導体領域１２８を形成する（図６）。これにより、Ｎ型半導体領域１２８を転送電極１４６に対して自己整合的に形成することができ、フォトリソグラフィ工程における位置合わせずれの影響を抑制することができる。

Ｎ型半導体領域１２８を形成する際には、半導体基板１１０の法線方向に対して傾斜した方向からイオン注入を行い、Ｎ型半導体領域１２８が平面視において転送電極１４６と十分に重なるようにすることが望ましい。これは、Ｎ型半導体領域１２０に蓄積された電荷をオーバーフロードレインＯＦＤに排出するための転送路を形成するうえで好適なためである。ただし、Ｎ型半導体領域１２８を形成する際のイオン注入には、必ずしも傾斜イオン注入を用いる必要はなく、半導体基板１１０の略法線方向からイオン注入を行うようにしてもよい。

Ｎ型半導体領域１２６は、Ｎ型半導体領域１２８と同様、転送電極１４６に対して自己整合的に形成されるが、フォトレジスト膜１６２とは別のフォトレジスト膜を用いて、Ｎ型半導体領域１２８とは別の工程で形成される。例えば、Ｎ型半導体領域１２６は、ノードＦＤを構成するＮ型半導体領域、リセットトランジスタＭ３、増幅トランジスタＭ４、選択トランジスタＭ５のソース／ドレインを構成するＮ型半導体領域と同時に形成され得る。この場合、Ｎ型半導体領域１２６は、これらＮ型半導体領域と同等の深さ及び同等の不純物濃度を有することになる。

なお、ここではＮ型半導体領域１２０を形成した後にＮ型半導体領域１２８を形成する例を示したが、Ｎ型半導体領域１２８を形成した後にＮ型半導体領域１２０を形成してもよい。また、Ｐ型半導体領域１１８，１２２及びＮ型半導体領域１２４，１２６を形成するタイミングについても特に限定されるものではなく、例えば、Ｎ型半導体領域１２０及びＮ型半導体領域１２８を形成した後であってもよい。また、Ｎ型半導体領域１２４は、Ｎ型半導体領域１２０又はＮ型半導体領域１２８と同時に形成してもよい。

このようにしてＮ型半導体領域１２０，１２８を転送電極１４６に対して自己整合的に形成することにより、フォトリソグラフィ工程における位置合わせずれによらず、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間隔を一定に保つことができる。Ｎ型半導体領域１２０とＮ型半導体領域１２８との間隔は、転送電極１４６のゲート長（図３におけるＹ方向の幅）によって規定され、転送電極１４６を形成する際のフォトリソグラフィ工程における位置合わせずれの影響を受けることはない。

また、Ｐ型半導体領域１１６は、画素１２の形成領域の全体に一様に形成されているため、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間隔が一定であれば、これらの間のＰ型キャリア濃度も一定となる。したがって、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間のポテンシャルバリアも、フォトリソグラフィ工程における位置合わせずれの影響を受けることはない。

第２の製造方法は、第１の製造方法と同様、Ｎ型半導体領域１２０，１２８を転送電極１４０，１４６に対して自己整合的に形成するものである。ただし、第２の製造方法では、第１の製造方法とは異なり、Ｎ型半導体領域１２０とＮ型半導体領域１２８とを同時に形成する。図７は、本実施形態の第２の製造方法を示す工程断面図である。

第２の製造方法は、Ｎ型半導体領域１２０，１２８を転送電極１４０，１４６に対して自己整合的に形成する点で第１の製造方法と同様であるが、Ｎ型半導体領域１２０，１２８を同一のマスクを用いて形成する点で第１の製造方法とは異なっている。Ｎ型半導体領域１２８に求められる特徴は、Ｎ型半導体領域１２０と同程度の深さを持ち、Ｎ型半導体領域１２６よりも不純物濃度が十分に低いことである。したがって、Ｎ型半導体領域１２８は、Ｎ型半導体領域１２０と同時に形成されるＮ型半導体領域によって構成することも可能である。

まず、半導体基板１１０に、通常の光電変換装置の製造方法と同様にして、Ｐ型半導体領域１１６、不図示の素子分離部、転送電極１４０，１４６、Ｐ型半導体領域１１８，１２２、Ｎ型半導体領域１２４，１２６等を形成する。

次いで、フォトリソグラフィにより、光電変換部ＰＤ及びオーバーフロードレインＯＦＤの形成領域に開口部１６４ａを有するフォトレジスト膜１６４を形成する。この際、開口部１６４ａは転送電極１４０の上に端部が位置するように配置する。

次いで、フォトレジスト膜１６４及び転送電極１４０，１４６をマスクとしてＮ型不純物、例えば砒素イオンや燐イオンをイオン注入し、Ｎ型半導体領域１２０及びＮ型半導体領域１２８を形成する（図７）。これにより、Ｎ型半導体領域１２０，１２８を転送電極１４０，１４６に対して自己整合的に形成することができ、フォトリソグラフィ工程における位置合わせずれの影響を抑制することができる。

Ｎ型半導体領域１２０，１２８を形成する際には、半導体基板１１０の法線方向に対して傾斜した方向からイオン注入を行い、Ｎ型半導体領域１２０，１２８が平面視において転送電極１４０，１４６と十分に重なるようにすることが望ましい。

第２の製造方法では、第１の製造方法と比較してフォトリソグラフィ工程を１工程削減することができ、ひいては製造コストを低減することができる。

上述の第１及び第２の製造方法は、転送電極１４０，１４６に対して自己整合的にＮ型半導体領域１２０，１２８を形成するものであるが、このような方法は実現しにくい場合が想定される。第１の例として、転送電極１４０，１４６の厚みが十分ではなく、Ｎ型半導体領域１２０，１２８を形成する際のマスクとして転送電極１４０，１４６を利用できない場合が挙げられる。この課題は、例えば、素子の微細化により転送電極１４０，１４６が薄膜化することに伴って生じ得る。また、第２の例として、平面視において転送電極１４０，１４６と重なる部分におけるＮ型半導体領域１２０，１２８の不純物濃度を十分に高くできず、信号電荷の転送経路を形成することが困難な場合が挙げられる。以下に、第２の例についてより詳細に説明する。

平面視においてノードＭＥＭ及びオーバーフロードレインＯＦＤが光電変換部ＰＤに対して同じ側に位置する場合、Ｎ型半導体領域１２０は、特定の一方向からの斜めイオン注入によって形成することができる。しかしながら、例えば図３に示すように、平面視においてノードＭＥＭ及びオーバーフロードレインＯＦＤが光電変換部ＰＤに対して異なる側に位置する場合には、Ｎ型半導体領域１２０は、少なくとも２方向からの斜めイオン注入によって形成する必要がある。この場合、平面視において転送電極１４０，１４６と重なる部分におけるＮ型半導体領域１２０の不純物濃度は、トータルのイオン注入量の半分程度に低下してしまう。

平面視において転送電極１４０，１４６と重なる部分におけるＮ型半導体領域１２０の不純物濃度を高くするためには、トータルのイオン注入量を増加すればよい。しかしながら、光電変換部ＰＤの飽和信号電荷量が一定レベルを超えると、転送電極１４６によるオーバーフロードレインＯＦＤへの信号電荷の排出や、転送電極１４０によるノードＭＥＭへの信号電荷の転送が困難になる。そのため、Ｎ型半導体領域１２０の全体の不純物濃度は、一定レベル以下にする必要がある。

したがって、光電変換部ＰＤに対してノードＭＥＭ及びオーバーフロードレインＯＦＤが平面視において異なる側に位置する場合、平面視において転送電極１４０，１４６と重なる部分におけるＮ型半導体領域１２０の不純物濃度を十分に高くできない。そのため、平面視において転送電極１４０，１４６と重なる部分におけるＮ型半導体領域１２０の不純物濃度によっては、信号電荷の転送経路を形成することが困難になる。

第３の製造方法は、光電変換部ＰＤに対してノードＭＥＭ及びオーバーフロードレインＯＦＤが平面視において異なる側に位置する場合にも適用可能な製造方法の一例である。図８は、本実施形態の第３の製造方法を示す工程断面図である。

第３の製造方法においては、転送電極１４０，１４６の形成前に、Ｎ型半導体領域１２０及びＮ型半導体領域１２８を形成する。

まず、半導体基板１１０に、通常の光電変換装置の製造方法と同様にして、Ｐ型半導体領域１１６、不図示の素子分離部、Ｐ型半導体領域１１８，１２２、Ｎ型半導体領域１２４，１２６等を形成する。

次いで、フォトリソグラフィにより、Ｎ型半導体領域１２０の形成領域を露出する開口部１６６ａと、Ｎ型半導体領域１２８の形成領域を露出する開口部１６６ｂと、を有するフォトレジスト膜１６６を形成する。

次いで、フォトレジスト膜１６６をマスクとしてＮ型不純物、例えば砒素イオンや燐イオンをイオン注入し、Ｎ型半導体領域１２０及びＮ型半導体領域１２８を形成する（図８）。

このように、第３の製造方法では転送電極１４０，１４６を形成する前にＮ型半導体領域１２０，１２８を形成するが、Ｎ型半導体領域１２０，１２８は同一のマスクを用いて同時に形成される。したがって、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間隔は、仮にフォトリソグラフィ工程で位置合わせずれが生じてもほぼ一定であり、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間のポテンシャルバリアが変動することはない。

第３の製造方法においては、Ｎ型半導体領域１２０，１２８を転送電極１４０，１４６に対して自己整合的に形成することはできない。しかしながら、第３の製造方法では、転送電極１４０，１４６とＮ型半導体領域１２０，１２８との重なり部分の幅を自由に設定することができ、信号電荷の転送経路を容易に確保することができる。また、Ｎ型半導体領域１２０，１２８を形成する際のイオン注入には、必ずしも斜めイオン注入を用いる必要はなく、半導体基板１１０の略法線方向からのイオン注入を用いることができる。

Ｎ型半導体領域１２０，１２８と転送電極１４０，１４６との間の位置合わせずれが生じた場合、転送電極１４６によるオーバーフロードレインＯＦＤへの信号電荷の排出や転送電極１４０によるノードＭＥＭへの信号電荷の転送の特性に影響することはある。しかしながら、これら転送特性はオーバーフロードレインＯＦＤの特性ほどには位置合わせずれに対して敏感ではなく、オーバーフロードレインＯＦＤの特性を安定化できることによるメリットの方が大きい。

また、第３の製造方法には、第２の製造方法と同様、第１の製造方法と比較してフォトリソグラフィ工程を１工程削減することができ、ひいては製造コストを低減することができるというメリットもある。

なお、ここではＰ型半導体領域１１８，１２２、Ｎ型半導体領域１２４，１２６を形成した後にＮ型半導体領域１２０，１２８を形成する例を示した。しかしながら、Ｐ型半導体領域１１８，１２２、Ｎ型半導体領域１２４，１２６を形成するタイミングは特に限定されるものではない。例えば、Ｐ型半導体領域１１８，１２２、Ｎ型半導体領域１２４，１２６のうちのいずれか１つ以上を、Ｎ型半導体領域１２０，１２８の形成後に形成してもよい。また、Ｐ型半導体領域１１８，１２２、Ｎ型半導体領域１２４，１２６のうちのいずれか１つ以上は、転送電極１４０，１４６の形成後に形成してもよい。また、Ｎ型半導体領域１２４は、Ｎ型半導体領域１２０，１２８と同時に形成してもよい。

このように、本実施形態によれば、光電変換部の特性に影響を与えることなくオーバーフロートランジスタの特性を向上することができる。
なお、本実施形態では、転送トランジスタＭ１、オーバーフロートランジスタＭ６を複数行複数列の画素１２で同時に制御するグローバルシャッタ動作を説明した。本実施形態はこの例に限定されるものではなく、画素１２の転送トランジスタＭ１、オーバーフロートランジスタＭ６を行単位で制御する、ローリングシャッタ動作を行うようにしてもよい。この場合には、転送トランジスタＭ１のゲート、オーバーフロートランジスタＭ６のゲートに接続される信号線は、制御回路６０ではなく、垂直走査回路２０に接続されるようにするとよい。

［第２実施形態］
本発明の第２実施形態による光電変換装置について、図９及び図１０を用いて説明する。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図９は、本実施形態による光電変換装置における画素の平面レイアウト図である。図１０は、本実施形態による光電変換装置における画素の断面図である。

第１実施形態ではＰ型ウェル（Ｐ型半導体領域１１６）内に画素１２を設ける場合の構成例を示したが、本実施形態ではＮ型半導体基板の一部であるＮ型半導体領域に画素１２を設ける場合の構成例を示す。

図９は、画素部１０が配される半導体基板１１０における画素１２の平面レイアウトの一例を示す概略図である。本実施形態による光電変換装置は、図９に示すように、平面レイアウト上は、光電変換部ＰＤとオーバーフロードレインＯＦＤとの間にＰ型半導体領域１３０を更に有するほかは、第１実施形態による光電変換装置と同様である。

図１０は、図９のＡ−Ａ′線断面図である。半導体基板１１０の深部には、図１０に示すように、Ｐ型半導体領域１３２が設けられている。Ｐ型半導体領域１３２よりも浅い領域には、Ｐ型半導体領域１３４，１３６が設けられている。これらＰ型半導体領域１３２，１３４，１３６は、半導体基板１１０内にポテンシャルバリアを形成する。Ｐ型半導体領域１３２は、光電変換部ＰＤの光電変換領域を規定する。すなわち、Ｐ型半導体領域１３２よりも浅い領域において入射光による光電変換によって生じた電荷（電子）が、信号電荷としてＮ型半導体領域１２０に蓄積される。Ｐ型半導体領域１３４は、電荷保持部（ノードＭＥＭ）の感度領域の深さを規定するものであり、比較的浅い領域での画素間の分離にも用いられる。Ｐ型半導体領域１３６は、Ｐ型半導体領域１３４とＰ型半導体領域１３２との間の深さに設けられ、Ｐ型半導体領域１３４よりも深い領域での画素間の分離に用いられる。

半導体基板１１０の主表面側には、第１実施形態による光電変換装置と同様、Ｐ型半導体領域１１８，１２２、Ｎ型半導体領域１２０，１２４，１２６，１２８が設けられている。また、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間には、Ｐ型半導体領域１３０が設けられている。Ｐ型半導体領域１３０は、Ｎ型半導体領域１２０，１２８とほぼ同じ深さに設けられている。

Ｐ型半導体領域１３０は、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間にポテンシャルバリアを形成するが、Ｎ型半導体領域１２０から溢れ出た信号電荷に対してはオーバーフロー経路を形成し、オーバーフロードレインＯＦＤへと排出する必要がある。そのため、Ｐ型半導体領域１３０のＰ型不純物濃度は低く、典型的にはＮ型半導体領域１２０，１２８のＮ型不純物濃度よりも低い。

Ｎ型半導体領域１２０とＮ型半導体領域１２８との間のポテンシャルバリアは、Ｐ型半導体領域１３０の不純物濃度、Ｎ型半導体領域１２０，１２８との間隔等を適宜設定することにより調整が可能である。したがって、このような構成により、第１実施形態と同じく、ノードＭＥＭへの信号電荷の転送に不具合を生じることなく、オーバーフロートランジスタＭ６の特性を向上することができる。

また、本実施形態による光電変換装置は、半導体基板１１０の中に画素１２が形成されていることにより、光電変換部ＰＤは半導体基板１１０内で生じた電荷をすみやかにＮ型半導体領域１２０に収集することができるため、感度を向上できるメリットもある。また、Ｐ型半導体領域１３４を適度に浅くすることにより、偽信号の原因となる電荷保持部（ノードＭＥＭ）の感度を小さく抑えることも可能である。

次に、本実施形態による光電変換装置の製造方法について、図９乃至図１１を用いて説明する。図１１は、本実施形態の光電変換装置におけるオーバーフロートランジスタＭ６のゲート長方向に沿った不純物濃度分布を示すグラフである。

本実施形態による光電変換装置の製造方法は、Ｐ型半導体領域１３０を形成する工程を更に有するほかは、第１実施形態による光電変換装置の製造方法と基本的に同様である。

Ｐ型半導体領域１３０は、転送電極１４０，１４６を形成する前に、フォトリソグラフィ及びイオン注入を用いて所定の領域に選択的にＰ型不純物、例えば硼素イオンを半導体基板１１０にイオン注入することにより、形成することができる。これは一般的な半導体装置の製造プロセスであり、ここでは詳細な説明は省略する。

ただし、Ｐ型半導体領域１３０は、図９に示すように、オーバーフロートランジスタＭ６のチャネル幅方向（図９においてＸ方向）の長さが、オーバーフロートランジスタＭ６のチャネル幅Ｗよりも十分に長くなるようにレイアウトする。このように構成することで、フォトリソグラフィ工程における位置合わせずれによってＰ型半導体領域１３０を形成するためのマスクの相対位置がＸ方向にずれたとしても、チャネル領域の不純物プロファイルが変化することはない。これにより、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間のポテンシャルバリアを一定に保ち、オーバーフロートランジスタＭ６の特性を安定化することができる。

なお、図９に示すＰ型半導体領域１３０のパターンは、Ｐ型半導体領域１３０をイオン注入する際に用いられるマスクの開口部のパターンに相当する。すなわち、図９に示すＰ型半導体領域１３０のパターンはレチクル上における設計レイアウトであり、必ずしも半導体基板１１０内に形成されるＰ型半導体領域１３０の平面レイアウトと同じではない。

また、Ｐ型半導体領域１３０は、図１０に示すように、Ｎ型半導体領域１２０及びＮ型半導体領域１２８に対して等間隔となるようにレイアウトする。Ｎ型半導体領域１２０，１２８は、第１実施形態において説明した第１乃至第３の製造方法を用いて形成することができるが、Ｎ型半導体領域１２０とＮ型半導体領域１２８とは、深さ方向及び横方向の不純物プロファイルが同等となるように形成する。

例えば、Ｎ型半導体領域１２０，１２８の形成方法として上述の第１の製造方法を適用する場合、同種のＮ型不純物イオンを、ほぼ等しい加速エネルギー、ほぼ等しいドーズ量でイオン注入する。斜めイオン注入を用いる場合には、Ｎ型半導体領域１２０側とＮ型半導体領域１２８側とにおいて転送電極１４６に対するオーバーラップ部の幅及び不純物濃度が同等になるように、転送電極１４６に対する入射イオンの傾斜角度を逆向きに設定する。

上述の第２又は第３の製造方法を適用する場合、Ｎ型半導体領域１２０，１２８は同時に形成するため、Ｎ型半導体領域１２０，１２８のイオン注入条件は基本的には同じである。斜めイオン注入を用いる場合には、Ｎ型半導体領域１２０側とＮ型半導体領域１２８側とにおいて転送電極１４６に対するオーバーラップ部の幅及び不純物濃度が同等になるように、転送電極１４６に対する入射イオンの傾斜方向及び傾斜角度を設定する。

Ｎ型半導体領域１２０及びＮ型半導体領域１２８をこのように構成する理由について、図１１を用いて説明する。図１１は、図１０のＢ−Ｂ′線に沿った不純物濃度分布を示すグラフである。

図１１中、位置Ｂ及び位置Ｂ′は、図１０の位置Ｂ及び位置Ｂ′に対応している。位置Ｃは、Ｎ型半導体領域１２８を構成するＮ型不純物の濃度とＰ型半導体領域１３０を構成するＰ型不純物の濃度とが等しくなる位置を示している。この位置Ｃが、Ｎ型半導体領域１２８とＰ型半導体領域１３０との間の境界である。位置Ｄは、Ｐ型半導体領域１３０を構成するＰ型不純物の濃度とＮ型半導体領域１２０を構成するＮ型不純物の濃度とが等しくなる位置を示している。この位置Ｄが、Ｐ型半導体領域１３０とＮ型半導体領域１２０との間の境界である。

Ｐ型半導体領域１３０における実効的なＰ型不純物濃度は、Ｐ型半導体領域１３０の各点におけるＰ型不純物の濃度からＮ型不純物の濃度を差し引いた濃度である。Ｐ型半導体領域１３０における実効的なＰ型不純物量は、位置Ｃから位置Ｄまでの実効的なＰ型不純物濃度を積分した量となる。

ここで、フォトリソグラフィ工程における位置合わせずれによりＰ型半導体領域１３０がＮ型半導体領域１２８の側に相対的にシフトし、図１１に一点鎖線で示すように、位置Ｃが位置Ｃ’に、位置Ｄが位置Ｄ’に、それぞれ移動した場合を考える。この場合、Ｐ型半導体領域１３０のＮ型半導体領域１２８に対する重なりは増加し、Ｎ型半導体領域１２８の側において実効的なＰ型不純物量は減少する。その一方、Ｐ型半導体領域１３０のＮ型半導体領域１２０に対する重なりは減少し、Ｎ型半導体領域１２０の側において実効的なＰ型不純物量は増加する。

また、フォトリソグラフィ工程における位置合わせずれによりＰ型半導体領域１３０がＮ型半導体領域１２０の側に相対的にシフトし、図１１に二点鎖線で示すように、位置Ｃが位置Ｃ”に、位置Ｄが位置Ｄ”に、それぞれ移動した場合を考える。この場合、Ｐ型半導体領域１３０のＮ型半導体領域１２８に対する重なりは減少し、Ｎ型半導体領域１２８の側において実効的なＰ型不純物量は増加する。その一方、Ｐ型半導体領域１３０のＮ型半導体領域１２０に対する重なりは増加し、Ｎ型半導体領域１２０の側において実効的なＰ型不純物量は減少する。

前述のように、Ｎ型半導体領域１２０とＮ型半導体領域１２８とは、深さ方向及び横方向の不純物プロファイルが同等となるように形成している。別の言い方をすると、Ｎ型半導体領域１２０及びＮ型半導体領域１２８の不純物プロファイルは、Ｐ型半導体領域１３０に対して対称である。したがって、Ｎ型半導体領域１２０側における実効的なＰ型不純物量の増加又は減少と、Ｎ型半導体領域１２８側における実効的なＰ型不純物量の減少又は増加とは、互いに相殺し合う。より正確に述べると、Ｐ型半導体領域１３０の相対的な位置ずれ量を微小量ΔＸとすると、Ｐ型半導体領域１３０の実効的なＰ型不純物量の変化は、微小量ΔＸについての２次の微小量となる。これにより、Ｐ型半導体領域１３０の全体における実効的なＰ型不純物量は、ほぼ一定に保つことができる。

このように構成することで、フォトリソグラフィ工程における位置合わせずれによってＰ型半導体領域１３０の配置場所が相対的にＹ方向にずれた場合にも、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間の実効的なＰ型不純物量はほぼ一定値となる。

したがって、本実施形態においては、フォトリソグラフィ工程における位置合わせずれによってＰ型半導体領域１３０の配置場所が相対的にずれた場合にも、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間の実効的なＰ型不純物量をほぼ一定に維持できる。これにより、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間のポテンシャルバリアを一定に保ち、オーバーフロートランジスタＭ６の特性を安定化することができる。

このように、本実施形態によれば、光電変換部の特性に影響を与えることなくオーバーフロートランジスタの特性を向上することができる。

［第３実施形態］
本発明の第３実施形態による光電変換装置及びその製造方法について、図１２及び図１３を用いて説明する。第１及び第２実施形態と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１２は、本実施形態による光電変換装置における画素の平面レイアウト図である。図１３は、本実施形態による光電変換装置における画素の断面図である。

第２実施形態では、Ｐ型半導体領域１３０を、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間に、Ｎ型半導体領域１２０，１２８から離間して配置したが、Ｐ型半導体領域１３０の配置はこれに限定されるものではない。Ｐ型半導体領域１３０は、少なくとも一部がＮ型半導体領域１２０とＮ型半導体領域１２８との間に配置されていればよく、例えば図１２及び図１３に示すように配置することもできる。

すなわち、本実施形態による光電変換装置においては、図１２及び図１３に示すように、Ｐ型半導体領域１３０を、平面視においてＮ型半導体領域１２０とＮ型半導体領域１２８とに重なるように配置している。Ｐ型半導体領域１３０が設けられる深さは、第２実施形態の場合と同様である。

Ｐ型半導体領域１３０は、図１２に示すように、オーバーフロートランジスタＭ６のチャネル幅方向（図１２においてＸ方向）の長さが、オーバーフロートランジスタＭ６のチャネル幅Ｗよりも短くなるようにレイアウトする。このように構成することで、Ｐ型半導体領域１３０の配置場所が相対的にＸ方向にずれたとしても、チャネル領域の範囲内においてＰ型半導体領域１３０の位置が変わるだけであり、Ｐ型半導体領域１３０の実効的なＰ型不純物量は変化しない。したがって、フォトリソグラフィ工程における位置合わせずれによってＰ型半導体領域１３０の配置場所が相対的にＸ方向にずれた場合に、オーバーフロートランジスタＭ６の特性が大きく変化することはない。

また、Ｐ型半導体領域１３０は、第２実施形態と同様、Ｎ型半導体領域１２０及びＮ型半導体領域１２８に対して等間隔となるようにレイアウトする。或いは、図１２に示すように、Ｐ型半導体領域１３０は、転送電極１４６のゲート長方向の両端部においてＮ型半導体領域１２０，１２８と重なるように配置する。この場合には、Ｎ型半導体領域１２０に対するオーバーラップ部の幅とＮ型半導体領域１２８に対するオーバーラップ部の幅とが等しくなるようにＰ型半導体領域１３０をレイアウトする。また、Ｎ型半導体領域１２０，１２８については、第２実施形態と同様、Ｎ型半導体領域１２０及びＮ型半導体領域１２８の不純物プロファイルがＰ型半導体領域１３０に対して対称となるように構成する。このように構成することで、Ｐ型半導体領域１３０の配置場所が相対的にＹ方向にずれたとしても、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間の実効的なＰ型不純物量はほぼ一定値となる。したがって、フォトリソグラフィ工程における位置合わせずれによってＰ型半導体領域１３０の配置場所が相対的にＹ方向にずれた場合にも、オーバーフロートランジスタＭ６の特性が大きく変化することはない。

なお、本実施形態では、Ｐ型半導体領域１３０のチャネル幅方向の長さがチャネル幅Ｗよりも短くなるように構成したが、第２実施形態のようにＰ型半導体領域１３０のチャネル幅方向の長さがチャネル幅Ｗよりも十分に長くなるように構成してもよい。

このように、本実施形態によれば、光電変換部の特性に影響を与えることなくオーバーフロートランジスタの特性を向上することができる。

［第４実施形態］
本発明の第４実施形態による光電変換装置及びその製造方法について、図１４及び図１５を用いて説明する。第１乃至第３実施形態と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１４は、本実施形態による光電変換装置における画素の平面レイアウト図である。図１５は、本実施形態による光電変換装置における画素の断面図である。

本実施形態による光電変換装置においては、Ｐ型半導体領域１３０を、転送電極１４６に対して自己整合的に形成する。すなわち、本実施形態では、第１乃至第３実施形態とは異なり、転送電極１４６を形成した後にＰ型半導体領域１３０を形成する。

図１４に示すＰ型半導体領域１３０のパターンは、Ｐ型半導体領域１３０をイオン注入する際に用いられるマスクの開口部のパターンに相当する。すなわち、図１４に示すＰ型半導体領域１３０のパターンは、レチクル上における設計レイアウトである。Ｐ型半導体領域１３０の形成用のこの開口部は、図１４に示すように、オーバーフロードレインＯＦＤの全域を包含するとともに、転送電極１４６の上に端部が位置するように配置される。

このような開口部を介してＰ型不純物イオンをイオン注入することにより、転送電極１４６に対して自己整合的にＰ型半導体領域１３０を形成することができる。これにより、フォトリソグラフィ工程における位置合わせずれに起因してＮ型半導体領域１２０とＮ型半導体領域１２８との間の実効的なＰ型不純物量が変化するのを抑制することができ、オーバーフロートランジスタＭ６の特性を安定化することができる。

また、オーバーフロードレインＯＦＤの全域を包含するように開口部を設けることで、フォトリソグラフィ工程における位置合わせずれの発生有無にかかわらず、オーバーフロードレインＯＦＤの全域にＰ型半導体領域１３０用のＰ型不純物が導入される。したがって、フォトリソグラフィ工程における位置合わせずれに起因するオーバーフロードレインＯＦＤの不純物プロファイルのばらつきを抑制することができる。

Ｐ型半導体領域１３０の少なくとも一部は、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間のチャネル領域に配置する必要があるため、オーバーフロードレインＯＦＤ側に傾斜した方向からの斜めイオン注入により形成することが望ましい。

また、Ｐ型半導体領域１３０は、オーバーフロートランジスタＭ６の特性を安定化する観点から、Ｎ型半導体領域１２０とＮ型半導体領域１２８との間の間隙に対して一定の位置関係を有していることが望ましい。このような観点から、Ｎ型半導体領域１２０及びＮ型半導体領域１２８は、Ｐ型半導体領域１３０と同様、転送電極１４６に対して自己整合的に形成することが望ましい。

このように、本実施形態によれば、光電変換部の特性に影響を与えることなくオーバーフロートランジスタの特性を向上することができる。

［第５実施形態］
本発明の第５実施形態による撮像システムについて、図１６を用いて説明する。図１６は、本実施形態による撮像システムの概略構成を示すブロック図である。

上記第１乃至第４実施形態で述べた光電変換装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１６には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図１６に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第４実施形態のいずれかで説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部２０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。撮像装置２０１は、信号処理部２０８で処理されるデジタル信号を生成するＡＤ変換部を備えうる。ＡＤ変換部は、撮像装置２０１の光電変換部が形成された半導体層（半導体基板）に形成されていてもよいし、撮像装置２０１の光電変換部が形成された半導体層とは別の半導体基板に形成されていてもよい。また、信号処理部２０８が撮像装置２０１と同一の半導体基板に形成されていてもよい。

撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。

撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、第１乃至第４実施形態による光電変換装置１００を適用した撮像システムを実現することができる。

［第６実施形態］
本発明の第６実施形態による撮像システム及び移動体について、図１７を用いて説明する。図１７は、本実施形態による撮像システム及び移動体の構成を示す図である。

図１７（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第４実施形態のいずれかに記載の光電変換装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１７（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、図２に示す画素回路は一例であり、画素１２の回路構成はこれに限定されるものではない。例えば、画素１２は必ずしも電荷保持部（ノードＭＥＭ）を有している必要はなく、また、１つの画素１２が複数の光電変換部ＰＤを含んでもよい。画素１２は少なくとも、１つの光電変換部ＰＤと、光電変換部ＰＤの電荷を排出するオーバーフロートランジスタＭ６と、を備えていればよい。

また、上記第２実施形態では、Ｎ型半導体領域１２８，１３０から離間してＰ型半導体領域１３０を配置したが、Ｎ型半導体領域１２８，１３０の少なくとも一部と重なるようにＰ型半導体領域１３０を配置してもよい。

また、上記第３実施形態では、Ｎ型半導体領域１２８，１３０の一部と重なるようにＰ型半導体領域１３０を配置したが、Ｎ型半導体領域１２８，１３０から離間してＰ型半導体領域１３０を配置してもよい。

また、上記第５及び第６実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図１６及び図１７に示した構成に限定されるものではない。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

Ｍ１…転送トランジスタ
Ｍ４…増幅トランジスタ
Ｍ６…オーバーフロートランジスタ
ＯＦＤ…オーバーフロードレイン
ＰＤ…光電変換部
１１０…半導体基板
１１６，１１８，１２２，１３０…Ｐ型半導体領域
１２０，１２４，１２６，１２８…Ｎ型半導体領域
１４０，１４４，１４６…転送電極

Claims (24)

1. 半導体基板に設けられ、光電変換により生じた電荷を蓄積する第１導電型の第１半導体領域を有する光電変換部と、
   前記半導体基板の上に設けられ、前記第１半導体領域の電荷を排出部に排出するための電荷排出用トランジスタと、を有し、
   前記排出部は、前記半導体基板の第１の深さに設けられた前記第１導電型の第２半導体領域と、前記第２半導体領域に接続され、前記第１の深さよりも深い第２の深さに渡って設けられた前記第１導電型の第３半導体領域と、を有し、
   前記第２半導体領域は、前記第１半導体領域よりも浅く、且つ、前記第１半導体領域よりも不純物濃度が高く、
   前記第３半導体領域は、前記第１半導体領域と同等の深さ及び同等の不純物濃度を有する
   ことを特徴とする光電変換装置。
2. 前記電荷排出用トランジスタは、前記第１半導体領域と前記第３半導体領域との間の少なくとも一部の領域に設けられた第２導電型の第４半導体領域を更に有する
   ことを特徴とする請求項１記載の光電変換装置。
3. 前記第４半導体領域と前記第１半導体領域との間の不純物濃度分布と、前記第４半導体領域と前記第３半導体領域との間の不純物濃度分布とが対称である
   ことを特徴とする請求項２記載の光電変換装置。
4. 前記第４半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度及び前記第３半導体領域の不純物濃度よりも低い
   ことを特徴とする請求項２又は３記載の光電変換装置。
5. 前記第４半導体領域は、前記電荷排出用トランジスタのチャネル領域のチャネル幅方向の全域に渡って設けられている
   ことを特徴とする請求項２乃至４のいずれか１項に記載の光電変換装置。
6. 前記第４半導体領域は、前記電荷排出用トランジスタのチャネル領域のチャネル幅方向の一部に設けられている
   ことを特徴とする請求項２乃至４のいずれか１項に記載の光電変換装置。
7. 前記第４半導体領域は、前記第１半導体領域及び前記第３半導体領域に対して等間隔に配置されている
   ことを特徴とする請求項２乃至６のいずれか１項に記載の光電変換装置。
8. 前記第４半導体領域は、前記第１半導体領域及び前記第３半導体領域と同等の深さを有する
   ことを特徴とする請求項２乃至７のいずれか１項に記載の光電変換装置。
9. 前記第４半導体領域は、前記第２導電型のウェルである
   ことを特徴とする請求項２乃至５のいずれか１項に記載の光電変換装置。
10. 前記光電変換部及び前記電荷排出用トランジスタは、前記第１導電型の第５半導体領域に設けられている
    ことを特徴とする請求項２乃至８のいずれか１項に記載の光電変換装置。
11. 前記第１半導体領域及び前記第３半導体領域の各々の一部は、平面視において前記電荷排出用トランジスタのゲート電極と重なっており、
    前記第１半導体領域と前記ゲート電極とが重なる第１オーバーラップ部の幅と、前記第３半導体領域と前記ゲート電極とが重なる第２オーバーラップ部の幅とが等しい
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
12. 前記第１オーバーラップ部における前記第１半導体領域の不純物濃度と、前記第２オーバーラップ部における前記第３半導体領域の不純物濃度とが等しい
    ことを特徴とする請求項１１記載の光電変換装置。
13. 前記半導体基板に設けられ、前記第１半導体領域から転送される電荷の量に応じた信号を出力する増幅トランジスタを更に有し、
    前記第２半導体領域は、前記増幅トランジスタのソース及びドレインと同等の深さ及び同等の不純物濃度を有する
    ことを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
14. 半導体基板に設けられ、光電変換により生じた電荷を蓄積する第１導電型の第１半導体領域を有する光電変換部と、前記半導体基板の上に設けられ、前記第１半導体領域の電荷を排出部に排出するための電荷排出用トランジスタと、を有し、前記排出部は、前記半導体基板の第１の深さに設けられた前記第１導電型の第２半導体領域と、前記第２半導体領域に接続され、前記第１の深さよりも深い第２の深さに渡って設けられた前記第１導電型の第３半導体領域と、を有し、前記第２半導体領域は、前記第１半導体領域よりも浅く、且つ、前記第１半導体領域よりも不純物濃度が高く、前記第３半導体領域は、前記第１半導体領域と同等の深さ及び同等の不純物濃度を有する、光電変換装置の製造方法であって、
    前記電荷排出用トランジスタのゲート電極をマスクとして前記第１導電型の不純物をイオン注入することにより、前記ゲート電極に対して自己整合的に前記第１半導体領域を形成する工程と、
    前記ゲート電極をマスクとして前記第１導電型の不純物をイオン注入することにより、前記第３半導体領域を前記ゲート電極に対して自己整合的に形成する工程と
    を有することを特徴とする光電変換装置の製造方法。
15. 前記第１半導体領域と前記第３半導体領域は、同時に形成する
    ことを特徴とする請求項１４記載の光電変換装置の製造方法。
16. 半導体基板に設けられ、光電変換により生じた電荷を蓄積する第１導電型の第１半導体領域を有する光電変換部と、前記半導体基板の上に設けられ、前記第１半導体領域の電荷を排出部に排出するための電荷排出用トランジスタと、を有し、前記排出部は、前記半導体基板の第１の深さに設けられた前記第１導電型の第２半導体領域と、前記第２半導体領域に接続され、前記第１の深さよりも深い第２の深さに渡って設けられた前記第１導電型の第３半導体領域と、を有し、前記第２半導体領域は、前記第１半導体領域よりも浅く、且つ、前記第１半導体領域よりも不純物濃度が高く、前記第３半導体領域は、前記第１半導体領域と同等の深さ及び同等の不純物濃度を有する、光電変換装置の製造方法であって、
    前記第１半導体領域を形成する領域に設けられた開口部と前記第３半導体領域を形成する領域に設けられた開口部とを有するマスクを用いて前記第１導電型の不純物をイオン注入することにより、前記第１半導体領域と前記第３半導体領域とを同時に形成する工程と、
    前記第１半導体領域及び前記第３半導体領域を形成した後に、前記電荷排出用トランジスタのゲート電極を形成する工程と
    を有することを特徴とする光電変換装置の製造方法。
17. 前記第１半導体領域及び前記第３半導体領域は、平面視において前記第１半導体領域と前記ゲート電極とが重なる第１オーバーラップ部の幅及び不純物濃度と、平面視において前記第３半導体領域と前記ゲート電極とが重なる第２オーバーラップ部の幅及び不純物濃度とが同等になるように形成する
    ことを特徴とする請求項１４乃至１６のいずれか１項に記載の光電変換装置の製造方法。
18. 前記第１半導体領域を形成する領域と前記第３半導体領域を形成する領域との間の少なくとも一部の領域に第２導電型の不純物をイオン注入することにより、前記第１半導体領域と前記第３半導体領域との間に前記第２導電型の第４半導体領域を更に有する
    ことを特徴とする請求項１４乃至１６のいずれか１項に記載の光電変換装置の製造方法。
19. 前記第４半導体領域は、前記電荷排出用トランジスタのチャネル幅よりも広い開口部を有するマスクを用いて前記第２導電型の不純物をイオン注入することにより形成する
    ことを特徴とする請求項１８記載の光電変換装置の製造方法。
20. 前記第４半導体領域は、前記電荷排出用トランジスタのチャネル幅よりも狭い開口部を有するマスクを用いて前記第２導電型の不純物をイオン注入することにより形成する
    ことを特徴とする請求項１８記載の光電変換装置の製造方法。
21. 前記第４半導体領域は、平面視において前記第１半導体領域及び前記第３半導体領域の各々一部と重なるように形成する
    ことを特徴とする請求項１８乃至２０のいずれか１項に記載の光電変換装置の製造方法。
22. 前記ゲート電極をマスクとして前記第２導電型の不純物をイオン注入することにより、前記第４半導体領域を前記ゲート電極に対して自己整合的に形成する
    ことを特徴とする請求項１８乃至２０のいずれか１項に記載の光電変換装置の製造方法。
23. 請求項１乃至１３のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理部と
    を有することを特徴とする撮像システム。
24. 移動体であって、
    請求項１乃至１３のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。

Images