JP2023123881A - 撮像装置及び撮像方法 - Google Patents

撮像装置及び撮像方法 Download PDF

Info

Publication number
JP2023123881A
JP2023123881A JP2020118639A JP2020118639A JP2023123881A JP 2023123881 A JP2023123881 A JP 2023123881A JP 2020118639 A JP2020118639 A JP 2020118639A JP 2020118639 A JP2020118639 A JP 2020118639A JP 2023123881 A JP2023123881 A JP 2023123881A
Authority
JP
Japan
Prior art keywords
charge
region
transistor
imaging device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020118639A
Other languages
English (en)
Inventor
伸 北野
Shin Kitano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2020118639A priority Critical patent/JP2023123881A/ja
Priority to US18/003,774 priority patent/US20230262362A1/en
Priority to PCT/JP2021/021227 priority patent/WO2022009573A1/ja
Publication of JP2023123881A publication Critical patent/JP2023123881A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】デバイス構造を複雑化せずに暗時の特性を向上させる。【解決手段】撮像装置は、受光量に応じた電荷を生成する光電変換部と、基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行うトランジスタと、前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える。【選択図】図１３

Description

本開示による実施形態は、撮像装置及び撮像方法に関する。
撮像シーンの中で何らかのイベントが発生したときだけ、当該イベントによって生じる輝度レベルの変化した部分のデータを取得する撮像装置が知られている。この種の撮像装置は、ＥＶＳ（Event base Vision Sensor）と呼ばれることがある。
特開２０２０－０８８７２４号公報
従来のＥＶＳは、フォトダイオード（以下、ＰＤと呼ぶ）で発生した電子を画素回路に効率よく転送するために、ＰＤのＮ領域にコンタクトを接続している。ＰＤのＮ領域にコンタクトを接続すると、コンタクトを介して電子又は正孔がＰＤ側に流入するため、ＰＤを完全空乏化することが困難である。また、コンタクトを打つためにＮ領域を界面に露出する必要もあり、暗電流の発生源となる。また、空乏化できていないＰＤでは電子がＰＤ内にとどまるため、量子効果が下がると考えられる。従って、暗時のＥＶＳ特性を向上させることが困難である。
そこで、本開示では、デバイス構造を複雑化せずに暗時の特性を向上させることができる撮像装置及び撮像方法を提供するものである。
上記の課題を解決するために、本開示によれば、
受光量に応じた電荷を生成する光電変換部と、
基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、
前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、
前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行うトランジスタと、
前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える、撮像装置が提供される。
前記電荷転送領域は、コンタクトが接続されていないフローティングの拡散領域であってもよい。
前記トランジスタは、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作してもよい。
前記トランジスタは、前記電荷転送領域と前記電荷蓄積領域との間に配置される第１トランジスタ及び第２トランジスタを有し、
前記電荷蓄積領域は、第１電荷蓄積領域及び第２電荷蓄積領域を有し、
前記第１トランジスタは、前記電荷転送領域から前記第１電荷蓄積領域に前記電荷を転送する制御を行い、
前記第２トランジスタは、前記第１電荷蓄積領域から前記第２電荷蓄積領域に前記電荷を転送する制御を行ってもよい。
前記第１トランジスタは、前記電荷転送領域から前記第１電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作し、
前記第２トランジスタは、前記第１電荷蓄積領域から前記第２電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作してもよい。
前記検出部は、前記第１電荷蓄積領域に蓄積された前記電荷の量に応じた電気信号の変化量の絶対値が前記閾値を超えたか否かを示す前記検出信号を出力してもよい。
前記第１トランジスタ及び前記第２トランジスタは、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送するための電位勾配を生成してもよい。
前記第２トランジスタのチャネルにおける電位は、前記第１トランジスタのチャネルにおける電位よりも高くてもよい。
前記検出部は、
前記第１電荷蓄積領域に蓄積された前記電荷に応じた電流信号を電圧信号に変換する電流電圧変換部と、
前記電圧信号のレベル調整を行う減算器と、
前記減算器の出力信号を閾値電圧と比較することにより前記検出信号を生成する量子化器と、
前記電流電圧変換部で変換された前記電圧信号を前記減算器に供給するか否かを選択する選択器と、を有し、
前記減算器及び前記量子化器は、それぞれが前記光電変換部を有する複数の画素で共有されてもよい。
複数の画素ごとに配置され、前記光電変換部で生成された前記電荷に応じた輝度信号をデジタル信号に変換するＡＤＣと、
前記第１電荷蓄積領域に蓄積された前記電荷を前記ＡＤＣに供給するか、前記検出部に供給するか否かを選択する選択器と、を備え、
前記第１トランジスタ及び前記第２トランジスタは、前記選択器が前記第１電荷蓄積領域に蓄積された前記電荷を前記ＡＤＣに供給する場合には飽和領域で動作し、前記選択器が前記第１電荷蓄積領域に蓄積された前記電荷を前記検出部に供給する場合には弱反転領域で動作してもよい。
積層されて互いに信号の送受を行う第１半導体チップ及び第２半導体チップを備え、
前記第１半導体チップは、画素ごとに前記光電変換部を有し、
前記第２半導体チップは、画素ごとに前記検出部及び前記ＡＤＣを有してもよい。
本開示によれば、受光量に応じた電荷を生成する光電変換部と、
基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、
前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、
前記電荷転送領域から前記電荷蓄積領域にかけて電位が一方向に変化する電位勾配領域と、
前記電位勾配領域を通過する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える、撮像装置が提供される。
前記電位勾配領域は、不純物イオンの濃度が調整された領域であってもよい。
本開示によれば、基板表面に露出されない基板内部であって受光量に応じた電荷を生成する光電変換部に接する場所に配置される電荷転送領域に対して、前記光電変換部で生成された前記電荷を転送し、
前記電荷転送領域から基板面方向に離隔して配置される電荷蓄積領域にて、前記光電変換部から前記電荷転送領域に転送された前記電荷を蓄積し、
トランジスタにて、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行い、
前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する、撮像方法が提供される。
本開示に係る技術が適用される撮像システムのシステム構成の一例を示すブロック図である。 本開示の第１構成例に係る撮像装置の構成の一例を示すブロック図である。 画素アレイ部の構成の一例を示すブロック図である。 画素の回路構成の一例を示す回路図である。 アドレスイベント検出部の第１構成例を示すブロック図である。 アドレスイベント検出部における電流電圧変換部の構成の一例を示す回路図である。 アドレスイベント検出部における減算器及び量子化器の構成の一例を示す回路図である。 アドレスイベント検出部の第２構成例を示すブロック図である。 本開示の第２構成例に係る撮像装置の構成の一例を示すブロック図である。 撮像装置の積層型のチップ構造の概略を示す分解斜視図である。 第１構成例に係る撮像装置のカラム処理部の構成の一例を示すブロック図である。 受光部及びアドレスイベント検出部の内部構成の一例を示す回路図である。 受光素子周辺の断面構造の一例を示す断面図である。 受光素子周辺の断面構造の一比較例を示す断面図である。 受光素子周辺の電位の一例を示す模式図である。 受光素子周辺の断面構造の第１変形例を示す断面図である。 受光部及びアドレスイベント検出部の内部構成の第１変形例を示す回路図である。 受光部及びアドレスイベント検出部の内部構成の第２変形例を示す回路図である。 受光部及びアドレスイベント検出部の内部構成の第３変形例を示す回路図である。 受光部及びアドレスイベント検出部の内部構成の第４変形例を示す回路図である。 受光部及びアドレスイベント検出部の内部構成の第５変形例を示す回路図である。 図２０の回路構成における第１半導体チップと第２半導体チップとの接続関係を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、図面を参照して、撮像装置及び撮像方法の実施形態について説明する。以下では、撮像装置の主要な構成部分を中心に説明するが、撮像装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
図１は、本開示に係る技術が適用される撮像システムのシステム構成の一例を示すブロック図である。
図１に示すように、本開示に係る技術が適用される撮像システム１０は、撮像レンズ１１、撮像装置２０、記録部１２、及び、制御部１３を備える構成となっている。この撮像システム１０は、本開示の電子機器の一例であり、当該電子機器としては、産業用ロボットに搭載されるカメラシステムや、車載カメラシステムなどを例示することができる。
上記の構成の撮像システム１０において、撮像レンズ１１は、被写体からの入射光を取り込んで撮像装置２０の撮像面上に結像する。撮像装置２０は、撮像レンズ１１によって取り込まれた入射光を画素単位で光電変換して撮像データを取得する。この撮像装置２０として、後述する本開示の撮像装置が用いられる。
撮像装置２０は、撮像した画像データに対して、画像認識処理等の所定の信号処理を実行し、その処理結果と、後述するアドレスイベントの検出信号（以下、単に「検出信号」と記述する場合がある）とを示すデータを記録部１２に出力する。アドレスイベントの検出信号の生成方法については後述する。記録部１２は、信号線１４を介して撮像装置２０から供給されるデータを記憶する。制御部１３は、例えば、マイクロコンピュータによって構成され、撮像装置２０における撮像動作の制御を行う。
［第１構成例に係る撮像装置（アービタ方式）］
図２は、本開示に係る技術が適用される撮像システム１０における撮像装置２０として用いられる、第１構成例に係る撮像装置の構成の一例を示すブロック図である。
図２に示すように、本開示の撮像装置としての第１構成例に係る撮像装置２０は、ＤＶＳと呼ばれる非同期型の撮像装置であり、画素アレイ部２１、駆動部２２、アービタ部（調停部）２３、カラム処理部２４、及び、信号処理部２５を備える構成となっている。
上記の構成の撮像装置２０において、画素アレイ部２１には、複数の画素３０が行列状（アレイ状）に２次元配列されている。この行列状の画素配列に対して、画素列毎に、後述する垂直信号線ＶＳＬが配線される。
複数の画素３０のそれぞれは、光電流に応じた電圧のアナログ信号を画素信号として生成する。また、複数の画素３０のそれぞれは、光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。そして、アドレスイベントが生じた際に画素３０は、リクエストをアービタ部２３に出力する。
駆動部２２は、複数の画素３０のそれぞれを駆動して、各画素３０で生成された画素信号をカラム処理部２４に出力させる。
アービタ部２３は、複数の画素３０のそれぞれからのリクエストを調停し、調停結果に基づく応答を画素３０に送信する。アービタ部２３からの応答を受け取った画素３０は、検出結果を示す検出信号（アドレスイベントの検出信号）を駆動部２２及び信号処理部２５に供給する。画素３０からの検出信号の読出しについては、複数行読出しとすることも可能である。
カラム処理部２４は、例えば、アナログ－デジタル変換器から成り、画素アレイ部２１の画素列毎に、その列の画素３０から出力されるアナログの画素信号をデジタル信号に変換する処理を行う。そして、カラム処理部２４は、アナログ－デジタル変換後のデジタル信号を信号処理部２５に供給する。
信号処理部２５は、カラム処理部２４から供給されるデジタル信号に対して、ＣＤＳ（Correlated Double Sampling）処理や画像認識処理などの所定の信号処理を実行する。そして、信号処理部２５は、処理結果を示すデータと、アービタ部２３から供給される検出信号とを信号線１４を介して記録部１２（図１参照）に供給する。
［画素アレイ部の構成例］
図３は、画素アレイ部２１の構成の一例を示すブロック図である。
複数の画素３０が行列状に２次元配列されて成る画素アレイ部２１において、複数の画素３０のそれぞれは、受光部３１、画素信号生成部３２、及び、アドレスイベント検出部３３を有する構成となっている。
上記の構成の画素３０において、受光部３１は、入射光を光電変換して光電流を生成する。そして、受光部３１は、駆動部２２（図２参照）の制御に従って、画素信号生成部３２及びアドレスイベント検出部３３のいずれかに、光電変換して生成した光電流を供給する。
画素信号生成部３２は、受光部３１から供給される光電流に応じた電圧の信号を画素信号ＳＩＧとして生成し、この生成した画素信号ＳＩＧを垂直信号線ＶＳＬを介してカラム処理部２４（図２参照）に供給する。
アドレスイベント検出部３３は、受光部３１のそれぞれからの光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。アドレスイベントは、例えば、光電流の変化量が上限の閾値を超えた旨を示すオンイベント、及び、その変化量が下限の閾値を下回った旨を示すオフイベントから成る。また、アドレスイベントの検出信号は、例えば、オンイベントの検出結果を示す１ビット、及び、オフイベントの検出結果を示す１ビットから成る。なお、アドレスイベント検出部３３については、オンイベントのみを検出する構成とすることもできる。
アドレスイベントが発生した際に、アドレスイベント検出部３３は、アドレスイベントの検出信号の送信を要求するリクエストをアービタ部２３（図２参照）に供給する。そして、アドレスイベント検出部３３は、リクエストに対する応答をアービタ部２３から受け取ると、アドレスイベントの検出信号を駆動部２２及び信号処理部２５に供給する。
［画素の回路構成例］
図４は、画素３０の回路構成の一例を示す回路図である。上述したように、複数の画素３０のそれぞれは、受光部３１、画素信号生成部３２、及び、アドレスイベント検出部３３を有する構成となっている。
上記の構成の画素３０において、受光部３１は、受光素子（光電変換素子）３１１、転送トランジスタ３１２、及び、ＯＦＧ（Over Flow Gate）トランジスタ３１３を有する構成となっている。転送トランジスタ３１２及びＯＦＧトランジスタ３１３としては、例えば、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタが用いられる。転送トランジスタ３１２及びＯＦＧトランジスタ３１３は、互いに直列に接続されている。
受光素子３１１は、転送トランジスタ３１２とＯＦＧトランジスタ３１３との共通接続ノードＮ1とグランドとの間に接続されており、入射光を光電変換して入射光の光量に応じた電荷量の電荷を生成する。
転送トランジスタ３１２のゲート電極には、図２に示す駆動部２２から転送信号ＴＲＧが供給される。転送トランジスタ３１２は、転送信号ＴＲＧに応答して、受光素子３１１で光電変換された電荷を画素信号生成部３２に供給する。
ＯＦＧトランジスタ３１３のゲート電極には、駆動部２２から制御信号ＯＦＧが供給される。ＯＦＧトランジスタ３１３は、制御信号ＯＦＧに応答して、受光素子３１１で生成された電気信号をアドレスイベント検出部３３に供給する。アドレスイベント検出部３３に供給される電気信号は、電荷からなる光電流である。
画素信号生成部３２は、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３、及び、浮遊拡散層３２４を有する構成となっている。リセットトランジスタ３２１、増幅トランジスタ３２２、及び、選択トランジスタ３２３としては、例えば、Ｎ型のＭＯＳトランジスタが用いられる。
画素信号生成部３２には、受光部３１から転送トランジスタ３１２によって、受光素子３１１で光電変換された電荷が供給される。受光部３１から供給される電荷は、浮遊拡散層３２４に蓄積される。浮遊拡散層３２４は、蓄積した電荷の量に応じた電圧値の電圧信号を生成する。すなわち、浮遊拡散層３２４は、電荷を電圧に変換する。
リセットトランジスタ３２１は、電源電圧ＶDDの電源ラインと浮遊拡散層３２４との間に接続されている。リセットトランジスタ３２１のゲート電極には、駆動部２２からリセット信号ＲＳＴが供給される。リセットトランジスタ３２１は、リセット信号ＲＳＴに応答して、浮遊拡散層３２４の電荷量を初期化（リセット）する。
増幅トランジスタ３２２は、電源電圧ＶDDの電源ラインと垂直信号線ＶＳＬとの間に、選択トランジスタ３２３と直列に接続されている。増幅トランジスタ３２２は、浮遊拡散層３２４で電荷電圧変換された電圧信号を増幅する。
選択トランジスタ３２３のゲート電極には、駆動部２２から選択信号ＳＥＬが供給される。選択トランジスタ３２３は、選択信号ＳＥＬに応答して、増幅トランジスタ３２２によって増幅された電圧信号を画素信号ＳＩＧとして垂直信号線ＶＳＬを介してカラム処理部２４（図２参照）へ出力する。
上記の構成の画素３０が２次元配置されて成る画素アレイ部２１を有する撮像装置２０において、駆動部２２は、図１に示す制御部１３によりアドレスイベントの検出開始が指示されると、受光部３１のＯＦＧトランジスタ３１３に制御信号ＯＦＧを供給することによって当該ＯＦＧトランジスタ３１３を駆動してアドレスイベント検出部３３に光電流を供給させる。
そして、ある画素３０においてアドレスイベントが検出されると、駆動部２２は、その画素３０のＯＦＧトランジスタ３１３をオフ状態にしてアドレスイベント検出部３３への光電流の供給を停止させる。次いで、駆動部２２は、転送トランジスタ３１２に転送信号ＴＲＧを供給することによって当該転送トランジスタ３１２を駆動して、受光素子３１１で光電変換された電荷を浮遊拡散層３２４に転送させる。
このようにして、上記の構成の画素３０が２次元配置されて成る画素アレイ部２１を有する撮像装置２０は、アドレスイベントが検出された画素３０の画素信号のみをカラム処理部２４に出力する。これにより、アドレスイベントの有無に関わらず、全画素の画素信号を出力する場合と比較して、撮像装置２０の消費電力や、画像処理の処理量を低減することができる。
尚、ここで例示した画素３０の構成は一例であって、この構成例に限定されるものではない。例えば、画素信号生成部３２を備えない画素構成とすることもできる。この画素構成の場合は、受光部３１において、ＯＦＧトランジスタ３１３を省略し、当該ＯＦＧトランジスタ３１３の機能を転送トランジスタ３１２に持たせるようにすればよい。
［アドレスイベント検出部の第１構成例］
図５は、アドレスイベント検出部３３の第１構成例を示すブロック図である。図５に示すように、本構成例に係るアドレスイベント検出部３３は、電流電圧変換部３３１、バッファ３３２、減算器３３３、量子化器３３４、及び、転送部３３５を有する構成となっている。
電流電圧変換部３３１は、画素３０の受光部３１からの光電流を、その対数の電圧信号に変換する。電流電圧変換部３３１は、変換した電圧信号をバッファ３３２に供給する。バッファ３３２は、電流電圧変換部３３１から供給される電圧信号をバッファリングし、減算器３３３に供給する。
減算器３３３には、駆動部２２から行駆動信号が供給される。減算器３３３は、行駆動信号に従って、バッファ３３２から供給される電圧信号のレベルを低下させる。そして、減算器３３３は、レベル低下後の電圧信号を量子化器３３４に供給する。量子化器３３４は、減算器３３３から供給される電圧信号をデジタル信号に量子化してアドレスイベントの検出信号として転送部３３５に出力する。
転送部３３５は、量子化器３３４から供給されるアドレスイベントの検出信号をアービタ部２３等に転送する。この転送部３３５は、アドレスイベントが検出された際に、アドレスイベントの検出信号の送信を要求するリクエストをアービタ部２３に供給する。そして、転送部３３５は、リクエストに対する応答をアービタ部２３から受け取ると、アドレスイベントの検出信号を駆動部２２及び信号処理部２５に供給する。
続いて、アドレスイベント検出部３３における電流電圧変換部３３１、減算器３３３、及び、量子化器３３４の構成例について説明する。
（電流電圧変換部の構成例）
図６は、アドレスイベント検出部３３における電流電圧変換部３３１の構成の一例を示す回路図である。図６に示すように、本例に係る電流電圧変換部３３１は、Ｎ型トランジスタ３３１１、Ｐ型トランジスタ３３１２、及び、Ｎ型トランジスタ３３１３を有する回路構成となっている。これらのトランジスタ３３１１～３３１３としては、例えば、ＭＯＳトランジスタが用いられる。
Ｎ型トランジスタ３３１１は、電源電圧ＶDDの電源ラインと信号入力線３３１４との間に接続されている。Ｐ型トランジスタ３３１２及びＮ型トランジスタ３３１３は、電源電圧ＶDDの電源ラインとグランドとの間に直列に接続されている。そして、Ｐ型トランジスタ３３１２及びＮ型トランジスタ３３１３の共通接続ノードＮ2には、Ｎ型トランジスタ３３１１のゲート電極と、図５に示すバッファ３３２の入力端子とが接続されている。
Ｐ型トランジスタ３３１２のゲート電極には、所定のバイアス電圧Ｖbiasが印加される。これにより、Ｐ型トランジスタ３３１２は、一定の電流をＮ型トランジスタ３３１３に供給する。Ｎ型トランジスタ３３１３のゲート電極には、信号入力線３３１４を通して、受光部３１から光電流が入力される。
Ｎ型トランジスタ３３１１及びＮ型トランジスタ３３１３のドレイン電極は電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、受光部３１からの光電流は、その対数の電圧信号に変換される。
（減算器及び量子化器の構成例）
図７は、アドレスイベント検出部３３における減算器３３３及び量子化器３３４の構成の一例を示す回路図である。
本例に係る減算器３３３は、容量素子３３３１、インバータ回路３３３２、容量素子３３３３、及び、スイッチ素子３３３４を有する構成となっている。
容量素子３３３１の一端は、図５に示すバッファ３３２の出力端子に接続され、その他端は、インバータ回路３３３２の入力端子に接続されている。容量素子３３３３は、インバータ回路３３３２に対して並列に接続されている。スイッチ素子３３３４は、容量素子３３３３の両端間に接続されている。スイッチ素子３３３４にはその開閉制御信号として、駆動部２２から行駆動信号が供給される。スイッチ素子３３３４は、行駆動信号に応じて、容量素子３３３３の両端を接続する経路を開閉する。インバータ回路３３３２は、容量素子３３３１を介して入力される電圧信号の極性を反転する。
上記の構成の減算器３３３において、スイッチ素子３３３４をオン（閉）状態とした際に、容量素子３３３１のバッファ３３２側の端子に電圧信号Ｖinitが入力され、その逆側の端子は仮想接地端子となる。この仮想接地端子の電位を、便宜上、ゼロとする。このとき、容量素子３３３１に蓄積されている電荷Ｑinitは、容量素子３３３１の容量値をＣ1とすると、次式（１）により表される。一方、容量素子３３３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
Ｑinit＝Ｃ1×Ｖinit ・・・（１）
次に、スイッチ素子３３３４がオフ（開）状態となり、容量素子３３３１のバッファ３３２側の端子の電圧が変化してＶafterになった場合を考えると、容量素子３３３１に蓄積される電荷Ｑafterは、次式（２）により表される。
Ｑafter＝Ｃ1×Ｖafter ・・・（２）
一方、容量素子３３３３に蓄積される電荷Ｑ2は、容量素子３３３３の容量値をＣ2とし、出力電圧をＶoutとすると、次式（３）により表される。
Ｑ2＝－Ｃ2×Ｖout ・・・（３）
このとき、容量素子３３３１及び容量素子３３３３の総電荷量は変化しないため、次の式（４）が成立する。
Ｑinit＝Ｑafter＋Ｑ2 ・・・（４）
式（４）に式（１）乃至式（３）を代入して変形すると、次式（５）が得られる。
Ｖout＝－（Ｃ1／Ｃ2）×（Ｖafter－Ｖinit） ・・・（５）
式（５）は、電圧信号の減算動作を表し、減算結果の利得はＣ1／Ｃ2となる。通常、利得を最大化することが望まれるため、Ｃ1を大きく、Ｃ2を小さく設計することが好ましい。一方、Ｃ2が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ2の容量削減は、ノイズを許容することができる範囲に制限される。また、画素３０毎に減算器３３３を含むアドレスイベント検出部３３が搭載されるため、容量素子３３３１や容量素子３３３３には、面積上の制約がある。これらを考慮して、容量素子３３３１，３３３３の容量値Ｃ1，Ｃ2が決定される。
図７において、量子化器３３４は、コンパレータ３３４１を有する構成となっている。コンパレータ３３４１は、インバータ回路３３３２の出力信号、即ち、減算器４３０からの電圧信号を非反転（＋）入力とし、所定の閾値電圧Ｖthを反転（－）入力としている。そして、コンパレータ３３４１は、減算器４３０からの電圧信号と所定の閾値電圧Ｖthとを比較し、比較結果を示す信号をアドレスイベントの検出信号として転送部３３５に出力する。
［アドレスイベント検出部の第２構成例］
図８は、アドレスイベント検出部３３の第２構成例を示すブロック図である。図８に示すように、本構成例に係るアドレスイベント検出部３３は、電流電圧変換部３３１、バッファ３３２、減算器３３３、量子化器３３４、及び、転送部３３５の他に、記憶部３３６及び制御部３３７を有する構成となっている。
記憶部３３６は、量子化器３３４と転送部３３５との間に設けられており、制御部３３７から供給されるサンプル信号に基づいて、量子化器３３４の出力、即ち、コンパレータ３３４１の比較結果を蓄積する。記憶部３３６は、スイッチ、プラスチック、容量などのサンプリング回路であってもよいし、ラッチやフリップフロップなどのデジタルメモリ回路でもあってもよい。
制御部３３７は、コンパレータ３３４１の反転（－）入力端子に対して所定の閾値電圧Ｖthを供給する。制御部３３７からコンパレータ３３４１に供給される閾値電圧Ｖthは、時分割で異なる電圧値であってもよい。例えば、制御部３３７は、光電流の変化量が上限の閾値を超えた旨を示すオンイベントに対応する閾値電圧Ｖth1、及び、その変化量が下限の閾値を下回った旨を示すオフイベントに対応する閾値電圧Ｖth2を異なるタイミングで供給することで、１つのコンパレータ３３４１で複数種類のアドレスイベントの検出が可能になる。
記憶部３３６は、例えば、制御部３３７からコンパレータ３３４１の反転（－）入力端子に、オフイベントに対応する閾値電圧Ｖth2が供給されている期間に、オンイベントに対応する閾値電圧Ｖth1を用いたコンパレータ３３４１の比較結果を蓄積するようにしてもよい。尚、記憶部３３６は、画素３０の内部にあってもよいし、画素３０の外部にあってもよい。また、記憶部３３６は、アドレスイベント検出部３３の必須の構成要素ではない。すなわち、記憶部３３６は、無くてもよい。
［第２構成例に係る撮像装置（スキャン方式）］
上述した第１構成例に係る撮像装置２０は、非同期型の読出し方式にてイベントを読み出す非同期型の撮像装置である。但し、イベントの読出し方式としては、非同期型の読出し方式に限られるものではなく、同期型の読出し方式であってもよい。同期型の読出し方式が適用される撮像装置は、所定のフレームレートで撮像を行う通常の撮像装置と同じ、スキャン方式の撮像装置である。
図９は、本開示に係る技術が適用される撮像システム１０における撮像装置２０として用いられる、第２構成例に係る撮像装置、即ち、スキャン方式の撮像装置の構成の一例を示すブロック図である。
図９に示すように、本開示の撮像装置としての第２構成例に係る撮像装置２０は、画素アレイ部２１、駆動部２２、信号処理部２５、読出し領域選択部２７、及び、信号生成部２８を備える構成となっている。
画素アレイ部２１は、複数の画素３０を含む。複数の画素３０は、読出し領域選択部２７の選択信号に応答して出力信号を出力する。複数の画素３０のそれぞれについては、例えば図７に示すように、画素内に量子化器を持つ構成とすることもできる。複数の画素３０は、光の強度の変化量に対応する出力信号を出力する。複数の画素３０は、図９に示すように、行列状に２次元配置されていてもよい。
駆動部２２は、複数の画素３０のそれぞれを駆動して、各画素３０で生成された画素信号を信号処理部２５に出力させる。尚、駆動部２２及び信号処理部２５については、階調情報を取得するための回路部である。従って、イベント情報のみを取得する場合は、駆動部２２及び信号処理部２５は無くてもよい。
読出し領域選択部２７は、画素アレイ部２１に含まれる複数の画素３０のうちの一部を選択する。例えば、読出し領域選択部２７は、画素アレイ部２１に対応する２次元行列の構造に含まれる行のうちのいずれか１つもしくは複数の行を選択する。読出し領域選択部２７は、予め設定された周期に応じて１つもしくは複数の行を順次選択する。また、読出し領域選択部２７は、画素アレイ部２１の各画素３０からのリクエストに応じて選択領域を決定してもよい。
信号生成部２８は、読出し領域選択部２７によって選択された画素の出力信号に基づいて、選択された画素のうちのイベントを検出した活性画素に対応するイベント信号を生成する。イベントは、光の強度が変化するイベントである。活性画素は、出力信号に対応する光の強度の変化量が予め設定された閾値を超える、又は、下回る画素である。例えば、信号生成部２８は、画素の出力信号を基準信号と比較し、基準信号よりも大きい又は小さい場合に出力信号を出力する活性画素を検出し、当該活性画素に対応するイベント信号を生成する。
信号生成部２８については、例えば、信号生成部２８に入ってくる信号を調停するような列選択回路を含む構成とすることができる。また、信号生成部２８については、イベントを検出した活性画素の情報の出力のみならず、イベントを検出しない非活性画素の情報も出力する構成とすることができる。
信号生成部２８からは、出力線１５を通して、イベントを検出した活性画素のアドレス情報及びタイムスタンプ情報（例えば、（Ｘ，Ｙ，Ｔ））が出力される。但し、信号生成部２８から出力されるデータについては、アドレス情報及びタイムスタンプ情報だけでなく、フレーム形式の情報（例えば、（０，０，１，０，・・・））であってもよい。
［チップ構造の構成例］
上述した第１構成例又は第２構成例に係る撮像装置２０のチップ（半導体集積回路）構造としては、例えば、積層型のチップ構造を採ることができる。図１０は、撮像装置２０の積層型のチップ構造の概略を示す分解斜視図である。
図１０に示すように、積層型のチップ構造、所謂、積層構造は、第１のチップである受光チップ２０１、及び、第２のチップである検出チップ２０２の少なくとも２つのチップが積層された構造となっている。そして、図４に示す画素３０の回路構成において、受光素子３１１のそれぞれが受光チップ２０１上に配置され、受光素子３１１以外の素子の全てや、画素３０の他の回路部分の素子などが検出チップ２０２上に配置される。受光チップ２０１と検出チップ２０２とは、ビア（ＶＩＡ）、Ｃｕ－Ｃｕ接合、バンプなどの接続部を介して電気的に接続される。
尚、ここでは、受光素子３１１を受光チップ２０１に配置し、受光素子３１１以外の素子や画素３０の他の回路部分の素子などを検出チップ２０２に配置する構成例を例示したが、この構成例に限られるものではない。
例えば、図４に示す画素３０の回路構成において、受光部３１の各素子を受光チップ２０１に配置し、受光部３１以外の素子や画素３０の他の回路部分の素子などを検出チップ２０２に配置する構成とすることができる。また、受光部３１の各素子、及び、画素信号生成部３２のリセットトランジスタ３２１、浮遊拡散層３２４を受光チップ２０１に配置し、それ以外の素子を検出チップ２０２に配置する構成とすることができる。更には、アドレスイベント検出部３３を構成する素子の一部を、受光部３１の各素子などと共に受光チップ２０１に配置する構成とすることができる。
［カラム処理部の構成例］
図１１は、第１構成例に係る撮像装置２０のカラム処理部２４の構成の一例を示すブロック図である。図１１に示すように、本例に係るカラム処理部２４は、画素アレイ部２１の画素列毎に配置された複数のアナログ－デジタル変換器（ＡＤＣ）２４１を有する構成となっている。
尚、ここでは、画素アレイ部２１の画素列に対して、１対１の対応関係でアナログ－デジタル変換器２４１を配置する構成例を例示したが、この構成例に限定されるものではない。例えば、複数の画素列を単位としてアナログ－デジタル変換器２４１を配置し、当該アナログ－デジタル変換器２４１を複数の画素列間で時分割で用いる構成とすることもできる。
アナログ－デジタル変換器２４１は、垂直信号線ＶＳＬを介して供給されるアナログの画素信号ＳＩＧを、先述したアドレスイベントの検出信号よりもビット数の多いデジタル信号に変換する。例えば、アドレスイベントの検出信号を２ビットとすると、画素信号は、３ビット以上（１６ビットなど）のデジタル信号に変換される。アナログ－デジタル変換器２４１は、アナログ－デジタル変換で生成したデジタル信号を信号処理部２５に供給する。
［画素の構成例］
図１２は、受光部３１及びアドレスイベント検出部３３の内部構成の一例を示す回路図である。受光部３１は、受光素子３１１と、トランジスタ３１４と、フローティング・ディフュージョン（以下、ＦＤ１と呼ぶ）とを有する。アドレスイベント検出部３３は、バッファ３３２と、減算器３３３と、量子化器３３４とを有する。図１３は、撮像装置２０の要部、すなわち受光素子３１１周辺の断面構造の一例を示す断面図である。尚、トランジスタ３１４は、例えばカスコード接続された２つのＮ型トランジスタ３１４ａ、３１４ｂを有し、バッファ３３２は、例えばカスコード接続されたＰ型トランジスタ３３２１、３３２２を備える。
図１３に示すように、撮像装置２０は、基板Ｓ上に配置された受光素子３１１と、電荷転送領域ＣＴと、電荷蓄積領域ＦＤと、トランジスタ３１４と、アドレスイベント検出部３３と、を備える。
基板Ｓは、例えば、シリコン（Ｓｉ）基板などの半導体基板である。また、基板Ｓは、例えば、Ｐ型のシリコン基板である。受光素子３１１、電荷転送領域ＣＴ及び電荷蓄積領域ＦＤは、基板Ｓ内に設けられている。Ｓ１は、図１３に示す基板Ｓの上面を示す。なお、基板Ｓは、他の半導体基板と積層されて、ビア（ＶＩＡ）、Ｃｕ－Ｃｕ接合、バンプなどを介して両基板同士で信号の送受を行ってもよい。
光電変換部としての受光素子３１１は、受光量に応じた電荷を生成する。受光素子３１１は、ｐ＋型半導体領域３１１ａと、ｎ－型半導体領域３１１ｂと、を含む。ｐ＋型半導体領域３１１ａ及びｎ－型半導体領域３１１ｂは、ｐｎ接合するように設けられ、受光した光を電荷に変換して電荷を生成する光電変換部として機能する。
電荷転送領域ＣＴは、基板表面Ｓ１に露出されない基板Ｓ内部の受光素子３１１に接する場所に配置される。また、電荷転送領域ＣＴは、受光素子３１１で生成された電荷を第２電荷蓄積領域ＦＤ２に転送する領域として機能する。電荷転送領域ＣＴは、第１電荷転送領域ＣＴ１と、第２電荷転送領域ＣＴ２と、を含む。第１電荷転送領域ＣＴ１は、例えば、ｐ－型半導体領域である。第２電荷転送領域ＣＴ２は、例えば、ｎ－型半導体領域である。図１３に示すように、受光素子３１１はｐ＋型半導体領域３１１ａとｎ－型半導体領域３１１ｂを有し、ｎ－型半導体領域３１１ｂは、基板Ｓのｐ－ｗｅｌｌ領域Ｓｐとｐ＋型半導体領域３１１ａとに囲まれている。従って、ｎ－型半導体領域３１１ｂは基板表面Ｓ１に露出されていない。また、第１電荷転送領域ＣＴ１は、受光素子３１１に接するように設けられ、受光素子３１１及び第１電荷転送領域ＣＴ１にはコンタクトが設けられていない。
図１４は、受光素子３１１周辺の断面構造の一比較例を示す断面図である。図１４は、図６に示す電流電圧変換部３３１周辺の断面構造を示している。なお、電圧Ｖssは、例えば、図６に示すＮ型トランジスタ３３１３のソース電圧である。
図１４に示す例では、回路の容易性のため、コンタクトＣが受光素子３１１のｎ－型半導体領域３１１ｂと接触する場所に設けられている。この場合、コンタクトＣを介して電子又は正孔が受光素子３１１側に流入するため、受光素子３１１の空乏層が狭くなるとともに、空乏層を完全空乏化することが困難になる。この場合、電子と正孔との再結合が発生しやすくなり、光電流が流れづらくなることから、量子効率が低下してしまう。また、コンタクトＣを設けることで、ｎ－型半導体領域３１１ｂが界面に露出してしまい、暗電流の発生源となる。暗電流の発生源となり得る界面は、例えば、酸化物等の絶縁体との界面及び金属との界面を含む。暗電流は、例えば、半導体の接続欠陥により発生する。コンタクトＣは、半導体と金属のオーミック接触により受光素子３１１と接続されるが、界面では結晶欠陥等により接続が不完全になってしまう。接続が不完全な部分で自由電子が発生し、その電子が受光素子３１１に入ることにより、暗電流が生じる。コンタクトＣ以外に、ｎ－型半導体領域３１１ｂが半導体でないところに触れていれば、暗電流の発生の要因になる。従って、ｎ－型半導体領域３１１ｂが表面Ｓ１に出ていると、暗電流が発生する可能性がある。
これに対して、図１３に示す例では、受光素子３１１内のｎ－型半導体領域３１１ｂは基板表面Ｓ１に露出していない。受光素子３１１に接する電荷転送領域ＣＴは、コンタクトが接続されていないフローティングの拡散領域である。ｎ－型半導体領域３１１ｂは、基板表面Ｓ１に露出されずに（ｐ型）半導体領域に囲まれている。これにより、結晶欠陥が抑制されるため、暗電流を抑制することができる。さらに、ｎ－型半導体領域３１１ｂには、コンタクトが設けられない。これにより、受光素子３１１を完全空乏化することができ、量子効率を向上させることができる。
図１３に示すように、受光素子３１１からの電子を転送する第１電荷転送領域ＣＴ１及び第２電荷転送領域ＣＴ２と、電子を蓄積する第１電荷蓄積領域ＦＤ１及び第２電荷蓄積領域ＦＤ２が設けられている。本明細書では、第１電荷転送領域ＣＴ１及び第２電荷転送領域ＣＴ２を総称して電荷転送領域ＣＴと呼び、第１電荷蓄積領域ＦＤ１及び第２電荷蓄積領域ＦＤ２を総称して電荷蓄積領域ＦＤと呼ぶ。
図１３に示すように、電荷蓄積領域ＦＤは、電荷転送領域ＣＴから基板面Ｓ１方向に離隔して配置される。電荷蓄積領域ＦＤは、電荷転送領域ＣＴから転送された電荷を蓄積する。電荷蓄積領域ＦＤは、電荷を蓄積する電荷蓄積部として機能し、電荷を電気信号に変換して出力する電流電圧変換部３３１の一部としても機能する。
電荷蓄積領域ＦＤを構成する第１電荷蓄積領域ＦＤ１及び第２電荷蓄積領域ＦＤ２は、例えば、ｎ＋型半導体領域である。
図１３には、第１電荷転送領域ＣＴ１から第１電荷蓄積領域ＦＤ１に電子を転送する制御を行う第１トランジスタ３１４ａと、第２電荷転送領域ＣＴ２から第２電荷蓄積領域ＦＤ２に電子を転送する制御を行う第２トランジスタ３１４ｂとが設けられている。本明細書では、第１トランジスタ３１４ａと第２トランジスタ３１４ｂを総称してトランジスタ３１４と呼ぶ。
トランジスタ３１４は、電荷転送領域ＣＴから電荷蓄積領域ＦＤに電荷を転送する制御を行う。より詳細には、トランジスタ３１４は、電荷転送領域ＣＴから電荷蓄積領域ＦＤに電荷を転送する際には弱反転領域で動作する。弱反転領域は、トランジスタのサブスレッショルド領域である。
トランジスタ３１４を構成する第１トランジスタ３１４ａのゲートは第１電荷転送領域ＣＴ１の上方に配置され、第２トランジスタ３１４ｂのゲートは第２電荷転送領域ＣＴ２の上方に配置されている。より詳細には、第１トランジスタ３１４ａのゲートと第１電荷転送領域ＣＴ１の間にはゲート絶縁膜（図示せず）が配置され、同様に第２トランジスタ３１４ｂのゲートと第２電荷転送領域ＣＴ２の間にはゲート絶縁膜（図示せず）が配置されている。
また、より詳細には、第１トランジスタ３１４ａは、電荷転送領域ＣＴから第１電荷蓄積領域ＦＤ１に電荷を転送する際には弱反転領域で動作する。第２トランジスタ３１４ｂは、第１電荷蓄積領域ＦＤ１から第２電荷蓄積領域ＦＤ２に電荷を転送する際には弱反転領域で動作する。これにより、図１２に示すように、第１電荷蓄積領域ＦＤ１の電圧を対数電圧（ＶLog）に変換することができる。ＴＲＧ１及びＴＲＧ２は、それぞれ第１トランジスタ３１４ａ及び第２トランジスタ３１４ｂを弱反転領域で動作させるためのゲート電圧を示している。ＴＲＧ１は、例えば、基板Ｓのボディ（接地電圧）に対して約１Ｖ高い電圧である。なお、ＴＲＧ１及びＴＲＧ２は、トランジスタの種類等によって変更されうる固定電圧である。
図１５は、受光素子３１１周辺の電位の一例を示す模式図である。
Ｅは、電子を示す。なお、電位ＶNEGは、基板Ｓのｐ－ｗｅｌｌ領域Ｓｐの電位である。基板Ｓのｐ－ｗｅｌｌ領域Ｓｐを負電位（ＶNEG）にすることにより、受光素子３１１で生成される電子が基板Ｓのｐ－ｗｅｌｌ領域Ｓｐに流れることを抑制することができる。
図１５に示すように、第１トランジスタ３１４ａ及び第２トランジスタ３１４ｂは、電荷転送領域ＣＴから電荷蓄積領域ＦＤに電荷を転送するための電位勾配を生成する。従って、光が受光素子３１１に入射すると、受光素子３１１で生成されて、あふれた電子が電位勾配に沿って第１電荷蓄積領域ＦＤ１に転送される。また、電位が固定されているため、電子は、第１電荷転送領域ＣＴ１を常時通過可能である。
より詳細には、電荷転送領域ＣＴから電荷蓄積領域ＦＤにかけて電位が一方向に変化する。より詳細には、第１電荷転送領域ＣＴ１から第１電荷蓄積領域ＦＤ１及び第２電荷転送領域ＣＴ２を通って第２電荷蓄積領域ＦＤ２にかけて電位が一方向に変化する。ゲート電圧（ＴＲＧ１、ＴＲＧ２）の調整により、電荷転送領域ＣＴ（第１電荷転送領域ＣＴ１）から電荷蓄積領域ＦＤ（第２電荷蓄積領域ＦＤ２）にかけて電位が調整される。ＴＲＧ１の電圧は、例えば、受光素子３１１における最も高い電位に合わせるように設定される。これにより、電荷転送領域ＣＴ（第１電荷転送領域ＣＴ１）から電荷蓄積領域ＦＤ（第２電荷蓄積領域ＦＤ２）にかけて電位がなだらかに変化するため、電子が詰まること無く電荷蓄積領域ＦＤ（第２電荷蓄積領域ＦＤ２）に転送されやすくすることができる。なお、ゲート電圧（ＴＲＧ１、ＴＲＧ２）は、電荷転送領域ＣＴ（第１電荷転送領域ＣＴ１及び第２電荷転送領域ＣＴ２）の不純物濃度に応じて調整されてもよい。
また、第１電荷転送領域ＣＴ１を流れる電子の量によって、第１電荷蓄積領域ＦＤ１の電位が変化する。第１電荷蓄積領域ＦＤ１の電位は、アドレスイベント検出部３３によるアドレスイベントの有無の検出に用いられる。
また、第２トランジスタ３１４ｂのチャネルにおける電位は、第１トランジスタ３１４ａのチャネルにおける電位よりも高くしている。これにより、第１電荷蓄積領域ＦＤ１から第２電荷蓄積領域ＦＤ２に電子を流しやすくすることができる。
また、図１３に示す第２電荷蓄積領域ＦＤ２におけるＤＲＮは、ＶDDに近い電圧に設定される。ＤＲＮの直下に電子をためる必要があるため、ＤＲＮは、ＶDDよりも若干低い電圧に設定される。ＤＲＮは、例えば、約２Ｖである。なお、第２電荷蓄積領域ＦＤ２の電圧であるＤＲＮも固定電圧であるが、一時的には約０Ｖ等の低い電圧に変更されてもよい。通常、動作初期時において、電荷が第１電荷蓄積領域ＦＤ１に蓄積されるまで待つ必要がある。また、暗時では、受光素子３１１で電子が生成されづらい。そこで、ＤＲＮを低い電圧にすると、画素３０内に電荷が注入され、電荷蓄積の待ち時間を削減することができる。
図１３に示すように、検出部としてのアドレスイベント検出部３３は、トランジスタ３１４で転送する電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する。より詳細には、アドレスイベント検出部３３は、第１電荷蓄積領域ＦＤ１に蓄積された電荷の量に応じた電気信号の変化量の絶対値が閾値を超えたか否かを示す検出信号を出力する。
アドレスイベント検出部３３は、図１３の電荷転送領域ＣＴ及び電荷蓄積領域ＦＤにより構成される電流電圧変換部と、バッファ３３２と、減算器３３３と、量子化器３３４と、を有する。なお、アドレスイベント検出部３３の処理動作は、例えば、図５に示されたアドレスイベント検出部３３とほぼ同様である。
電流電圧変換部は、第１電荷蓄積領域ＦＤ１に蓄積された電荷に応じた電流信号を電圧信号に変換する。減算器３３３は、電圧信号のレベル調整を行う。量子化器３３４は、減算器３３３の出力信号を閾値電圧と比較することにより検出信号を生成する。
次に、撮像装置２０の動作について説明する。
まず、基板表面Ｓ１に露出されない基板Ｓ内部であって受光量に応じた電荷を生成する受光素子３１１に接する場所に配置される電荷転送領域ＣＴに対して、受光素子３１１で生成された電荷を転送する。
次に、電荷転送領域ＣＴから基板面Ｓ１方向に離隔して配置される電荷蓄積領域ＦＤにて、受光素子３１１から電荷転送領域ＣＴに転送された電荷を蓄積する。
次に、トランジスタ３１４にて、電荷転送領域ＣＴから電荷蓄積領域ＦＤに電荷を転送する制御を行う。
次に、アドレスイベント検出部３３は、トランジスタ３１４で転送する電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する。
このように、本実施形態による撮像装置２０では、受光素子３１１のｎ－型半導体領域３１１ｂが基板表面Ｓ１に露出させないようにしている。具体的には、受光素子３１１にはコンタクトを接続しない。これにより、暗電流を抑制することができる。また、受光素子３１１にコンタクトを接続しないことで、受光素子３１１を完全空乏化することができる。完全空乏化により、光によって生成される電子とホールとの再結合を抑制でき、量子効率を向上させることができる。従って、受光感度を向上させることができる。受光感度の向上により、微弱な光信号の輝度変化を検出でき、高感度のＥＶＳ（Event base Vision Sensor）を実現できる。
なお、本実施形態による撮像装置２０は、図２に示す非同期方式と図９に示す同期（スキャン）方式のいずれにも適用可能である。
図１２及び図１３では、電荷転送領域ＣＴとして第１電荷転送領域ＣＴ１及び第２電荷転送領域ＣＴ２を設けるとともに、電荷蓄積領域ＦＤとして第１電荷蓄積領域ＦＤ１及び第２電荷蓄積領域ＦＤ２を設ける例を示したが、電荷転送領域ＣＴは一つだけでもよいし、三つ以上設けてもよい。同様に、電荷蓄積領域ＦＤは一つだけでもよいし、三つ以上設けてもよい。また、図１２及び図１３では、トランジスタ３１４（第１トランジスタ３１４ａと第２トランジスタ３１４ｂ）を設けて、電荷転送領域ＣＴから電荷蓄積領域ＦＤへの電位勾配を形成しているが、電位勾配を形成するのにトランジスタ３１４は必ずしも必須ではない。例えば、ｐ－ｗｅｌｌ領域Ｓｐ内の不純物イオンの濃度を調整することによっても、電荷転送領域ＣＴから電荷蓄積領域ＦＤへの電位勾配を形成することができる。よって、トランジスタ３１４（第１トランジスタ３１４ａと第２トランジスタ３１４ｂ）は省略可能である。
図１６は、受光素子３１１周辺の断面構造の第１変形例を示す断面図である。図１６では、トランジスタ３１４が設けられず、イオン注入による不純物濃度で電位が制御されている。
撮像装置２０は、電位勾配領域をさらに備える。
より詳細には、電位勾配領域は、不純物イオンの濃度が調整された領域である。電位勾配領域は、電荷転送領域ＣＴにおける不純物濃度の調整により得られる。従って、図１６では、トランジスタ３１４が設けられていない。
電位勾配領域は、電荷転送領域ＣＴから電荷蓄積領域ＦＤにかけて電位が一方向に変化する。この電位勾配は、図１５に示す状態と同様である。従って、受光素子３１１で生成された電子は、電位勾配によって電荷蓄積領域ＦＤに転送される。
アドレスイベント検出部３３は、電位勾配領域を通過する電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する。
このように、トランジスタ３１４を設けることなく、不純物濃度の調整により電位勾配が得られてもよい。これにより、回路構成をより単純化することができる。
図１２に示す受光部３１及びアドレスイベント検出部３３の構成には、種々の変形例が考えられる。以下、代表的ないくつかの変形例を順に説明する。
図１７Ａは、受光部３１及びアドレスイベント検出部３３の内部構成の第１変形例を示す回路図である。なお、図１７Ａでは、図１２に示す第２トランジスタ３１４ｂを省略している。
図１７Ａは、ゲイン型と呼ばれる回路構成を示す。アドレスイベント検出部３３は、第１電荷蓄積領域ＦＤ１（電荷蓄積領域ＦＤ）に蓄積された電荷に応じた電流信号を対数の電圧信号に変換する対数変換回路Ｌ（対数変換部）を備える。対数変換回路Ｌは、電流電圧変換部３３１の一部を構成しており、図６に示すＮ型トランジスタ３３１１のソースをＮ型トランジスタ３３１３のゲートに接続し、トランジスタ３３１３のドレインをトランジスタ３３１１のゲートに接続した回路である。対数変換回路Ｌ内のトランジスタ３３１１のソースは第１トランジスタ３１４ａのドレインに接続され、トランジスタ３３１３のソースは接地ノードに接続され、トランジスタ３３１１のゲートから対数変換された電圧が出力される。
図１７Ｂは、受光部３１及びアドレスイベント検出部３３の内部構成の第２変形例を示す回路図である。第２変形例は、対数変換回路Ｌが２つ設けられている点で、第１変形例と異なる。
図１７Ｂは、２段ゲイン型と呼ばれる回路構成を示す。アドレスイベント検出部３３は、直列に接続された２つの対数変換回路Ｌを備える。２つの対数変換回路Ｌを直列に接続していることから、２段ゲイン型と呼ばれる。２段ゲイン型で得られる対数電圧ＶLogは、ゲイン型で得られる対数電圧ＶLogよりも電位変化が２倍になる。これにより、後段の回路の反応がよくなる。従って、アドレスイベント検出部３３は、小さい電位変化も大きく読み出すことができる。この結果、入射光の微弱な変化を精度よく検出することできる。
図１８は、受光部３１及びアドレスイベント検出部３３の内部構成の第３変形例を示す回路図である。
アドレスイベント検出部３３は、選択器Ｓｅ１をさらに有する。選択器Ｓｅ１は、電流電圧変換部３３１で変換された電圧信号を減算器３３３に供給するか否かを選択する。選択器Ｓｅ１は、例えば、選択信号ＳＥＬの信号論理でオン又はオフする選択トランジスタ３３８を含む。
また、減算器３３３及び量子化器３３４は、複数の画素３０で共有される。より具体的には、減算器３３３及び量子化器３３４は、複数の画素を含む列（カラム）ごとに設けられる。選択器Ｓｅ１によって、同一カラム内の任意の画素で光電変換された信号（対数電圧）を切り替えて減算器３３３に入力することができる。これにより、カラムごとに減算器３３３と量子化器３３４を設ければよくなり、アドレスイベント検出部３３の構成を簡略化できる。
図１９は、受光部３１及びアドレスイベント検出部３３の内部構成の第４変形例を示す回路図である。
撮像装置２０は、ＡＤＣ２４１と、選択器Ｓｅ２と、をさらに備える。
ＡＤＣ２４１は、複数の画素３０ごとに配置され、受光素子３１１で生成された電荷に応じた輝度信号をデジタル信号に変換する。ＡＤＣ２４１は、図１１に示すＡＤＣ２４１と同様である。
選択器Ｓｅ２は、第１電荷蓄積領域ＦＤ１に蓄積された電荷をＡＤＣ２４１に供給するか、アドレスイベント検出部３３に供給するか否かを選択する。選択器Ｓｅ２は、例えば、選択トランジスタ３３８及びスイッチＳＷ１を含む。スイッチＳＷ１は、選択トランジスタ３３８と減算器３３３との間に設けられている。減算器３３３及び量子化器３３４は、カラムごとに設けられる。
また、第１トランジスタ３１４ａ及び第２トランジスタ３１４ｂは、選択器Ｓｅ２が第１電荷蓄積領域ＦＤ１に蓄積された電荷をＡＤＣ２４１に供給する場合には飽和領域で動作し、選択器Ｓｅ２が第１電荷蓄積領域ＦＤ１に蓄積された電荷をアドレスイベント検出部３３に供給する場合には弱反転領域で動作する。すなわち、撮像装置２０は、通常のイメージセンサ及びＥＶＳのいずれか一方として機能する。これは、撮像装置２０が、通常のイメージセンサとほぼ同様の回路構成を有し、トランジスタ３１４ａ、３１４ｂの動作モードの切り替えにより通常のイメージセンサ及びＥＶＳの動作を実行することができるためである。撮像装置２０が通常のイメージセンサとして機能する場合、第１トランジスタ３１４ａ、第１電荷蓄積領域ＦＤ１、Ｐ型トランジスタ３３２１及び選択トランジスタ３３８は、それぞれ、図４に示す転送トランジスタ３１２、浮遊拡散層３２４、増幅トランジスタ３２２及び選択トランジスタ３２３と同様に機能する。なお、撮像装置２０が通常のイメージセンサとして動作する場合、図１３に示すＤＲＮは、例えば、ＶDDの固定電圧であってもよい。
このように、選択器Ｓｅ２の切替により、同じセンサを用いて通常のイメージセンサとＥＶＳとを使い分けてそれぞれ動作させることができる。
なお、図１９に示す例では、ｂｉａｓ信号に応じて一定の電流を供給するトランジスタ３３９が設けられている。また、トランジスタ３３９は、電流源として機能する。
図２０は、受光部３１及びアドレスイベント検出部３３の内部構成の第５変形例を示す回路図である。第５変形例は、積層型の構造により、減算器３３３及び量子化器３３４が画素３０ごとに設けられる点で、第４変形例と異なる。
選択器Ｓｅ３は、例えば、選択トランジスタ３３８及びスイッチＳＷ２を含む。スイッチＳＷ２は、選択トランジスタ３３８と減算器３３３との間に設けられている。また、ＣＣ１は、選択トランジスタ３３８とＡＤＣ２４１との間に設けられる接続部を示す。ＣＣ２は、選択トランジスタ３３８（スイッチＳＷ２）と減算器３３３との間に設けられる接続部を示す。Ｂは、接続部ＣＣ１、ＣＣ２による境界線を示す。
撮像装置２０は、積層されて互いに信号の送受を行う第１半導体チップＣＨ１及び第２半導体チップＣＨ２をさらに備える。
第１半導体チップＣＨ１は、画素３０ごとに受光素子３１１を有する。第１半導体チップＣＨ１は、例えば、図１０に示す受光チップ２０１である。また、第１半導体チップＣＨ１は、例えば、図２０に示す上チップである。
第２半導体チップＣＨ２は、画素３０ごとにアドレスイベント検出部３３を有するとともに、カラムごとにＡＤＣ２４１を有する。第２半導体チップＣＨ２は、例えば、図１０に示す検出チップ２０２である。また、第２半導体チップＣＨ２は、例えば、図２０に示す下チップである。
接続部ＣＣ１および接続部ＣＣ２は、第１半導体チップＣＨ１と第２半導体チップＣＨ２との間で各種の信号の送受を行う。接続部ＣＣ１は、例えば、画素３０ごとに設けられるのに対し、接続部ＣＣ２は、例えば、カラムごとに設けられる。接続部ＣＣ１、ＣＣ２は、ビア（ＶＩＡ）、Ｃｕ－Ｃｕ接合、バンプなどを介して第１半導体チップと第２半導体チップ間で各種の信号の送受を行う。
このように、減算器３３３及び量子化器３３４を第２半導体チップＣＨ２に配置することで、全画素３０に対して減算器３３３及び量子化器３３４（ＥＶＳ回路）を設けることができる。この結果、イベント検出をより迅速に行うことができる。
図２１は、図２０の回路構成における第１半導体チップＣＨ１と第２半導体チップＣＨ２との接続関係を示す図である。
接続部ＣＣ１は、画素アレイ部２１において、画素３０ごとに複数設けられる。なお、図２１に示す接続部ＣＣ１は、模式的に示され、実際の接続部ＣＣ１の数とは異なっていてもよい。
接続部ＣＣ２は、画素アレイ部２１とカラム処理部２４との間に複数設けられる。なお、図２１に示す接続部ＣＣ２は、模式的に示され、実際の接続部ＣＣ２の数とは異なっていてもよい。
［移動体への応用例］
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２３は、撮像部１２０３１の設置位置の例を示す図である。
図２３では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１，１２１０１，１２１０２，１２１０３，１２１０４，１２１０５や、運転者状態検出部１２０４１等に適用され得る。具体的には、これらの撮像部や検出部に対して、例えば、本開示の撮像装置を有する図１の撮像システム１０を適用することができる。そして、本開示に係る技術を適用することにより、暗電流の抑制および量子効率の向上によって受光感度を向上させることができるため、より安全な車両走行を実現することが可能になる。
なお、本技術は以下のような構成を取ることができる。
（１）受光量に応じた電荷を生成する光電変換部と、
基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、
前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、
前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行うトランジスタと、
前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える、撮像装置。
（２）前記電荷転送領域は、コンタクトが接続されていないフローティングの拡散領域である、（１）に記載の撮像装置。
（３）前記トランジスタは、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作する、（１）又は（２）に記載の撮像装置。
（４）前記トランジスタは、前記電荷転送領域と前記電荷蓄積領域との間に配置される第１トランジスタ及び第２トランジスタを有し、
前記電荷蓄積領域は、第１電荷蓄積領域及び第２電荷蓄積領域を有し、
前記第１トランジスタは、前記電荷転送領域から前記第１電荷蓄積領域に前記電荷を転送する制御を行い、
前記第２トランジスタは、前記第１電荷蓄積領域から前記第２電荷蓄積領域に前記電荷を転送する制御を行う、（１）乃至（３）のいずれか一項に記載の撮像装置。
（５）前記第１トランジスタは、前記電荷転送領域から前記第１電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作し、
前記第２トランジスタは、前記第１電荷蓄積領域から前記第２電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作する、（４）に記載の撮像装置。
（６）前記検出部は、前記第１電荷蓄積領域に蓄積された前記電荷の量に応じた電気信号の変化量の絶対値が前記閾値を超えたか否かを示す前記検出信号を出力する、（４）又は（５）に記載の撮像装置。
（７）前記第１トランジスタ及び前記第２トランジスタは、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送するための電位勾配を生成する、（４）乃至（６）のいずれか一項に記載の撮像装置。
（８）前記第２トランジスタのチャネルにおける電位は、前記第１トランジスタのチャネルにおける電位よりも高い、（４）乃至（７）のいずれか一項に記載の撮像装置。
（９） 前記検出部は、
前記第１電荷蓄積領域に蓄積された前記電荷に応じた電流信号を電圧信号に変換する電流電圧変換部と、
前記電圧信号のレベル調整を行う減算器と、
前記減算器の出力信号を閾値電圧と比較することにより前記検出信号を生成する量子化器と、
前記電流電圧変換部で変換された前記電圧信号を前記減算器に供給するか否かを選択する選択器と、を有し、
前記減算器及び前記量子化器は、それぞれが前記光電変換部を有する複数の画素で共有される、（４）乃至（８）のいずれか一項に記載の撮像装置。
（１０）複数の画素ごとに配置され、前記光電変換部で生成された前記電荷に応じた輝度信号をデジタル信号に変換するＡＤＣと、
前記第１電荷蓄積領域に蓄積された前記電荷を前記ＡＤＣに供給するか、前記検出部に供給するか否かを選択する選択器と、を備え、
前記第１トランジスタ及び前記第２トランジスタは、前記選択器が前記第１電荷蓄積領域に蓄積された前記電荷を前記ＡＤＣに供給する場合には飽和領域で動作し、前記選択器が前記第１電荷蓄積領域に蓄積された前記電荷を前記検出部に供給する場合には弱反転領域で動作する、（４）乃至（８）のいずれか一項に記載の撮像装置。
（１１）積層されて互いに信号の送受を行う第１半導体チップ及び第２半導体チップを備え、
前記第１半導体チップは、画素ごとに前記光電変換部を有し、
前記第２半導体チップは、画素ごとに前記検出部及び前記ＡＤＣを有する、（１０）に記載の撮像装置。
（１２）受光量に応じた電荷を生成する光電変換部と、
基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、
前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、
前記電荷転送領域から前記電荷蓄積領域にかけて電位が一方向に変化する電位勾配領域と、
前記電位勾配領域を通過する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える、撮像装置。
（１３）前記電位勾配領域は、不純物イオンの濃度が調整された領域である、（１２）に記載の撮像装置。
（１４）基板表面に露出されない基板内部であって受光量に応じた電荷を生成する光電変換部に接する場所に配置される電荷転送領域に対して、前記光電変換部で生成された前記電荷を転送し、
前記電荷転送領域から基板面方向に離隔して配置される電荷蓄積領域にて、前記光電変換部から前記電荷転送領域に転送された前記電荷を蓄積し、
トランジスタにて、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行い、
前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する、撮像方法。
本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
１０ 撮像システム、１１ 撮像レンズ、１２ 記録部、１３ 制御部、２０ 撮像装置、２１ 画素アレイ部、２２ 駆動部、２３ アービタ部、２４ カラム処理部、２５ 信号処理部、２７ 読出し領域選択部、２８ 信号生成部、３０ 画素、３１ 受光部、３２ 画素信号生成部、３３ アドレスイベント検出部、４０ 制御部、４１（４１1，４１2） 演算回路、４２ 遅延回路、４３ 論理積回路、４４ マルチプレクサ、５１ 第１検出部、５２ フリッカ判定部、５３ 第２検出部、５４ フリッカ検波部、５５ イベントカウンタ、５６ シフトレジスタ、５７ 出力レート変換部、５８ 画素制御回路、５９ カウンタマップ、５９ａ カウンタ、６０ メモリ、６１ イベント選択部、２４１ ＡＤＣ、３１１ 受光素子、３１４ トランジスタ、３１４ａ 第１トランジスタ、３１４ｂ 第２トランジスタ、３３３ 減算器、３３４ 量子化器、ＣＨ１ 第１半導体チップ、ＣＨ２ 第２半導体チップ、ＣＴ 電荷転送領域、ＣＴ１ 第１電荷転送領域、ＣＴ２ 第２電荷転送領域、ＦＤ 電荷蓄積領域、ＦＤ１ 第１電荷蓄積領域、ＦＤ２ 第２電荷蓄積領域、Ｓ 基板、Ｓ１ 基板表面、Ｓｅ１～Ｓｅ３ 選択器

Claims (14)

  1. 受光量に応じた電荷を生成する光電変換部と、
    基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、
    前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、
    前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行うトランジスタと、
    前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える、撮像装置。
  2. 前記電荷転送領域は、コンタクトが接続されていないフローティングの拡散領域である、請求項１に記載の撮像装置。
  3. 前記トランジスタは、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作する、請求項１に記載の撮像装置。
  4. 前記トランジスタは、前記電荷転送領域と前記電荷蓄積領域との間に配置される第１トランジスタ及び第２トランジスタを有し、
    前記電荷蓄積領域は、第１電荷蓄積領域及び第２電荷蓄積領域を有し、
    前記第１トランジスタは、前記電荷転送領域から前記第１電荷蓄積領域に前記電荷を転送する制御を行い、
    前記第２トランジスタは、前記第１電荷蓄積領域から前記第２電荷蓄積領域に前記電荷を転送する制御を行う、請求項１に記載の撮像装置。
  5. 前記第１トランジスタは、前記電荷転送領域から前記第１電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作し、
    前記第２トランジスタは、前記第１電荷蓄積領域から前記第２電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作する、請求項４に記載の撮像装置。
  6. 前記検出部は、前記第１電荷蓄積領域に蓄積された前記電荷の量に応じた電気信号の変化量の絶対値が前記閾値を超えたか否かを示す前記検出信号を出力する、請求項４に記載の撮像装置。
  7. 前記第１トランジスタ及び前記第２トランジスタは、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送するための電位勾配を生成する、請求項４に記載の撮像装置。
  8. 前記第２トランジスタのチャネルにおける電位は、前記第１トランジスタのチャネルにおける電位よりも高い、請求項４に記載の撮像装置。
  9. 前記検出部は、
    前記第１電荷蓄積領域に蓄積された前記電荷に応じた電流信号を電圧信号に変換する電流電圧変換部と、
    前記電圧信号のレベル調整を行う減算器と、
    前記減算器の出力信号を閾値電圧と比較することにより前記検出信号を生成する量子化器と、
    前記電流電圧変換部で変換された前記電圧信号を前記減算器に供給するか否かを選択する選択器と、を有し、
    前記減算器及び前記量子化器は、それぞれが前記光電変換部を有する複数の画素で共有される、請求項４に記載の撮像装置。
  10. 複数の画素ごとに配置され、前記光電変換部で生成された前記電荷に応じた輝度信号をデジタル信号に変換するＡＤＣと、
    前記第１電荷蓄積領域に蓄積された前記電荷を前記ＡＤＣに供給するか、前記検出部に供給するか否かを選択する選択器と、を備え、
    前記第１トランジスタ及び前記第２トランジスタは、前記選択器が前記第１電荷蓄積領域に蓄積された前記電荷を前記ＡＤＣに供給する場合には飽和領域で動作し、前記選択器が前記第１電荷蓄積領域に蓄積された前記電荷を前記検出部に供給する場合には弱反転領域で動作する、請求項４に記載の撮像装置。
  11. 積層されて互いに信号の送受を行う第１半導体チップ及び第２半導体チップを備え、
    前記第１半導体チップは、画素ごとに前記光電変換部を有し、
    前記第２半導体チップは、画素ごとに前記検出部及び前記ＡＤＣを有する、請求項１０に記載の撮像装置。
  12. 受光量に応じた電荷を生成する光電変換部と、
    基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、
    前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、
    前記電荷転送領域から前記電荷蓄積領域にかけて電位が一方向に変化する電位勾配領域と、
    前記電位勾配領域を通過する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える、撮像装置。
  13. 前記電位勾配領域は、不純物イオンの濃度が調整された領域である、請求項１２に記載の撮像装置。
  14. 基板表面に露出されない基板内部であって受光量に応じた電荷を生成する光電変換部に接する場所に配置される電荷転送領域に対して、前記光電変換部で生成された前記電荷を転送し、
    前記電荷転送領域から基板面方向に離隔して配置される電荷蓄積領域にて、前記光電変換部から前記電荷転送領域に転送された前記電荷を蓄積し、
    トランジスタにて、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行い、
    前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する、撮像方法。
JP2020118639A 2020-07-09 2020-07-09 撮像装置及び撮像方法 Pending JP2023123881A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020118639A JP2023123881A (ja) 2020-07-09 2020-07-09 撮像装置及び撮像方法
US18/003,774 US20230262362A1 (en) 2020-07-09 2021-06-03 Imaging apparatus and imaging method
PCT/JP2021/021227 WO2022009573A1 (ja) 2020-07-09 2021-06-03 撮像装置及び撮像方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020118639A JP2023123881A (ja) 2020-07-09 2020-07-09 撮像装置及び撮像方法

Publications (1)

Publication Number Publication Date
JP2023123881A true JP2023123881A (ja) 2023-09-06

Family

ID=79552370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020118639A Pending JP2023123881A (ja) 2020-07-09 2020-07-09 撮像装置及び撮像方法

Country Status (3)

Country Link
US (1) US20230262362A1 (ja)
JP (1) JP2023123881A (ja)
WO (1) WO2022009573A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114422726B (zh) * 2022-03-15 2022-07-01 深圳锐视智芯科技有限公司 一种图像传感器及其图像输出方法和应用

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5677103B2 (ja) * 2011-01-20 2015-02-25 富士フイルム株式会社 固体撮像素子、固体撮像素子の駆動方法、撮像装置
JP2017130567A (ja) * 2016-01-21 2017-07-27 ソニー株式会社 固体撮像素子および撮像装置
JP6957157B2 (ja) * 2017-01-26 2021-11-02 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の製造方法
JP2020088676A (ja) * 2018-11-28 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法
JP2020088724A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Also Published As

Publication number Publication date
WO2022009573A1 (ja) 2022-01-13
US20230262362A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
TWI820078B (zh) 固體攝像元件
CN112640428B (zh) 固态成像装置、信号处理芯片和电子设备
US11770629B2 (en) Solid-state imaging element and imaging device
US11523079B2 (en) Solid-state imaging element and imaging device
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
TWI788818B (zh) 攝像裝置及攝像方法
TW202125792A (zh) 固態成像裝置及具有結合動態視覺感測器與成像功能的成像裝置
JP7505490B2 (ja) 撮像システム
WO2022009573A1 (ja) 撮像装置及び撮像方法
US20230108619A1 (en) Imaging circuit and imaging device
US20230209218A1 (en) Solid-state imaging device and imaging device
WO2021153428A1 (ja) 撮像装置、電子機器及び撮像方法
WO2024042946A1 (ja) 光検出素子
JP2021197649A (ja) 固体撮像素子、および、撮像装置
JP2023093778A (ja) 撮像装置及び撮像方法
WO2024034352A1 (ja) 光検出素子、電子機器、及び、光検出素子の製造方法
WO2023026576A1 (ja) 撮像装置及び電子機器
US20240171881A1 (en) Solid-state imaging element
WO2023188868A1 (ja) リニアセンサ
WO2022254832A1 (ja) 撮像装置、電子機器、および撮像方法
WO2022097446A1 (ja) 固体撮像素子
WO2023026565A1 (ja) 撮像装置及び電子機器
CN114946171A (zh) 固态成像元件、成像装置和固态成像元件的控制方法