WO2022097446A1 - 固体撮像素子 - Google Patents

Abstract

［課題］高い変換効率を有し、かつ、各画素の変換効率のばらつきを抑制することができる固体撮像素子を提供する。 ［解決手段］本開示の固体撮像素子は、光を光電変換して電気信号を出力する複数の画素のうち、検出対象の第１信号を出力する第１信号画素と、複数の画素のうち、第１信号に対して差動増幅動作の比較の基準となる基準信号を出力する参照画素と、複数の画素のうち、第１信号画素に接続され第１信号を伝達する第１出力信号線に接続され、第１出力信号線に帰還電圧を印加する第１帰還画素と、を備える。

Description

固体撮像素子

　本開示は、固体撮像素子に関する。

　ＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサにおいては、画素アレイ部に配置された複数の画素で光電変換された信号電荷を読み出す回路として、ソースフォロア回路が広く利用されている。また、読み出し回路には、ソースフォロア回路のほか、ソース接地回路や差動増幅回路が用いられる場合もある。

特開２００５－３１１４８７号公報 特開２０１８－１８２４９６号公報

　差動増幅回路による読み出しを行う場合、高い変換効率が得られるものの、差動増幅回路のゲインのばらつきが、変換効率を画素ごとにばらつかせる。これは、所謂、感度不均一性（ＰＲＮＵ（Photo Response Non-Uniformity)）の悪化に繋がる。ＰＲＮＵは、入力信号に比例した固定パタンノイズとして撮像画像に現れる。例えば、画素の増幅トランジスタの飽和領域における動作マージンが小さいと、ゲインは小さくなり、ゲインのばらつきは大きくなる。これにより、ＰＲＮＵが悪化する。

　そこで、本開示は、高い変換効率を有し、かつ、各画素の変換効率のばらつきを抑制することができる固体撮像素子を提供する。

　本開示の一側面の固体撮像素子は、光を光電変換して電気信号を出力する複数の画素のうち、検出対象の第１信号を出力する第１信号画素と、複数の画素のうち、第１信号に対して差動増幅動作の比較の基準となる基準信号を出力する参照画素と、複数の画素のうち、第１信号画素に接続され第１信号を伝達する第１出力信号線に接続され、該第１出力信号線に帰還電圧を印加する第１帰還画素と、を備える。

　第１信号画素および参照画素をリセットするときに、第１帰還画素は、ソースフォロワ帰還回路として機能し第１出力信号線に帰還電圧を印加する。

　第１信号画素は、第１出力信号線と第１共通配線との間に設けられた第１増幅トランジスタと、第２出力信号線と第１増幅トランジスタのゲートとの間に接続された第１リセットトランジスタとを備え、第１帰還画素は、第２出力信号線と第２共通配線との間に設けられた第２増幅トランジスタと、第１出力信号線と第２増幅トランジスタのゲートとの間に接続された第２リセットトランジスタとを備え、参照画素は、第１共通配線と参照信号線との間に設けられた第３増幅トランジスタと、リセット電圧源と第３増幅トランジスタのゲートとの間に接続された第３リセットトランジスタとを備え、第１出力信号線は、第１定電流源を介して第１電圧源に接続され、第２出力信号線は、第２定電流源を介して第２電圧源に接続され、第１共通配線は、第３定電流源を介して第２電圧源に接続され、第２共通配線は、第１電圧源に接続され、参照信号線は、第４定電流源を介して第１電圧源に接続されている。

　第１信号画素および参照画素をリセットするときに、第１～第３リセットトランジスタは導通状態となり、第１信号画素の第１信号を第１出力信号線に出力するときに、第１～第３リセットトランジスタは非導通状態となっている。

　第１信号画素、第１帰還画素および参照画素は、第１および第２出力信号線、第１および第２共通配線、並びに、参照信号線を共有する画素列に含まれており、第１定電流源と第１出力信号線との間に設けられた第１スイッチと、第１定電流源と第２出力信号線との間に設けられた第２スイッチと、第２定電流源と第１出力信号線との間に設けられた第３スイッチと、第２定電流源と第２出力信号線との間に設けられた第４スイッチと、第３定電流源と第１共通配線との間に設けられた第５スイッチと、第３定電流源と第２共通配線との間に設けられた第６スイッチとをさらに備え、第１、第４および第５スイッチがオンであり、第２、第３および第６スイッチがオフであるときに、第１信号画素が第１出力信号線に接続され、第１帰還画素は第２出力信号線に接続され、参照画素は第１共通配線に接続され、第１、第４および第５スイッチがオフであり、第２、第３および第６スイッチがオンであるときに、第１信号画素が第２出力信号線に接続され、第１帰還画素は第１出力信号線に接続され、参照画素は第２共通配線に接続される。

　第１信号画素および第１帰還画素は、画素列において任意に選択された２つの有効画素である。

　第１および第２定電流源は、カレントミラー回路を構成している。

　第１モードにおいて、第１信号画素および参照画素をリセットするときに、第１帰還画素は、ソースフォロワ帰還回路として機能し第１出力信号線に帰還電圧を印加し、第１信号を検出するときに、第１信号画素および参照画素が差動増幅回路として機能し、第２モードにおいて、第１信号画素は、ソースフォロワ回路として機能し、第１信号を第１出力信号線に出力する。

　第１信号画素、第１帰還画素および参照画素は、第１および第２出力信号線、第１および第２共通配線、並びに、参照信号線を共有する画素列に含まれており、第１定電流源と第１出力信号線との間に設けられた第１スイッチと、第１定電流源と第２出力信号線との間に設けられた第２スイッチと、第２定電流源と第１出力信号線との間に設けられた第３スイッチと、第２定電流源と第２出力信号線との間に設けられた第４スイッチと、第３定電流源と第１共通配線との間に設けられた第５スイッチと、第３定電流源と第２共通配線との間に設けられた第６スイッチと、第１電圧源と第１出力信号線との間に設けられた第７スイッチと、第１電圧源と第２出力信号線との間に設けられた第８スイッチと、第１電圧源と第１共通配線との間に設けられた第９スイッチと、第１電圧源と第２共通配線との間に設けられた第１０スイッチと、をさらに備え、
　第１モードにおいて、第１、第４、第５および第１０スイッチがオンであり、第２、第３、第６および第７～第９スイッチがオフであるときに、第１信号画素が第１出力信号線に接続され、第１帰還画素は第２出力信号線に接続され、参照画素は第１共通配線に接続され、第２、第３、第６および第９スイッチがオンであり、第１、第４、第５、第７、第８および第１０スイッチがオフであるときに、第１信号画素が第２出力信号線に接続され、第１帰還画素は第１出力信号線に接続され、参照画素は第２共通配線に接続され
　第２モードにおいて、第３、第８～第１０スイッチがオンであり、第１、第２、第４～第７スイッチがオフであるときに、第１信号画素が第１出力信号線に接続され、
　第４、第７、第９、第１０スイッチがオンであり、第１～第３、第５、第６および第８スイッチがオフであるときに、第１信号画素が第２出力信号線に接続されている。
　第１信号画素および第１帰還画素は、複数の画素の画素列において互いに隣接している。

　複数の画素の画素列において、第１信号画素に対して複数の第１帰還画素が選択される。

　第２モードにおいて、第１および第２出力信号線のそれぞれに接続される複数の画素がソースフォロワ回路として機能し、第１および第２出力信号線にそれぞれ信号を同時に出力する。

　複数の画素のうち、検出対象の第２信号を出力する第２信号画素と、複数の画素のうち、第２信号画素に接続され第２信号を伝達する第３出力信号線に接続され、該第２出力信号線に帰還電圧を印加する第２帰還画素と、を備え、第１および第２信号画素は、第１および第２出力信号線へ第１および第２信号をそれぞれ同時に出力する。

　第１または第２出力信号線と第１電圧源との間の第１ノードと第１または第２共通配線との間に接続されたクリップトランジスタと、第１共通配線と第２共通配線との間に接続され、複数の画素と同一の基板に設けられたバイパススイッチとをさらに備える。

　クリップトランジスタは、第１または第２出力信号線の電圧が所定のクリップ電圧を超えたときに第１または第２出力信号線から第１または第２共通配線へバイパス電流を流し、バイパススイッチは、バイパス電流を第１および第２共通配線の一方から他方へ流す。

　第１～第３増幅トランジスタは、Ｆｉｎ型トランジスタである。

　複数の画素列に設けられた複数の第１共通配線に共通に接続された第１グローバル配線と、複数の画素列に設けられた複数の第２共通配線に共通に接続された第２グローバル配線と、複数の画素列に設けられた複数の参照信号線に共通に接続されたグローバル配線とをさらに備える。

第１実施形態による固体撮像素子の構成例を示す図。 画素アレイ部内の複数の画素を含む画素列およびその周辺部の構成例を示す回路図。 図２に示す回路構成の等価回路図。 図２に示す回路構成の等価回路図。 本実施形態による信号画素の増幅トランジスタのＩ－Ｖ特性を示すグラフ。 固体撮像素子を差動増幅モードで動作させるときの回路構成を示す図。 固体撮像素子を差動増幅モードで動作させるときの回路構成を示す図。 図６の回路構成の動作の一例を示すタイミング図。 図７の回路構成の動作の一例を示すタイミング図。 固体撮像素子をソースフォロワモードで動作させるときの回路構成を示す図。 固体撮像素子をソースフォロワモードで動作させるときの回路構成を示す図。 図１０の回路構成の動作の一例を示すタイミング図。 図１１の回路構成の動作の一例を示すタイミング図。 第２実施形態による固体撮像素子の構成例を示す回路図。 第２実施形態による固体撮像素子の差動増幅モードの動作例を示す概念図。 第２実施形態による固体撮像素子の差動増幅モードの他の動作例を示す概念図。 第２実施形態による固体撮像素子の差動増幅モードの他の動作例を示す概念図。 第３実施形態による固体撮像素子の構成例を示す回路図。 第４実施形態による固体撮像素子の構成例を示す回路図。 第４実施形態による固体撮像素子の構成例を示す回路図。 第４実施形態による固体撮像素子の差動増幅モードの動作例を示す概念図。 第４実施形態による固体撮像素子のソースフォロワモードの動作例を示す概念図。 第５実施形態による固体撮像素子の構成例を示す回路図 図２３の回路構成の動作の一例を示すタイミング図。 第６実施形態による画素の構成例を示す斜視図。 Ｆｉｎ型ＦＥＴの構成例を示す断面図。 Ｆｉｎ型ＦＥＴの構成例を示す断面図。 第７実施形態による固体撮像素子の構成例を示す回路図。 高感度画素および低感度画素のそれぞれの構成を示す平面図。 第７実施形態による固体撮像素子の動作例を示すタイミング図。 画素アレイ部の半導体チップと周辺回路部の半導体チップとを積層した固体撮像素子の例を示す概念図。 車両制御システムの概略的な構成例を示すブロック図。 車外情報検出部及び撮像部の設置位置の一例を示す説明図。

　以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
　図１は、第１実施形態による固体撮像素子の構成例を示す図である。本開示による固体撮像素子１０は、例えば、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサ（以下、ＣＩＳともいう）である。固体撮像素子１０は、光学レンズ系（不図示）を介して被写体からの入射光（像光）を取り込んで、画素アレイ部１１の撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。

　固体撮像素子１０は、画素アレイ部１１と、垂直駆動部１２と、カラム読出し回路部１３と、カラム信号処理部１４と、水平駆動部１５と、システム制御部１６と、信号処理部１７と、データ格納部１８とを備える。

　画素アレイ部１１、垂直駆動部１２、カラム読出し回路部１３、カラム信号処理部１４、水平駆動部１５、システム制御部１６、信号処理部１７およびデータ格納部１８は、同一または電気的に接続された複数の積層半導体基板（チップ）に設けられている。

　画素アレイ部１１は、行列状に２次元配置された複数の単位画素（以下、画素ともいう）を備える。画素は、入射光量に応じた電荷量を光電変換して内部に蓄積し、信号として出力を行うことが可能な光電変換部（例えば、フォトダイオード）を有する。画素アレイ部１１は、有効な画素（有効画素）の他に、フォトダイオードを有さない構造のダミー画素、あるいは、受光面を遮光して外部からの光入射を遮断している遮光画素も含む場合がある。尚、フォトダイオードで光電変換された光電荷を、単に「電荷」という場合がある。

　画素アレイ部１１は、画素配列に対して行ごとに画素駆動線３１が画素行の方向に沿って設けられ、画素配列の列ごとに垂直信号線３２が画素列の方向に沿って設けられている。画素駆動線３１の一端は、垂直駆動部１２の各行に対応した出力端に接続されている。垂直信号線３２は、後述する垂直信号線ＶＳＬ０、ＶＬＳ１および共通配線ＶＣＯＭ０、ＶＣＯＭ１を含む。

　カラム読出し回路部１３は、画素アレイ部１１内で選択された画素行に列ごとに定電流を供給する回路、高ゲインアンプを構成するカレントミラー回路、読出しモード切替スイッチを備える。選択画素は、画素内のトランジスタによって光電荷信号を電圧信号に変換し、この電圧信号を垂直信号線３２に出力する。

　垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。垂直駆動部１２は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。

　読み出し走査系は、画素から信号を読み出すために、画素アレイ部１１の画素を行単位で順に選択走査する。行駆動（ローリングシャッタ動作）の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行なわれる。

　また、グローバル露光（グローバルシャッタ動作）の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行なわれる。この掃き出しにより、読み出し行の画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。

　ここで、電子シャッタ動作とは、直前まで光電変換素子に溜まっていた不要な光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作である。読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応する。

　行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、画素における光電荷の蓄積時間（露光時間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの時間が蓄積時間（露光時間）となる。

　垂直駆動部１２によって選択走査された画素行の各画素から出力される画素信号は、垂直信号線３２の各々を通してカラム信号処理部１４に供給される。カラム信号処理部１４は、画素アレイ部１１の画素列ごとに、選択行の各画素から垂直信号線３２を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。

　具体的には、カラム信号処理部１４は、信号処理として少なくとも、ノイズ除去処理、例えば、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）処理を行う。このカラム信号処理部１４による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パタンノイズが除去される。なお、カラム信号処理部１４にノイズ除去処理以外に、例えば、ＡＤ（アナログ－デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。

　水平駆動部１５は、シフトレジスタやアドレスデコーダなどによって構成され、カラム信号処理部１４の画素列に対応する単位回路を順番に選択する。水平駆動部１５による選択走査により、カラム信号処理部１４で信号処理された画素信号が順番に信号処理部１７に出力される。

　システム制御部１６は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部１２、カラム信号処理部１４、及び水平駆動部１５などの駆動制御を行う。

　固体撮像素子１０は、さらに、信号処理部１７およびデータ格納部１８を備えている。信号処理部１７は、加算処理機能を有し、カラム信号処理部１４から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部１８は、信号処理部１７での信号処理に当たって、その処理に必要なデータを一時的に格納する。

　信号処理部１７およびデータ格納部１８については、固体撮像素子１０とは別の基板に設けられる外部信号処理部、例えば、ＤＳＰ(Digital Signal Processor)やソフトウェアによる処理でも構わないし、固体撮像素子１０と同じ基板上に搭載しても構わない。

　図２は、画素アレイ部１１内の複数の画素を含む画素列およびその周辺部の構成例を示す回路図である。画素アレイ部１１内の画素列は、例えば、信号画素Ｐｓ０と、ソースフォロワ帰還画素Ｐｓ１と、参照画素Ｐｒ０、Ｐｒ１とを含む。この画素列は、垂直信号線ＶＳＬ０、ＶＳＬ１と、共通配線ＶＣＯＭ０、ＶＣＯＭ１と、参照信号線ＶＳＬＲとを共有している。

　垂直信号線ＶＳＬ０、ＶＳＬ１の一方は、定電流源ＣＳ１を介して電源ＶＤＤに接続されており、他方は、定電流源ＣＳ２を介してグランドに接続されている。共通配線ＶＣＯＭ０、ＶＣＯＭ１の一方は、電源ＶＤＤに接続され、他方は、接地されている。

　信号画素Ｐｓ０およびソースフォロワ帰還画素Ｐｓ１は、画素列に含まれる複数の有効画素から任意に選択された２つの画素である。参照画素Ｐｒ０、Ｐｒ１は、各画素列に対して１つずつ設けられた画素であり、有効画素とは別に設けられている。従って、参照画素Ｐｒ０、Ｐｒ１は、信号画素Ｐｓ０またはソースフォロワ帰還画素Ｐｓ１として選択されることはない。

（信号画素Ｐｓ０）
　第１信号画素としての信号画素Ｐｓ０は、フォトダイオードＰＤと、転送トランジスタＴｔｒｇ＿Ｓ０と、増幅トランジスタＴａｍｐ＿Ｓ０と、選択トランジスタＴｓｅｌ＿Ｓ０と、リセットトランジスタＴｒｓｔ＿Ｓ０と、浮遊拡散領域ＦＤ＿Ｓ０とを備えている。

　フォトダイオードＰＤは、光を光電変換して光量に応じた電荷を生成し蓄積する。フォトダイオードＰＤのアノードは接地されており、そのカソードは転送トランジスタＴｔｒｇ＿Ｓ０のソースに接続されている。

　転送トランジスタＴｔｒｇ＿Ｓ０のドレインは、リセットトランジスタＴｒｓｔ＿Ｓ０のソースおよび増幅トランジスタＴａｍｐ＿Ｓ０のゲートに接続されており、この接続点が浮遊拡散領域ＦＤ＿Ｓ０となっている。転送トランジスタＴｔｒｇ＿Ｓ０のゲートは、制御信号ＴＲＧ＿Ｓ０を垂直駆動部１２から受け取る。

　リセットトランジスタＴｒｓｔ＿Ｓ０は、増幅トランジスタＴａｍｐ＿Ｓ０のゲート（浮遊拡散領域ＦＤ＿Ｓ０）と垂直信号線ＶＳＬ１との間に接続されている。リセットトランジスタＴｒｓｔ＿Ｓ０のゲートは、制御信号ＲＳＴ＿Ｓ０を垂直駆動部１２から受け取る。

　増幅トランジスタＴａｍｐ＿Ｓ０は、垂直信号線ＶＳＬ０と共通配線ＶＣＯＭ０との間に設けられている。増幅トランジスタＴａｍｐ＿Ｓ０のソースは、共通配線ＶＣＯＭ０に接続されている。増幅トランジスタＴａｍｐ＿Ｓ０のドレインは、選択トランジスタＴｓｅｌ＿Ｓ０のソースに接続されている。増幅トランジスタＴａｍｐ＿Ｓ０のゲートは、浮遊拡散領域ＦＤ＿Ｓ０に接続されている。これにより、増幅トランジスタＴａｍｐ＿Ｓ０は、浮遊拡散領域ＦＤ＿Ｓ０に蓄積された電荷量に応じた導通状態となる。

　選択トランジスタＴｓｅｌ＿Ｓ０のドレインは、垂直信号線ＶＳＬ０に接続されている。選択トランジスタＴｓｅｌ＿Ｓ０のゲートは、制御信号ＳＥＬ＿Ｓ０を垂直駆動部１２から受け取る。

　信号画素Ｐｓ０は、画素列の有効画素の１つであり、フォトダイオードＰＤで光電変換された検出対象の第１信号を垂直信号線ＶＳＬ０に出力する。

（ソースフォロワ帰還画素Ｐｓ１）
　ソースフォロワ帰還画素Ｐｓ１の構成は、信号画素Ｐｓ０とほぼ同じ内部構成を有するが、垂直信号線ＶＳＬ０、ＶＳＬ１および共通配線ＶＣＯＭ０、ＶＣＯＭ１に対する接続関係が信号画素Ｐｓ０と異なる。

　第１帰還画素としてのソースフォロワ帰還画素Ｐｓ１は、フォトダイオードＰＤと、転送トランジスタＴｔｒｇ＿Ｓ１と、増幅トランジスタＴａｍｐ＿Ｓ１と、選択トランジスタＴｓｅｌ＿Ｓ１と、リセットトランジスタＴｒｓｔ＿Ｓ１と、浮遊拡散領域ＦＤ＿Ｓ１とを備えている。

　フォトダイオードＰＤは、信号画素Ｐｓ０のフォトダイオードＰＤと同じ構成でよい。

　転送トランジスタＴｔｒｇ＿Ｓ１のドレインは、リセットトランジスタＴｒｓｔ＿Ｓ１のソースおよび増幅トランジスタＴａｍｐ＿Ｓ１のゲートに接続されており、この接続点が浮遊拡散領域ＦＤ＿Ｓ１となっている。転送トランジスタＴｔｒｇ＿Ｓ１のゲートは、制御信号ＴＲＧ＿Ｓ１を垂直駆動部１２から受け取る。

　リセットトランジスタＴｒｓｔ＿Ｓ１は、増幅トランジスタＴａｍｐ＿Ｓ１のゲート（浮遊拡散領域ＦＤ＿Ｓ１）と垂直信号線ＶＳＬ０との間に接続されている。リセットトランジスタＴｒｓｔ＿Ｓ１のゲートは、制御信号ＲＳＴ＿Ｓ１を垂直駆動部１２から受け取る。

　増幅トランジスタＴａｍｐ＿Ｓ１は、垂直信号線ＶＳＬ１と共通配線ＶＣＯＭ１との間に設けられている。増幅トランジスタＴａｍｐ＿Ｓ１のソースは、共通配線ＶＣＯＭ１に接続されている。増幅トランジスタＴａｍｐ＿Ｓ１のドレインは、選択トランジスタＴｓｅｌ＿Ｓ１のソースに接続されている。増幅トランジスタＴａｍｐ＿Ｓ１のゲートは、浮遊拡散領域ＦＤ＿Ｓ１に接続されている。これにより、増幅トランジスタＴａｍｐ＿Ｓ１は、浮遊拡散領域ＦＤ＿Ｓ１に蓄積された電荷量に応じた導通状態となる。

　選択トランジスタＴｓｅｌ＿Ｓ１のドレインは、垂直信号線ＶＳＬ１に接続されている。選択トランジスタＴｓｅｌ＿Ｓ１のゲートは、制御信号ＳＥＬ＿Ｓ１を垂直駆動部１２から受け取る。

　ソースフォロワ帰還画素Ｐｓ１は、画素列の有効画素の１つであり、第１信号を伝達する　垂直信号線ＶＳＬ０に接続され、該垂直信号線ＶＳＬ０に帰還電圧Ｖｇｓ＿ＳＦを印加する。

　このように、信号画素Ｐｓ０の増幅トランジスタＴａｍｐ＿Ｓ０および選択トランジスタＴｓｅｌ＿Ｓ０は、垂直信号線ＶＳＬ０と共通配線ＶＣＯＭ０との間に直列に接続されている。信号画素Ｐｓ０のリセットトランジスタＴｒｓｔ＿Ｓ０は、垂直信号線ＶＳＬ１と浮遊拡散領域ＦＤ＿Ｓ０との間に接続されている。

　ソースフォロワ帰還画素Ｐｓ１の増幅トランジスタＴａｍｐ＿Ｓ１および選択トランジスタＴｓｅｌ＿Ｓ１は、垂直信号線ＶＳＬ１と共通配線ＶＣＯＭ１との間に直列に接続されている。信号画素Ｐｓ１のリセットトランジスタＴｒｓｔ＿Ｓ１は、垂直信号線ＶＳＬ０と浮遊拡散領域ＦＤ＿Ｓ１との間に接続されている。

　本実施形態では、同一の画素列において、画素Ｐｓ０、Ｐｓ１の接続構成は、１行ごとに交互に現れる。従って、或る画素列において、列方向に隣接する２つの有効画素を選択し、一方を信号画素Ｐｓ０とし、他方をソースフォロワ帰還画素Ｐｓ１として機能させることができる。

（参照画素Ｐｒ０）
　参照画素Ｐｒ０は、フォトダイオードＰＤと、転送トランジスタＴｔｒｇ＿Ｒ０と、増幅トランジスタＴａｍｐ＿Ｒ０と、選択トランジスタＴｓｅｌ＿Ｒ０と、リセットトランジスタＴｒｓｔ＿Ｒ０と、浮遊拡散領域ＦＤ＿Ｒ０とを備えている。

　フォトダイオードＰＤは、信号画素Ｐｓ０のフォトダイオードＰＤと同じ構成でよい。

　転送トランジスタＴｔｒｇ＿Ｒ０のドレインは、リセットトランジスタＴｒｓｔ＿Ｒ０のソースおよび増幅トランジスタＴａｍｐ＿Ｒ０のゲートに接続されており、この接続点が浮遊拡散領域ＦＤ＿Ｒ０となっている。転送トランジスタＴｔｒｇ＿Ｒ０のゲートは、制御信号ＴＲＧ＿Ｒ０を垂直駆動部１２から受け取る。

　リセットトランジスタＴｒｓｔ＿Ｒ０は、増幅トランジスタＴａｍｐ＿Ｒ０のゲート（浮遊拡散領域ＦＤ＿Ｒ０）と所定のリセット電圧源Ｖｒｓｔとの間に接続されている。リセットトランジスタＴｒｓｔ＿Ｒ０のゲートは、制御信号ＲＳＴ＿Ｒ０を垂直駆動部１２から受け取る。

　増幅トランジスタＴａｍｐ＿Ｒ０は、共通配線ＶＣＯＭ０と参照信号線ＶＳＬＲとの間に設けられている。増幅トランジスタＴａｍｐ＿Ｒ０のソースは、共通配線ＶＣＯＭ０に接続されている。増幅トランジスタＴａｍｐ＿Ｒ０のドレインは、選択トランジスタＴｓｅｌ＿Ｒ０のソースに接続されている。増幅トランジスタＴａｍｐ＿Ｒ０のゲートは、浮遊拡散領域ＦＤ＿Ｒ０に接続されている。これにより、増幅トランジスタＴａｍｐ＿Ｒ０は、リセット電圧源Ｖｒｓｔから浮遊拡散領域ＦＤ＿Ｒ０に蓄積された電荷量に応じた導通状態となる。

　選択トランジスタＴｓｅｌ＿Ｒ０のドレインは、参照信号線ＶＳＬＲに接続されている。選択トランジスタＴｓｅｌ＿Ｒ０のゲートは、制御信号ＳＥＬ＿Ｒ０を垂直駆動部１２から受け取る。

　参照画素Ｐｒ０は、画素列のうち有効画素以外の画素であり、信号画素Ｐｓ０の第１信号に対して差動増幅動作の比較の基準となる基準信号を出力する。

（参照画素Ｐｒ１）
　参照画素Ｐｒ１は、フォトダイオードＰＤと、転送トランジスタＴｔｒｇ＿Ｒ１と、増幅トランジスタＴａｍｐ＿Ｒ１と、選択トランジスタＴｓｅｌ＿Ｒ１と、リセットトランジスタＴｒｓｔ＿Ｒ１と、浮遊拡散領域ＦＤ＿Ｒ１とを備えている。

　フォトダイオードＰＤは、信号画素Ｐｓ１のフォトダイオードＰＤと同じ構成でよい。

　転送トランジスタＴｔｒｇ＿Ｒ１のドレインは、リセットトランジスタＴｒｓｔ＿Ｒ１のソースおよび増幅トランジスタＴａｍｐ＿Ｒ１のゲートに接続されており、この接続点が浮遊拡散領域ＦＤ＿Ｒ１となっている。転送トランジスタＴｔｒｇ＿Ｒ１のゲートは、制御信号ＴＲＧ＿Ｒ１を垂直駆動部１２から受け取る。

　リセットトランジスタＴｒｓｔ＿Ｒ１は、増幅トランジスタＴａｍｐ＿Ｒ１のゲート（浮遊拡散領域ＦＤ＿Ｒ１）と所定のリセット電圧源Ｖｒｓｔとの間に接続されている。リセットトランジスタＴｒｓｔ＿Ｒ１のゲートは、制御信号ＲＳＴ＿Ｒ１を垂直駆動部１２から受け取る。

　増幅トランジスタＴａｍｐ＿Ｒ１は、共通配線ＶＣＯＭ１と参照信号線ＶＳＬＲとの間に設けられている。増幅トランジスタＴａｍｐ＿Ｒ１のソースは、共通配線ＶＣＯＭ１に接続されている。増幅トランジスタＴａｍｐ＿Ｒ１のドレインは、選択トランジスタＴｓｅｌ＿Ｒ１のソースに接続されている。増幅トランジスタＴａｍｐ＿Ｒ１のゲートは、浮遊拡散領域ＦＤ＿Ｒ１に接続されている。これにより、増幅トランジスタＴａｍｐ＿Ｒ１は、リセット電圧源Ｖｒｓｔから浮遊拡散領域ＦＤ＿Ｒ１に蓄積された電荷量に応じた導通状態となる。

　選択トランジスタＴｓｅｌ＿Ｒ１のドレインは、参照信号線ＶＳＬＲに接続されている。選択トランジスタＴｓｅｌ＿Ｒ１のゲートは、制御信号ＳＥＬ＿Ｒ１を垂直駆動部１２から受け取る。

　このように、参照画素Ｐｒ０の増幅トランジスタＴａｍｐ＿Ｒ０および選択トランジスタＴｓｅｌ＿Ｒ０は、参照信号線ＶＳＬＲと共通配線ＶＣＯＭ０との間に直列に接続されている。参照画素Ｐｒ０のリセットトランジスタＴｒｓｔ＿Ｒ０は、リセット電圧源Ｖｒｓｔと浮遊拡散領域ＦＤ＿Ｒ０との間に接続されている。

　参照画素Ｐｒ１の増幅トランジスタＴａｍｐ＿Ｒ１および選択トランジスタＴｓｅｌ＿Ｒ１は、参照信号線ＶＳＬＲと共通配線ＶＣＯＭ１との間に直列に接続されている。参照画素Ｐｒ１のリセットトランジスタＴｒｓｔ＿Ｒ１は、リセット電圧源Ｖｒｓｔと浮遊拡散領域ＦＤ＿Ｒ１との間に接続されている。

　参照画素Ｐｒ０、Ｐｒ１は、同一の画素列に対して１つずつ（１組）、有効画素とは別に配置されている。画素Ｐｓ０と同一の接続構成を有する画素が信号画素として選択される場合、参照画素Ｐｒ０が参照画素として用いられ、参照画素Ｐｒ１は用いられない。信号画素Ｐｓ１と同一の接続構成を有する画素が信号画素として選択される場合、参照画素Ｐｒ１が参照画素として用いられ、参照画素Ｐｒ０は用いられない。尚、本実施形態では、画素Ｐｓ０が信号画素として選択され、参照画素Ｐｒ０が参照画素として用いられるものとして説明する。

（スイッチの構成）
　画素アレイ部１１は、スイッチＳＷ１～ＳＷ１０と、定電流源ＣＳ１～ＣＳ４とをさら備えている。第１スイッチとしてのスイッチＳＷ１は、第１電流源としての定電流源ＣＳ１と垂直信号線ＶＳＬ０との間に接続されている。第２スイッチとしてのスイッチＳＷ２は、定電流源ＣＳ１と垂直信号線ＶＳＬ１との間に接続されている。第３スイッチとしてのスイッチＳＷ３は、第２電流減としての定電流源ＣＳ２と垂直信号線ＶＳＬ０との間に接続されている。第４スイッチとしてのスイッチＳＷ４は、定電流源ＣＳ２と垂直信号線ＶＳＬ１との間に接続されている。第５スイッチとしてのスイッチＳＷ５は、第３電流減としての定電流源ＣＳ３と共通配線ＶＣＯＭ０との間に接続されている。第６スイッチとしてのスイッチＳＷ６は、定電流源ＣＳ３と共通配線ＶＣＯＭ１との間に接続されている。第７スイッチとしてのスイッチＳＷ７は、第１電圧源としての電源ＶＤＤと垂直信号線ＶＳＬ０との間に接続されている。第８スイッチとしてのスイッチＳＷ８は、電源ＶＤＤと垂直信号線ＶＳＬ１との間に接続されている。第９スイッチとしてのスイッチＳＷ９は、電源ＶＤＤと共通配線ＶＣＯＭ０との間に設けられている。第１０スイッチとしてのスイッチＳＷ１０は、電源ＶＤＤと共通配線ＶＣＯＭ１との間に設けられている。尚、参照信号線ＶＳＬＲは定電流源ＣＳ４に接続されている。

　このようなスイッチＳＷ１～ＳＷ１０および定電流源ＣＳ１～ＣＳ４によって、画素列の画素のうち任意に選択された２つの有効画素を、信号画素Ｐｓ０およびソースフォロワ帰還画素Ｐｓ１にすることができる。また、画素列内の２つの参照画素Ｐｒ０、Ｐｒ１のうち一方を参照画素として用いることができる。

　例えば、図２では、スイッチＳＷ１、ＳＷ４、ＳＷ５、ＳＷ１０がオンであり、スイッチＳＷ２、ＳＷ３、ＳＷ６、ＳＷ７～ＳＷ９、がオフである。このとき、図３または図４に示す回路構成となる。

　図３および図４は、図２に示す回路構成の等価回路図である。図３は、リセット動作における等価回路を示し、図４は、信号検出動作における等価回路を示す。

　定電流源ＣＳ１、ＣＳ４は、電源ＶＤＤに接続されたカレントミラー回路を構成する。定電流源ＣＳ１は、垂直信号線ＶＳＬ０を介して画素信号Ｐｓ０の増幅トランジスタＴａｍｐ＿Ｒ０のドレインに接続されている。定電流源ＣＳ４は、参照信号線ＶＳＬＲを介して参照画素Ｐｒ０の増幅トランジスタＴａｍｐ＿Ｓ０のドレインに接続されている。増幅トランジスタＴａｍｐ＿Ｒ０および増幅トランジスタＴａｍｐ＿Ｓ０のソースは、共通配線ＶＣＯＭ０を介して定電流源ＣＳ２に接続され、定電流源ＣＳ２を介して接地されている。

　ソースフォロワ帰還画素Ｐｓ１の増幅トランジスタＴａｍｐ＿Ｓ１は、共通配線ＶＣＯＭ１を介して電源ＶＤＤと接続されており、垂直信号線ＶＳＬ１を介して定電流源ＣＳ３に接続されている。

　出力信号は、垂直信号線ＶＳＬ０から出力される。

　本実施形態において、図３に示すように、リセット動作は、リセットトランジスタＴｒｓｔ＿Ｓ０、Ｔｒｓｔ＿Ｓ１およびＴｒｓｔ＿Ｒ０をオンになることによって実行される。リセット動作により、ソースフォロワ帰還画素Ｐｓ１の増幅トランジスタＴａｍｐ＿Ｓ１がソースフォロワ回路として機能する。これにより、垂直信号線ＶＳＬ０の電圧が、浮遊拡散領域ＦＤ＿Ｓ０の電圧よりも、増幅トランジスタＴａｍｐ＿Ｓ１のゲート－ソース間の電圧（第１帰還電圧）Ｖｇｓ＿ＳＦだけシフトし、浮遊拡散領域ＦＤ＿Ｓ０に負帰還される。また、差動増幅回路を構成する増幅トランジスタＴａｍｐ＿Ｒ０、Ｔａｍｐ＿Ｓ０には同一の電流が流れ、浮遊拡散領域ＦＤ＿Ｒ０と浮遊拡散領域ＦＤ＿Ｓ０は仮想短絡している。また、浮遊拡散領域ＦＤ＿Ｒ０には、リセット電圧Ｖｒｓｔが印加されている。これにより、浮遊拡散領域ＦＤ＿Ｒ０、ＦＤ＿Ｓ０の電圧はほぼ等しく、ともにリセット電圧Ｖｒｓｔになる。つまり、垂直信号線ＶＳＬ０の電圧（信号画素Ｐｓ０および参照画素Ｐｒ０からなる差動増幅回路の出力信号）は、Ｖｒｓｔ＋Ｖｇｓ＿ＳＦとなり、リセット電圧Ｖｒｓｔよりも第１帰還電圧としての帰還電圧Ｖｇｓ＿ＳＦだけ高い電圧に設定される。

　図４に示すように、信号検出動作では、リセット終了後、リセットトランジスタＴｒｓｔ＿Ｓ０、Ｔｒｓｔ＿Ｓ１およびＴｒｓｔ＿Ｒ０をオフにする。これにより、信号画素Ｐｓ０の浮遊拡散領域ＦＤ＿Ｓ０、参照画素Ｐｒ０の浮遊拡散領域ＦＤ＿Ｒ０およびソースフォロワ帰還画素Ｐｓ１の浮遊拡散領域ＦＤ＿Ｓ１は電気的に浮遊状態となる。信号画素Ｐｓ０および参照画素Ｐｒ０はほぼ同じ内部構成を有するので、浮遊拡散領域ＦＤ＿Ｓ０の電圧と浮遊拡散領域ＦＤ＿Ｒ０の電圧は、ほぼ同じまま、ともにリセットフィードスルー電圧ΔＶＦＴだけシフトする。よって、リセットトランジスタＴｒｓｔ＿Ｓ０、Ｔｒｓｔ＿Ｓ１およびＴｒｓｔ＿Ｒ０をオフにしても、信号画素Ｐｓ０および参照画素Ｐｒ０からなる差動増幅回路の出力信号は、Ｖｒｓｔ＋Ｖｇｓ＿ＳＦのままとなる。尚、リセットフィードスルー電圧ΔＶＦＴは、リセットトランジスタをオン状態からオフ状態にしたときの浮遊拡散領域の変動電圧である。

　信号検出動作では、垂直信号線ＶＳＬ０は、リセット状態の出力信号（Ｐ相信号）をカラム読出し回路部１３へ出力する。次に、転送トランジスタＴｔｒｇ＿Ｓ０が信号画素Ｐｓ０のフォトダイオードＰＤに蓄積された信号電荷を浮遊拡散領域ＦＤ＿Ｓ０に転送し、垂直信号線ＶＳＬ０は、信号電荷に応じた出力信号（Ｓ相信号）をカラム読出し回路部１３へ出力する。カラム読出し回路部１３は、リセット状態の出力信号および信号電荷に応じた出力信号をＡＤ変換し、さらに、ＣＤＳ処理することによって画素信号を得る。

　ここで、信号画素Ｐｓ０内の増幅トランジスタＴａｍｐ＿Ｓ０のソース－ドレイン間の電圧Ｖｄｓ＿ａｍｐは、増幅トランジスタＴａｍｐ＿Ｓ０のゲート－ソース間の電圧Ｖｇｓ＿ａｍｐと、増幅トランジスタＴａｍｐ＿Ｓ１のゲート－ソース間の電圧Ｖｇｓ＿ＳＦと、リセットフィードスルー電圧ΔＶＦＴとの和（Ｖｄｓ＿ａｍｐ＝Ｖｇｓ＿ａｍｐ＋Ｖｇｓ＿ＳＦ＋ΔＶＦＴ）になる。

　本実施形態では、リセット動作において、ソースフォロワ帰還画素Ｐｓ１は、ソースフォロワ帰還回路として機能し、垂直信号線ＶＳＬ０に帰還電圧Ｖｇｓ＿ＳＦを印加する。リセット動作後、信号検出動作において、信号画素Ｐｓ０および参照画素Ｐｒ０が差動増幅回路として機能し、浮遊拡散領域ＦＤ＿Ｓ０と浮遊拡散領域ＦＤ＿Ｒ０との電圧差を増幅して出力信号として出力する。このとき、浮遊拡散領域ＦＤ＿Ｓ０、ＦＤ＿Ｒ０は、電気的に浮遊状態となっているため、帰還電圧Ｖｇｓ＿ＳＦのシフト分は、浮遊拡散領域ＦＤ＿Ｓ０、ＦＤ＿Ｒ０に維持されている。従って、信号画素Ｐｓ０のソース－ドレイン電圧Ｖｄｓ＿ａｍｐは、Ｖｇｓ＿ａｍｐ＋ΔＶＦＴよりもＶｇｓ＿ＳＦだけ上昇した電圧となっている。参照画素Ｐｒ０のソース－ドレイン電圧もほぼ同じ電圧となっている。

　信号画素Ｐｓ０および参照画素Ｐｒ０のソース－ドレイン電圧Ｖｄｓ＿ａｍｐを上昇させることによる効果について説明する。

　一般に、画素からの信号の読出し方式には、増幅トランジスタで構成されたソースフォロワ回路によって信号を読み出すソースフォロワ方式と、増幅トランジスタで構成された差動増幅回路によって信号を読み出す差動増幅方式とがある。

　ソースフォロワ方式の場合、浮遊拡散領域の電圧振幅に対する垂直信号線の電圧振幅のゲインＡｍｓｆは、理論的に１倍以下である。また、垂直信号線における電子－電圧変換効率をηｖｓｌとし、浮遊拡散領域における電子－電圧変換効率（以下、単に変換効率ともいう）をηｆｄとすると、式１が成り立つ。
　ηｖｓｌ＝Ａｍｓｆ×ηｆｄ　（式１）
　ゲインＡｍｓｆは、理論的に１倍以下であるので、変換効率ηｖｓｌを上昇させるためには、変換効率ηｆｄを上昇させる必要がある。ηｆｄは、式２で表すことができる。
　ηｆｄ＝ｅ／Ｃｆｄ　（式２）
　ここで、ｅは電気素量であり、Ｃｆｄは、浮遊拡散領域における寄生容量である。即ち、変換効率ηｆｄを上昇させるためには、寄生容量Ｃｆｄを低下させることが考えられる。しかし、画素のトランジスタを複数の浮遊拡散領域で共有するような固体撮像素子では、寄生容量Ｃｆｄが大きくなってしまい、逆に変換効率ηｆｄは低下してしまう。変換効率ηｆｄが低下すると、変換効率ηｖｓｌも低下し、ノイズを低減することができなくなってしまう。

　一方、差動増幅方式の場合、オープンループゲイン｜Ａｖ｜は、一般に、数１０～１００倍である。また、変換効率ηｖｓｌは、式３で表すことができる。
　ηｖｓｌ＝ｅ／｛Ｃｆｄ／（－Ａｖ）＋（Ｃｇｄ＋Ｃ_{ｆｄ－ｖｓｌ}）｝　（式３）　Ｃｇｄは、増幅トランジスタのゲート－ドレイン間の寄生容量である。Ｃ_{ｆｄ－ｖｓｌ}は、浮遊拡散領域と垂直信号線ＶＳＬとの間の配線容量であり、ゲイン調整のために付加される。よって、Ｃ_{ｆｄ－ｖｓｌ}は無視できるほど小さくすることができる。オープンループゲイン｜Ａｖ｜は、数１０～１００倍であるため、Ｃｆｄの影響を小さくすることができる。従って、変換効率ηｖｓｌは、式４のように表すことができる。
　ηｖｓｌ＝ｅ／Ｃｇｄ　（式４）
　Ｃｇｄは、浮遊拡散領域の容量Ｃｆｄの一部であり、Ｃｆｄよりも小さい。また、増幅トランジスタを複数の画素で共有する場合、Ｃｇｄは増大しない。即ち、増幅トランジスタを複数の画素で共有しても、変換効率ηｆｄ、ηｖｓｌは低下せず、ノイズを低減することが可能となる。

　しかし、増幅トランジスタのばらつきは、オープンループゲインのばらつきΔＡｖを増大させる。オープンループゲインのばらつきΔＡｖは、ＰＲＮＵ（Photo Response Non-Uniformity）の悪化に繋がる。ＰＲＮＵは、入力信号に比例した固定パタンノイズとして撮像画像に現れる。特に、増幅トランジスタの飽和領域における動作マージンが小さいときには、｜Ａｖ｜は小さい値となり、式３のＣｆｄ／（－Ａｖ）の項の寄与が大きくなる。この場合、Ｃｆｄが無視できなくなり、式４が成立しなくなる。また、増幅トランジスタの線形領域と飽和領域との境界近くでは、ゲインのバラつきΔＡｖが大きくなる。そのため、ＰＲＮＵが悪化する。

　これに対し、本実施形態では、図５に示すように、増幅トランジスタの飽和領域における動作マージンを大きくすることによって、ＰＲＮＵを向上させている。

　図５は、本実施形態による信号画素Ｐｓ０の増幅トランジスタＴａｍｐ＿Ｓ０のＩ－Ｖ特性を示すグラフである。横軸は、増幅トランジスタＴａｍｐ＿Ｓ０のソース－ドレイン電圧Ｖｄｓ＿ａｍｐを示す。縦軸は、増幅トランジスタＴａｍｐ＿Ｓ０のソース－ドレイン電流Ｉｄｓ＿ａｍｐを示す。

　電圧Ｖｄｌｉｎは、線形領域における増幅トランジスタＴａｍｐ＿Ｓ０のソース－ドレイン電圧Ｖｄｓ＿ａｍｐを示す。ソース－ドレイン電圧Ｖｄｓ＿ａｍｐが電圧Ｖｄｌｉｎ以上になると、増幅トランジスタＴａｍｐ＿Ｓ０の飽和領域になる。飽和領域において、増幅トランジスタＴａｍｐ＿Ｓ０のソース－ドレイン電圧Ｖｄｓ＿ａｍｐ（動作点）は、高いほど、Ｉ－Ｖ特性のグラフに対する接線の傾きが小さくなる。この接線の傾きが小さいほど、ゲイン｜Ａｖ｜が大きくなり、ばらつきΔＡｖが小さくなる。従って、ゲイン｜Ａｖ｜の観点から、増幅トランジスタＴａｍｐ＿Ｓ０の動作点は高いほど好ましい。即ち、線形領域と飽和領域との境界電圧（Ｖｄｌｉｎ）から増幅トランジスタＴａｍｐ＿Ｓ０の動作点までの動作マージンは、大きい方が好ましい。

　例えば、信号画素Ｐｓ０および参照画素Ｐｒ０からなる差動増幅回路に、ソースフォロワ帰還画素Ｐｓ１が設けられていない場合、増幅トランジスタＴａｍｐ＿Ｓ０のソース－ドレイン間の電圧Ｖｄｓ＿ａｍｐは、ソースフォロワ帰還画素Ｐｓ１の増幅トランジスタＴａｍｐ＿Ｓ１のゲート－ソース間の電圧Ｖｇｓ＿ＳＦを含まず、Ｖｇｓ＿ａｍｐ＋ΔＶＦＴになる。この場合、増幅トランジスタＴａｍｐ＿Ｓ０の動作点は、ＯＰ０となり、その動作マージンはΔＶｏｐ０となる。

　一方、本実施形態のように、信号画素Ｐｓ０および参照画素Ｐｒ０からなる差動増幅回路に、ソースフォロワ帰還画素Ｐｓ１が設けられている場合、増幅トランジスタＴａｍｐ＿Ｓ０のソース－ドレイン間の電圧Ｖｄｓ＿ａｍｐは、上述の通り、Ｖｇｓ＿ａｍｐ＋Ｖｇｓ＿ＳＦ＋ΔＶＦＴになる。この場合、増幅トランジスタＴａｍｐ＿Ｓ０の動作点は、ＯＰ１となり、その動作マージンはΔＶｏｐ１となる。

　本実施形態による信号画素Ｐｓ０の動作マージンΔＶｏｐ１は、上記動作マージンΔＶｏｐ０よりも大きい。よって、本実施形態による信号画素Ｐｓ０では、ゲイン｜Ａｖ｜が大きくなり、ばらつきΔＡｖが小さくなる。即ち、ソースフォロワ帰還画素Ｐｓ１による帰還電圧Ｖｇｓ＿ＳＦの分だけ、信号画素Ｐｓ０の動作マージンが広がり、その結果、ＰＲＮＵが改善する。これにより、本実施形態による固体撮像素子１０は、高い変換効率を有し、かつ、各画素の変換効率のばらつきを抑制することができる。

（差動増幅モード）
　図６および図７は、固体撮像素子１０を差動増幅モードで動作させるときの回路構成を示す図である。図６は、垂直信号線ＶＳＬ０から出力信号を出力する回路構成を示す。図７は、垂直信号線ＶＳＬ１から出力信号を出力する回路構成を示す。図６および図７は、図２と同じ画素の回路構成を示しているが、スイッチＳＷ１～ＳＷ１０のオン／オフ状態が異なる。
　実際には、図２に示すように、有効画素Ｐｓ０、Ｐｓ１および参照画素Ｐｒ０、Ｐｒ１は、１つの画素列に配列されている。しかし、図６および図７は、便宜的に、有効画素Ｐｓ０、Ｐｓ１と参照画素Ｐｒ０、Ｐｒ１とを横に並べて表示している。

　図６に示すスイッチＳＷ１～ＳＷ１０は、図２のそれらと同じ状態となっている。即ち、スイッチＳＷ１、ＳＷ４、ＳＷ５、ＳＷ１０がオンであり、スイッチＳＷ２、ＳＷ３、ＳＷ６、ＳＷ７～ＳＷ９がオフである。従って、垂直駆動部１２は、選択トランジスタが垂直信号線ＶＳＬ０に接続された有効画素Ｐｓ０を信号画素として選択している。これにより、有効画素Ｐｓ０は、垂直信号線ＶＳＬ０に出力信号を出力する。一方、垂直駆動部１２は、選択トランジスタが垂直信号線ＶＳＬ１に接続されている有効画素Ｐｓ１をソースフォロワ帰還画素として選択している。さらに、垂直駆動部１２は、参照信号線ＶＳＬＲおよび共通配線ＶＣＯＭ０に接続された参照画素Ｐｒ０を参照画素として選択している。一方、垂直駆動部１２は、参照信号線ＶＳＬＲおよび共通配線ＶＣＯＭ１に接続された参照画素Ｐｒ１を不使用参照画素とする。尚、定電流源ＣＳ１、ＣＳ４は、図６および図７に示すようにＰ型ＭＯＳＦＥＴからなるカレントミラー回路を構成している。カレントミラー回路以外の画素内のトランジスタは、Ｎ型ＭＯＳＦＥＴで構成されている。しかし、制御信号の論理を変更し、かつ、電源の電圧の極性を変更することによって、画素内のトランジスタは、Ｐ型ＭＯＳＦＥＴで構成されてもよい。

　差動増幅モードでは、出力信号の読出し時に、カレントミラー回路（ＣＳ１、ＣＳ４）、信号画素Ｐｓ０および参照画素Ｐｒ０が差動増幅回路を構成する。また、リセット動作においては、ソースフォロワ帰還画素Ｐｓ１がソースフォロワ回路を構成する。尚、信号画素Ｐｓ０および参照画素Ｐｒ０は、リセット時における浮遊拡散領域ＦＤ＿Ｓ０、ＰＤ＿Ｒ０の電位変動が等しくなるように基本的に同じ構成であることが好ましい。

　参照信号線ＶＳＬＲは、カレントミラー回路（ＣＳ１、ＣＳ４）を構成する２つのＰ型ＭＯＳＦＥＴのゲート電極に共通に接続され、かつ、一方のＰ型ＭＯＳＦＥＴのドレインに接続されている。一方、垂直信号線ＶＳＬ０は、カレントミラー回路の他方のＰ型ＭＯＳＦＥＴのドレインに接続されている。

　リセット動作では、リセットトランジスタＴｒｓｔ＿Ｓ０、Ｔｒｓｔ＿Ｒ０、Ｔｒｓｔ＿Ｓ１が導通状態であり、上述の通り、浮遊拡散領域ＦＤ＿Ｓ０、ＦＤ＿Ｒ０がリセット電圧Ｖｒｓｔになる。それとともに、リセットトランジスタＴｒｓｔ＿Ｓ０を介して垂直信号線ＶＳＬ１もリセット電圧Ｖｒｓｔにほぼ等しくなる。また、ソースフォロワ帰還画素Ｐｓ１によるソースフォロワ回路が、破線矢印Ａｒｓｔに示す経路で電流を流し、増幅トランジスタＴａｍｐ＿Ｓ１のソース－ゲート間において、帰還電圧Ｖｇｓ＿ＳＦを発生する。従って、浮遊拡散領域ＦＤ＿Ｓ１の電圧は、垂直信号線ＶＳＬ１のリセット電圧ＶｒｓｔからＶｇｓ＿ＳＦだけシフトした電圧（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）になり、リセットトランジスタＴｒｓｔ＿Ｓ１を介して垂直信号線ＶＳＬ０の電圧も（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）になる。

　差動増幅動作では、リセットトランジスタＴｒｓｔ＿Ｓ０、Ｔｒｓｔ＿Ｒ０、Ｔｒｓｔ＿Ｓ１が非導通状態になり、信号画素Ｐｓ０、参照画素Ｐｒ０およびカレントミラー回路が破線矢印Ａａｍｐに示すように差動増幅動作を行う。このとき、信号画素Ｐｓ０および参照画素Ｐｒ０は、リセット電圧ＶｒｓｔからＶｇｓ＿ＳＦだけシフトした電圧（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）を垂直信号線ＶＳＬ０のリセットレベル（Ｐ相）として動作する。即ち、ソースフォロワ帰還画素Ｐｓ１により、信号画素Ｐｓ０および参照画素Ｐｒ０の増幅トランジスタＴａｍｐ＿Ｓ０、Ｔａｍｐ＿Ｒ０の動作点をＶｇｓ＿ＳＦだけ上昇させることができる。これにより、図２を参照して説明した通り、固体撮像素子１０は、ソースフォロワ帰還画素Ｐｓ１による帰還電圧Ｖｇｓ＿ＳＦの分だけ、信号画素Ｐｓ０の動作マージンを広げることができ、その結果、ＰＲＮＵを改善することができる。

　図７では、スイッチＳＷ２、ＳＷ３、ＳＷ６、ＳＷ９がオンであり、スイッチＳＷ１、ＳＷ４、ＳＷ５、ＳＷ７、ＳＷ８、ＳＷ１０がオフである。従って、垂直駆動部１２は、選択トランジスタが垂直信号線ＶＳＬ１に接続された有効画素Ｐｓ１を信号画素として選択している。これいより、有効画素Ｐｓ１は、垂直信号線ＶＳＬ１に出力信号を出力する。一方、垂直駆動部１２は、選択トランジスタが垂直信号線ＶＳＬ０に接続されている有効画素Ｐｓ０をソースフォロワ帰還画素として選択している。さらに、垂直駆動部１２は、参照信号線ＶＳＬＲおよび共通配線ＶＣＯＭ１に接続された参照画素Ｐｒ１を参照画素として選択している。一方、垂直駆動部１２は、参照信号線ＶＳＬＲおよび共通配線ＶＣＯＭ０に接続された参照画素Ｐｒ０を不使用参照画素とする。

　リセット動作では、リセットトランジスタＴｒｓｔ＿Ｓ１、Ｔｒｓｔ＿Ｒ１、Ｔｒｓｔ＿Ｓ０が導通状態であり、上述の通り、浮遊拡散領域ＦＤ＿Ｓ１、ＦＤ＿Ｒ１がリセット電圧Ｖｒｓｔになる。それとともに、リセットトランジスタＴｒｓｔ＿Ｓ１を介して垂直信号線ＶＳＬ０もリセット電圧Ｖｒｓｔにほぼ等しくなる。また、ソースフォロワ帰還画素Ｐｓ０によるソースフォロワ回路が、破線矢印Ａｒｓｔに示す経路で電流を流し、増幅トランジスタＴａｍｐ＿Ｓ０のソース－ゲート間において、帰還電圧Ｖｇｓ＿ＳＦを発生する。従って、浮遊拡散領域ＦＤ＿Ｓ０の電圧は、垂直信号線ＶＳＬ０のリセット電圧ＶｒｓｔからＶｇｓ＿ＳＦだけシフトした電圧（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）になり、リセットトランジスタＴｒｓｔ＿Ｓ０を介して垂直信号線ＶＳＬ１の電圧も（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）になる。

　差動増幅動作では、リセットトランジスタＴｒｓｔ＿Ｓ１、Ｔｒｓｔ＿Ｒ１、Ｔｒｓｔ＿Ｓ０が非導通状態になり、信号画素Ｐｓ１、参照画素Ｐｒ１およびカレントミラー回路が破線矢印Ａａｍｐに示すように差動増幅動作を行う。このとき、信号画素Ｐｓ１および参照画素Ｐｒ１は、リセット電圧ＶｒｓｔからＶｇｓ＿ＳＦだけシフトした電圧（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）を垂直信号線ＶＳＬ１のリセットレベル（Ｐ相）として出力する。即ち、ソースフォロワ帰還画素Ｐｓ０により、信号画素Ｐｓ１および参照画素Ｐｒ１の増幅トランジスタＴａｍｐ＿Ｓ１、Ｔａｍｐ＿Ｒ１の動作点をＶｇｓ＿ＳＦだけ上昇させることができる。これにより、固体撮像素子１０は、ソースフォロワ帰還画素Ｐｓ０による帰還電圧Ｖｇｓ＿ＳＦの分だけ、信号画素Ｐｓ１の動作マージンを広げることができ、その結果、ＰＲＮＵを改善することができる。

　このように、信号画素とソースフォロワ帰還画素は、スイッチＳＷ１～ＳＷ１０の切り替えによって入れ替えることができる。また、参照画素と不使用参照画素もスイッチＳＷ１～ＳＷ１０の切り替えによって入れ替えることができる。

　図８は、図６の回路構成の動作の一例を示すタイミング図である。ｔ０以降、信号画素Ｐｓ０のフォトダイオードＰＤは入射光を光電変換して電荷を生成し蓄積しているものとする。

　図８に示すｔ０～ｔ１において、固体撮像素子１０は、リセット動作を実行している。尚、制御信号ＴＲＧ＿Ｒ０、ＳＥＬ＿Ｒ１、ＴＲＧ＿Ｒ１、ＴＲＧ＿Ｓ１は、ロウレベルを維持しており、制御信号ＲＳＴ＿Ｒ１は、ハイレベルを維持している。従って、参照画素Ｐｒ０、不使用参照画素Ｐｒ１およびソースフォロワ帰還画素Ｐｓ１のそれぞれの転送トランジスタＴｔｒｇ＿Ｒ０、Ｔｔｒｇ＿Ｒ１、Ｔｔｒｇ＿Ｓ１は非導通状態を維持している。よって、参照画素Ｐｒ０、不使用参照画素Ｐｒ１およびソースフォロワ帰還画素Ｐｓ１は、それぞれのフォトダイオードＰＤと浮遊拡散領域ＦＤ＿Ｒ０、ＦＤ＿Ｒ１、ＦＤ＿Ｓ１との間を電気的に分離している。さらに、不使用参照画素Ｐｒ１の選択トランジスタＴｓｅｌ＿Ｒ１は非導通状態を維持し、参照信号線ＶＳＬＲから電気的に分離されている。また、リセットトランジスタＴｒｓｔ＿Ｒ１は非導通状態となっているので、不使用参照画素Ｐｒ１の浮遊拡散領域ＦＤ＿Ｒ１は、電源ＶＤＤに接続されておりリセット状態を維持している。

　このような状態のもと、まず、ｔ０において、制御信号ＳＥＬ＿Ｒ０、ＳＥＬ＿Ｓ０、ＳＥＬ＿Ｓ１がハイレベルに立ち上がる。図６の定電流源ＣＳ３が増幅トランジスタＴａｍｐ＿Ｓ０、Ｔａｍｐ＿Ｒ０にテール電流を流す。これにより、信号画素Ｐｓ０の浮遊拡散領域ＦＤ＿Ｓ０の電圧を入力信号とし、垂直信号線ＶＳＬ０の電圧を出力信号とする差動増幅回路が動作する。

　制御信号ＲＳＴ＿Ｒ０、ＲＳＴ＿Ｓ０、ＲＳＴ＿Ｓ１がハイレベルに立ち上がる。これにより、参照画素Ｐｒ０、信号画素Ｐｓ０およびソースフォロワ帰還画素Ｐｓ１のそれぞれのリセットトランジスタＴｒｓｔ＿Ｒ０、Ｔｒｓｔ＿Ｓ０、Ｔｒｓｔ＿Ｓ１が導通状態となる。

　これにより、図３に示すリセット動作状態となり、浮遊拡散領域ＦＤ＿Ｒ０、ＦＤ＿Ｓ０、ＦＤ＿Ｓ１の電荷が排出され、浮遊拡散領域ＦＤ＿Ｒ０、ＦＤ＿Ｓ０、ＦＤ＿Ｓ１がリセット状態になる。尚、不使用参照画素Ｐｒ１のリセットトランジスタＴｒｓｔ＿Ｒ１は導通状態を維持しており、浮遊拡散領域ＦＤ＿Ｒ１はリセット状態を維持している。

　浮遊拡散領域ＦＤ＿Ｒ０、ＦＤ＿Ｓ０は、仮想短絡によって、電圧Ｖｒｓｔに等しくリセットされる。また、図６のソースフォロワ帰還画素Ｐｓ１の増幅トランジスタＴａｍｐ＿Ｓ１は、浮遊拡散領域ＦＤ＿Ｓ１の電圧を、垂直信号線ＶＳＬ１の電圧から帰還電圧Ｖｇｓ＿ＳＦだけシフトさせた電圧にする。垂直信号線ＶＳＬ１は、リセットトランジスタＴｒｓｔ＿Ｓ０を介して浮遊拡散領域ＦＤ＿Ｓ０に電気的に接続されているため、リセット電圧Ｖｒｓｔとなる。従って、浮遊拡散領域ＦＤ＿Ｓ１の電圧は、（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）となる。また、垂直信号線ＶＳＬ０は、リセットトランジスタＴｒｓｔ＿Ｓ１を介して浮遊拡散領域ＦＤ＿Ｓ１に接続される。従って、垂直信号線ＶＳＬ０も、リセットレベルとして（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）となっている。即ち、垂直信号線ＶＳＬ０の出力信号の電圧は、ソースフォロワ回路の帰還電圧Ｖｇｓ＿ＳＦだけシフトして、入力側の浮遊拡散領域ＦＤ＿Ｓ０に負帰還される。

　次に、ｔ１において、制御信号ＲＳＴ＿Ｒ０、ＲＳＴ＿Ｓ０、ＲＳＴ＿Ｓ１がロウレベルに立ち下り、リセットトランジスタＴｒｓｔ＿Ｒ０、Ｔｒｓｔ＿Ｓ０、Ｔｒｓｔ＿Ｓ１が非導通状態となる。これにより、リセット動作が終了し、図４に示す回路状態となる。従って、浮遊拡散領域ＦＤ＿Ｒ０、ＦＤ＿Ｓ０がリセットフィードスルー電圧ΔＶＦＴだけ低下する。ここで、信号画素Ｐｓ０と参照画素Ｐｒ０とはほぼ等しい内部構成を有する。よって、浮遊拡散領域ＦＤ＿Ｒ０、ＦＤ＿Ｓ０は、ほぼ等しいリセットフィードスルー電圧ΔＶＦＴだけシフトするので、浮遊拡散領域ＦＤ＿Ｒ０、ＦＤ＿Ｓ０の電圧は、依然としてほぼ等しい状態を維持する。よって、垂直信号線ＶＳＬ０は、リセットレベル（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）を維持する。差動増幅回路は、両入力の同相信号成分を増幅しないからである。このときのリセットレベルの出力信号（Ｐ相）をカラム読出し回路部１３はＡＤ変換する。

　次に、ｔ２において、垂直駆動部１２が制御信号ＴＲＧ＿Ｓ０をハイレベルに立ち上げて、信号画素Ｐｓ０の転送トランジスタＴｔｒｇ＿Ｓ０を導通状態にする。これにより、信号画素Ｐｓ０のフォトダイオードＰＤに蓄積された信号電荷が転送トランジスタＴｔｒｇ＿Ｓ０を介して浮遊拡散領域ＦＤ＿Ｓ０へ転送される。この転送された電荷により、浮遊拡散領域ＦＤ＿Ｓ０の電圧が変調される。

　次にｔ３において、垂直駆動部１２が制御信号ＴＲＧ＿Ｓ０をロウレベルに立ち下げる。ｔ３～ｔ４において、増幅トランジスタＴａｍｐ＿Ｓ０は、浮遊拡散領域ＦＤ＿Ｓ０の電圧変調を受けて、これに応じた信号レベルの電圧信号を、選択トランジスタＴｓｅｌ＿Ｓ０を介して垂直信号線ＶＳＬ０へ出力する。このとき出力された信号レベルの出力信号（Ｄ相）をカラム読出し回路部１３はＡＤ変換する。

　カラム信号処理部１４あるいは信号処理部１７は、信号レベルの出力信号からリセットレベルの出力信号を減算することにより、ＣＤＳ処理を行う。これにより、固定パタンノイズまたはオフセットが除去された画素信号が読み出される。

　図９は、図７の回路構成の動作の一例を示すタイミング図である。図７に示す構成は、図６に対して、信号画素、参照画素、ソースフォロワ帰還画素が異なるだけであり、基本的にその動作は同じである。図７の構成では、信号画素、参照画素、ソースフォロワ帰還画素は、それぞれＰｓ１、Ｐｒ１、０、Ｐｓ０となる。Ｐｒ０は、不使用参照画素となる。従って、信号画素Ｐｓ１のフォトダイオードＰＤが入射光を光電変換して電荷を生成し蓄積する。

　ｔ０～ｔ１において、固体撮像素子１０は、リセット動作を実行する。ｔ０において、制御信号ＳＥＬ＿Ｒ１、ＳＥＬ＿Ｓ０、ＳＥＬ＿Ｓ１がハイレベルに立ち上がる。これにより、参照画素Ｐｒ１、ソースフォロワ帰還画素Ｐｓ０および信号画素Ｐｓ１のそれぞれの選択トランジスタＴｓｅｌ＿Ｒ１、Ｔｓｅｌ＿Ｓ０、Ｔｓｅｌ＿Ｓ１が導通状態となる。図７の定電流源ＣＳ４が増幅トランジスタＴａｍｐ＿Ｓ１、Ｔａｍｐ＿Ｒ１にテール電流を流す。これにより、信号画素Ｐｓ１の浮遊拡散領域ＦＤ＿Ｓ１の電圧を入力信号とし、垂直信号線ＶＳＬ１の電圧を出力信号とする差動増幅回路が動作する。

　ＲＳＴ＿Ｒ１、ＲＳＴ＿Ｓ０、ＲＳＴ＿Ｓ１がハイレベルに立ち上がる。これにより、参照画素Ｐｒ１、ソースフォロワ帰還画素Ｐｓ０および信号画素Ｐｓ１のそれぞれのリセットトランジスタＴｒｓｔ＿Ｒ１、Ｔｒｓｔ＿Ｓ０、Ｔｒｓｔ＿Ｓ１が導通状態となる。

　これにより、リセット動作状態となり、浮遊拡散領域ＦＤ＿Ｒ１、ＦＤ＿Ｓ０、ＦＤ＿Ｓ１の電荷が排出され、浮遊拡散領域ＦＤ＿Ｒ１、ＦＤ＿Ｓ０、ＦＤ＿Ｓ１がリセット状態になる。尚、不使用参照画素Ｐｒ０のリセットトランジスタＴｒｓｔ＿Ｒ０は導通状態を維持しており、浮遊拡散領域ＦＤ＿Ｒ０はリセット状態を維持している。

　浮遊拡散領域ＦＤ＿Ｒ１、ＦＤ＿Ｓ１は、仮想短絡によって、電圧Ｖｒｓｔに等しくリセットされる。また、図７のソースフォロワ帰還画素Ｐｓ０の増幅トランジスタＴａｍｐ＿Ｓ０は、浮遊拡散領域ＦＤ＿Ｓ０の電圧を、垂直信号線ＶＳＬ０の電圧から帰還電圧Ｖｇｓ＿ＳＦだけシフトさせた電圧にする。垂直信号線ＶＳＬ０は、リセットトランジスタＴｒｓｔ＿Ｓ１を介して浮遊拡散領域ＦＤ＿Ｓ１に電気的に接続されているため、リセット電圧Ｖｒｓｔとなる。従って、浮遊拡散領域ＦＤ＿Ｓ０の電圧は、（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）となる。また、垂直信号線ＶＳＬ１は、リセットトランジスタＴｒｓｔ＿Ｓ０を介して浮遊拡散領域ＦＤ＿Ｓ０に接続される。従って、垂直信号線ＶＳＬ１も、リセットレベルとして（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）となっている。即ち、垂直信号線ＶＳＬ１の出力信号の電圧は、ソースフォロワ回路の帰還電圧Ｖｇｓ＿ＳＦだけシフトして、入力側の浮遊拡散領域ＦＤ＿Ｓ１に負帰還される。

　次に、ｔ１において、制御信号ＲＳＴ＿Ｒ１、ＲＳＴ＿Ｓ０、ＲＳＴ＿Ｓ１がロウレベルに立ち下り、リセットトランジスタＴｒｓｔ＿Ｒ１、Ｔｒｓｔ＿Ｓ０、Ｔｒｓｔ＿Ｓ１が非導通状態となる。これにより、リセット動作が終了する。従って、浮遊拡散領域ＦＤ＿Ｒ１、ＦＤ＿Ｓ１がリセットフィードスルー電圧ΔＶＦＴだけ低下する。ここで、信号画素Ｐｓ１と参照画素Ｐｒ１とはほぼ等しい内部構成を有する。よって、浮遊拡散領域ＦＤ＿Ｒ１、ＦＤ＿Ｓ１は、ほぼ等しいリセットフィードスルー電圧ΔＶＦＴだけシフトするので、浮遊拡散領域ＦＤ＿Ｒ１、ＦＤ＿Ｓ１の電圧は、依然としてほぼ等しい状態を維持する。よって、垂直信号線ＶＳＬ１は、リセットレベル（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）を維持する。差動増幅回路は、両入力の同相信号成分を増幅しないからである。このときのリセットレベルの出力信号（Ｐ相）をカラム読出し回路部１３はＡＤ変換する。

　次に、ｔ２において、垂直駆動部１２が制御信号ＴＲＧ＿Ｓ１をハイレベルに立ち上げて、信号画素Ｐｓ１の転送トランジスタＴｔｒｇ＿Ｓ１を導通状態にする。これにより、信号画素Ｐｓ１のフォトダイオードＰＤに蓄積された電荷が転送トランジスタＴｔｒｇ＿Ｓ１を介して浮遊拡散領域ＦＤ＿Ｓ１へ転送される。この転送された電荷により、浮遊拡散領域ＦＤ＿Ｓ１の電圧が変調される。

　次にｔ３において、垂直駆動部１２が制御信号ＴＲＧ＿Ｓ１をロウレベルに立ち下げる。ｔ３～ｔ４において、増幅トランジスタＴａｍｐ＿Ｓ１は、浮遊拡散領域ＦＤ＿Ｓ１の電圧変調を受けて、これに応じた信号レベルの電圧信号を、選択トランジスタＴｓｅｌ＿Ｓ１を介して垂直信号線ＶＳＬ１へ出力する。このとき出力された信号レベルの出力信号（Ｄ相）をカラム読出し回路部１３はＡＤ変換する。

　カラム信号処理部１４あるいは信号処理部１７は、信号レベルの出力信号からリセットレベルの出力信号を減算することにより、ＣＤＳ処理を行う。これにより、固定パタンノイズまたはオフセットが除去された画素信号が読み出される。

　本実施形態によれば、信号画素をＰｓ０とした場合に、リセット動作において、ソースフォロワ帰還画素Ｐｓ１は、垂直信号線ＶＳＬ０に帰還電圧Ｖｇｓ＿ＳＦを印加する。そして、信号検出動作において、信号画素Ｐｓ０および参照画素Ｐｒ０は、差動増幅回路として機能し、垂直信号線ＶＳＬ０から信号を出力する。

　リセット動作において、垂直信号線ＶＳＬ０の電圧は、リセット電圧Ｖｒｓｔからソースフォロワ回路の帰還電圧Ｖｇｓ＿ＳＦだけ嵩上げされ、リセットレベル（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）となっている。よって、その後の差動増幅動作において、信号画素Ｐｓ０またはＰｓ１の増幅トランジスタＴａｍｐ＿Ｓ０またはＴａｍｐ＿Ｓ１の飽和領域における動作マージンが図５に示すように、ΔＶｏｐ０からΔＶｏｐ１へ広がる。これにより、ＰＲＮＵが改善する。

　後述するように、画素Ｐｓ０、Ｐｓ１は、画素列内の複数の有効画素において互いに隣接しており、列方向に交互に現れるように配列される。これにより、垂直駆動部１２は、スイッチＳＷ１～ＳＷ１０の切り替えによって、図６および図７に示すように、隣接する２つの有効画素のうち任意の一方を信号画素として選択し、他方をソースフォロワ帰還画素として選択することができる。

（ソースフォロワモード）
　図１０および図１１は、固体撮像素子１０をソースフォロワモードで動作させるときの回路構成を示す図である。図１０は、垂直信号線ＶＳＬ０から出力信号を出力する回路構成を示す。図１１は、垂直信号線ＶＳＬ１から出力信号を出力する回路構成を示す。図１０および図１１は、図６および図７と同じ画素の回路構成を示しているが、スイッチＳＷ１～ＳＷ１０のオン／オフ状態が異なる。図１０および図１１は、図６および図７と同様に、便宜的に、有効画素Ｐｓ０、Ｐｓ１と参照画素Ｐｒ０、Ｐｒ１とを横に並べて表示している。

　図１０では、スイッチＳＷ３、ＳＷ８～ＳＷ１０がオンであり、その他のスイッチがオフである。有効画素Ｐｓ０が選択信号画素であり、画素列の他の有効画素Ｐｓ１は非選択信号画素である。また、ソースフォロワモードでは、参照画素Ｐｒ０、Ｐｒ１は使用されない。

　垂直駆動部１２は、選択された信号画素Ｐｓ０の選択トランジスタＴｓｅｌ＿Ｓ０が垂直信号線ＶＳＬ０に接続される。これにより、信号画素Ｐｓ０の増幅トランジスタＴａｍｐ＿Ｓ０のドレインが共通配線ＶＣＯＭ０を介して電源ＶＤＤに接続され、そのソースが垂直信号線ＶＳＬ０を介して定電流源ＣＳ２に接続される。よって、破線矢印Ａｓｆの電流経路が構成される。

　信号画素Ｐｓ０の増幅トランジスタＴａｍｐ＿Ｓ０は、定電流源ＣＳ２を負荷電流源としたソースフォロワ回路として機能し、浮遊拡散領域ＦＤ＿Ｓ０の電圧に応じた出力信号を垂直信号線ＶＳＬ０に出力する。

　垂直信号線ＶＳＬ１は、スイッチＳＷ８を介して電源ＶＤＤに接続されている。垂直信号線ＶＳＬ１は、信号画素Ｐｓ０をリセットする際に、リセットトランジスタＴｒｓｔ＿Ｓ０を介して浮遊拡散領域ＦＤ＿Ｓ０に接続される。これにより、浮遊拡散領域ＦＤ＿Ｓ０の電荷を電源ＶＤＤへ排出して信号画素Ｐｓ０をリセットすることができる。

　尚、共通配線ＶＣＯＭ１は、共通配線ＶＣＯＭ０からの近接効果を受けないように、スイッチＳＷ１０を介して電源ＶＤＤに接続されている。

　図１１では、スイッチＳＷ４、ＳＷ７、ＳＷ９、ＳＷ１０がオンであり、その他のスイッチがオフである。有効画素Ｐｓ１が選択信号画素であり、画素列の他の有効画素Ｐｓ０は非選択信号画素である。また、ソースフォロワモードでは、参照画素Ｐｒ０、Ｐｒ１は使用されない。

　垂直駆動部１２は、選択された信号画素Ｐｓ０の選択トランジスタＴｓｅｌ＿Ｓ１が垂直信号線ＶＳＬ１に接続される。これにより、信号画素Ｐｓ１の増幅トランジスタＴａｍｐ＿Ｓ１のドレインが共通配線ＶＣＯＭ１を介して電源ＶＤＤに接続され、そのソースが垂直信号線ＶＳＬ１を介して定電流源ＣＳ２に接続される。よって、破線矢印Ａｓｆの電流経路が構成される。

　信号画素Ｐｓ１の増幅トランジスタＴａｍｐ＿Ｓ１は、定電流源ＣＳ２を負荷電流源としたソースフォロワ回路として機能し、浮遊拡散領域ＦＤ＿Ｓ１の電圧に応じた出力信号を垂直信号線ＶＳＬ１に出力する。

　垂直信号線ＶＳＬ０は、スイッチＳＷ７を介して電源ＶＤＤに接続されている。垂直信号線ＶＳＬ０は、信号画素Ｐｓ１をリセットする際に、リセットトランジスタＴｒｓｔ＿Ｓ１を介して浮遊拡散領域ＦＤ＿Ｓ１に接続される。これにより、浮遊拡散領域ＦＤ＿Ｓ１の電荷を電源ＶＤＤへ排出して信号画素Ｐｓ１をリセットすることができる。

　尚、共通配線ＶＣＯＭ０は、共通配線ＶＣＯＭ１からの近接効果を受けないように、スイッチＳＷ９を介して電源ＶＤＤに接続されている。

　図１２は、図１０の回路構成の動作の一例を示すタイミング図である。ｔ０以降、信号画素Ｐｓ０のフォトダイオードＰＤが入射光を光電変換して電荷を生成し蓄積しているものとする。

　図１２に示すｔ０～ｔ１において、固体撮像素子１０は、リセット動作を実行している。尚、制御信号ＳＥＬ＿Ｒ０、ＴＲＧ＿Ｒ０、ＳＥＬ＿Ｒ１、ＴＲＧ＿Ｒ１、ＳＥＬ＿Ｓ１、ＲＳＴ＿Ｓ１、ＴＲＧ＿Ｓ１は、ロウレベルを維持しており、制御信号ＲＳＴ＿Ｒ０、ＲＳＴ＿Ｒ１は、ハイレベルを維持している。従って、選択された信号画素Ｐｓ０は信号の検出に用いられるが、参照画素Ｐｒ０、Ｐｒ１および非選択の信号画素Ｐｓ１は用いられない。尚、ソースフォロワモードでは、参照画素Ｐｒ０、Ｐｒ１は使用しない。不使用の参照画素Ｐｒ０、Ｐｒ１の浮遊拡散領域ＦＤ＿Ｒ１、ＦＤ＿Ｒ０は、電源ＶＤＤに接続されておりリセット状態を維持している。

　まず、ｔ０において、制御信号ＳＥＬ＿Ｓ０がハイレベルに立ち上がる。図１０の定電流源ＣＳ２が増幅トランジスタＴａｍｐ＿Ｓ０にテール電流を流す。これにより、信号画素Ｐｓ０の浮遊拡散領域ＦＤ＿Ｓ０の電圧を入力信号とするソースフォロワ回路が動作する。

　制御信号ＲＳＴ＿Ｓ０がハイレベルに立ち上がる。これにより、信号画素Ｐｓ０のリセットトランジスタＴｒｓｔ＿Ｓ０が導通状態となる。これにより、浮遊拡散領域ＦＤ＿Ｓ０の電荷が排出され、浮遊拡散領域ＦＤ＿Ｓ０がリセット状態になる。

　次に、ｔ１において、制御信号ＲＳＴ＿Ｓ０がロウレベルに立ち下り、リセットトランジスタＴｒｓｔ＿Ｓ０が非導通状態となる。これにより、リセット動作が終了し、浮遊拡散領域ＦＤ＿Ｓ０がリセットフィードスルー電圧ΔＶＦＴだけ低下した電圧になる。増幅トランジスタＴａｍｐ＿Ｓ０は、浮遊拡散領域ＦＤ＿Ｓ０の電圧に応じたリセットレベルの出力信号を垂直信号線ＶＳＬ０に出力する。カラム読出し回路部１３は、垂直信号線ＶＳＬ０のリセットレベルの出力信号（Ｐ相）をＡＤ変換する。

　次に、ｔ２において、垂直駆動部１２が制御信号ＴＲＧ＿Ｓ０をハイレベルに立ち上げて、信号画素Ｐｓ０の転送トランジスタＴｔｒｇ＿Ｓ０を導通状態にする。これにより、信号画素Ｐｓ０のフォトダイオードＰＤに蓄積された信号電荷が転送トランジスタＴｔｒｇ＿Ｓ０を介して浮遊拡散領域ＦＤ＿Ｓ０へ転送される。この転送された電荷により、浮遊拡散領域ＦＤ＿Ｓ０の電圧が変調される。

　次に、ｔ３において、垂直駆動部１２が制御信号ＴＲＧ＿Ｓ０をロウレベルに立ち下げる。ｔ３～ｔ４において、増幅トランジスタＴａｍｐ＿Ｓ０は、浮遊拡散領域ＦＤ＿Ｓ０の電圧変調を受けて、これに応じた信号レベルの電圧信号を、選択トランジスタＴｓｅｌ＿Ｓ０を介して垂直信号線ＶＳＬ０へ出力する。このとき出力された信号レベルの出力信号（Ｄ相）をカラム読出し回路部１３はＡＤ変換する。

　カラム信号処理部１４あるいは信号処理部１７は、信号レベルの出力信号からリセットレベルの出力信号を減算することにより、ＣＤＳ処理を行う。これにより、固定パタンノイズまたはオフセットが除去された画素信号が読み出される。

　図１３は、図１１の回路構成の動作の一例を示すタイミング図である。図１１に示す構成は、図１０に対して、選択信号画素が異なるだけであり、基本的にその動作は同じである。図１１の構成では、選択信号画素はＰｓ１となる。Ｐｓ０は、非選択画素となる。従って、ｔ０以降、信号画素Ｐｓ１のフォトダイオードＰＤが入射光を光電変換して電荷を生成し蓄積しているものとする。

　非選択画素Ｐｓ０の制御信号ＳＥＬ＿Ｓ０、ＲＳＴ＿Ｓ０、ＴＲＧ＿Ｓ０は、ロウレベルを維持しており、非選択の信号画素Ｐｓ０は用いられない。尚、上述の通り、ソースフォロワモードでは、参照画素Ｐｒ０、Ｐｒ１は使用しない。

　まず、ｔ０において、制御信号ＳＥＬ＿Ｓ１がハイレベルに立ち上がる。図１１の定電流源ＣＳ２が増幅トランジスタＴａｍｐ＿Ｓ１にテール電流を流す。これにより、信号画素Ｐｓ１の浮遊拡散領域ＦＤ＿Ｓ１の電圧を入力信号とするソースフォロワ回路が動作する。
　制御信号ＲＳＴ＿Ｓ１がハイレベルに立ち上がる。これにより、信号画素Ｐｓ１のリセットトランジスタＴｒｓｔ＿Ｓ１が導通状態となる。これにより、浮遊拡散領域ＦＤ＿Ｓ１の電荷が排出され、浮遊拡散領域ＦＤ＿Ｓ１がリセット状態になる。

　次に、ｔ１において、制御信号ＲＳＴ＿Ｓ１がロウレベルに立ち下り、リセットトランジスタＴｒｓｔ＿Ｓ１が非導通状態となる。これにより、リセット動作が終了し、浮遊拡散領域ＦＤ＿Ｓ１がリセットフィードスルー電圧ΔＶＦＴだけ低下した電圧になる。増幅トランジスタＴａｍｐ＿Ｓ１は、浮遊拡散領域ＦＤ＿Ｓ１の電圧に応じたリセットレベルの出力信号を垂直信号線ＶＳＬ１に出力する。カラム読出し回路部１３は、垂直信号線ＶＳＬ１のリセットレベルの出力信号（Ｐ相）をＡＤ変換する。

　次に、ｔ２において、垂直駆動部１２が制御信号ＴＲＧ＿Ｓ１をハイレベルに立ち上げて、信号画素Ｐｓ１の転送トランジスタＴｔｒｇ＿Ｓ１を導通状態にする。これにより、信号画素Ｐｓ１のフォトダイオードＰＤに蓄積された信号電荷が転送トランジスタＴｔｒｇ＿Ｓ１を介して浮遊拡散領域ＦＤ＿Ｓ１へ転送される。この転送された電荷により、浮遊拡散領域ＦＤ＿Ｓ１の電圧が変調される。

　次に、ｔ３において、垂直駆動部１２が制御信号ＴＲＧ＿Ｓ１をロウレベルに立ち下げる。ｔ３～ｔ４において、増幅トランジスタＴａｍｐ＿Ｓ１は、浮遊拡散領域ＦＤ＿Ｓ１の電圧変調を受けて、これに応じた信号レベルの電圧信号を、選択トランジスタＴｓｅｌ＿Ｓ１を介して垂直信号線ＶＳＬ１へ出力する。このとき出力された信号レベルの出力信号（Ｄ相）をカラム読出し回路部１３はＡＤ変換する。

　カラム信号処理部１４あるいは信号処理部１７は、信号レベルの出力信号からリセットレベルの出力信号を減算することにより、ＣＤＳ処理を行う。これにより、固定パタンノイズまたはオフセットが除去された画素信号が読み出される。

　このように、本実施形態による固体撮像素子１０は、スイッチＳＷ１～ＳＷ１０の切り替えおよび制御信号によって、差動増幅モードとソースフォロワモードとのいずれかを用いて画素からの出力信号を検出することができる。

（第２実施形態）
　図１４は、第２実施形態による固体撮像素子の構成例を示す回路図である。画素アレイ部１１は、複数の画素列ＰＣｎ（ｎは２以上の整数）を含む。図１４では、複数の画素列ＰＣｎのうち画素列ＰＣｋ、ＰＣｋ＋１を示している。各画素列ＰＣｎは、図２の構成と同じである。尚、スイッチＳＷ１～ＳＷ１０、定電流源ＣＳ１～ＣＳ４は、カラム読み出し回路部１３に設けられている。

　各画素列ＰＣｎは、２つの参照画素Ｐｒ０、Ｐｒ１と、複数の有効画素Ｐｓ０、Ｐｓ１とを備えている。有効画素Ｐｓ０、Ｐｓ１は、列方向に交互に配置されている。有効画素Ｐｓ０、Ｐｓ１は、信号画素として用いられ得るため、多数配列されている。参照画素Ｐｒ０、Ｐｒ１は、或る画素列において複数の有効画素Ｐｓ０、Ｐｓ１に対して共有されており、画素列に対して１組設けられている。

　固体撮像素子１０は、グローバル参照信号線ＶＳＬＲｇと、グローバル共通配線ＶＣＯＭ０ｇ、ＶＣＯＭ１ｇとをさらに備えている。グローバル参照信号線ＶＳＬＲｇは、複数の画素列ＰＣｎの参照信号線ＶＳＬＲに共通に接続されており、ほぼ同一の参照電圧を各参照信号線ＶＳＬＲに供給する。グローバル共通配線ＶＣＯＭ０ｇは、複数の画素列ＰＣｎの共通配線ＶＣＯＭ０に共通に接続されており、ほぼ同一の電圧を各共通配線ＶＣＯＭ０に供給する。グローバル共通配線ＶＣＯＭ１ｇは、複数の画素列ＰＣｎの共通配線ＶＣＯＭ１に共通に接続されており、ほぼ同一の電圧を各共通配線ＶＣＯＭ１に供給する。これにより、参照信号線ＶＳＬＲ、共通配線ＶＣＯＭ０、ＶＣＯＭ１のいずれかにノイズが混入しても、そのノイズによる影響を分散させることができる。よって、ノイズによる参照信号線ＶＳＬＲ、共通配線ＶＣＯＭ０、ＶＣＯＭ１の電圧変動を抑制することができる。

　図１５は、第２実施形態による固体撮像素子１０の差動増幅モードの動作例を示す概念図である。図１５では、或る画素列ＰＣｋにおける信号画素等の選択順を示す。垂直駆動部１２は、信号画素およびソースフォロワ帰還画素を、画素列ＰＣｋの有効画素Ｐｓ０、Ｐｓ１の中から矢印Ａの方向に順番に選択する。尚、横軸は、時間である。

　例えば、垂直駆動部１２は、或る有効画素Ｐｓ０を信号画素として選択し、それに隣接する有効画素Ｐｓ１をソースフォロワ帰還画素として選択する。このとき、Ｐｒ０が参照画素として選択され、Ｐｒ１は不使用参照画素となる。その他の有効画素は、非選択画素である。

　上記実施形態に従ってリセット動作および信号検出動作を実行した後、垂直駆動部１２は、信号画素Ｐｓ０に隣接する有効画素Ｐｓ１を次の信号画素として選択する。このとき選択された有効画素Ｐｓ１に隣接する有効画素Ｐｓ０がソースフォロワ帰還画素として選択される。図１５の例では、信号画素として選択された有効画素（読み出し完了後の有効画素）が次のソースフォロワ帰還画素として選択されている。この場合、Ｐｒ１が参照画素として選択され、Ｐｒ０は不使用参照画素となる。その他の有効画素は、非選択画素である。

　このように、垂直駆動部１２は、互いに隣接する有効画素Ｐｓ０、Ｐｓ１を信号画素およびソースフォロワ帰還画素として配列方向に順番に選択する。これに伴い、垂直駆動部１２は、参照画素としてＰｒ０とＰｒ１とを交互に選択する。これにより、ソースフォロワ帰還画素は、固定されず、有効画素内において順番に移動する。従って、画素列ＰＣｋにおいて、ソースフォロワ帰還画素に起因する定常的なノイズの発生を抑制することができる。これは、画像に定常的に現れる縦筋状のノイズの抑制に繋がる。

　尚、垂直駆動部１２は、信号画素として有効画素Ｐｓ０とＰｓ１とを交互に選択している。しかし、垂直駆動部１２は、参照画素と差動対を構成可能で有る限りにおいて、Ｐｓ０またはＰｓ１を連続して信号画素として選択してもよい。

　図１６は、第２実施形態による固体撮像素子１０の差動増幅モードの他の動作例を示す概念図である。信号画素およびソースフォロワ帰還画素として選択される有効画素Ｐｓ０、Ｐｓ１は、必ずしも隣接している必要は無く、離間していてもよい。例えば、図１６に示すように、信号画素とソースフォロワ帰還画素は互いに離間した画素列ＰＣｋ内の有効画素Ｐｓ０、Ｐｓ１であってもよい。

　図１７は、第２実施形態による固体撮像素子１０の差動増幅モードの他の動作例を示す概念図である。図１７では、同一画素列ＰＣｋにおいて、複数の有効画素がソースフォロワ帰還画素として同時に選択されている。例えば、垂直駆動部１２は、１つの有効画素Ｐｓ０を信号画素として選択し、２つの有効画素Ｐｓ１をソースフォロワ帰還画素として選択する。ソースフォロワ帰還画素として選択された２つの有効画素Ｐｓ１の増幅トランジスタＴａｍｐ＿Ｓ１は、垂直信号線ＶＳＬ１と共通配線ＶＣＯＭ１との間に並列接続される。これにより、リセット動作における帰還電圧Ｖｇｓ＿ＳＦのばらつきが抑制され、ＰＲＮＵがさらに改善される。

　垂直駆動部１２は、１つの有効画素Ｐｓ１を信号画素として選択した場合、２つの有効画素Ｐｓ０をソースフォロワ帰還画素として選択する。ソースフォロワ帰還画素として選択された２つの有効画素Ｐｓ０の増幅トランジスタＴａｍｐ＿Ｓ０は、垂直信号線ＶＳＬ０と共通配線ＶＣＯＭ０との間に並列接続される。これにより、同様に、リセット動作における帰還電圧Ｖｇｓ＿ＳＦのばらつきが抑制され、ＰＲＮＵがさらに改善される。

　尚、同時に選択されるソースフォロワ帰還画素の個数は、３個以上の有効画素であってもよい。

　（第３実施形態）
　図１８は、第３実施形態による固体撮像素子の構成例を示す回路図である。第３実施形態による画素Ｐｓ０、Ｐｓ１、Ｐｒ０、Ｐｒ１は、それぞれ複数のリセットトランジスタを備えている点で第１または第２実施形態と異なる。各画素Ｐｓ０、Ｐｓ１、Ｐｒ０、Ｐｒ１の複数のリセットトランジスタのうち一方はそれぞれリセットトランジスタＴｒｓｔ＿Ｓ０、Ｔｒｓｔ＿Ｓ１、Ｔｒｓｔ＿Ｒ０、Ｔｒｓｔ＿Ｒ１である。リセットトランジスタＴｒｓｔ＿Ｓ０、Ｔｒｓｔ＿Ｓ１、Ｔｒｓｔ＿Ｒ０、Ｔｒｓｔ＿Ｒ１は、第１実施形態のそれらと同じ構成を有する。他方は、リセットトランジスタＴｒｓｔｓ＿Ｓ０、Ｔｒｓｔｓ＿Ｓ１、Ｔｒｓｔｓ＿Ｒ０、Ｔｒｓｔｓ＿Ｒ１である。リセットトランジスタＴｒｓｔｓ＿Ｓ０、Ｔｒｓｔｓ＿Ｓ１、Ｔｒｓｔｓ＿Ｒ０、Ｔｒｓｔｓ＿Ｒ１は、追加のリセットトランジスタである。

　リセットトランジスタＴｒｓｔｓ＿Ｓ０は、共通配線ＶＣＯＭ０と浮遊拡散領域ＦＤ＿Ｓ０との間に接続されている。リセットトランジスタＴｒｓｔｓ＿Ｓ１は、共通配線ＶＣＯＭ１と浮遊拡散領域ＦＤ＿Ｓ１との間に接続されている。リセットトランジスタＴｒｓｔｓ＿Ｒ０は、共通配線ＶＣＯＭ０と浮遊拡散領域ＦＤ＿Ｒ０との間に接続されている。リセットトランジスタＴｒｓｔｓ＿Ｒ１は、共通配線ＶＣＯＭ１と浮遊拡散領域ＦＤ＿Ｒ１との間に接続されている。

　スイッチＳＷ１～ＳＷ１０は、ソースフォロワモードに設定されている。スイッチＳＷ３が垂直信号線ＶＳＬ０を定電流源ＣＳ２に接続し、スイッチＳＷ４が垂直信号線ＶＳＬ１を定電流源ＣＳ３に接続する。スイッチＳＷ９、ＳＷ１０が共通配線ＶＣＯＭ０、ＶＣＯＭ１を電源ＶＤＤに接続する。その他のスイッチＳＷ１、ＳＷ２、ＳＷ５～ＳＷ８はオフである。

　本実施形態によるリセットトランジスタＴｒｓｔｓ＿Ｓ０、Ｔｒｓｔｓ＿Ｓ１は、共通配線ＶＣＯＭ０またはＶＣＯＭ１を介して、浮遊拡散領域ＦＤ＿Ｓ０、ＦＤ＿Ｓ１をリセットすることができる。つまり、リセットトランジスタＴｒｓｔ＿Ｓ０、Ｔｒｓｔｓ＿Ｓ１を用いることによって、垂直信号線ＶＳＬ０、ＶＳＬ１を介すことなく、浮遊拡散領域ＦＤ＿Ｓ０、ＦＤ＿Ｓ１を同時にリセットすることができる。従って、有効画素Ｐｓ０、Ｐｓ１が同時にソースフォロワモードで動作することができ、複数の有効画素Ｐｓ０、Ｐｓ１が同時に垂直信号線ＶＳＬ０、ＶＳＬ１に出力信号を出力することができる。

　例えば、リセット動作において、リセットトランジスタＴｒｓｔｓ＿Ｓ０、Ｔｒｓｔｓ＿Ｓ１が導通状態になり、有効画素Ｐｓ０、Ｐｓ１の浮遊拡散領域ＦＤ＿Ｓ０、ＦＤ＿Ｓ１がリセットされる。

　次に、リセットトランジスタＴｒｓｔｓ＿Ｓ０、Ｔｒｓｔｓ＿Ｓ１を非導通状態にして、選択トランジスタＴｓｅｌ＿Ｓ０、Ｔｓｅｌ＿Ｓ１が導通状態になる。これにより、増幅トランジスタＴａｍｐ＿Ｓ０、Ｔａｍｐ＿Ｓ１がソースフォロワ回路となり、出力信号を垂直信号線ＶＳＬ０、ＶＳＬ１へ同時に出力することができる。その結果、本実施形態による固体撮像素子１０は、ソースフォロワモードにおける読出し速度（フレームレート）を２倍にすることができる。

　本実施形態では、２本の垂直信号線ＶＳＬ０、ＶＳＬ１が各画素列に対して設けられているであるので、２つの出力信号を同時に読み出すことができる。第４実施形態のように、垂直信号線の本数を３本以上にすることによって、同時に出力可能な信号数を３つ以上にすることもできる。

　（第４実施形態）
　図１９および図２０は、第４実施形態による固体撮像素子１０の構成例を示す回路図である。第４実施形態では、４本の垂直信号線ＶＳＬ０～ＶＳＬ３を設けることによって、同時に選択可能な信号電荷の数を増大させている。

　第４実施形態による固体撮像素子１０は、画素列に対応して設けられた４本の垂直信号線ＶＳＬ０～ＶＳＬ３と、それに伴い、スイッチＳＷ１＿１、ＳＷ１＿２、ＳＷ２＿１、ＳＷ２＿２と、マルチプレクサＭＵＸと、定電流源ＣＳ１＿１、ＣＳ１＿２、ＣＳ２＿１、ＣＳ２＿２、ＣＳ３＿１、ＣＳ３＿２とをさらに備えている。

　スイッチＳＷ１＿１、ＳＷ１＿２は、定電流源ＣＳ１＿１と垂直信号線ＶＳＬ１、ＶＳＬ３との間にそれぞれ接続されている。スイッチＳＷ２＿１、ＳＷ２＿２は、定電流源ＣＳ１＿２と垂直信号線ＶＳＬ２、ＶＳＬ４との間にそれぞれ接続されている。定電流源ＣＳ１＿２は、ＣＳ１＿１と同様に、ＣＳ４とともにカレントミラー回路を構成する。

　定電流源ＣＳ２＿１～ＣＳ３＿２は、グランドとマルチプレクサＭＵＸとの間に接続されている。マルチプレクサＭＵＸは、定電流源ＣＳ２＿１～ＣＳ３＿２と垂直信号線ＶＳＬ１～ＶＳＬ３、共通配線ＶＣＯＭ０、ＶＣＯＭ１との間に設けられており、それらの間を任意に接続可能となっている。

　図１９は、差動増幅モードの構成を示しており、スイッチＳＷ１＿１、ＳＷ２＿１、ＳＷ１０がオンになっており、スイッチＳＷ１＿２、ＳＷ２＿２、ＳＷ９はオフになっている。また、マルチプレクサＭＵＸは、定電流源ＣＳ２＿１を垂直信号線ＶＳＬ２に接続し、定電流源ＣＳ３＿１を垂直信号線ＶＳＬ３に接続し、定電流源ＣＳ２＿２を共通配線ＶＣＯＭ０に接続している。

　このような構成において、垂直駆動部１２は、２つの有効画素Ｐｓ０＿１、Ｐｓ０＿２を信号画素として選択し、２つの有効画素（第１および第２帰還画素）Ｐｓ１＿１、Ｐｓ１＿２をソースフォロワ帰還画素として選択する。また、垂直駆動部１２は、２つの有効画素Ｐｓ０＿１、Ｐｓ０＿２と共通配線ＶＣＯＭ０を共有する参照画素Ｐｒ１を選択する。参照画素Ｐｒ０は、不使用参照画素となる。

　画素列の各画素の内部構成は、第３実施形態の画素の内部構成と同じでよい。ただし、第４実施形態では、同一画素列内の複数の有効画素は、垂直信号線ＶＳＬ０～ＶＳＬ４に順番に接続されている。また、同一画素列内の複数の有効画素は、２画素ずつ交互に共通配線ＶＣＯＭ０と共通配線ＶＣＯＭ１に接続されている。例えば、信号画素Ｐｓ０＿２の選択トランジスタおよび増幅トランジスタは、垂直信号線ＶＳＬ０と共通配線ＶＣＯＭ０との間に直列に接続されている。信号画素Ｐｓ０＿１の選択トランジスタおよび増幅トランジスタは、垂直信号線ＶＳＬ１と共通配線ＶＣＯＭ０との間に直列に接続されている。信号画素Ｐｓ１＿２の選択トランジスタおよび増幅トランジスタは、垂直信号線ＶＳＬ３と共通配線ＶＣＯＭ１との間に直列に接続されている。信号画素Ｐｓ１＿１の選択トランジスタおよび増幅トランジスタは、垂直信号線ＶＳＬ４と共通配線ＶＣＯＭ１との間に直列に接続されている。

　差動増幅モードの動作は、基本的に図１２に示す動作と同様でよい。

　リセット動作において、参照画素Ｐｒ１のリセットトランジスタＴｒｓｔ＿Ｒ１、信号画素Ｐｓ０＿１、Ｐｓ０＿２のリセットトランジスタＴｒｓｔ＿Ｓ０＿１、Ｔｒｓｔ＿Ｓ０＿２、ソースフォロワ帰還画素Ｐｓ１＿１、Ｐｓ１＿２のリセットトランジスタＴｒｓｔ＿Ｓ１＿１、Ｔｒｓｔ＿Ｓ１＿２がオンになる。参照画素Ｐｒ１、信号画素Ｐｓ０＿１、Ｐｓ０＿２、ソースフォロワ帰還画素Ｐｓ１＿１、Ｐｓ１＿２の選択トランジスタもオンである。これにより、参照画素Ｐｒ１の浮遊拡散領域および信号画素Ｐｓ０＿１、Ｐｓ０＿２の浮遊拡散領域が仮想短絡によってリセット電圧Ｖｒｓｔに設定される。信号画素Ｐｓ０＿１、Ｐｓ０＿２の浮遊拡散領域は、リセットトランジスタを介して垂直信号線ＶＳＬ３、ＶＳＬ２にそれぞれ接続されているので、垂直信号線ＶＳＬ３、ＶＳＬ２の電圧もリセット電圧Ｖｒｓｔになる。また、ソースフォロワ帰還画素Ｐｓ１＿１、Ｐｓ１＿２の各増幅トランジスタは、スイッチＳＷ１０を介して電源ＶＤＤに接続され、垂直信号線ＶＳＬ３、ＶＳＬ２に帰還電圧Ｖｇｓ＿ＳＦを印加する。これにより、ソースフォロワ帰還画素Ｐｓ１＿１、Ｐｓ１＿２の各増幅トランジスタは、垂直信号線ＶＳＬ３、ＶＳＬ２の電圧を基準として帰還電圧Ｖｇｓ＿ＳＦだけシフトした電圧をそれぞれ垂直信号線ＶＳＬ１、ＶＳＬ０へ印加する。これにより、垂直信号線ＶＳＬ１、ＶＳＬ０の電圧は、同時に、Ｖｒｓｔ＋Ｖｇｓ＿ＳＦに設定される。

　次に、リセット動作が終了すると、リセットトランジスタＴｒｓｔ＿Ｒ１、Ｔｒｓｔ＿Ｓ０＿１、Ｔｒｓｔ＿Ｓ０＿２、Ｔｒｓｔ＿Ｓ１＿１、Ｔｒｓｔ＿Ｓ１＿２がオフになる。これにより、参照画素Ｐｒ１と信号画素Ｐｓ０＿１、Ｐｓ０＿２とがそれぞれ差動増幅回路を構成し、垂直信号線ＶＳＬ１、ＶＳＬ０のそれぞれに検出対象の出力信号（第１信号および第２信号）を同時に出力することができる。このとき、信号画素Ｐｓ０＿１、Ｐｓ０＿２の増幅トランジスタの飽和領域における動作点がＶｇｓ＿ＳＦだけ高くなるので、それらの動作マージンを大きくすることができる。

　図２０は、ソースフォロワモードの構成を示しており、スイッチＳＷ９、ＳＷ１０がオンになっており、スイッチＳＷ１＿１、ＳＷ１＿２、ＳＷ２＿１、ＳＷ２＿２はオフになっている。また、マルチプレクサＭＵＸは、定電流源ＣＳ２＿１、ＣＳ３＿１、ＣＳ２＿２、ＣＳ３＿２を垂直信号線ＶＳＬ０～ＶＳＬ３にそれぞれ接続している。

　このような構成において、垂直駆動部１２は、４つの有効画素Ｐｓ０＿１、Ｐｓ０＿２、Ｐｓ１＿１、Ｐｓ１＿２を信号画素として選択し、２つの参照画素Ｐｒ０、Ｐｒ１はいずれも選択しない。また、参照画素Ｐｒ０、Ｐｒ１は、不使用参照画素となる。

　ソースフォロワモードの動作は、基本的に第３実施形態のソースフォロワモードの動作と同様でよい。従って、リセット動作では、追加のリセットトランジスタＴｒｓｔｓ＿Ｓ０＿１、Ｔｒｓｔｓ＿Ｓ０＿２、Ｔｒｓｔｓ＿Ｓ１＿１、Ｔｒｓｔｓ＿Ｓ１＿２が、共通配線ＶＣＯＭ０、ＶＣＯＭ１を介して信号画素Ｐｓ０＿１、Ｐｓ０＿２、Ｐｓ１＿１、Ｐｓ１＿２の各浮遊拡散領域をリセットする。即ち、リセット動作において、信号画素Ｐｓ０＿１、Ｐｓ０＿２、Ｐｓ１＿１、Ｐｓ１＿２のリセットトランジスタＴｒｓｔｓ＿Ｓ０＿１、Ｔｒｓｔｓ＿Ｓ０＿２、Ｔｒｓｔｓ＿Ｓ１＿１、Ｔｒｓｔｓ＿Ｓ１＿２がオンになる。これにより、信号画素Ｐｓ０＿１、Ｐｓ０＿２、Ｐｓ１＿１、Ｐｓ１＿２の各浮遊拡散領域が電源ＶＤＤによりリセットされる。

　次に、リセット動作が終了すると、リセットトランジスタＴｒｓｔｓ＿Ｓ０＿１、Ｔｒｓｔｓ＿Ｓ０＿２、Ｔｒｓｔｓ＿Ｓ１＿１、Ｔｒｓｔｓ＿Ｓ１＿２がオフになる。これにより、信号画素Ｐｓ０＿１、Ｐｓ０＿２、Ｐｓ１＿１、Ｐｓ１＿２の増幅トランジスタは、それぞれソースフォロワ回路を構成する。例えば、信号画素Ｐｓ０＿２の増幅トランジスタは、電源ＶＤＤに接続された共通配線ＶＣＯＭ０と、定電流源ＣＳ２＿１に接続された垂直信号線ＶＳＬ０との間に接続される。信号画素Ｐｓ０＿１の増幅トランジスタは、共通配線ＶＣＯＭ０と、定電流源ＣＳ３＿１に接続された垂直信号線ＶＳＬ１との間に接続される。信号画素Ｐｓ１＿２の増幅トランジスタは、電源ＶＤＤに接続された共通配線ＶＣＯＭ１と、定電流源ＣＳ２＿２に接続された垂直信号線ＶＳＬ２との間に接続される。信号画素Ｐｓ１＿１の増幅トランジスタは、共通配線ＶＣＯＭ１と、定電流源ＣＳ３＿２に接続された垂直信号線ＶＳＬ３との間に接続される。これにより、信号画素Ｐｓ０＿２、Ｐｓ０＿１、Ｐｓ１＿２、Ｐｓ１＿１の増幅トランジスタは、それぞれソースフォロワ回路として機能し、それぞれ垂直信号線ＶＳＬ０～ＶＳＬ３から出力信号を同時に出力する。

　以上のように、本実施形態による固体撮像素子１０は、差動増幅モードにおいて２つの画素から同時に出力信号を出力することができ、かつ、ソースフォロワモードにおいて４つの画素から同に出力信号を出力することができる。

　図２１は、第４実施形態による固体撮像素子１０の差動増幅モードの動作例を示す概念図である。図２１では、或る画素列ＰＣｋにおける信号画素等の選択順を示す。垂直駆動部１２は、２つの信号画素および２つのソースフォロワ帰還画素を、画素列ＰＣｋの有効画素Ｐｓ０、Ｐｓ１の中から矢印Ａの方向に順番に選択する。尚、横軸は、時間である。

　画素列ＰＣｋでは、有効画素Ｐｓ０、Ｐｓ１が２つずつ交互に配列されている。隣接する２つの有効画素Ｐｓ０は、図１９のＰｓ０＿１、Ｐｓ０＿２のいずれでもよい。隣接する２つの有効画素Ｐｓ１は、図１９のＰｓ１＿１、Ｐｓ１＿２のいずれでもよい。

　例えば、垂直駆動部１２は、２つの有効画素Ｐｓ０を信号画素として選択し、それに隣接する２つの有効画素Ｐｓ１をソースフォロワ帰還画素として選択する。このとき、参照画素Ｐｒ０が選択され、参照画素Ｐｒ１は不使用参照画素となる。その他の有効画素は、非選択画素である。

　図１９を参照して説明したリセット動作および信号検出動作を実行した後、垂直駆動部１２は、２つの信号画素Ｐｓ０に隣接する２つの有効画素Ｐｓ１を次の信号画素として選択する。このとき選択された２つの有効画素Ｐｓ１に隣接する２つの有効画素Ｐｓ０がソースフォロワ帰還画素として選択される。図２１の例では、信号画素として選択された有効画素（読み出し完了後の有効画素）が次のソースフォロワ帰還画素として選択されている。この場合、参照画素Ｐｒ１が選択され、参照画素Ｐｒ０は不使用参照画素となる。その他の有効画素は、非選択画素である。

　このように、垂直駆動部１２は、隣接する２つの有効画素Ｐｓ０と２つの有効画素Ｐｓ１と（計４つの画素）を、それぞれ２つの信号画素と２つのソースフォロワ帰還画素として選択する。垂直駆動部１２は、選択される４つの画素を、配列方向に順番に２つずつずらす。これに伴い、垂直駆動部１２は、参照画素としてＰｒ０とＰｒ１とを交互に選択する。これにより、ソースフォロワ帰還画素は、固定されず、有効画素内において順番に移動する。従って、画素列ＰＣｋにおいて、ソースフォロワ帰還画素に起因する定常的なノイズの発生を抑制することができる。これは、画像に定常的に現れる縦筋状のノイズの抑制に繋がる。

　尚、垂直駆動部１２は、信号画素として２つの有効画素Ｐｓ０と２つの有効画素Ｐｓ１とを交互に選択している。しかし、垂直駆動部１２は、参照画素と差動対を構成可能で有る限りにおいて、２つの有効画素Ｐｓ０または２つの有効画素Ｐｓ１のいずれかを連続して信号画素として選択してもよい。

　図２２は、第４実施形態による固体撮像素子１０のソースフォロワモードの動作例を示す概念図である。図２２では、或る画素列ＰＣｋにおける信号画素等の選択順を示す。垂直駆動部１２は、４つの信号画素を、画素列ＰＣｋの有効画素Ｐｓ０、Ｐｓ１の中から矢印Ａの方向に順番に選択する。尚、横軸は、時間である。

　例えば、垂直駆動部１２は、隣接する２つの有効画素Ｐｓ０、Ｐｓ１を信号画素として選択する。このとき、参照画素Ｐｒ０、Ｐｒ１は不使用参照画素となる。その他の有効画素は、非選択画素である。

　図２０を参照して説明したリセット動作および信号検出動作を実行した後、垂直駆動部１２は、４つの信号画素Ｐｓ０、Ｐｓ１に隣接する４つの有効画素Ｐｓ０、Ｐｓ１を次の信号画素として選択する。

　このように、垂直駆動部１２は、互いに隣接する４つの有効画素Ｐｓ０、Ｐｓ１を信号画素として配列方向に順番に選択する。これにより、本実施形態による固体撮像素子１０は、４つの有効画素Ｐｓ０、Ｐｓ１から同時に出力信号を垂直信号線ＶＳＬ０～ＶＳＬ３へ出力することができる。

　（第５実施形態）
　図２３は、第５実施形態による固体撮像素子１０の構成例を示す回路図である。第５実施形態は、クリップトランジスタＴｃｒｉｐと、バイパススイッチＳＷｖと、スイッチＳＷ１２、ＳＷ１３とをさらに備えている。第５実施形態のその他の構成は、第４実施形態の構成と同じでよい。

　スイッチＳＷ１２、ＳＷ１３は、クリップトランジスタＴｃｒｉｐと共通配線ＶＣＯＭ０、ＶＣＯＭ１との間にそれぞれ接続されている。

　クリップトランジスタＴｃｒｉｐは、カレントミラー回路の定電流源ＣＳ１とスイッチＳＷ１２、ＳＷ１３との間に接続されている。即ち、クリップトランジスタＴｃｒｉｐは、垂直信号線ＶＳＬ０、ＶＳＬ１と電源ＶＤＤとの間のノードＮ１と共通配線ＶＣＯＭ０、ＶＣＯＭ１との間に接続されている。クリップトランジスタＴｃｒｉｐは、例えば、Ｐ型ＭＯＳＦＥＴで構成されており、垂直信号線ＶＳＬ０、ＶＳＬ１が所定のクリップ電圧Ｖｃｒｉｐを超えると、導通状態になり、電流を共通配線ＶＣＯＭ０、ＶＣＯＭ１へと流す。

　バイパススイッチＳＷｖは、共通配線ＶＣＯＭ０と共通配線ＶＣＯＭ１との間に接続されており、共通配線ＶＣＯＭ０とＶＣＯＭ１とを短絡させることができる。バイパススイッチＳＷｖは、画素アレイ部１１と同一の半導体チップ（基板）に設けられている。

　例えば、信号レベル（Ｄ相）の出力信号が垂直信号線ＶＳＬ０から出力されるときに、出力信号がクリップ電圧Ｖｃｒｉｐを超えた場合、クリップトランジスタＴｃｒｉｐがスイッチＳＷ１３を介して共通配線ＶＣＯＭ１へ電流（バイパス電流）を流す。これにより、垂直信号線ＶＳＬ０の出力信号の電圧レベルをクリップ電圧Ｖｃｒｉｐ以下に抑えることができる。このとき共通配線ＶＣＯＭ１に流れた電流は、バイパススイッチＳＷｖを介して共通配線ＶＣＯＭ０に流れ、共通配線ＶＣＯＭ０を介してグランドへ流れる。垂直信号線ＶＳＬ０の出力信号の電圧レベルをクリップ電圧Ｖｃｒｉｐ以下に抑えることによって、カレントミラー回路（ＣＳ１、ＣＳ４）を飽和領域で動作させることができる。

　入射光の光量が多い場合であっても、出力信号の電圧レベルをクリップ電圧Ｖｃｒｉｐ以下に抑えることによって、横筋状の固定ノイズ(ストリーキング)の発生を抑制することができる。クリップ電圧Ｖｃｒｉｐを調節することによって、垂直信号線ＶＳＬ０に出力される出力信号の電圧レベルを設定することができる。

　また、本実施形態では、バイパススイッチＳＷｖが画素アレイ部１１側に設けられている。

　例えば、画素アレイ部１１とカラム読出し回路部１３とが異なる半導体チップに設けられている場合、画素アレイ部１１とカラム読出し回路部１３との間の共通配線ＶＣＯＭ０、ＶＣＯＭ１の長さは、非常に長くなることがある。この場合、もし、バイパススイッチＳＷｖをカラム読出し回路部１３側の半導体チップに設けると、バイパススイッチＳＷｖから定電流源ＣＳ３までの共通配線ＶＣＯＭ０、ＶＣＯＭ１は非常に短くなる。一方、参照画素Ｐｒ０、Ｐｒ１から定電流源ＣＳ３までの共通配線ＶＣＯＭ０、ＶＣＯＭ１の配線長が非常に長くなる。従って、バイパススイッチＳＷｖから定電流源ＣＳ３までの電圧降下（ＩＲドロップ）は、参照画素Ｐｒ０、Ｐｒ１から定電流源ＣＳ３までのＩＲドロップと比べて非常に小さくなる。

　このような、バイパススイッチＳＷｖから定電流源ＣＳ３までＩＲドロップと、参照画素Ｐｒ０、Ｐｒ１から定電流源ＣＳ３までのＩＲドロップとの差を小さくするために、本実施形態では、バイパススイッチＳＷｖを画素アレイ部１１側の半導体チップに設けている。これにより、バイパススイッチＳＷｖから定電流源ＣＳ３までの共通配線ＶＣＯＭ０、ＶＣＯＭ１の配線長が、参照画素Ｐｒ０、Ｐｒ１から定電流源ＣＳ３までの共通配線ＶＣＯＭ０、ＶＣＯＭ１の配線長に接近する。従って、バイパススイッチＳＷｖから定電流源ＣＳ３までのＩＲドロップは、参照画素Ｐｒ０、Ｐｒ１から定電流源ＣＳ３までのＩＲドロップに近くなる。

　これにより、垂直信号線の数を増大させることなく、ＩＲドロップによる画素等の動作点の変動を抑制し、ストリーキングの発生をさらに抑制することができる。
　さらに、グローバル共通配線ＶＣＯＭ０ｇ、ＶＣＯＭ１ｇも、画素アレイ部１１側の半導体チップに設けられ、参照画素Ｐｒ０、Ｐｒ１の近傍に設けられていることが好ましい。これにより、参照画素Ｐｒ０、Ｐｒ１とグローバル共通配線ＶＣＯＭ０ｇ、ＶＣＯＭ１ｇとの間のＩＲドロップが抑制され得る。

　図２３では、スイッチＳＷ１、ＳＷ４、ＳＷ５、ＳＷ１０、ＳＷ１３がオンしており、スイッチＳＷ２、ＳＷ３、ＳＷ６、ＳＷ９、ＳＷ１２がオフしている。これにより、信号画素Ｐｓ０が垂直信号線ＶＳＬ０へ出力信号を出力するときに、クリップトランジスタＴｃｒｉｐは出力信号をクリップ電圧Ｖｃｒｉｐ以下に抑制する。

　一方、スイッチＳＷ１、ＳＷ４、ＳＷ５、ＳＷ１０、ＳＷ１３がオフし、スイッチＳＷ２、ＳＷ３、ＳＷ６、ＳＷ９、ＳＷ１２がオンした場合、信号画素Ｐｓ１が垂直信号線ＶＳＬ１へ出力信号を出力する。このときに、クリップトランジスタＴｃｒｉｐが出力信号をクリップ電圧Ｖｃｒｉｐ以下に抑制する。

　図２４は、図２３の回路構成の動作の一例を示すタイミング図である。ｔ０以降、信号画素Ｐｓ０のフォトダイオードＰＤが入射光を光電変換して電荷を生成し蓄積しているものとする。尚、図２４では、選択される参照画素Ｐｒ０および信号画素Ｐｓ０の動作を示し、不使用参照画素Ｐｒ１および非選択画素Ｐｓ１の動作については省略している。

　図２４に示すｔ０～ｔ１において、固体撮像素子１０は、リセット動作を実行している。垂直駆動部１２は、参照画素Ｐｒ０および信号画素Ｐｓ０の制御信号ＳＥＬ＿Ｒ０、ＳＥＬ＿Ｓ０をハイレベルにする。これにより、参照画素Ｐｒ０の増幅トランジスタＴａｍｐ＿Ｒ０および信号画素Ｐｓ０の増幅トランジスタＴａｍｐ＿Ｓ０が、参照信号線ＶＳＬＲおよび垂直信号線ＶＳＬ０にそれぞれ接続される。また、垂直駆動部１２は、制御信号ＲＳＴ＿Ｒ０、ＲＳＴ＿Ｓ０を立ち上げる。これにより、リセットトランジスタＴｒｓｔ＿Ｒ０が参照画素Ｐｒ０の浮遊拡散領域をリセット電圧Ｖｒｓｔに設定し、リセットトランジスタＴｒｓｔ＿Ｓ０が信号画素Ｐｓ０の浮遊拡散領域を垂直信号線ＶＳＬ１に接続する。このとき、参照画素Ｐｒ０および信号画素Ｐｓ０の浮遊拡散領域は、仮想短絡によりリセット電圧Ｖｒｓｔに設定される。

　このとき、スイッチＳＷ９はオフを維持し、スイッチＳＷ１０がオンになる。これにより、画素Ｏｓ１がソースフォロワ帰還画素として機能する。よって、垂直信号線ＶＳＬ０は、Ｖｒｓｔ＋Ｖｇｓ＿ＳＦに設定される。

　次に、ｔ１において、制御信号ＲＳＴ＿Ｒ０、ＲＳＴ＿Ｓ０が立ち下がり、リセット動作が終了する。これと共に、スイッチＳＷ１０がオフになり、バイパススイッチＳＷｖがオンになる。これにより、共通配線ＶＣＯＭ０とＶＣＯＭ１とが短絡される。

　次に、ｔ１～ｔ２において、リセットレベルの出力信号が検出された後、ｔ２～ｔ３において、垂直駆動部１２が制御信号ＰＲＧ＿Ｓを立ち上げ、転送トランジスタＴｔｒｇ＿Ｓ０を導通状態にする。これにより、信号画素Ｐｓ０のフォトダイオードＰＤに蓄積された電荷を浮遊拡散領域に転送する。

　次に、ｔ３～ｔ４において、増幅トランジスタＴａｍｐ＿Ｓ０は、浮遊拡散領域の電圧変調を受けて、これに応じた信号レベルの電圧信号を、垂直信号線ＶＳＬ０へ出力する。このとき、光量が多く、垂直信号線ＶＳＬ０の電圧がクリップ電圧Ｖｃｒｉｐを超える場合、クリップトランジスタＴｃｒｉｐが垂直信号線ＶＳＬ０の電圧をクリップ電圧Ｖｃｒｉｐ以下に抑える。従って、垂直信号線ＶＳＬ０の電圧は、クリップ電圧Ｖｃｒｉｐを上限に頭打ちとなっている。

　このとき、クリップトランジスタＴｃｒｉｐを流れた電流は、バイパススイッチＳＷｖを介して共通配線ＶＣＯＭ１からＶＣＯＭ０へ流れ、定電流源ＣＳ３を介してグランドへ流れる。

　尚、画素Ｐｒ１を参照画素とし、画素Ｐｓ１を信号画素とする場合には、上述の通り、スイッチの構成を変更して同様の動作を実行すればよい。これにより、信号画素Ｐｓ１が垂直信号線ＶＳＬ１へ出力信号を出力する。この場合も、クリップトランジスタＴｃｒｉｐが垂直信号線ＶＳＬ１の電圧をクリップ電圧Ｖｃｒｉｐ以下に抑えることができる。

　（第６実施形態）
　図２５は、第６実施形態による画素の構成例を示す斜視図である。第６実施形態による画素を構成するトランジスタは、縦型チャネル構造を有する、所謂、Ｆｉｎ型ＦＥＴである。上記実施形態の有効画素Ｐｓ０、Ｐｓ１および参照画素Ｐｒ０、Ｐｒ１を構成するトランジスタは、Ｆｉｎ型ＦＥＴであってもよい。例えば、有効画素Ｐｓ０、Ｐｓ１および参照画素Ｐｒ０、Ｐｒ１の増幅トランジスタは、Ｆｉｎ型ＦＥＴでよい。

　図２６Ａおよび図２６Ｂは、Ｆｉｎ型ＦＥＴの構成例を示す断面図である。図２６Ａは、図２５のＡ－Ａ線に沿った断面に対応し、図２６Ｂは、図２５のＢ－Ｂ線に沿った断面に対応する。

　Ｆｉｎ型ＦＥＴは、基板ＳＵＢ上に設けられた縦型のＦｉｎ型半導体層２３と、Ｆｉｎ型半導体層２３の両側面および上面の一部に設けられたゲート絶縁膜２１と、Ｆｉｎ型半導体層２３の両側面および上面にゲート絶縁膜２１を介して設けられたゲート電極２２とを備えている。

　Ｆｉｎ型半導体層２３は、基板ＳＵＢと一体化されており、基板ＳＵＢの表面を選択的にエッチングすることによって形成される。Ｆｉｎ型半導体層２３は、例えば、シリコン酸化膜等の絶縁膜２０で埋め込まれている。Ｆｉｎ型半導体層２３の両側の絶縁膜２０を選択的に除去することによって、Ｆｉｎ型半導体層２３の両側にゲート電極を形成するためのトレンチを形成する。トレンチ内において露出されたＦｉｎ型半導体層２３の側面および上面にゲート絶縁膜２１を形成し、さらにトレンチ内にゲート電極２２の材料としてポリシリコンを埋め込む。これにより、ゲート電極２２が、絶縁膜２０内に掘り込まれ、Ｆｉｎ型半導体層２３の両側側面にゲート絶縁膜２１を介して面するように設けられる。また、ゲート電極２２は、Ｆｉｎ型半導体層２３の上面にもゲート絶縁膜２１を介して設けられる。さらに、ゲート電極２２の材料を加工することによって、図２５に示すＦｉｎ型ＦＥＴ（掘り込みＦｉｎ構造）が得られる。

　本実施形態では、図２５の矢印の方向に電荷が移動する。よって、増幅トランジスタにＦｉｎ型ＦＥＴを適用した場合、Ｆｉｎ型半導体層２３の一端は、共通配線ＶＣＯＭ０またはＶＣＯＭ１に接続され、他端は選択トランジスタに接続される。ゲート電極２２は、浮遊拡散領域に接続されている。

　尚、Ｆｉｎ型ＦＥＴは、増幅トランジスタ、リセットトランジスタ、転送トランジスタ、選択トランジスタのいずれかまたは全部に適用してもよい。

　画素のトランジスタをＦｉｎ型ＦＥＴで構成することによって、相互コンダクタンスｇｍが上昇するので、ノイズを低減させることができる。一方、Ｆｉｎ型ＦＥＴは、ディプレッション型トランジスタになる場合がある。画素の増幅トランジスタがこのようなディプレッション型トランジスタである場合、飽和領域での動作マージンが十分に取れず、増幅トランジスタとして機能しない。これに対し、本実施形態による固体撮像素子１０では、増幅トランジスタの動作点を帰還電圧Ｖｇｓ＿ＳＦだけ上昇させることができる。よって、増幅トランジスタがＦｉｎ型ＦＥＴのようにディプレッション型トランジスタで構成されていても、帰還電圧Ｖｇｓ＿ＳＦを調節することによって、増幅トランジスタを飽和領域で動作させることができる。

　（第７実施形態）
　図２７は、第７実施形態による固体撮像素子１０の構成例を示す回路図である。図２７の各画素Ｐｒ０、Ｐｓ０、Ｐｓ１の構成は、図１８のそれらの構成と同様である。図２８は、高感度画素Ｐｓ０および低感度画素Ｐｓ１のそれぞれの構成を示す平面図である。

　第７実施形態では、有効画素Ｐｓ０、Ｐｓ１を低感度画素および高感度画素として用いる。この場合、図２８に示すように、有効画素Ｐｓ０は、面積の比較的大きなフォトダイオードＰＤを有し、高感度画素として用いられる。有効画素Ｐｓ１は、面積の比較的小さなフォトダイオードＰＤを有し、低感度画素として用いられる。

　図２７に示すように、スイッチＳＷ１、ＳＷ４、ＳＷ５、ＳＷ１０がオンになっており、スイッチＳＷ２、ＳＷ３、ＳＷ６、ＳＷ９は、オフになっている。本実施形態による固体撮像素子１０は、差動増幅モードおよびソースフォロワモードを同時並行して実行することができる。

　高感度画素Ｐｓ０による差動増幅モードでは、低感度画素Ｐｓ１がソースフォロワ帰還画素として機能する。従って、リセット動作において、高感度画素Ｐｓ０と参照画素Ｐｒ０は、差動増幅回路を構成し、浮遊拡散領域ＦＤ＿Ｓ０、ＦＤ＿Ｒ０の電圧は、ともにリセット電圧Ｖｒｓｔおよび帰還電圧Ｖｇｓ＿ＳＦの和（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）に設定される。信号検出動作において、信号画素Ｐｓ０および参照画素Ｐｒ０は、差動増幅回路として機能し、垂直信号線ＶＳＬ０から信号を出力する。このとき、高感度画素Ｐｓ０からのリセットレベルおよび信号レベルの出力信号は、帰還電圧Ｖｇｓ＿ＳＦだけシフトされた電圧で垂直信号線ＶＳＬ０に出力される。よって、信号画素Ｐｓ０、Ｐｒ０の増幅トランジスタＴａｍｐ＿Ｓ０またはＴａｍｐ＿Ｒ０の飽和領域における動作マージンが広がる。これにより、ＰＲＮＵが改善する。

　一方、低感度画素Ｐｓ１によるソースフォロワモードでは、低感度画素Ｐｓ１のみがソースフォロワ回路として機能する。上記高感度画素Ｐｓ０および参照画素Ｐｒ０のリセット動作の後、低感度画素Ｐｓ１のリセット動作を実行する。このとき、追加のリセットトランジスタＴｒｓｔ＿Ｓ１が浮遊拡散領域ＦＤ＿Ｓ１を電源ＶＤＤの電圧にリセットする。その後、信号検出動作において、信号画素Ｐｓ１は、ソースフォロワ回路として機能し、垂直信号線ＶＳＬ１から信号を出力する。このとき、低感度画素Ｐｓ１からのリセットレベルおよび信号レベルに応じた出力信号は、垂直信号線ＶＳＬ１から出力される。よって、高感度画素Ｐｓ０からの出力信号は、垂直信号線ＶＳＬ０から出力され、低感度画素Ｐｓ１からの出力信号は、垂直信号線ＶＳＬ１から出力される。

　図２９は、第７実施形態による固体撮像素子１０の動作例を示すタイミング図である。ｔ０～ｔ１において、参照画素Ｐｒ０および高感度画素Ｐｓ０がリセットされる。このとき、制御信号ＳＥＬ＿Ｒ０、ＳＥＬ＿Ｓ０、ＳＥＬ＿Ｓ１、ＲＳＴ＿Ｒ０、ＲＳＴ＿Ｓ０、ＲＳＴＳ＿Ｓ０、ＲＳＴ＿Ｓ１がハイレベルに立ち上がる。これにより、選択トランジスタＴｓｅｌ＿Ｒ０、Ｔｓｅｌ＿Ｓ０、Ｔｓｅｌ＿Ｓ１が導通状態になり、増幅トランジスタＴａｍｐ＿Ｒ０、Ｔａｍｐ＿Ｓ０、Ｔａｍｐ＿Ｓ１がそれぞれ参照信号線ＶＳＬＲ、垂直信号線ＶＳＬ１、ＶＳＬ０に接続される。また、リセットトランジスタＴｒｓｔ＿Ｒ０が導通状態になり、浮遊拡散領域ＦＤ＿Ｒ０をリセット電圧Ｖｒｓｔに設定する。リセットトランジスタＴｒｓｔ＿Ｓ０、Ｔｒｓｔｓ＿Ｓ０が導通状態になり、浮遊拡散領域ＦＤ＿Ｓ０が浮遊拡散領域ＦＤ＿Ｒ０と仮想短絡される。低感度画素Ｐｓ１の増幅トランジスタは、ソースフォロワ帰還画素として機能し、浮遊拡散領域ＦＤ＿Ｓ１を介して垂直信号線ＶＳＬ０を帰還電圧Ｖｇｓ＿ＳＦだけシフトさせる。これにより、上述の通り、浮遊拡散領域ＦＤ＿Ｓ０、ＦＤ＿Ｒ０の電圧は、ともに電圧（Ｖｒｓｔ＋Ｖｇｓ＿ＳＦ）に設定される。

　次に、制御信号ＲＳＴ＿Ｒ０、ＲＳＴ＿Ｓ０、ＲＳＴＳ＿Ｓ０、ＲＳＴ＿Ｓ１をロウレベルに立ち下げ、リセットトランジスタＴｒｓｔ＿Ｒ０、Ｔｒｓｔ＿Ｓ０、Ｔｒｓｔ＿Ｓ１を非導通状態にする。これにより、差動増幅回路を構成する参照信号Ｐｒ０および高感度画素Ｐｓ０のリセット動作が完了する。

　一方、ｔ１～Ｔ１＿１において、制御信号ＲＳＴＳ＿Ｓ１をハイレベルに立ち上げて、低感度画素Ｐｓ１の追加のリセットトランジスタＴｒｓｔｓ＿Ｓ１を導通状態にする。これにより、低感度画素Ｐｓ１の浮遊拡散領域ＦＤ＿Ｓ１を電源ＶＤＤでリセットする。

　次に、ｔ１＿１～ｔ２において、参照画素Ｐｒ０および高感度画素Ｐｓ０の差動増幅回路がリセットレベルの出力信号を垂直信号線ＶＳＬ０に出力する。それとともに、低感度画素Ｐｓ１のソースフォロワ回路が、リセットレベルの出力信号を垂直信号線ＶＳＬ１に出力する。

　次にｔ２～ｔ３において、制御信号ＴＲＧ＿Ｓ０、ＴＲＧ＿Ｓ１をハイレベルに立ち上げ、高感度画素Ｐｓ０および低感度画素Ｐｓ１の転送トランジスタＴｔｒｇ＿Ｓ０、Ｔｔｒｇ＿Ｓ１を導通状態にする。これにより、高感度画素Ｐｓ０および低感度画素Ｐｓ１は、それぞれのフォトダイオードＰＤから浮遊拡散領域ＦＤ＿Ｓ０、ＦＤ＿Ｒ１へ信号電荷を転送する。

　ｔ３～ｔ４において、参照画素Ｐｒ０および高感度画素Ｐｓ０の差動増幅回路が信号レベルの出力信号を垂直信号線ＶＳＬ０に出力する。それとともに、低感度画素Ｐｓ１のソースフォロワ回路が、信号レベルの出力信号を垂直信号線ＶＳＬ１に出力する。

　本実施形態による固体撮像素子１０は、高感度画素Ｐｓ０および低感度画素Ｐｓ１を用いて、差動増幅モードによる出力信号およびソースフォロワモードによる出力信号の両方を同時に読み出すことができる。これにより、光量の少ない暗い画像領域、および、光量の多い明るい画像領域が画像中にあっても、固体撮像素子１０は、それぞれを適切な感度で検出することができる。例えば、高感度画素Ｐｓ０は、撮像画像の暗領域を高感度かつ差動増幅モードによる高変換効率で、ＳＮ比の高い信号を出力することができる。また、低感度画素Ｐｓ１は、撮像画像の明領域を低感度かつソースフォロワモードによる低変換効率で、白飛び(飽和)せずに信号を出力することができる。即ち、本実施形態による固体撮像素子１０は、ダイナミックレンジを広げることができる。

　また、固体撮像素子１０は、高感度画像および低感度画像を同時並行して読出している。従って、本実施形態による固体撮像素子１０は、ダイナミックレンジを広げつつ、画素信号の高速読出しが可能になる。

　（変形例）
　第７実施形態では、高感度画素Ｐｓ０および低感度画素Ｐｓ１は、それぞれのフォトダイオードＰＤのレイアウト面積を相違させている。しかし、高感度画素Ｐｓ０および低感度画素Ｐｓ１のフォトダイオードＰＤのレイアウト面積を等しくし、高感度画素Ｐｓ０および低感度画素Ｐｓ１の電子シャッタの露光期間を相違させてもよい。例えば、高感度画素Ｐｓ０の露光期間（フォトダイオードＰＤの電荷蓄積期間）を１／３０秒とし、低感度画素Ｐｓ１の露光期間を１／３００秒としてもよい。これにより、高感度画素Ｐｓ０の感度は、低感度画素Ｐｓ１の感度に対して実質的に１０倍となる。

　この場合、各フレーム内において、高感度画素Ｐｓ０のシャッタ（リセット）を行ってから高感度画素Ｐｓ０のフォトダイオードＰＤが蓄積を開始する。次に、低感度画素Ｐｓ１のシャッタを行って低感度画素Ｐｓ０のフォトダイオードＰＤが蓄積を開始する。その後、高感度画素Ｐｓ０および低感度画素Ｐｓ１は、図２９を参照して説明した通り、同時に出力信号をそれぞれ垂直信号線ＶＳＬ０、ＶＳＬ１に読み出す。このように、高感度画素Ｐｓ０および低感度画素Ｐｓ１は同一構成を有していても、露光期間を調整することによって感度を相違させることができる。

　尚、上記実施形態の固体撮像素子１０は、全体として１つの半導体チップとして構成してもよく、あるいは、複数の半導体チップで構成してもよい。固体撮像素子１０を複数の半導体チップとして構成する場合、画素アレイ部１１およびそれ以外の周辺回路部１５０をそれぞれ別々の半導体チップ５１１、５１２として形成し、画素アレイ部１１の半導体チップ５１１と周辺回路部１５０の半導体チップ５１２とを積層してもよい。

　例えば、図３０は、画素アレイ部１１の半導体チップ５１１と周辺回路部１５０の半導体チップ５１２とを積層した固体撮像素子の例を示す概念図である。図３０に示されるように、固体撮像素子１０は、積層される２枚の半導体チップ５１１および５１２で構成されている。

　半導体チップの積層数は、３層以上であってもよい。半導体チップ５１１は、半導体基板上に形成された画素アレイ部１１を備える。半導体チップ５１２は、他の半導体基板上に形成された周辺回路部１５０を備える。周辺回路部１５０は、垂直駆動部１２、カラム読出し回路部１３，カラム信号処理部１４、水平駆動部１５、システム制御部１６、信号処理部１７、データ格納部１８の全部または一部を含む。半導体チップ５１１の画素アレイ部１１の各画素と半導体チップ５１２の周辺回路部１５０の素子は、例えば、ビア領域５１３およびビア領域５１４に設けられたＴＳＶ（Through Silicon Via）のような貫通電極等を用いて電気的に接続してもよい。また、画素アレイ部１１の半導体チップ５１１の配線と周辺回路部１５０の半導体チップ５１１の配線とを接触させるように、両方の半導体チップを貼り合わせてもよい（Ｃｕ－Ｃｕ接合）。さらに、画素アレイ部１１および周辺回路部１５０の一部を１つの半導体チップとして構成し、その他の構成を他の半導体チップとして構成してもよい。

　（移動体への応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

　図３１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。

　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３１の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

　図３２は、撮像部１２０３１の設置位置の例を示す図である。

　図３２では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。

　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

　なお、図３２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、本実施形態による固体撮像素子１０は、撮像部１２０３１に適用することができる。

　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る固体撮像素子は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。これにより、撮像部１２０３１は、上記実施形態の効果を得ることができる。

　なお、本技術は、以下のような構成をとることができる。
　（１）
　光を光電変換して電気信号を出力する複数の画素のうち、検出対象の第１信号を出力する第１信号画素と、
　前記複数の画素のうち、前記第１信号に対して差動増幅動作の比較の基準となる基準信号を出力する参照画素と、
　前記複数の画素のうち、前記第１信号画素に接続され前記第１信号を伝達する第１出力信号線に接続され、該第１出力信号線に帰還電圧を印加する第１帰還画素と、を備えた固体撮像素子。
　（２）
　前記第１信号画素および前記参照画素をリセットするときに、前記第１帰還画素は、ソースフォロワ帰還回路として機能し前記第１出力信号線に前記帰還電圧を印加する、（１）に記載の固体撮像素子。
　（３）
　前記第１信号画素は、前記第１出力信号線と第１共通配線との間に設けられた第１増幅トランジスタと、第２出力信号線と前記第１増幅トランジスタのゲートとの間に接続された第１リセットトランジスタとを備え、
　前記第１帰還画素は、前記第２出力信号線と第２共通配線との間に設けられた第２増幅トランジスタと、第１出力信号線と前記第２増幅トランジスタのゲートとの間に接続された第２リセットトランジスタとを備え、
　前記参照画素は、前記第１共通配線と参照信号線との間に設けられた第３増幅トランジスタと、リセット電圧源と前記第３増幅トランジスタのゲートとの間に接続された第３リセットトランジスタとを備え、
　前記第１出力信号線は、第１定電流源を介して第１電圧源に接続され、
　前記第２出力信号線は、第２定電流源を介して第２電圧源に接続され、
　前記第１共通配線は、第３定電流源を介して前記第２電圧源に接続され、
　前記第２共通配線は、前記第１電圧源に接続され、
　前記参照信号線は、第４定電流源を介して前記第１電圧源に接続されている、（１）または（２）に記載の固体撮像素子。
　（４）
　前記第１信号画素および前記参照画素をリセットするときに、前記第１～第３リセットトランジスタは導通状態となり、
　前記第１信号画素の前記第１信号を前記第１出力信号線に出力するときに、前記第１～第３リセットトランジスタは非導通状態となっている、（２）または（３）に記載の固体撮像素子。
　（５）
　前記第１信号画素、前記第１帰還画素および前記参照画素は、前記第１および第２出力信号線、前記第１および第２共通配線、並びに、前記参照信号線を共有する画素列に含まれており、
　前記第１定電流源と前記第１出力信号線との間に設けられた第１スイッチと、
　前記第１定電流源と前記第２出力信号線との間に設けられた第２スイッチと、
　前記第２定電流源と前記第１出力信号線との間に設けられた第３スイッチと、
　前記第２定電流源と前記第２出力信号線との間に設けられた第４スイッチと、
　前記第３定電流源と前記第１共通配線との間に設けられた第５スイッチと、
　前記第３定電流源と前記第２共通配線との間に設けられた第６スイッチとをさらに備え、
　前記第１、第４および第５スイッチがオンであり、前記第２、第３および第６スイッチがオフであるときに、前記第１信号画素が前記第１出力信号線に接続され、前記第１帰還画素は前記第２出力信号線に接続され、前記参照画素は前記第１共通配線に接続され、
　前記第１、第４および第５スイッチがオフであり、前記第２、第３および第６スイッチがオンであるときに、前記第１信号画素が前記第２出力信号線に接続され、前記第１帰還画素は前記第１出力信号線に接続され、前記参照画素は前記第２共通配線に接続される、（３）または（４）に記載の固体撮像素子。
　（６）
　前記第１信号画素および前記第１帰還画素は、前記画素列において任意に選択された２つの有効画素である、（５）に記載の固体撮像素子。
　（７）
　前記第１および第２定電流源は、カレントミラー回路を構成している、（１）から（６）のいずれか一項に記載の固体撮像素子。
　（８）
　第１モードにおいて、前記第１信号画素および前記参照画素をリセットするときに、前記第１帰還画素は、ソースフォロワ帰還回路として機能し前記第１出力信号線に前記帰還電圧を印加し、前記第１信号を検出するときに、前記第１信号画素および前記参照画素が差動増幅回路として機能し、
　第２モードにおいて、前記第１信号画素は、ソースフォロワ回路として機能し、前記第１信号を前記第１出力信号線に出力する、（３）から（７）のいずれか一項に記載の固体撮像素子。
　（９）
　前記第１信号画素、前記第１帰還画素および前記参照画素は、前記第１および第２出力信号線、前記第１および第２共通配線、並びに、前記参照信号線を共有する画素列に含まれており、
　前記第１定電流源と前記第１出力信号線との間に設けられた第１スイッチと、
　前記第１定電流源と前記第２出力信号線との間に設けられた第２スイッチと、
　前記第２定電流源と前記第１出力信号線との間に設けられた第３スイッチと、
　前記第２定電流源と前記第２出力信号線との間に設けられた第４スイッチと、
　前記第３定電流源と前記第１共通配線との間に設けられた第５スイッチと、
　前記第３定電流源と前記第２共通配線との間に設けられた第６スイッチと、
　前記第１電圧源と前記第１出力信号線との間に設けられた第７スイッチと、
　前記第１電圧源と前記第２出力信号線との間に設けられた第８スイッチと、
　前記第１電圧源と前記第１共通配線との間に設けられた第９スイッチと、
　前記第１電圧源と前記第２共通配線との間に設けられた第１０スイッチと、をさらに備え、
　第１モードにおいて、
　前記第１、第４、第５および第１０スイッチがオンであり、前記第２、第３、第６および第７～第９スイッチがオフであるときに、前記第１信号画素が前記第１出力信号線に接続され、前記第１帰還画素は前記第２出力信号線に接続され、前記参照画素は前記第１共通配線に接続され、
　前記第２、第３、第６および第９スイッチがオンであり、前記第１、第４、第５、第７、第８および第１０スイッチがオフであるときに、前記第１信号画素が前記第２出力信号線に接続され、前記第１帰還画素は前記第１出力信号線に接続され、前記参照画素は前記第２共通配線に接続され
　第２モードにおいて、
　前記第３、第８～第１０スイッチがオンであり、前記第１、第２、第４～第７スイッチがオフであるときに、前記第１信号画素が前記第１出力信号線に接続され、
　前記第４、第７、第９、第１０スイッチがオンであり、前記第１～第３、第５、第６および第８スイッチがオフであるときに、前記第１信号画素が前記第２出力信号線に接続されている、（８）に記載の固体撮像素子。
　（１０）
　前記第１信号画素および前記第１帰還画素は、前記複数の画素の画素列において互いに隣接している、（１）から（９）のいずれか一項に記載の固体撮像素子。
　（１１）
　前記複数の画素の画素列において、前記第１信号画素に対して複数の前記第１帰還画素が選択される、（１）から（９）のいずれか一項に記載の固体撮像素子。
　（１２）
　前記第２モードにおいて、前記第１および第２出力信号線のそれぞれに接続される複数の前記画素がソースフォロワ回路として機能し、前記第１および第２出力信号線にそれぞれ信号を同時に出力する、（８）または（９）に記載の固体撮像素子。
　（１３）
　前記複数の画素のうち、検出対象の第２信号を出力する第２信号画素と、
　前記複数の画素のうち、前記第２信号画素に接続され前記第２信号を伝達する第３出力信号線に接続され、該第２出力信号線に前記帰還電圧を印加する第２帰還画素と、を備え、
　前記第１および第２信号画素は、前記第１および第２出力信号線へ前記第１および第２信号をそれぞれ同時に出力する、（３）から（１２）のいずれか一項に記載の固体撮像素子。
　（１４）
　前記第１または第２出力信号線と前記第１電圧源との間の第１ノードと前記第１または第２共通配線との間に接続されたクリップトランジスタと、
　前記第１共通配線と前記第２共通配線との間に接続され、前記複数の画素と同一の基板に設けられたバイパススイッチとをさらに備える、（３）から（１３）のいずれか一項に記載の固体撮像素子。
　（１５）
　前記クリップトランジスタは、前記第１または第２出力信号線の電圧が所定のクリップ電圧を超えたときに前記第１または第２出力信号線から前記第１または第２共通配線へバイパス電流を流し、
　前記バイパススイッチは、前記バイパス電流を前記第１および第２共通配線の一方から他方へ流す、（１４）に記載の固体撮像素子。
　（１６）
　前記第１～第３増幅トランジスタは、Ｆｉｎ型トランジスタである、（３）に記載の固体撮像素子。
　（１７）
　複数の前記画素列に設けられた複数の前記第１共通配線に共通に接続された第１グローバル配線と、
　前記複数の画素列に設けられた複数の前記第２共通配線に共通に接続された第２グローバル配線と、
　前記複数の画素列に設けられた複数の前記参照信号線に共通に接続されたグローバル配線とをさらに備えた、（５）に記載の固体撮像素子。

　尚、本開示は、上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。

１１　画素アレイ部、Ｐｓ０，Ｐｓ１，Ｐｒ０，Ｐｒ１　画素、ＶＳＬ０，ＶＳＬ１　垂直信号線、ＶＣＯＭ０，ＶＣＯＭ１　共通配線、ＶＳＬＲ　参照信号線、ＶＤＤ　電源、ＰＤ　フォトダイオード、Ｔｔｒｇ＿Ｓ０，Ｔｔｒｇ＿Ｓ１　転送トランジスタ、Ｔａｍｐ＿Ｓ０，Ｔａｍｐ＿Ｓ１　増幅トランジスタ、Ｔｓｅｌ＿Ｓ０，Ｔｓｅｌ＿Ｓ１　選択トランジスタ、Ｔｒｓｔ＿Ｓ０，Ｔｒｓｔ＿Ｓ１　リセットトランジスタ、ＦＤ＿Ｓ０，ＦＤ＿Ｓ１　浮遊拡散領域

Claims (17)

1. 　光を光電変換して電気信号を出力する複数の画素のうち、検出対象の第１信号を出力する第１信号画素と、
   　前記複数の画素のうち、前記第１信号に対して差動増幅動作の比較の基準となる基準信号を出力する参照画素と、
   　前記複数の画素のうち、前記第１信号画素に接続され前記第１信号を伝達する第１出力信号線に接続され、該第１出力信号線に帰還電圧を印加する第１帰還画素と、を備えた固体撮像素子。
2. 　前記第１信号画素および前記参照画素をリセットするときに、前記第１帰還画素は、ソースフォロワ帰還回路として機能し前記第１出力信号線に前記帰還電圧を印加する、請求項１に記載の固体撮像素子。
3. 　前記第１信号画素は、前記第１出力信号線と第１共通配線との間に設けられた第１増幅トランジスタと、第２出力信号線と前記第１増幅トランジスタのゲートとの間に接続された第１リセットトランジスタとを備え、
   　前記第１帰還画素は、前記第２出力信号線と第２共通配線との間に設けられた第２増幅トランジスタと、第１出力信号線と前記第２増幅トランジスタのゲートとの間に接続された第２リセットトランジスタとを備え、
   　前記参照画素は、前記第１共通配線と参照信号線との間に設けられた第３増幅トランジスタと、リセット電圧源と前記第３増幅トランジスタのゲートとの間に接続された第３リセットトランジスタとを備え、
   　前記第１出力信号線は、第１定電流源を介して第１電圧源に接続され、
   　前記第２出力信号線は、第２定電流源を介して第２電圧源に接続され、
   　前記第１共通配線は、第３定電流源を介して前記第２電圧源に接続され、
   　前記第２共通配線は、前記第１電圧源に接続され、
   　前記参照信号線は、第４定電流源を介して前記第１電圧源に接続されている、請求項１に記載の固体撮像素子。
4. 　前記第１信号画素および前記参照画素をリセットするときに、前記第１～第３リセットトランジスタは導通状態となり、
   　前記第１信号画素の前記第１信号を前記第１出力信号線に出力するときに、前記第１～第３リセットトランジスタは非導通状態となっている、請求項２に記載の固体撮像素子。
5. 　前記第１信号画素、前記第１帰還画素および前記参照画素は、前記第１および第２出力信号線、前記第１および第２共通配線、並びに、前記参照信号線を共有する画素列に含まれており、
   　前記第１定電流源と前記第１出力信号線との間に設けられた第１スイッチと、
   　前記第１定電流源と前記第２出力信号線との間に設けられた第２スイッチと、
   　前記第２定電流源と前記第１出力信号線との間に設けられた第３スイッチと、
   　前記第２定電流源と前記第２出力信号線との間に設けられた第４スイッチと、
   　前記第３定電流源と前記第１共通配線との間に設けられた第５スイッチと、
   　前記第３定電流源と前記第２共通配線との間に設けられた第６スイッチとをさらに備え、
   　前記第１、第４および第５スイッチがオンであり、前記第２、第３および第６スイッチがオフであるときに、前記第１信号画素が前記第１出力信号線に接続され、前記第１帰還画素は前記第２出力信号線に接続され、前記参照画素は前記第１共通配線に接続され、
   　前記第１、第４および第５スイッチがオフであり、前記第２、第３および第６スイッチがオンであるときに、前記第１信号画素が前記第２出力信号線に接続され、前記第１帰還画素は前記第１出力信号線に接続され、前記参照画素は前記第２共通配線に接続される、請求項３に記載の固体撮像素子。
6. 　前記第１信号画素および前記第１帰還画素は、前記画素列において任意に選択された２つの有効画素である、請求項５に記載の固体撮像素子。
7. 　前記第１および第２定電流源は、カレントミラー回路を構成している、請求項１に記載の固体撮像素子。
8. 　第１モードにおいて、前記第１信号画素および前記参照画素をリセットするときに、前記第１帰還画素は、ソースフォロワ帰還回路として機能し前記第１出力信号線に前記帰還電圧を印加し、前記第１信号を検出するときに、前記第１信号画素および前記参照画素が差動増幅回路として機能し、
   　第２モードにおいて、前記第１信号画素は、ソースフォロワ回路として機能し、前記第１信号を前記第１出力信号線に出力する、請求項３に記載の固体撮像素子。
9. 　前記第１信号画素、前記第１帰還画素および前記参照画素は、前記第１および第２出力信号線、前記第１および第２共通配線、並びに、前記参照信号線を共有する画素列に含まれており、
   　前記第１定電流源と前記第１出力信号線との間に設けられた第１スイッチと、
   　前記第１定電流源と前記第２出力信号線との間に設けられた第２スイッチと、
   　前記第２定電流源と前記第１出力信号線との間に設けられた第３スイッチと、
   　前記第２定電流源と前記第２出力信号線との間に設けられた第４スイッチと、
   　前記第３定電流源と前記第１共通配線との間に設けられた第５スイッチと、
   　前記第３定電流源と前記第２共通配線との間に設けられた第６スイッチと、
   　前記第１電圧源と前記第１出力信号線との間に設けられた第７スイッチと、
   　前記第１電圧源と前記第２出力信号線との間に設けられた第８スイッチと、
   　前記第１電圧源と前記第１共通配線との間に設けられた第９スイッチと、
   　前記第１電圧源と前記第２共通配線との間に設けられた第１０スイッチと、をさらに備え、
   　第１モードにおいて、
   　前記第１、第４、第５および第１０スイッチがオンであり、前記第２、第３、第６および第７～第９スイッチがオフであるときに、前記第１信号画素が前記第１出力信号線に接続され、前記第１帰還画素は前記第２出力信号線に接続され、前記参照画素は前記第１共通配線に接続され、
   　前記第２、第３、第６および第９スイッチがオンであり、前記第１、第４、第５、第７、第８および第１０スイッチがオフであるときに、前記第１信号画素が前記第２出力信号線に接続され、前記第１帰還画素は前記第１出力信号線に接続され、前記参照画素は前記第２共通配線に接続され
   　第２モードにおいて、
   　前記第３、第８～第１０スイッチがオンであり、前記第１、第２、第４～第７スイッチがオフであるときに、前記第１信号画素が前記第１出力信号線に接続され、
   　前記第４、第７、第９、第１０スイッチがオンであり、前記第１～第３、第５、第６および第８スイッチがオフであるときに、前記第１信号画素が前記第２出力信号線に接続されている、請求項８に記載の固体撮像素子。
10. 　前記第１信号画素および前記第１帰還画素は、前記複数の画素の画素列において互いに隣接している、請求項１に記載の固体撮像素子。
11. 　前記複数の画素の画素列において、前記第１信号画素に対して複数の前記第１帰還画素が選択される、請求項１に記載の固体撮像素子。
12. 　前記第２モードにおいて、前記第１および第２出力信号線のそれぞれに接続される複数の前記画素がソースフォロワ回路として機能し、前記第１および第２出力信号線にそれぞれ信号を同時に出力する、請求項８に記載の固体撮像素子。
13. 　前記複数の画素のうち、検出対象の第２信号を出力する第２信号画素と、
    　前記複数の画素のうち、前記第２信号画素に接続され前記第２信号を伝達する第３出力信号線に接続され、該第２出力信号線に前記帰還電圧を印加する第２帰還画素と、を備え、
    　前記第１および第２信号画素は、前記第１および第２出力信号線へ前記第１および第２信号をそれぞれ同時に出力する、請求項３に記載の固体撮像素子。
14. 　前記第１または第２出力信号線と前記第１電圧源との間の第１ノードと前記第１または第２共通配線との間に接続されたクリップトランジスタと、
    　前記第１共通配線と前記第２共通配線との間に接続され、前記複数の画素と同一の基板に設けられたバイパススイッチとをさらに備える、請求項３に記載の固体撮像素子。
15. 　前記クリップトランジスタは、前記第１または第２出力信号線の電圧が所定のクリップ電圧を超えたときに前記第１または第２出力信号線から前記第１または第２共通配線へバイパス電流を流し、
    　前記バイパススイッチは、前記バイパス電流を前記第１および第２共通配線の一方から他方へ流す、請求項１４に記載の固体撮像素子。
16. 　前記第１～第３増幅トランジスタは、Ｆｉｎ型トランジスタである、請求項３に記載の固体撮像素子。
17. 　複数の前記画素列に設けられた複数の前記第１共通配線に共通に接続された第１グローバル配線と、
    　前記複数の画素列に設けられた複数の前記第２共通配線に共通に接続された第２グローバル配線と、
    　前記複数の画素列に設けられた複数の前記参照信号線に共通に接続されたグローバル配線とをさらに備えた、請求項５に記載の固体撮像素子。

Images