KR20230131833A - 촬상 장치 및 전자기기 - Google Patents

Abstract

[과제] 소형화와 고속 판독이 가능하고, 또한 촬상 화상의 열화가 일어나지 않는 촬상 장치 및 전자기기를 제공한다.
[해결 수단] 촬상 장치는, 입사 광량에 따른 광전 변환 신호를 출력하는 화소와, 상기 광전 변환 신호와 참조 신호를 비교하는 비교기를 구비한다. 상기 비교기는, 상기 광전 변환 신호와 상기 참조 신호의 신호 차에 따른 신호를 출력하는 차동 회로와, 상기 광전 변환 신호와 상기 참조 신호의 비교 동작을 개시하기 전의 신호 리셋 기간 내에 상기 차동 회로의 동작점을 설정하는 차동 제어 회로를 구비한다.

Description

촬상 장치 및 전자기기

본 개시는, 촬상 장치 및 전자기기에 관한 것이다.

컬럼 방향으로 배치된 복수의 화소에서 광전 변환된 화소 신호를 컬럼 단위로 AD 변환하는 컬럼 AD 방식의 촬상 장치가 알려져 있다. 컬럼 AD 방식의 촬상 장치에서는, 포토다이오드에 의해 광전 변환된 광전 변환 신호를 플로팅 디퓨전(이하, FD)으로 전송한 후, 소스 팔로워 회로에서 전압 신호로 변환하고, 컬럼 방향으로 연장하는 신호선을 통해 AD 변환기에 입력하는 것이 일반적이다.

그러나, 소스 팔로워 회로는, 세틀링(settling) 시간이 길기 때문에, 신호선 상의 전압 레벨이 안정될 때까지 시간이 걸려, 고속 판독을 행하는 것이 곤란하다.

고속 판독을 실현하기 위해, 소스 팔로워 회로를 사용하지 않고 광전 변환 신호를 판독하여 AD 변환하는 방식이 제안되고 있다(특허문헌 1 참조).

특허문헌 1: 미국 특허공개공보 US2011/0043676 A1

특허문헌 1의 방식에서는, FD로 전송된 광전 변환 신호를 증폭하는 트랜지스터와, 램프파 전압이 입력되는 다른 트랜지스터로 차동 회로를 구성하고, 이들 트랜지스터를 흐르는 전류의 차에 따른 신호에 기초하여 전압 신호로의 변환을 행한다.

그러나, 화소 내의 트랜지스터 특성이나 FD의 전압 레벨은, 화소마다 변동하기 때문에, 상술한 차동 회로에서 전압 신호를 생성하면, 그 전압 레벨이 변동하여, 촬상 화상의 열화가 생길 우려가 있다.

이에, 본 개시에서는, 소형화로 저소비 전력화하고 고속 판독이 가능하며, 또한 촬상 화상의 열화가 일어나지 않는 촬상 장치 및 전자기기를 제공하는 것이다.

상기의 과제를 해결하기 위해, 본 개시에 의하면, 입사 광량에 따른 광전 변환 신호를 출력하는 화소와,

상기 광전 변환 신호와 참조 신호를 비교하는 비교기를 구비하고,

상기 비교기는,

상기 광전 변환 신호와 상기 참조 신호의 신호 차에 따른 신호를 출력하는 차동 회로와,

상기 광전 변환 신호와 상기 참조 신호의 비교 동작을 개시하기 전의 신호 리셋 기간 내에 상기 차동 회로의 동작점을 설정하는 차동 제어 회로를 구비하는 촬상 장치가 제공된다.

상기 비교기는, 상기 차동 회로에 접속되는 제1 전류원을 갖고,

상기 화소는, 상기 광전 변환 신호에 따른 전류를 생성하는 제1 트랜지스터를 갖고,

상기 차동 회로는, 상기 참조 신호에 따른 전류를 생성하는 제2 트랜지스터를 갖고,

상기 차동 회로는, 상기 제1 트랜지스터를 흐르는 전류와, 상기 제2 트랜지스터를 흐르는 전류의 차분에 따른 신호를 출력하고,

상기 제1 전류원은, 상기 제1 트랜지스터를 흐르는 전류와, 상기 제2 트랜지스터를 흐르는 전류를 더한 전류를 흐르게 하여도 된다.

상기 차동 회로는, 상기 제1 트랜지스터에 캐스코드 접속되어, 판독 대상의 상기 화소를 판독할 때에 온(on) 되는 제3 트랜지스터를 구비하고,

상기 제1 전류원은, 상기 제1 트랜지스터 및 상기 제3 트랜지스터를 흐르는 전류와, 상기 제2 트랜지스터를 흐르는 전류를 더한 전류를 흐르게 하여도 된다.

상기 차동 제어 회로는,

제1 기준 전압 노드와 제2 기준 전압 노드의 사이에 직렬로 접속되는 제2 전류원 및 제3 전류원을 갖고,

상기 제2 전류원은, 상기 제1 기준 전압 노드와 상기 제3 전류원의 입력 노드의 사이에 캐스코드 접속되는 제4 트랜지스터 및 제5 트랜지스터를 갖고,

상기 제4 트랜지스터 및 상기 제5 트랜지스터의 접속 노드는, 상기 제2 트랜지스터에 접속되어도 된다.

상기 차동 제어 회로는, 상기 제2 전류원 및 상기 제3 전류원의 접속 노드로부터, 상기 신호 차에 따른 신호를 출력하는 출력 노드를 갖고,

상기 차동 제어 회로는, 상기 신호 리셋 기간 내에, 상기 출력 노드의 전압 레벨을 부귀환 제어해도 된다.

상기 비교기는, 상기 제2 트랜지스터 게이트와 상기 출력 노드를 단락할지 여부를 스위칭하는 제6 트랜지스터를 갖고,

상기 제6 트랜지스터는, 상기 신호 리셋 기간 내에 온 되어, 상기 제2 트랜지스터의 게이트와 상기 출력 노드를 단락해도 된다.

상기 제2 트랜지스터 게이트와 상기 참조 신호의 입력 노드의 사이에 접속되는 커패시터를 구비하고,

상기 제6 트랜지스터가 온 되어 있는 동안은, 상기 참조 신호의 입력 노드는 소정의 전압 레벨로 설정되어도 된다.

상기 신호 리셋 기간 내에 상기 출력 노드의 전압 레벨이 소정의 전압 레벨이 되도록, 상기 제4 트랜지스터 및 상기 제5 트랜지스터의 게이트 전압이 조정되어도 된다.

상기 제4 트랜지스터 및 상기 제5 트랜지스터의 게이트 전압의 전압 레벨은, 상기 동작점의 설정 후에 유지되어도 된다.

상기 제4 트랜지스터 및 상기 제5 트랜지스터의 게이트 전압은, 상기 제4 트랜지스터 및 상기 제5 트랜지스터가 포화 상태에서 동작하는 전압 레벨로 설정되어도 된다.

상기 제4 트랜지스터 및 상기 제5 트랜지스터는 모두 P형 MOS 트랜지스터이며,

상기 제5 트랜지스터의 게이트는, 상기 제4 트랜지스터의 게이트보다 낮은 전압 레벨로 설정되어도 된다.

상기 제1 기준 전압 노드와 상기 제2 기준 전압 노드의 사이에 캐스코드 접속되는 제7 트랜지스터 및 제8 트랜지스터를 구비하고,

상기 제7 트랜지스터의 게이트에는, 소정의 바이어스 신호가 공급되며,

상기 제8 트랜지스터의 게이트에는, 상기 출력 노드가 접속되어도 된다.

상기 제4 트랜지스터에 병렬로 접속됨과 함께, 상기 제2 트랜지스터에 캐스코드 접속되는 제9 트랜지스터를 구비하여도 된다.

상기 제1 트랜지스터의 게이트 전압이 내려갔을 때, 상기 제1 트랜지스터의 게이트 전압이 내려가기 전과 같은 전류가 상기 제1 전류원에 흐르도록, 상기 제9 트랜지스터의 게이트 전압을 조정하여도 된다.

상기 제2 트랜지스터에 병렬로 접속되는 제10 트랜지스터를 구비하고,

상기 제10 트랜지스터의 게이트에는, 상기 출력 노드가 접속되어도 된다.

상기 차동 회로는, 복수의 상기 화소 내에 설치되는 복수의 상기 제1 트랜지스터를 흐르는 전류의 합과, 상기 제2 트랜지스터를 흐르는 전류를 비교하여, 상기 신호 차에 따른 신호를 출력해도 된다.

복수의 상기 화소 내에 설치되는 복수의 상기 제1 트랜지스터 중 적어도 하나를 선택하는 선택기를 구비하고,

상기 차동 회로는, 상기 선택기로 선택된 상기 제1 트랜지스터를 흐르는 전류의 합과, 상기 제2 트랜지스터를 흐르는 전류를 비교하여, 상기 신호 차에 따른 신호를 출력해도 된다.

복수의 상기 화소가 배치되는 제1 기판과,

상기 제1 기판에 적층되고, 상기 비교기가 배치되는 제2 기판을 구비하여도 된다.

광전 변환 소자 및 증폭 트랜지스터를 갖는 화소와,

상기 증폭 트랜지스터와, 참조 신호를 수신하는 제1 트랜지스터와, 제1 전류원으로 구성되는 차동 회로와,

제1 기준 전압 노드와 제2 기준 전압 노드의 사이에 직렬로 접속되는 제2 전류원 및 제3 전류원과,

상기 제2 전류원 및 상기 제3 전류원의 사이에 설치된 제2 트랜지스터를 갖고,

상기 제2 전류원과 상기 제2 트랜지스터의 사이의 노드는 상기 제1 트랜지스터에 접속되어 있어도 된다.

본 개시에 의하면, 복수의 화소에서 광전 변환을 행한 촬상 화소 신호를 출력하는 고체 촬상 장치와,

상기 촬상 화소 신호에 기초하여 신호 처리를 행하는 신호 처리 장치를 구비하는 전자기기로서,

상기 고체 촬상 장치는,

광전 변환 신호와 참조 신호를 비교하는 비교기를 구비하고,

상기 비교기는,

상기 광전 변환 신호와 상기 참조 신호의 신호 차에 따른 신호를 출력하는 차동 회로와,

상기 광전 변환 신호와 상기 참조 신호의 비교 동작을 개시하기 전의 신호 리셋 기간 내에 상기 차동 회로의 동작점을 설정하는 차동 제어 회로를 구비하는 전자기기가 제공된다.

도 1은 본 기술을 적용한 촬상 장치의 일 실시형태를 나타내는 블록도이다.
도 2는 화소부에 설치되는 화소의 내부 구성의 일례를 나타내는 회로도이다.
도 3은 도 1의 비교기의 내부 구성의 일례를 나타내는 회로도이다.
도 4는 도 3의 출력 노드(n1)의 전압 레벨을 초기화하기 위한 초기화 회로를 추가한 비교기의 회로도이다.
도 5는 도 3의 비교기의 동작 타이밍도이다.
도 6은 일 비교예에 의한 비교기의 회로도이다.
도 7은 도 3의 비교기의 제1 변형예의 회로도이다.
도 8은 도 3의 비교기의 제2 변형예의 회로도이다.
도 9는 도 3의 비교기의 제3 변형예의 회로도이다.
도 10은 도 3의 비교기의 제4 변형예의 회로도이다.
도 11은 도 9의 비교기를 구비한 촬상 장치의 회로도이다.
도 12a는 제1 기판의 레이아웃도이다.
도 12b는 제2 기판의 레이아웃도이다.
도 13은 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
도 14는 촬상부의 설치 위치의 예를 나타내는 도면이다.

이하, 도면을 참조하여, 촬상 장치 및 전자기기의 실시 형태에 대해서 설명한다. 이하에서는, 촬상 장치 및 전자기기의 주요한 구성 부분을 중심으로 설명하지만, 촬상 장치 및 전자기기에는, 도시 또는 설명되어 있지 않은 구성 부분이나 기능이 존재할 수 있다. 이하의 설명은, 도시 또는 설명되어 있지 않은 구성 부분이나 기능을 제외하는 것은 아니다.

<촬상 소자의 구성예>

도 1은, 본 기술을 적용한 촬상 장치(100)의 일 실시형태를 나타내는 블록도이다.

촬상 장치(100)는, 화소부(101), 타이밍 제어 회로(102), 수직 주사 회로(103), DAC(디지털-아날로그 변환 장치)(104), ADC(아날로그-디지털 변환 장치)군(105), 수평 전송 주사 회로(106), 앰프 회로(107), 및, 신호 처리 회로(108)를 구비한다.

화소부(101)에는, 입사광을 그 광량에 따른 전하량으로 광전 변환하는 광전 변환 소자를 포함하는 단위 화소(이하, 단지 화소라고도 칭함)가 행렬 형상으로 배치되어 있다. 단위 화소의 구체적인 회로 구성에 대해서는, 도 2를 참조하여 후술한다. 또한, 화소부(101)에는, 행렬 형상의 화소 배열에 대하여, 행마다 화소 구동선(109)이 도면의 좌우 방향(화소행의 화소 배열 방향/수평 방향)을 따라 배선되고, 열마다 수직 신호선(110)이 도면의 상하 방향(화소열의 화소 배열 방향/수직 방향)을 따라 배선되어 있다. 화소 구동선(109)의 일단은, 수직 주사 회로(103)의 각 행에 대응한 출력단에 접속되어 있다. 한편, 도 1에서는, 화소 구동선(109)을 화소행마다 1개씩 나타내고 있지만, 각 화소행에 화소 구동선(109)을 2개 이상 설치해도 된다.

타이밍 제어 회로(102)는, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터(도시하지 않음)를 구비하고 있다. 타이밍 제어 회로(102)는, 외부로부터 주어지는 제어 신호 등에 기초하여 타이밍 제너레이터에서 생성된 각종의 타이밍 신호에 기초하여 수직 주사 회로(103), DAC(104), ADC군(105), 및, 수평 전송 주사 회로(106) 등의 구동 제어를 행한다.

수직 주사 회로(103)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되어 있다. 여기서는, 구체적인 구성에 대해서는 도시를 생략하지만, 수직 주사 회로(103)는, 판독 주사계(reading scanning system)와 쓸어내기 주사계(sweep scanning system)를 포함하고 있다.

판독 주사계는, 신호를 읽어내는 단위 화소에 대해 행 단위로 순서대로 선택 주사를 행한다. 한편, 쓸어내기 주사계는, 판독 주사계에 의해 판독 주사가 행하여지는 판독 행에 대해, 그 판독 주사보다 셔터 스피드의 시간분만큼 선행하여 그 판독 행의 단위 화소의 광전 변환 소자로부터 불필요한 전하를 쓸어 내는(리셋하는) 쓸어내기 주사를 행한다. 이 쓸어내기 주사계에 의한 불요 전하의 쓸어내기(리셋)에 의해, 이른바 전자 셔터 동작이 이루어진다. 여기서, 전자 셔터 동작이란, 광전 변환 소자의 광전하를 버리고, 새롭게 노광을 개시하는(광전하의 축적을 개시하는) 동작을 말한다. 판독 주사계에 의한 판독 동작에 의해 판독되는 신호는, 그 직전의 판독 동작 또는 전자 셔터 동작 이후에 입사한 광량에 대응한다. 그리고, 직전의 판독 동작에 의한 판독 타이밍 또는 전자 셔터 동작에 의한 쓸어내기 타이밍으로부터, 금회의 판독 동작에 의한 판독 타이밍까지의 기간이, 단위 화소에 있어서의 광전하의 축적 시간(노광 시간)이 된다.

수직 주사 회로(103)에 의해 선택 주사된 화소행의 각 단위 화소로부터 출력되는 화소 신호(VSL)는, 각 열의 수직 신호선(110)을 거쳐 ADC군(105)에 공급된다.

DAC(104)는, 선형 증가하는 램프 파형의 신호인 참조 신호(RAMP)를 생성하고, ADC군(105)에 공급한다.

ADC군(105)은, 비교기(컴퍼레이터)(121-1~121-n), 카운터(122-1~122-n), 및 래치(123-1~123-n)를 구비한다. 한편, 이하, 비교기(121-1~121-n), 카운터(122-1~ 카운터(122)-n), 및 래치(123-1~123-n)를 개개로 구별할 필요가 없는 경우, 단순히, 비교기(121), 카운터(122), 및 래치(123)라 칭한다.

비교기(121), 카운터(122), 및 래치(123)는, 각각 화소부(101)의 열마다 1개씩 설치되어, ADC를 구성한다. 즉, ADC군(105)에는, 화소부(101)의 열마다 ADC가 설치되어 있다.

비교기(121)는, 각 화소로부터 출력되는 화소 신호(VSL)와 참조 신호(RAMP)를 비교하고, 비교 결과를 나타내는 출력 신호를 카운터(122)에 공급한다.

카운터(122)는, 비교기(121)의 출력 신호에 기초하여 화소 신호(VSL)와 참조 신호(RAMP)를 용량을 거쳐 가산한 신호가 소정의 기준 전압을 상회할 때까지의 시간을 카운트함으로써, 아날로그의 화소 신호를 카운트값에 의해 나타내지는 디지털의 화소 신호로 변환한다. 카운터(122)는, 카운트값을 래치(123)에 공급한다.

래치(123)는, 카운터(122)로부터 공급되는 카운트값을 보유한다. 또한, 래치(123)는, 신호 레벨의 화소 신호에 대응하는 D상(相)의 카운트값과, 리셋 레벨의 화소 신호에 대응하는 P상의 카운트값과의 차분을 취함으로써, CDS(Correlated Double Sampling; 상관 이중 샘플링)을 행한다.

수평 전송 주사 회로(106)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되며, ADC군(105)의 화소열에 대응한 회로 부분을 차례로 선택 주사한다. 이 수평 전송 주사 회로(106)에 의한 선택 주사에 의해, 래치(123)에 보유되어 있는 디지털의 화소 신호가, 수평 전송선(111)을 거쳐, 차례대로 앰프 회로(107)로 전송된다.

앰프 회로(107)는, 래치(123)로부터 공급되는 디지털의 화소 신호를 증폭하여, 신호 처리 회로(108)에 공급한다.

신호 처리 회로(108)는, 앰프 회로(107)로부터 공급되는 디지털의 화소 신호에 대해, 소정의 신호 처리를 행하고, 2차원의 화상 데이터를 생성한다. 예를 들어, 신호 처리 회로(108)는, 종선(vertical line) 결함, 점(point) 결함의 보정, 또는, 신호의 클램프를 행하거나, 패러렐-시리얼 변환, 압축, 부호화, 가산, 평균, 및, 간헐 동작(intermittent operation) 등 디지털 신호 처리를 행하거나 한다. 신호 처리 회로(108)는, 생성한 화상 데이터를 후단의 장치에 출력한다.

<화소의 구성예>

도 2는, 화소부(101)에 설치되는 화소(150)의 내부 구성의 일례를 나타내는 회로도이다.

화소(150)는, 광전 변환 소자와, 판독 회로를 갖는다. 광전 변환 소자는, 예를 들면, 포토다이오드(151)를 갖는다. 판독 회로는, 예를 들면, 전송 트랜지스터(152), 증폭 트랜지스터(154), 선택 트랜지스터(155), 리셋 트랜지스터(156)를 갖는다. 도 2에서는, 이들 트랜지스터를 N형 MOS 트랜지스터로 구성하는 예를 나타내고 있다.

포토다이오드(151)는, 입사광을 그 광량에 따른 량의 전하(여기서는 전자)로 광전 변환한다.

전송 트랜지스터(152)는, 포토다이오드(151)와 FD(플로팅 디퓨전)(153)의 사이에 접속되어 있다. 전송 트랜지스터(152)는, 수직 주사 회로(103)로부터 공급되는 구동 신호(TX)에 의해 온 상태가 되었을 때, 포토다이오드(151)에 축적되어 있는 전하를 FD(153)로 전송한다.

FD(153)에는, 증폭 트랜지스터(154)의 게이트가 접속되어 있다. 증폭 트랜지스터(154)는, 선택 트랜지스터(155)를 거쳐 수직 신호선(110)에 접속되며, 화소부(101)의 밖의 전류원(157)과 함께 소스 팔로워 회로를 구성하고 있다. 수직 주사 회로(103)로부터 공급되는 구동 신호(SEL)에 의해 선택 트랜지스터(155)가 온 되면, 증폭 트랜지스터(154)는, FD(153)의 전위를 증폭하고, 그 전위에 따른 전압을 나타내는 화소 신호를 수직 신호선(110)에 출력한다. 그리고, 각 화소(150)로부터 출력된 화소 신호는, 수직 신호선(110)을 거쳐, ADC군(105)의 각 비교기(121)에 공급된다.

본 실시형태에서는, 후술하는 바와 같이, 증폭 트랜지스터(154)와 선택 트랜지스터(155)를 비교기(121)의 일부로서 사용함으로써, 전류원(157)과 소스 팔로워 회로를 필요 없게 한다.

리셋 트랜지스터(156)는, 전원(VDD)과 FD(153) 사이에 접속되어 있다. 리셋 트랜지스터(156)가 수직 주사 회로(103)로부터 공급되는 구동 신호(RST)에 의해 온 되었을 때, FD(153)의 전위가 전원(VDD)의 전위로 리셋된다.

<비교기의 구성예>

도 3은 도 1의 비교기(121)의 내부 구성의 일례를 나타내는 회로도이다. 도 3의 비교기(121)는, 차동 회로(11)와, 차동 제어 회로(12)를 갖는다.

차동 회로(11)는, 광전 변환 신호와 참조 신호의 신호 차에 따른 신호를 출력한다. 광전 변환 신호는, FD(153)의 전위를 증폭 트랜지스터(154)로 증폭한 신호이다. 차동 회로(11)의 구체적인 회로 구성에 대해서는 후술한다.

차동 제어 회로(12)는, 광전 변환 신호와 참조 신호의 비교 동작을 개시하기 전의 신호 리셋 기간 내에 차동 회로(11)의 동작점을 설정한다.

차동 회로(11)는, 차동쌍을 구성하는 제1 트랜지스터(Q1)와 제2 트랜지스터(Q2)를 흐르는 전류의 차에 따른 신호를 출력한다. 제1 트랜지스터(Q1)는, 화소(150) 내의 증폭 트랜지스터(154)이다. 통상의 화소(150)에서는, 도 2에 나타낸 바와 같이, 증폭 트랜지스터(154)에 선택 트랜지스터(제3 트랜지스터(Q3))(155)가 캐스코드 접속되어 있다. 따라서, 차동 회로(11)는, 제1 트랜지스터(Q1) 및 제3 트랜지스터(Q3)를 흐르는 전류와, 제2 트랜지스터(Q2)를 흐르는 전류의 차에 따른 신호를 출력한다. 제2 트랜지스터(Q2)의 게이트에는, 커패시터(C1)를 거쳐 참조 신호가 공급된다.

이와 같이, 본 실시형태에 의한 차동 회로(11)는, 화소(150) 내의 증폭 트랜지스터(154)와 선택 트랜지스터(155)를 흐르는 전류를 직접, 참조 신호가 게이트에 공급되는 제2 트랜지스터(Q2)를 흐르는 전류와 비교한다. 이에 의해, 제1 트랜지스터(Q1)를 흐르는 전류를 소스 팔로워 회로에서 전압 신호로 변환하고 나서, 참조 신호와 비교하는 경우에 비해, 다이나믹 레인지를 넓힐 수 있고, 또한 고속 판독이 가능하게 된다. 이 효과에 대해서는, 뒤에서 상세히 설명한다.

도 3의 비교기(121)는, 차동 회로(11)에 접속되는 제1 전류원(13)을 갖는다. 제1 전류원(13)에는, 제1 트랜지스터(Q1)를 흐르는 전류와 제2 트랜지스터(Q2)를 흐르는 전류를 더한 전류가 흐른다. 제1 전류원(13)은, 예를 들면, N형 MOS 트랜지스터를 갖는다. 이 트랜지스터의 게이트에는, 바이어스 신호(BIAS_N1)가 공급된다. 바이어스 신호(BIAS_N1)의 전압을 제어함으로써, 차동 회로(11) 내의 제1 트랜지스터(Q1)와 제2 트랜지스터(Q2)에 흐르는 전류의 총량을 조정할 수 있다.

차동 제어 회로(12)는, 전원 전압 노드(제1 기준 전압 노드)(VDDH)와 접지 노드(제2 기준 전압 노드)의 사이에 직렬로 접속되는 제2 전류원(14)과 제3 전류원(15)을 갖는다. 제2 전류원(14)은, 전원 전압 노드(VDDH)와 비교기(121)의 출력 노드(n1)의 사이에 캐스코드 접속되는 제4 트랜지스터(Q4) 및 제5 트랜지스터(Q5)를 갖는다. 제4 트랜지스터(Q4) 및 제5 트랜지스터(Q5)는, 예를 들면, P형 MOS 트랜지스터이다. 제4 트랜지스터(Q4)의 게이트에는 바이어스 신호(BIAS_P1)가 공급되고, 제5 트랜지스터(Q5)의 게이트에는 바이어스 신호(BIAS_P2)가 공급된다.

제4 트랜지스터(Q4)와 제5 트랜지스터(Q5)의 접속 노드는, 제2 트랜지스터(Q2)의 드레인에 접속되어 있다. 제2 전류원(14)을 흐르는 전류는, 화소(150)의 특성이나 화소(150) 내의 각 트랜지스터의 편차 등을 고려하여 결정된다. 본 실시형태에서는, 신호 리셋 시에, 비교기(121)의 출력 노드(n1)의 신호 전압을 부귀환 제어하여, 비교기(121)의 출력 노드(n1)가 원하는 전압 레벨이 되도록, 제4 트랜지스터(Q4)와 제5 트랜지스터(Q5)의 바이어스 신호(BIAS_P1, BIAS_P2)를 조정한다.

또한, 바이어스 신호(BIAS_P1, BIAS_P2)는, 제4 트랜지스터(Q4) 및 제5 트랜지스터(Q5)가 포화 상태에서 동작하는 전압 레벨로 설정된다. 바이어스 신호(BIAS_P1, BIAS_P2)의 설정 방법에 대해서는 후술한다.

도 3에서는, 제2 전류원(14)과 제3 전류원(15)의 접속 노드(n1)가 비교기(121)의 출력 노드(n1)이지만, 제2 전류원(14)과 제3 전류원(15)의 접속 노드(n1)에, 게인을 높이기 위한 회로가 접속되는 경우가 있어, 이 접속 노드(n1)는 반드시 비교기(121)의 출력 노드(n1)가 아닌 경우도 있을 수 있다. 단, 본 명세서에서는, 제2 전류원(14)과 제3 전류의 접속 노드를 비교기(121)의 출력 노드(n1)라고 부를 경우가 있다.

제3 전류원(15)은, 예를 들면, N형 MOS 트랜지스터를 갖는다. 이 트랜지스터는, 비교기(121)의 출력 노드(n1)와 접지 노드의 사이에 접속되어 있다. 이 트랜지스터의 게이트에는, 바이어스 신호(BIAS_N2)가 공급된다.

비교기(121)는, 제2 트랜지스터(Q2)의 게이트와 비교기(121)의 출력 노드(n1)를 단락할지 여부를 스위칭하는 제6 트랜지스터(Q6)를 갖는다. 제6 트랜지스터(Q6)는, 예를 들면, P형 MOS 트랜지스터이다. 제6 트랜지스터(Q6)의 게이트에는, AZP 신호가 공급된다. AZP 신호는 신호 리셋 시에 일시적으로 로우(low) 전위가 된다. AZP 신호가 로우 전위가 되면, 제6 트랜지스터(Q6)는 온 되어, 제2 트랜지스터(Q2)의 게이트와 비교기(121)의 출력 노드(n1)가 단락된다. 제6 트랜지스터(Q6)가 온 되었을 때, 차동 회로(11)의 동작점을 설정하는 동작이 행해진다.

본 실시형태에 의한 비교기(121)는, 광전 변환을 행하지 않는 신호 리셋 시에 참조 신호와 비교하는 동작(P상 동작)과, 그 후에 광전 변환 신호를 참조 신호와 비교하는 동작(D상 동작)을 행한다.

도 4는 도 3의 출력 노드(n1)의 전압 레벨을 초기화하기 위한 초기화 회로(20)를 추가한 비교기(121)의 회로도이다. 도 4의 초기화 회로(20)는, 예를 들면, N형 MOS 트랜지스터를 갖고, 이 트랜지스터의 게이트에는 초기화 신호(PAC)가 공급된다. 초기화 신호(PAC)가 하이(high) 논리가 되면, 초기화 회로(20)는 출력 노드(n1)의 전압(VOU1)을 초기화 전위로 한다.

도 5는 도 3 및 도 4의 비교기(121)의 동작 타이밍도이다. 이하, 도 5를 참조하면서, 도 3 및 도 4의 비교기(121)의 동작을 설명한다. 먼저, 시각(t1∼t3)은 신호 리셋 기간이다. 이 기간 중에는, DAC(104)는 소정의 전압 레벨의 참조 신호를 출력한다. 또한, 도 2에 나타낸 바와 같이, 신호 리셋 기간 내에는, 화소(150) 내의 리셋 트랜지스터가 온된 후에 오프로 되고, FD(153)는 리셋 전위에 고정되어 있다.

시각(t1∼t2)의 기간 내에 AZP 신호가 로우 전위가 된다. 이에 의해, 제6 트랜지스터(Q6)가 온 되고, 제2 트랜지스터(Q2)의 게이트는, 비교기(121)의 출력 노드(n1)와 동일한 전위가 된다. 시각(t1∼t2)의 기간 내에, 차동 회로(11)의 동작점 설정이 행해진다. 보다 구체적으로는, 비교기(121)의 출력 노드(n1)가 소정의 전압 레벨이 되도록, 제4 트랜지스터(Q4) 및 제5 트랜지스터(Q5)의 바이어스 신호(BIAS_P1, BIAS_P2)를 조정함으로써 부귀환 제어가 행해진다. 이 때, 제4 트랜지스터(Q4) 및 제5 트랜지스터(Q5)가 포화 영역에서 동작하도록, 바이어스 신호(BIAS_P1, BIAS_P2)가 조정된다. 이에 의해, 차동 회로(11)의 동작점이 설정된다. 설정된 동작점에 대응하는 바이어스 신호(BIAS_P1, BIAS_P2)의 전압 레벨은, 도시하지 않은 용량에 보유된다. 시각(t2) 이후는, 비교기(121)는 광전 변환 신호와 참조 신호의 비교 동작을 행하는데, 비교기(121)가 비교 동작을 행하고 있는 도중에는, 바이어스 신호(BIAS_P1, BIAS_P2)는 시각(t1∼t2)의 기간 내에 설정된 전압 레벨로 유지된다.

시각(t2)에서, AZP 신호가 하이 레벨이 되면, 제6 트랜지스터(Q6)는 오프된다. 따라서, 시각(t2) 이후에서는, 제2 트랜지스터(Q2)의 게이트 전압은, 참조 신호의 전압 레벨에 따라 변화하는 전압이 된다.

시각(t3)이 되면, 초기화 신호(PAC)가 하이 논리가 되고, 출력 노드(n1)의 전압(VOU1)은 초기화 전위로 내려간다. 또한, DAC(104)는 참조 신호를 초기 전압 레벨까지 끌어 올려, 그 전압 레벨을 시각(t4)까지 유지한다. 이에 의해, 차동 회로(11) 내의 제1 트랜지스터(Q1)에 흐르는 전류보다 제2 트랜지스터(Q2)에 흐르는 전류가 많아지고, 비교기(121)의 출력 노드(n1)의 전압은 내려간다.

DAC(104)는, 시각(t4∼t6)의 동안, 참조 신호의 전압 레벨을 연속적 또는 단계적으로 낮춘다. 시각(t4∼t6)의 동안은, 아직 화소(150)는 광전 변환을 행하고 있지 않고, FD(153)는 리셋 전위를 유지한다. 시각(t4∼t5)에서는, 참조 신호의 전압 레벨이 FD(153)의 리셋 전위보다 높기 때문에, 차동 회로(11) 내의 제1 트랜지스터(Q1)에 흐르는 전류보다, 제2 트랜지스터(Q2)에 흐르는 전류 쪽이 많아지고, 비교기(121)의 출력 노드(n1)는 로우 전위를 유지한다. 시각(t5)에서 참조 신호의 전압 레벨이 리셋 전위와 교차하면, 시각(t5) 이후로는, 차동 회로(11) 내의 제1 트랜지스터(Q1)에 흐르는 전류가 제2 트랜지스터(Q2)에 흐르는 전류보다 많아진다. 이에 의해, 비교기(121)의 출력 노드(n1)는 로우 전위로부터 하이 전위로 천이한다.

참조 신호의 전압 레벨이 내려가기 시작하는 시각(t4)으로부터, 참조 신호와 FD(153)의 전위가 교차하는 시각(t5)까지의 시간을 카운터(122)는 카운트하고, 카운터(122)의 카운트값은 래치(123)에 보유된다. 래치(123)에 보유되는 카운트값이 P상 카운트값이다.

그 후, 시각(t6∼t7)에서, 포토다이오드(151)가 광전 변환한 전하에 의해 도 2의 전송 트랜지스터(152)가 온 되면, FD(153)는 입사 광량에 따른 전위까지 내려간다. DAC(104)는, 시각(t8∼t9)의 동안, 참조 신호가 초기 전압 레벨로 끌어 올린 후, 시각(t9)에서부터 시각(t10)에 걸쳐, 참조 신호의 전압 레벨을 연속적 또는 단계적으로 낮춘다. 참조 신호의 전압 레벨이 FD(153)의 전압 레벨보다 높을 동안(시각(t9∼t10))은, 차동 회로(11) 내의 제1 트랜지스터(Q1)에는 전류는 흐르지 않고 제2 트랜지스터(Q2)로 흐르고, 시각(t10)에서 참조 신호의 전압 레벨이 FD(153)의 전압 레벨을 교차하면, 차동 회로(11) 내의 제1 트랜지스터(Q1)에 전류가 흐르고 제2 트랜지스터(Q2)에는 흐르지 않게 된다. 이에 의해, 비교기(121)의 출력 노드(n1)는, 시각(t8∼t10)의 동안은 로우 전위로, 시각(t10∼t11)의 동안은 하이 전위가 된다.

참조 신호의 전압 레벨이 내려가기 시작하는 시각(t9)으로부터, 참조 신호와 FD(153)의 전위가 교차하는 시각(t10)까지의 시간을 카운터(122)는 카운트하고, 카운터(122)의 카운트값은 래치(123)에 보유된다. 래치(123)에 보유되는 카운트값이 D상 카운트값이다.

래치(123)는, P상 카운트값과 D상 카운트값의 차분을 취함으로써, CDS를 행하고, AD 변환 신호를 생성한다.

도 6은 일 비교예에 의한 비교기(121z)의 회로도이다. 도 6의 비교기(121z)는, 차동 앰프(16)와, 전류원(17)을 갖는다.

차동 앰프(16)는, 트랜지스터(Q11∼Q17)와, 커패시터(C11, C12)를 갖는다. 트랜지스터(Q11∼Q13)는 N형 MOS 트랜지스터, 트랜지스터(Q14∼Q17)는 P형 MOS 트랜지스터이다. 트랜지스터(Q11, Q12)는 차동 회로를 구성하고 있다. 트랜지스터(Q13)는, 트랜지스터(Q11, Q12)의 각 소스에 연결되는 전류원이다. 트랜지스터(Q14, Q15)는 커런트 미러 회로를 구성하고 있고, 트랜지스터(Q11, Q12)의 드레인에 접속되어 있다. 트랜지스터(Q16)는, 트랜지스터(Q11)의 게이트와 드레인을 단락할지 여부를 스위칭한다. 트랜지스터(Q17)는, 트랜지스터(Q12)의 게이트와 드레인을 단락할지 여부를 스위칭한다. 트랜지스터(Q11)의 게이트는, 커패시터(C11)를 거쳐, 화소(150)의 출력 노드와 전류원(18)의 입력 노드에 접속되어 있다. 트랜지스터(Q12)의 게이트에는, 커패시터(C12)를 거쳐 참조 신호(RAMP)가 입력된다.

전류원(17)은, N형 MOS 트랜지스터(Q21∼Q23)와, 커패시터(C13)와, 정전류원(18)을 갖는다. 전류원(17)은, 화소(150) 내의 선택 트랜지스터(155)에 접속되어 있고, 소스 팔로워 회로를 구성하고 있다.

도 6의 비교기(121z)는, 도 3의 비교기(121)보다 복잡한 회로 구성을 갖는다. 특히, 도 6의 비교기(121z)에서는, 화소(150) 내의 증폭 트랜지스터(154) 및 선택 트랜지스터(155)와는 별개로 트랜지스터(Q11)를 구비하고 있고, 이 트랜지스터(Q11)를 흐르는 전류와, 참조 신호가 게이트에 입력되는 트랜지스터(Q12)를 흐르는 전류의 차분에 따른 신호를 출력한다. 또한, 도 6의 비교기(121z)는, 화소(150)의 출력 노드에 접속된 전류원(17)을 구비하고 있다. 도 3의 화소(150) 내의 증폭 트랜지스터(154) 및 선택 트랜지스터(155)는, 소스 팔로워 회로이며, 화소(150)의 출력 노드의 전위가 안정될 때까지 시간이 걸린다. 이 때문에, 도 6의 비교기(121z)에서는, 화소(150)의 출력 노드의 전위가 안정된 후에 비교 동작을 행해야만 하고, 고속 동작이 곤란하게 된다. 또한, 도 6의 비교기(121z)는, 도 3의 비교기(121)보다 회로 구성이 복잡하기 때문에, 회로 면적을 축소화할 수 없고, 소비 전력도 증가한다. 나아가, 도 6의 비교기(121z)에서는, 전원 전압 노드에 접속된 트랜지스터(Q14, Q15)가 P형 MOS 트랜지스터이기 때문에, 다이나믹 레인지가 좁아지게 된다.

이와 같이, 도 3의 비교기(121)는, 도 6의 비교기(121z)에 비해, 고속 동작이 가능하고, 소형화도 가능하여, 저소비 전력도 실현 가능하다. 도 3의 비교기(121)의 회로 구성에는, 다양한 변형예를 생각할 수 있다.

(비교기(121)의 제1 변형예)

도 7은 도 3의 비교기(121)의 제1 변형예의 회로도이다. 도 7의 비교기(121a)는, 도 3의 비교기(121)의 회로 구성에 더해, 출력 앰프(21)를 갖는다. 출력 앰프(21)는, 예를 들면, 전원 전압 노드(VDDH)와 접지 노드의 사이에 캐스코드 접속되는 제7 트랜지스터(Q7) 및 제8 트랜지스터(Q8)를 갖는다. 제7 트랜지스터(Q7)의 게이트에는 바이어스 신호(BIAS_P3)가 공급되고, 제8 트랜지스터(Q8)의 게이트에는 제5 트랜지스터(Q5)의 드레인이 접속된다. 출력 앰프(21)는 소스 접지 회로이며, 제5 트랜지스터(Q5)의 드레인으로부터 출력된 신호의 게인을 높일 수 있다. 비교기(121a)의 출력 전압(VOUT2)은, 디지털 회로(로직 회로)인 카운터(122)에 입력되기 때문에, 출력 앰프(21)로 게인을 높인 신호를 출력함으로써, 디지털 회로(로직 회로)의 허용 입력 레벨의 신호를 카운터(122)에 입력할 수 있다.

(비교기(121)의 제2 변형예)

검은 바탕에 흰 패턴의 피사체를 촬상할 경우 등에서는, 검은 바탕 부분에 흰 선이 나타나는 스트리킹을 포함하는 촬상 화상이 얻어지는 경우가 있다.

도 8은 도 3의 비교기(121)의 제2 변형예의 회로도이며, 검은 바탕에 흰 패턴의 피사체를 촬상할 때의 스트리킹 대책을 행하는 회로 구성을 나타내고 있다.

도 8의 비교기(12lb)는, 도 2의 회로 구성에 더해, 제9 트랜지스터(Q9)를 갖는다. 제9 트랜지스터(Q9)는, 예를 들면, N형 MOS 트랜지스터이다. 제9 트랜지스터(Q9)는, 제4 트랜지스터(Q4)에 병렬로 접속됨과 함께, 제2 트랜지스터(Q2)에 캐스코드 접속되어 있다. 즉, 제9 트랜지스터(Q9)와 제2 트랜지스터(Q2)는, 전원 전압 노드와 제1 전류원(13)의 입력 노드(n2)의 사이에 캐스코드 접속되어 있다. 제9 트랜지스터(Q9)의 게이트에는, 바이어스 신호(BIAS_N3)가 공급되고 있다.

신호 리셋 후에, D상의 광전 변환을 개시할 때, 밝은 휘도의 화소(150)를 광전 변환하는 경우, FD(153)의 전위가 크게 저하되고, 도 8의 비교기(12lb) 내의 차동 회로(11)의 제1 트랜지스터(Q1)를 흐르는 전류가 저감한다. 차동 회로(11)는, 제1 전류원(13)에 흐르는 전류가 항상 일정하게 되도록 동작한다. 이 때문에, 제1 트랜지스터(Q1)를 흐르는 전류가 감소하는 분만큼, 제2 트랜지스터(Q2)를 흐르는 전류를 늘리려고 한다. 그런데, 제4 트랜지스터(Q4) 및 제5 트랜지스터(Q5)의 게이트 전압에 공급되는 바이어스 신호(BIAS_P1, BIAS_P2)의 전압 레벨은 일정하게 유지되고 있기 때문에, 제1 트랜지스터(Q1)를 흐르는 전류의 감소 분을 보충할 수 없고, 스트리킹이 생긴다. 이에, 제9 트랜지스터(Q9)를 새롭게 설치하여, 전원 전압 노드로부터 제9 트랜지스터(Q9)를 통해 제1 전류원(13)에 전류를 흘릴 수 있도록 한다. 이에 의해, 전원 전압 노드로부터 제1 전류원(13)에 흐르는 전류를 항상 일정하게 할 수 있어, 검은 바탕에 흰 패턴의 피사체를 촬상할 때의 스트리킹을 억제할 수 있다.

(비교기(121)의 제3 변형예)

도 9는 도 3의 비교기(121)의 제3 변형예의 회로도이며, 흰 바탕에 검은 패턴의 피사체를 촬상할 때의 스트리킹 대책을 행하는 회로 구성을 나타내고 있다.

도 9의 비교기(121c)는, 도 2의 회로 구성에 더해, 제10 트랜지스터(Q10)를 갖는다. 제10 트랜지스터(Q10)는, 제2 트랜지스터(Q2)에 병렬로 접속되어 있다. 제10 트랜지스터(Q10)는, 예를 들면, N형 MOS 트랜지스터이다. 제10 트랜지스터(Q10)의 드레인은, 제4 트랜지스터(Q4)와 제5 트랜지스터(Q5)의 접속 노드(n3)에 접속되어 있다. 제10 트랜지스터(Q10)의 소스는, 제1 전류원(13)의 입력 노드(n2)에 접속되어 있다. 제10 트랜지스터(Q10)의 게이트는, 비교기(121c)의 출력 노드(또는 제5 트랜지스터(Q5)의 드레인)(n1)에 접속되어 있다.

P상 카운트값의 취득 동작으로부터 D상 카운트값의 취득 동작으로 스위칭할 때에, FD(153)의 전위가 높을 경우에는, 제1 트랜지스터(Q1)측에 큰 전류가 흐른다. 참조 신호의 전압 레벨은 시간과 함께 저하되고, 참조 신호의 전압 레벨이 FD(153) 전위를 하회하면, 제2 트랜지스터(Q2)에는 거의 전류는 흐르지 않고, 제1 트랜지스터(Q1)에 대부분의 전류가 흐른다. 이 경우, 화소(150)측의 전원 전압 노드의 전압 레벨이 IR에 의한 전압 강하(이하, IR드롭)를 발생시킬 우려가 있다.

도 9의 비교기(121c)는, 제2 트랜지스터(Q2)에 병렬 접속되는 제10 트랜지스터(Q10)를 갖기 때문에, 제2 트랜지스터(Q2)를 흐르는 전류의 감소 분을 제10 트랜지스터(Q10)로 보충할 수 있고, 이에 의해, 제1 트랜지스터(Q1)에 흐르는 전류를 억제할 수 있다. 따라서, 화소(150)측의 전원 전압 노드의 IR드롭을 억제할 수 있고, 흰 바탕에 검은 패턴의 피사체를 촬상할 때의 스트리킹을 억제할 수 있다.

(비교기(121)의 제4 변형예)

본 실시형태에 의한 ADC는, 컬럼 방향의 화소열마다 설치되는 것을 기본 형태로 하고 있지만, 복수의 화소열마다 1개의 ADC를 설치하는 변형예나, 행 방향으로 인접하는 복수의 화소(150)를 가산하여 AD 변환을 행하는 변형예 등을 생각할 수 있다.

도 10은 도 3의 비교기(121)의 제4 변형예의 회로도이다. 도 10의 비교기(121d)는, 행 방향으로 배치되는 복수의 화소(150)의 적어도 하나의 광전 변환 신호와 참조 신호를 비교한다. 도 10의 비교기(121d)는, 선택기(22)를 갖는다. 선택기(22)는, 차동 회로(11) 내의 제3 트랜지스터(Q3)(선택 트랜지스터(155))의 소스와 제1 전류원(13)의 입력 노드의 사이에 접속되어 있다. 선택기(22)는, 화소(150)마다, 대응하는 화소(150) 내의 제3 트랜지스터(Q3)의 소스를 제1 전류원(13)의 입력 노드에 접속할 것인지 여부를 스위칭하는 복수의 스위치(SW0, SW1)를 갖는다. 이에 의해, 복수의 화소(150) 중 임의의 하나의 화소(150)의 광전 변환 신호를 참조 신호와 비교할 수 있는 한편, 복수의 화소(150) 중 임의의 둘 이상의 화소(150)의 광전 변환 신호를 가산한 신호를 참조 신호와 비교할 수도 있다.

도 10에서는, 컬럼 방향에는 하나의 화소(150)만이 도시되어 있지만, 컬럼 방향으로 복수의 화소(150)가 배치되어 있어도 된다. 도 10과 같이, 선택기(22)를 설치함으로써, 컬럼 방향의 화소열의 수보다 적은 수의 비교기(121d)를 설치하면 되고, 촬상 장치(100)의 회로 면적을 축소할 수 있다.

도 11은 도 10의 비교기(121d)를 구비한 촬상 장치(100)의 회로도이다. 도 11의 촬상 장치(100)는, 컬럼 방향의 화소열의 수보다 적은 수의 비교기(121d)를 구비하고 있다. 화소부(101)에는, 컬럼 방향으로 연장하는 복수의 화소열이 행 방향으로 배치되어 있다. 비교기(121d)는 선택기(멀티플렉서)(22)를 갖고, 각 선택기(22)는 행 방향으로 배치된 복수의 화소열 중, 임의의 1개 또는 2이상의 화소열을 선택할 수 있다. 각 선택기(22)가 선택한 화소열 내의 광전 변환 신호는, 대응하는 비교기(121d) 내의 참조 신호와 비교된다.

도 11의 촬상 장치(100)에 의하면, 선택기(22) 마다, 1개 또는 복수의 화소열을 선택할 수 있고, 또한, 선택기(22)가 선택하는 화소열의 종류를 선택기(22)마다 임의로 설정할 수 있다. 이에 의해, 각 비교기(121d)가 참조 신호와 비교하는 대상도, 비교기(121d)마다 바꿀 수 있다.

(적층 칩)

본 실시형태에 의한 촬상 장치(100) 내의 각 구성 부분은 복수의 기판에 나누어서 배치하는 것이 가능하고, 이들 기판을 적층해도 된다. 도 12a는 제1 기판(31)의 레이아웃도이고, 도 12b는 제2 기판(32)의 레이아웃도이다. 제1 기판(31)과 제2 기판(32)는 적층되고, Cu-Cu접합, 비아, 범프, 도전 패드 등에 의해 각종 신호를 주고받는다.

도 12a의 제1 기판(31)은, 광이 입사되는 쪽에 배치된다. 제1 기판(31)에는, 화소부(101)와, 복수의 접합부(33)가 배치되어 있다. 접합부(33)에는, 제1 기판(31)과 제2 기판(32)에서 각종 신호를 주고받기 위한 Cu-Cu접합, 비아, 범프 등이 배치된다. 접합부(33)는, 화소부(101)의 주위에 배치된다.

도 12b의 제2 기판(32)에는, 타이밍 제어 회로(102)와, 수직 주사 회로(103)와, DAC(104)와, ADC(105)와, 수평 전송 주사 회로(106)와, 앰프 회로(107)와, 신호 처리 회로(108)가 배치되어 있다. ADC(105)는, 비교기(121)와, 카운터(122) 및 래치(123)를 갖는다. 또한, 신호 처리 회로(108)의 근방에는, 신호 처리한 신호를 출력하거나, 제2 기판(32) 내의 각 부에 외부로부터의 신호를 입력하기 위한 인터페이스부(I/F)(34)가 배치되어 있다.

또한, 제1 기판(31)과 제2 기판(32)의 단부변을 따라, 복수의 패드(35)가 설치되어 있다. 이들 패드(35)에는, 각 기판 내의 각 부와 접속하기 위한 본딩 와이어가 접속된다.

도 3의 비교기(121) 내의 제1 트랜지스터(Q1)(증폭 트랜지스터(154))와 제3 트랜지스터(Q3)(선택 트랜지스터(155))는, 제1 기판(31) 내의 화소부(101)에 배치되며, 그 이외는 제2 기판(32) 내의 파선부에 배치된다.

한편, 제1 기판(31)과 제2 기판(32)에 어떤 구성 부분을 배치할지는 임의이며, 비교기(121) 내의 제1 트랜지스터(Q1)와 제3 트랜지스터(Q3) 이외의 구성 부분의 적어도 일부를 제1 기판(31) 내에 배치하여도 된다.

(본 실시형태에 의한 효과)

이와 같이, 본 실시형태에 의한 촬상 장치(100)에서는, 광전 변환 신호와 참조 신호의 비교 동작을 개시하기 전의 신호 리셋 기간 내에 차동 회로(11)의 동작점을 설정하고, 동작점에 기초하여 전압 레벨이 변화되는 참조 신호를 차동 회로(11)에 공급한다. 보다 구체적으로는, 신호 리셋 기간 내에, 참조 신호가 게이트에 공급되는 제2 트랜지스터(Q2)의 게이트와 비교기(121)의 출력 노드(n1)를 단락하고, 출력 노드의 전압 레벨을 부귀환 제어하여, 출력 노드에 접속되는 제2 전류원(14)을 구성하는 제4 트랜지스터(Q4)와 제5 트랜지스터(Q5)의 바이어스 신호(BIAS_P1, BIAS_P2)를 조정하여 유지한다. 이에 의해, 그 후에 광전 변환 동작을 개시하였을 때, 화소(150) 특성이나 편차에 의존하지 않고, 비교기(121)에 의한 비교 동작을 행할 수 있고, 촬상 화상의 화질 열화를 억제할 수 있다.

또한, 비교기(121)는, 화소(150) 내의 증폭 트랜지스터(154)(제1 트랜지스터(Q1))를 흐르는 전류와, 참조 신호가 게이트에 공급되는 제2 트랜지스터(Q2)를 흐르는 전류의 차분에 따른 신호를 출력한다. 이에 의해, 비교기(121)의 비교 동작을 고속으로 행할 수 있고, 광전 변환 신호를 고속으로 판독할 수 있다. 특히, 본 개시에 의한 촬상 장치(100)에서는, 화소(150) 내의 소스 팔로워 회로의 출력을 비교기(121)에 입력하지 않고, 증폭 트랜지스터(154)(제1 트랜지스터(Q1))를 흐르는 전류를 직접, 제2 트랜지스터(Q2)를 흐르는 전류와 비교하기 때문에, 소스 팔로워 회로의 출력 전압이 안정화될 때까지 비교 동작을 행할 수 없다고 하는 문제가 발생하지 않게 되어, 고속 동작을 실현할 수 있다. 또한, 종래의 화소(150)는, 소스 팔로워 회로에 접속되는 전류원을 구비하고 있었으나, 이 전류원도 필요없게 되고, 종래에 비해, 촬상 장치(100)의 내부 구성을 간략화할 수 있어, 소형화와 저소비 전력화가 실현될 수 있다.

<이동체에의 응용예>

본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 오토바이차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.

도 13은 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.

차량 제어 시스템(12000)은, 통신 네트워크(12001)를 거쳐 접속된 복수의 전자 제어 유닛을 구비한다. 도 13에 나타낸 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052), 및 차재 네트워크 I/F(interface)(12053)가 도시되어 있다.

구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련하는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.

보디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은, 키리스 엔트리(keyless entry) 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는 헤드 램프, 백 램프, 브레이크 램프, 깜빡이 또는 안개등 등의 각종 램프 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 수신하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.

차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시키고, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표식 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.

촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.

차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면, 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)가 입력되는 검출 정보에 기초하여 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.

마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 혹은 충격 완화, 차간거리에 기초한 추종 주행, 차속 유지 주행, 차량의 충돌경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.

또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의존하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.

또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여 보디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)으로 검지한 선행차 또는 대향차의 위치에 따라 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.

음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치로 음성 및 화상 중 적어도 일방의 출력 신호를 송신한다. 도 13의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이 중 적어도 하나를 포함하고 있어도 된다.

도 14는 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.

도 14에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.

촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노즈, 사이드 미러, 리어범퍼, 백 도어 및 차실내의 프런트 글래스의 상부 등의 위치에 설치된다. 프런트 노즈에 구비되는 촬상부(12101) 및 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.

한편, 도 14에는, 촬상부(12101 내지 12104)의 촬영 범위 일례가 도시되어 있다. 촬상 범위(12111)는, 프런트 노즈에 설치된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상이 얻어진다.

촬상부(12101 내지 12104) 중 적어도 하나는 거리 정보를 취득하는 기능을 가지고 있어도 된다. 예를 들면, 촬상부(12101 내지 12104) 중 적어도 하나는 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용의 화소(150)를 갖는 촬상 소자여도 된다.

예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어지는 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 대략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행차와의 사이에서 미리 확보해야 하는 차간거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의존하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.

예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형차량, 보행자, 전신주 등 그 외의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량(12100) 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.

촬상부(12101 내지 12104) 중 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면, 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 아닌지를 판별하는 절차에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.

이상, 본 개시에 따른 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해 설명하였다. 본 개시에 따른 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함으로써, 표시 품질이 우수한 표시가 얻어지기 때문에, 더 보기 쉬운 촬영 화상을 얻을 수 있어, 운전자의 피로를 경감하는 것이 가능해진다.

한편, 본 기술은 이하와 같은 구성을 취할 수 있다.

(1) 입사 광량에 따른 광전 변환 신호를 출력하는 화소와,

상기 광전 변환 신호와 참조 신호를 비교하는 비교기를 구비하고,

상기 비교기는,

상기 광전 변환 신호와 상기 참조 신호의 신호 차에 따른 신호를 출력하는 차동 회로와,

상기 광전 변환 신호와 상기 참조 신호의 비교 동작을 개시하기 전의 신호 리셋 기간 내에 상기 차동 회로의 동작점을 설정하는 차동 제어 회로를 구비하는 촬상 장치.

(2) 상기 비교기는, 상기 차동 회로에 접속되는 제1 전류원을 갖고,

상기 화소는, 상기 광전 변환 신호에 따른 전류를 생성하는 제1 트랜지스터를 갖고,

상기 차동 회로는, 상기 참조 신호에 따른 전류를 생성하는 제2 트랜지스터를 갖고,

상기 차동 회로는, 상기 제1 트랜지스터를 흐르는 전류와, 상기 제2 트랜지스터를 흐르는 전류의 차분에 따른 신호를 출력하고,

상기 제1 전류원은, 상기 제1 트랜지스터를 흐르는 전류와, 상기 제2 트랜지스터를 흐르는 전류를 더한 전류를 흘리는, (1)에 기재된 촬상 장치.

(3) 상기 차동 회로는, 상기 제1 트랜지스터에 캐스코드 접속되고, 판독 대상의 상기 화소를 판독할 때에 온 되는 제3 트랜지스터를 구비하고,

상기 제1 전류원은, 상기 제1 트랜지스터 및 상기 제3 트랜지스터를 흐르는 전류와, 상기 제2 트랜지스터를 흐르는 전류를 더한 전류를 흘리는, (2)에 기재된 촬상 장치.

(4) 상기 차동 제어 회로는,

제1 기준 전압 노드와 제2 기준 전압 노드의 사이에 직렬로 접속되는 제2 전류원 및 제3 전류원을 갖고,

상기 제2 전류원은, 상기 제1 기준 전압 노드와 상기 제3 전류원의 입력 노드의 사이에 캐스코드 접속되는 제4 트랜지스터 및 제5 트랜지스터를 갖고,

상기 제4 트랜지스터 및 상기 제5 트랜지스터의 접속 노드는, 상기 제2 트랜지스터에 접속되는, (2) 또는 (3)에 기재된 촬상 장치.

(5) 상기 차동 제어 회로는, 상기 제2 전류원 및 상기 제3 전류원의 접속 노드로부터, 상기 신호 차에 따른 신호를 출력하는 출력 노드를 갖고,

상기 차동 제어 회로는, 상기 신호 리셋 기간 내에, 상기 출력 노드의 전압 레벨을 부귀환 제어하는, (4)에 기재된 촬상 장치.

(6) 상기 비교기는, 상기 제2 트랜지스터의 게이트와 상기 출력 노드를 단락할지 여부를 스위칭하는 제6 트랜지스터를 갖고,

상기 제6 트랜지스터는, 상기 신호 리셋 기간 내에 온 되어, 상기 제2 트랜지스터의 게이트와 상기 출력 노드를 단락하는, (5)에 기재된 촬상 장치.

(7) 상기 제2 트랜지스터의 게이트와 상기 참조 신호의 입력 노드의 사이에 접속되는 커패시터를 구비하고,

상기 제6 트랜지스터가 온 되어 있는 동안은, 상기 참조 신호의 입력 노드는 소정의 전압 레벨로 설정되는, (6)에 기재된 촬상 장치.

(8) 상기 신호 리셋 기간 내에 상기 출력 노드의 전압 레벨이 소정의 전압 레벨이 되도록, 상기 제4 트랜지스터 및 상기 제5 트랜지스터의 게이트 전압이 조정되는, (5) 내지 (7) 중 어느 한 항에 기재된 촬상 장치.

(9) 상기 제4 트랜지스터 및 상기 제5 트랜지스터의 게이트 전압의 전압 레벨은, 상기 동작점의 설정 후에 유지되는, (8)에 기재된 촬상 장치.

(10) 상기 제4 트랜지스터 및 상기 제5 트랜지스터의 게이트 전압은, 상기 제4 트랜지스터 및 상기 제5 트랜지스터가 포화 상태에서 동작하는 전압 레벨로 설정되는, (8) 또는 (9)에 기재된 촬상 장치.

(11) 상기 제4 트랜지스터 및 상기 제5 트랜지스터는 모두 P형 MOS 트랜지스터이며,

상기 제5 트랜지스터의 게이트는, 상기 제4 트랜지스터의 게이트보다 낮은 전압 레벨로 설정되는, (8) 내지 (10) 중 어느 한 항에 기재된 촬상 장치.

(12) 상기 제1 기준 전압 노드와 상기 제2 기준 전압 노드의 사이에 캐스코드 접속되는 제7 트랜지스터 및 제8 트랜지스터를 구비하고,

상기 제7 트랜지스터의 게이트에는, 소정의 바이어스 신호가 공급되며,

상기 제8 트랜지스터의 게이트에는, 상기 출력 노드가 접속되는, (5) 내지 (11) 중 어느 한 항에 기재된 촬상 장치.

(13) 상기 제4 트랜지스터에 병렬로 접속됨과 함께, 상기 제2 트랜지스터에 캐스코드 접속되는 제9 트랜지스터를 구비하는, (5) 내지 (11) 중 어느 한 항에 기재된 촬상 장치.

(14) 상기 제1 트랜지스터의 게이트 전압이 내려갔을 때, 상기 제1 트랜지스터의 게이트 전압이 내려가기 전과 같은 전류가 상기 제1 전류원에 흐르도록, 상기 제9 트랜지스터의 게이트 전압을 조정하는, (13)에 기재된 촬상 장치.

(15) 상기 제2 트랜지스터에 병렬로 접속되는 제10 트랜지스터를 구비하고,

상기 제10 트랜지스터의 게이트에는, 상기 출력 노드가 접속되는, (5) 내지 (14) 중 어느 한 항에 기재된 촬상 장치.

(16) 상기 차동 회로는, 복수의 상기 화소 내에 설치되는 복수의 상기 제1 트랜지스터를 흐르는 전류의 합과, 상기 제2 트랜지스터를 흐르는 전류를 비교하여, 상기 신호 차에 따른 신호를 출력하는, (2) 내지 (15) 중 어느 한 항에 기재된 촬상 장치.

(17) 복수의 상기 화소 내에 설치되는 복수의 상기 제1 트랜지스터 중 적어도 하나를 선택하는 선택기를 구비하고,

상기 차동 회로는, 상기 선택기로 선택된 상기 제1 트랜지스터를 흐르는 전류의 합과, 상기 제2 트랜지스터를 흐르는 전류를 비교하여, 상기 신호 차에 따른 신호를 출력하는, (2) 내지 (15) 중 어느 한 항에 기재된 촬상 장치.

(18) 복수의 상기 화소가 배치되는 제1 기판과,

상기 제1 기판에 적층되고, 상기 비교기가 배치되는 제2 기판을 구비하는, (1)에 기재된 촬상 장치.

(19) 광전 변환 소자 및 증폭 트랜지스터를 갖는 화소와,

상기 증폭 트랜지스터와, 참조 신호를 수신하는 제1 트랜지스터와, 제1 전류원으로 구성되는 차동 회로와,

제1 기준 전압 노드와 제2 기준 전압 노드의 사이에 직렬로 접속되는 제2 전류원 및 제3 전류원과,

상기 제2 전류원 및 상기 제3 전류원의 사이에 설치된 제2 트랜지스터를 갖고,

상기 제2 전류원과 상기 제2 트랜지스터의 사이의 노드는 상기 제1 트랜지스터에 접속되어 있는,

촬상 장치.

(20) 복수의 화소에서 광전 변환을 행한 촬상 화소 신호를 출력하는 고체 촬상 장치와,

상기 촬상 화소 신호에 기초하여 신호 처리를 행하는 신호 처리 장치를 구비하는 전자기기로서,

상기 고체 촬상 장치는,

광전 변환 신호와 참조 신호를 비교하는 비교기를 구비하고,

상기 비교기는,

상기 광전 변환 신호와 상기 참조 신호의 신호 차에 따른 신호를 출력하는 차동 회로와,

상기 광전 변환 신호와 상기 참조 신호의 비교 동작을 개시하기 전의 신호 리셋 기간 내에 상기 차동 회로의 동작점을 설정하는 차동 제어 회로를 구비하는 전자기기.

본 개시의 양태는, 상술한 각각의 실시 형태에 한정되는 것이 아니고, 당업자가 상도할 수 있는 다양한 변형도 포함하는 것이며, 본 개시의 효과도 상술한 내용에 한정되지 않는다. 즉, 특허청구의 범위에 규정된 내용 및 그 균등물로부터 도출되는 본 개시의 개념적인 사상과 취지를 일탈하지 않는 범위에서 다양한 추가, 변경 및 부분적 삭제가 가능하다.

11: 차동 회로
12: 차동 제어 회로
13: 제1 전류원
14: 제2 전류원
15: 제3 전류원
16: 차동 앰프
17: 전류원
18: 전류원
18: 정전류원
21: 출력 앰프
22: 선택기(멀티플렉서)
31: 제1 기판
32: 제2 기판
33: 접합부
34: 인터페이스부(I/F)
35: 패드
100: 촬상 장치
101: 화소부
102: 타이밍 제어 회로
103: 수직 주사 회로
105: ADC(아날로그-디지털 변환 장치)군
106: 수평 전송 주사 회로
107: 앰프 회로
108: 신호 처리 회로
109: 화소 구동선
110: 수직 신호선
111: 수평 전송선
121: 비교기
121-1: 비교기(컴퍼레이터)
121a: 비교기
12lb: 비교기
121c: 비교기
121d: 비교기
121-n: 비교기
121z: 비교기
122: 카운터
122-1: 카운터
122-n: 카운터
123: 래치
123-1: 래치
123-n: 래치
150: 화소
151: 포토다이오드
152: 전송 트랜지스터
154: 증폭 트랜지스터
155: 선택 트랜지스터(제3 트랜지스터(Q3))
155: 선택 트랜지스터
156: 리셋 트랜지스터
157: 정전류원
12000: 차량 제어 시스템
12001: 통신 네트워크
12010: 구동계 제어 유닛
12020: 바디계 제어 유닛
12030: 차외 정보 검출 유닛
12030: 바디계 제어 유닛
12031: 촬상부
12040: 차내 정보 검출 유닛
12041: 운전자 상태 검출부
12050: 통합 제어 유닛
12051: 마이크로 컴퓨터
12052: 음성 화상 출력부
12061: 오디오 스피커
12062: 표시부
12063: 인스트루먼트 패널
12100: 차량
12101: 촬상부

Claims (20)

1. 입사 광량에 따른 광전 변환 신호를 출력하는 화소와,
   상기 광전 변환 신호와 참조 신호를 비교하는 비교기를 구비하고,
   상기 비교기는,
   상기 광전 변환 신호와 상기 참조 신호의 신호 차에 따른 신호를 출력하는 차동 회로와,
   상기 광전 변환 신호와 상기 참조 신호의 비교 동작을 개시하기 전의 신호 리셋 기간 내에 상기 차동 회로의 동작점을 설정하는 차동 제어 회로를 구비하는 촬상 장치.
2. 제1항에 있어서,
   상기 비교기는, 상기 차동 회로에 접속되는 제1 전류원을 갖고,
   상기 화소는, 상기 광전 변환 신호에 따른 전류를 생성하는 제1 트랜지스터를 갖고,
   상기 차동 회로는, 상기 참조 신호에 따른 전류를 생성하는 제2 트랜지스터를 갖고,
   상기 차동 회로는, 상기 제1 트랜지스터를 흐르는 전류와, 상기 제2 트랜지스터를 흐르는 전류의 차분에 따른 신호를 출력하고,
   상기 제1 전류원은, 상기 제1 트랜지스터를 흐르는 전류와, 상기 제2 트랜지스터를 흐르는 전류를 더한 전류를 흘리는 촬상 장치.
3. 제2항에 있어서,
   상기 차동 회로는, 상기 제1 트랜지스터에 캐스코드 접속되고, 판독 대상의 상기 화소를 판독할 때에 온(on) 되는 제3 트랜지스터를 구비하고,
   상기 제1 전류원은, 상기 제1 트랜지스터 및 상기 제3 트랜지스터를 흐르는 전류와, 상기 제2 트랜지스터를 흐르는 전류를 더한 전류를 흘리는 촬상 장치.
4. 제2항에 있어서,
   상기 차동 제어 회로는,
   제1 기준 전압 노드와 제2 기준 전압 노드의 사이에 직렬로 접속되는 제2 전류원 및 제3 전류원을 갖고,
   상기 제2 전류원은, 상기 제1 기준 전압 노드와 상기 제3 전류원의 입력 노드의 사이에 캐스코드 접속되는 제4 트랜지스터 및 제5 트랜지스터를 갖고,
   상기 제4 트랜지스터 및 상기 제5 트랜지스터의 접속 노드는, 상기 제2 트랜지스터에 접속되는 촬상 장치.
5. 제4항에 있어서,
   상기 차동 제어 회로는, 상기 제2 전류원 및 상기 제3 전류원의 접속 노드로부터, 상기 신호 차에 따른 신호를 출력하는 출력 노드를 갖고,
   상기 차동 제어 회로는, 상기 신호 리셋 기간 내에, 상기 출력 노드의 전압 레벨을 부귀환 제어하는 촬상 장치.
6. 제5항에 있어서,
   상기 비교기는, 상기 제2 트랜지스터의 게이트와 상기 출력 노드를 단락할지 여부를 스위칭하는 제6 트랜지스터를 갖고,
   상기 제6 트랜지스터는, 상기 신호 리셋 기간 내에 온 되어, 상기 제2 트랜지스터의 게이트와 상기 출력 노드를 단락하는 촬상 장치.
7. 제6항에 있어서,
   상기 제2 트랜지스터의 게이트와 상기 참조 신호의 입력 노드의 사이에 접속되는 커패시터를 구비하고,
   상기 제6 트랜지스터가 온 되어 있는 동안은, 상기 참조 신호의 입력 노드는 미리 정해진 전압 레벨로 설정되는 촬상 장치.
8. 제5항에 있어서,
   상기 신호 리셋 기간 내에 상기 출력 노드의 전압 레벨이 미리 정해진 전압 레벨이 되도록, 상기 제4 트랜지스터 및 상기 제5 트랜지스터의 게이트 전압이 조정되는 촬상 장치.
9. 제8항에 있어서,
   상기 제4 트랜지스터 및 상기 제5 트랜지스터의 게이트 전압의 전압 레벨은, 상기 동작점의 설정 후에 유지되는 촬상 장치.
10. 제8항에 있어서,
    상기 제4 트랜지스터 및 상기 제5 트랜지스터의 게이트 전압은, 상기 제4 트랜지스터 및 상기 제5 트랜지스터가 포화 상태에서 동작하는 전압 레벨로 설정되는 촬상 장치.
11. 제8항에 있어서,
    상기 제4 트랜지스터 및 상기 제5 트랜지스터는 모두 P형 MOS 트랜지스터이며,
    상기 제5 트랜지스터의 게이트는, 상기 제4 트랜지스터의 게이트보다 낮은 전압 레벨로 설정되는 촬상 장치.
12. 제5항에 있어서,
    상기 제1 기준 전압 노드와 상기 제2 기준 전압 노드의 사이에 캐스코드 접속되는 제7 트랜지스터 및 제8 트랜지스터를 구비하고,
    상기 제7 트랜지스터의 게이트에는, 미리 정해진 바이어스 신호가 공급되며,
    상기 제8 트랜지스터의 게이트에는, 상기 출력 노드가 접속되는 촬상 장치.
13. 제5항에 있어서,
    상기 제4 트랜지스터에 병렬로 접속됨과 함께, 상기 제2 트랜지스터에 캐스코드 접속되는 제9 트랜지스터를 구비하는 촬상 장치.
14. 제13항에 있어서,
    상기 제1 트랜지스터의 게이트 전압이 내려갔을 때, 상기 제1 트랜지스터의 게이트 전압이 내려가기 전과 같은 전류가 상기 제1 전류원에 흐르도록, 상기 제9 트랜지스터의 게이트 전압을 조정하는 촬상 장치.
15. 제5항에 있어서,
    상기 제2 트랜지스터에 병렬로 접속되는 제10 트랜지스터를 구비하고,
    상기 제10 트랜지스터의 게이트에는, 상기 출력 노드가 접속되는 촬상 장치.
16. 제2항에 있어서,
    상기 차동 회로는, 복수의 상기 화소 내에 설치되는 복수의 상기 제1 트랜지스터를 흐르는 전류의 합과, 상기 제2 트랜지스터를 흐르는 전류를 비교하여, 상기 신호 차에 따른 신호를 출력하는 촬상 장치.
17. 제2항에 있어서,
    복수의 상기 화소 내에 설치되는 복수의 상기 제1 트랜지스터 중 적어도 하나를 선택하는 선택기를 구비하고,
    상기 차동 회로는, 상기 선택기에서 선택된 상기 제1 트랜지스터를 흐르는 전류의 합과, 상기 제2 트랜지스터를 흐르는 전류를 비교하여, 상기 신호 차에 따른 신호를 출력하는 촬상 장치.
18. 제1항에 있어서,
    복수의 상기 화소가 배치되는 제1 기판과,
    상기 제1 기판에 적층되고, 상기 비교기가 배치되는 제2 기판을 구비하는 촬상 장치.
19. 광전 변환 소자 및 증폭 트랜지스터를 갖는 화소와,
    상기 증폭 트랜지스터와, 참조 신호를 수신하는 제1 트랜지스터와, 제1 전류원으로 구성되는 차동 회로와,
    제1 기준 전압 노드와 제2 기준 전압 노드의 사이에 직렬로 접속되는 제2 전류원 및 제3 전류원과,
    상기 제2 전류원 및 상기 제3 전류원의 사이에 설치된 제2 트랜지스터를 갖고,
    상기 제2 전류원과 상기 제2 트랜지스터의 사이의 노드는 상기 제1 트랜지스터에 접속되어 있는,
    촬상 장치.
20. 복수의 화소에서 광전 변환을 행한 촬상 화소 신호를 출력하는 고체 촬상 장치와,
    상기 촬상 화소 신호에 기초하여 신호 처리를 행하는 신호 처리 장치를 구비하는 전자기기로서,
    상기 고체 촬상 장치는,
    광전 변환 신호와 참조 신호를 비교하는 비교기를 구비하고,
    상기 비교기는,
    상기 광전 변환 신호와 상기 참조 신호의 신호 차에 따른 신호를 출력하는 차동 회로와,
    상기 광전 변환 신호와 상기 참조 신호의 비교 동작을 개시하기 전의 신호 리셋 기간 내에 상기 차동 회로의 동작점을 설정하는 차동 제어 회로를 구비하는 전자기기.