WO2022004125A1 - 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 - Google Patents

固体撮像素子、撮像装置、および、固体撮像素子の制御方法 Download PDF

Info

Publication number
WO2022004125A1
WO2022004125A1 PCT/JP2021/017435 JP2021017435W WO2022004125A1 WO 2022004125 A1 WO2022004125 A1 WO 2022004125A1 JP 2021017435 W JP2021017435 W JP 2021017435W WO 2022004125 A1 WO2022004125 A1 WO 2022004125A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
source
switch
transistors
current source
Prior art date
Application number
PCT/JP2021/017435
Other languages
English (en)
French (fr)
Inventor
拓朗 古坂
洋介 植野
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US18/003,183 priority Critical patent/US20230254609A1/en
Priority to CN202180044992.6A priority patent/CN116057957A/zh
Priority to DE112021003535.5T priority patent/DE112021003535T5/de
Publication of WO2022004125A1 publication Critical patent/WO2022004125A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/71—Circuitry for evaluating the brightness variation

Definitions

  • This technology relates to a solid-state image sensor. More specifically, the present invention relates to a solid-state image sensor that performs analog-to-digital conversion using a comparator and a counter, an image pickup device, and a control method for the solid-state image sensor.
  • a single slope type ADC Analog to Digital Converter
  • AD Analog to Digital
  • This single-slope ADC is generally composed of a comparator and a counter that counts based on the comparison result of the comparator.
  • a solid-state image sensor in which a pMOS (p-channel Metal-Oxide-Semiconductor) transistor, a current source, and an inverter are arranged in this comparator has been proposed (see, for example, Patent Document 1).
  • a reference signal is input to the gate of the pMOS transistor, a pixel signal is input to the source via a vertical signal line, and a current source is connected to the drain. Then, the voltage of the connection node of the pMOS transistor and the current source is output to the counter via the inverter as a comparison result of the pixel signal and the reference signal.
  • the power consumption of the pixel circuit is shared by the comparator, so that the power consumption is reduced as compared with the configuration in which the comparator is also provided with the power supply separately from the pixel circuit.
  • the dynamic range of the pixel signal is lower than when they are not connected. Further, as the conductance is increased in order to expand the dynamic range, the noise generated in the current source increases.
  • This technology was created in view of such a situation, and aims to improve the image quality of image data in a solid-state image sensor using a comparator.
  • the present technology has been made to solve the above-mentioned problems, and the first aspect thereof is a current source that generates a constant current and a predetermined lower limit voltage according to the conductance of the current source.
  • a pixel circuit that generates a pixel signal with a high voltage, a comparison circuit that amplifies the pixel signal at a predetermined amplification factor and compares it with a predetermined reference signal, and a control unit that reduces the conductance as the amplification factor increases.
  • It is a solid-state imaging device including a counter that counts and outputs a count value over a period of time until the comparison result of the comparison circuit is inverted, and a control method for the solid-state imaging device. This has the effect of improving the image quality of the image data.
  • the current source may include a plurality of transistors and a switching circuit for switching the connection form of the plurality of transistors. This has the effect of controlling the conductance of the current source.
  • the plurality of transistors refer to the first switch for connecting the connection node of the first and second transistors to a predetermined ground terminal and the comparison circuit for the source of the second transistor.
  • a second switch connecting to the ground terminal and a third switch connecting the source of the second transistor to the ground terminal may be provided. This has the effect that the conductance is controlled in two stages.
  • the plurality of transistors include first, second, third and fourth transistors connected in series with the comparison circuit, and the switching circuit includes the first and first transistors.
  • a first switch that connects the connection node of the two transistors to a predetermined ground terminal, a second switch that connects the connection node of the second and third transistors to the comparison circuit, and the second and third transistors.
  • a third switch that connects the connection node of the above to the ground terminal, a fourth switch that connects the connection node of the third and fourth transistors to the comparison circuit, and a connection node of the third and fourth transistors. It includes a fifth switch connected to the ground terminal, a sixth switch connecting the source of the fourth transistor to the comparison circuit, and a seventh switch connecting the source of the fourth transistor to the ground terminal. You may. This has the effect that the conductance is controlled in three stages.
  • the plurality of transistors include a first transistor having a drain connected to the comparison circuit and a second transistor having a source connected to a predetermined ground terminal, and the switching.
  • the circuit includes a first switch that connects the source of the first transistor to the ground terminal, a second switch that connects the source of the first transistor and the drain of the second transistor, and the second switch.
  • a third switch for connecting the drain of the transistor to the comparison circuit may be provided. This has the effect of suppressing the surge current.
  • the plurality of transistors are the first transistor to which the drain is connected to the comparison circuit, the second and third transistors, and the source to which the source is connected to a predetermined ground terminal.
  • the switching circuit connects a first switch that connects the source of the first transistor to the ground terminal, and the source of the first transistor and the drain of the second transistor.
  • a seventh switch, an eighth switch connecting the source of the third transistor and the drain of the fourth transistor, and a ninth switch connecting the drain of the fourth transistor to the comparison circuit are provided. You may. This has the effect of suppressing the surge current and controlling the conductance in three stages.
  • a bias circuit for generating a constant reference current may be further provided, and the reference current may be copied to the current source. This has the effect of keeping the amount of current constant.
  • an image processing unit for measuring the illuminance based on the image data in which the count values are arranged is further provided, and the control unit controls the amplification factor to a value corresponding to the illuminance. You may. This has the effect of controlling the conductance according to the illuminance.
  • the pixel circuit may be connected to the comparison circuit via a vertical signal line, and the comparison circuit may be inserted between the vertical signal line and the current source. This has the effect that the lower limit voltage becomes a value corresponding to the operating voltage of the comparison circuit and the current source.
  • the pixel circuit may be connected to the comparison circuit via a vertical signal line, and the current source may be connected to the vertical signal line. This has the effect that the lower limit voltage becomes a value corresponding to the operating voltage of the current source.
  • a generator that generates a sawtooth output signal and a source follower transistor that outputs a signal corresponding to the output signal as the reference signal from the source are further provided, and the current source is provided.
  • the in-comparator current source connected to the comparison circuit and the source follower current source connected to the source of the source follower transistor may be provided. This has the effect of increasing the control range of the amplitude of the reference signal.
  • the second aspect of the present technology is a current source that generates a constant current, a pixel circuit that generates a pixel signal having a voltage higher than a predetermined lower limit voltage according to the conductance of the current source, and the pixel signal.
  • a comparison circuit that amplifies with a predetermined amplification factor and compares it with a predetermined reference signal, a control unit that reduces the conductance as the amplification factor increases, and a time until the comparison result of the comparison circuit is inverted.
  • It is an image pickup apparatus including a counter that counts and outputs a count value, and a storage unit that stores image data in which digital signals indicating the count values are arranged. This has the effect of capturing image data with improved image quality.
  • the third aspect of the present technology is that a pixel that outputs a pixel signal according to incident light, a vertical signal line that transmits the pixel signal, and one of a source and a drain are connected to the vertical signal line.
  • the gate comprises a comparator having a transistor that receives a reference signal, and a current source connected to the other of the source and the drain of the transistor, and the current source is a plurality of transistors and a connection form of the plurality of transistors. It is an optical detection device provided with a switching circuit for switching between. This has the effect of improving the image quality of the image data.
  • the plurality of transistors include first and second transistors connected in series with the comparison circuit, and the switching circuit is a connection node of the first and second transistors.
  • a first switch for connecting the source of the second transistor to a predetermined ground terminal, a second switch for connecting the source of the second transistor to the comparison circuit, and a third switch for connecting the source of the second transistor to the ground terminal. May be provided. This has the effect that the conductance is controlled in two stages.
  • the plurality of transistors include first, second, third and fourth transistors connected in series with the comparison circuit, and the switching circuit includes the first and first transistors.
  • a first switch that connects the connection node of the two transistors to a predetermined ground terminal, a second switch that connects the connection node of the second and third transistors to the comparison circuit, and the second and third transistors.
  • a third switch that connects the connection node of the above to the ground terminal, a fourth switch that connects the connection node of the third and fourth transistors to the comparison circuit, and a connection node of the third and fourth transistors. It includes a fifth switch connected to the ground terminal, a sixth switch connecting the source of the fourth transistor to the comparison circuit, and a seventh switch connecting the source of the fourth transistor to the ground terminal. You may. This has the effect that the conductance is controlled in three stages.
  • the plurality of transistors include a first transistor having a drain connected to the comparison circuit and a second transistor having a source connected to a predetermined ground terminal, and the switching.
  • the circuit includes a first switch that connects the source of the first transistor to the ground terminal, a second switch that connects the source of the first transistor and the drain of the second transistor, and the second switch.
  • a third switch for connecting the drain of the transistor to the comparison circuit may be provided. This has the effect of suppressing the surge current.
  • the plurality of transistors are the first transistor to which the drain is connected to the comparison circuit, the second and third transistors, and the source to which the source is connected to a predetermined ground terminal.
  • the switching circuit connects a first switch that connects the source of the first transistor to the ground terminal, and the source of the first transistor and the drain of the second transistor.
  • a seventh switch, an eighth switch connecting the source of the third transistor and the drain of the fourth transistor, and a ninth switch connecting the drain of the fourth transistor to the comparison circuit are provided. You may. This has the effect of suppressing the surge current and controlling the conductance in three stages.
  • Embodiment Example of controlling conductance of a current source in a comparator
  • Second embodiment example of controlling the conductance of the current source in the comparator in three stages
  • Third embodiment example of controlling the conductance of the current source in the comparator and suppressing the surge current
  • Fourth embodiment an example in which the conductance of the current source in the comparator is controlled and a current mirror circuit is used).
  • Fifth Embodiment Example of setting analog gain according to illuminance and controlling conductance of current source in comparator
  • Sixth Embodiment Example of controlling the conductance of the current source in the lamp generation unit
  • Seventh Embodiment Example of controlling conductance of a current source outside the comparator
  • FIG. 1 is a block diagram showing a configuration example of an image pickup apparatus 100 according to a first embodiment of the present technology.
  • the image pickup device 100 is a device for capturing image data, and includes an optical unit 110, a solid-state image pickup element 200, and a DSP (Digital Signal Processing) circuit 120. Further, the image pickup apparatus 100 includes a display unit 130, an operation unit 140, a bus 150, a frame memory 160, a storage unit 170, and a power supply unit 180.
  • a camera mounted on a smartphone, an in-vehicle camera, or the like is assumed.
  • the optical unit 110 collects the light from the subject and guides it to the solid-state image sensor 200.
  • the solid-state image sensor 200 generates image data by photoelectric conversion.
  • the solid-state image sensor 200 supplies the generated image data to the DSP circuit 120 via the signal line 209.
  • the DSP circuit 120 executes predetermined signal processing on the image data.
  • the DSP circuit 120 outputs the processed image data to the frame memory 160 or the like via the bus 150.
  • the display unit 130 displays image data.
  • a liquid crystal panel or an organic EL (ElectroLuminescence) panel is assumed.
  • the operation unit 140 generates an operation signal according to the operation of the user.
  • the bus 150 is a common route for the optical unit 110, the solid-state image sensor 200, the DSP circuit 120, the display unit 130, the operation unit 140, the frame memory 160, the storage unit 170, and the power supply unit 180 to exchange data with each other.
  • the frame memory 160 holds image data.
  • the storage unit 170 stores various data such as image data.
  • the power supply unit 180 supplies power to the solid-state image sensor 200, the DSP circuit 120, the display unit 130, and the like.
  • FIG. 2 is a block diagram showing a configuration example of the solid-state image sensor 200 according to the first embodiment of the present technology.
  • the solid-state image sensor 200 includes a circuit chip 202 and a light receiving chip 201 laminated on the circuit chip 202. These chips are electrically connected, for example, by Cu-Cu bonding. In addition to Cu-Cu bonding, it can also be connected by vias or bumps.
  • a pixel array unit 250 is arranged on the light receiving chip 201. Further, the circuit chip 202 is arranged with a vertical drive unit 210, a gain control unit 220, a lamp generation unit 230, a comparator control unit 240, a column ADC 270, a horizontal drive unit 280, and an image processing unit 290.
  • each of the light receiving chip 201 and the circuit chip 202 is not limited to the configuration illustrated in the figure.
  • the pixel array unit 250 and the comparator (not shown) in the column ADC 270 may be arranged on the light receiving chip 201, and other circuits may be arranged on the circuit chip 202.
  • a plurality of pixel circuits 260 are arranged in a two-dimensional grid pattern in the pixel array unit 250.
  • a set of pixel circuits 260 arranged in a predetermined horizontal direction is referred to as a “row”
  • a set of pixel circuits 260 arranged in a direction perpendicular to a row is referred to as a “column”.
  • the vertical drive unit 210 drives the rows in order and outputs an analog pixel signal to the column ADC 270.
  • the gain control unit 220 controls the analog gain based on the set data in synchronization with the vertical synchronization signal VSYNC.
  • the vertical synchronization signal VSYNC is a periodic signal having a predetermined frequency (60 hertz or the like) indicating the imaging timing.
  • the analog gain is an amplification factor when the comparator in the column ADC 270 amplifies the pixel signal.
  • the setting data is data indicating the setting value of the analog gain.
  • the vertical synchronization signal VSYNC and the setting data are generated by an external circuit (DSP circuit 120 or the like) of the solid-state image sensor 200 and input to the solid-state image sensor 200.
  • the gain control unit 220 generates a digital control signal CTRL for controlling the lamp generation unit 230 and supplies it to the lamp generation unit 230 and the comparator control unit 240.
  • the lamp generation unit 230 generates a sawtooth-shaped lamp signal according to the control signal CTRL and supplies it to the column ADC 270 as a reference signal.
  • the lamp generation unit 230 is realized by, for example, a DAC (Digital to Analog Converter) or the like.
  • the gain control unit 220 reduces the amplitude of the lamp signal by the control signal CTRL as the analog gain indicated by the setting data is higher.
  • the comparator control unit 240 controls the conductance of the comparator (not shown) in the column ADC 270 based on the control signal CTRL.
  • the control content of conductance will be described later.
  • An ADC (not shown) is arranged for each column in the column ADC 270.
  • Each of the ADCs converts the pixel signals of the corresponding columns into digital signals and supplies them to the image processing unit 290 under the control of the horizontal drive unit 280.
  • the horizontal drive unit 280 controls the column ADC 270 to output digital signals in order.
  • the image processing unit 290 performs various image processing such as demosaic processing and white balance processing on the image data in which digital signals are arranged.
  • the image processing unit 290 supplies the processed image data to the DSP circuit 120 via the signal line 209.
  • a circuit (DSP circuit 120 or the like) outside the solid-state image sensor 200 may execute a part or all of the processing in the image processing unit 290 instead of the image processing unit 290.
  • FIG. 3 is a circuit diagram showing a configuration example of the pixel circuit 260 according to the first embodiment of the present technology.
  • the pixel circuit 260 includes a photoelectric conversion element 261, a transfer transistor 262, a reset transistor 263, a stray diffusion layer 264, an amplification transistor 265, and a selection transistor 266. Further, in the pixel array unit 250, vertical signal lines 269 are wired for each row along the vertical direction.
  • the photoelectric conversion element 261 photoelectrically converts incident light to generate an electric charge.
  • the transfer transistor 262 transfers an electric charge from the photoelectric conversion element 261 to the stray diffusion layer 264 according to the drive signal TRG from the vertical drive unit 210.
  • the reset transistor 263 is initialized by extracting electric charges from the floating diffusion layer 264 according to the drive signal RST from the vertical drive unit 210.
  • the floating diffusion layer 264 accumulates electric charges and generates a voltage according to the amount of electric charges.
  • the amplification transistor 265 amplifies the voltage of the stray diffusion layer 264.
  • the selection transistor 266 outputs an amplified voltage signal as a pixel signal to the column ADC 270 via the vertical signal line 269 according to the drive signal SEL from the vertical drive unit 210.
  • the pixel circuit 260 is not limited to the circuit illustrated in the figure as long as it can generate an analog pixel signal by photoelectric conversion.
  • FIG. 4 is a block diagram showing a configuration example of the column ADC 270 according to the first embodiment of the present technology.
  • a capacitance 271, a comparator 300, a counter 272 and a latch 273 are arranged for each column.
  • N is an integer
  • the capacitance 271, the comparator 300, the counter 272, and the latch 273 are arranged N by N.
  • the comparator 300 compares the reference signal RMP (lamp signal) from the lamp generation unit 230 with the pixel signal SIG from the corresponding column.
  • the reference signal RMP is input to the comparator 300 via the capacitance 271, and the pixel signal is input via the vertical signal line 269.
  • the comparator 300 supplies the comparison result COMP of the reference signal RMP and the pixel signal SIG to the counter 272 in the corresponding column.
  • the level of the pixel signal when the pixel circuit 260 is initialized is hereinafter referred to as "reset level”
  • the level of the pixel signal when the charge is transferred to the floating diffusion layer 264 is hereinafter referred to as “signal level”. ".
  • the counter 272 counts the count value over the period until the comparison result COMP is reversed.
  • the counter 272 for example, counts down over the period until the comparison result COMP with the reset level is inverted, and upcounts over the period until the comparison result COMP with the signal level is inverted.
  • CDS Correlated Double Sampling
  • the counter 272 causes the latch 273 to hold a digital signal indicating the count value.
  • the comparator 300 and the counter 272 realize an AD conversion process for converting an analog pixel signal into a digital signal. That is, the comparator 300 and the counter 272 function as ADCs. ADCs that use comparators and counters in this way are commonly referred to as single-slope ADCs.
  • the counter 272 may perform only one of up-counting and down-counting, and the CDS process for obtaining the difference may be executed by the circuit in the subsequent stage.
  • the latch 273 holds a digital signal.
  • the latch 273 outputs the held digital signal to the image processing unit 290 under the control of the horizontal drive unit 280.
  • FIG. 5 is a diagram showing an example of the waveform of the reference signal RMP in the first embodiment of the present technology.
  • a is a diagram showing an example of the waveform of the reference signal RMP when controlling to a low gain which is an analog gain lower than a predetermined boundary value.
  • b is a diagram showing an example of the waveform of the reference signal RMP when controlling to a high gain which is an analog gain higher than the boundary value.
  • the reference signal RMP gradually decreases over the period from the timing t1 to t2 for AD conversion of the reset level. Further, even in the period from the timing t3 to t4 for AD conversion of the signal level, the reference signal RMP gradually decreases, and its amplitude is larger than the AD conversion period of the reset level.
  • the amplitude of the reference signal RMP when controlling to low gain, the amplitude of the reference signal RMP becomes a larger value than in the case of high gain. Further, as illustrated in b in the figure, when the high gain is controlled, the amplitude of the reference signal RMP becomes a smaller value than in the case of the low gain.
  • the smaller the amplitude of the reference signal RMP the longer the time until the comparison result of the comparator 300 is inverted, and the larger the count value of the counter 272.
  • the smaller the amplitude of the reference signal RMP the more the pixel signal is amplified in the ADC including the comparator 300 and the counter 272.
  • the amplification factor of this pixel signal corresponds to the above-mentioned analog gain.
  • the DSP circuit 120 When the illuminance of the ambient light is high, the ratio of the signal level to the reset level becomes large, so in order to suppress whitening, the DSP circuit 120 or the like generates setting data indicating low gain. On the other hand, when the illuminance of the ambient light is low, setting data indicating high gain is generated by the DSP circuit 120 or the like in order to improve the sensitivity. In this way, the higher the illuminance, the lower the analog gain is set.
  • FIG. 6 is a circuit diagram showing a configuration example of the comparator 300 according to the first embodiment of the present technology.
  • the comparator 300 includes a comparator circuit 310 and current sources 320 and 350 in the comparator.
  • the comparison circuit 310 compares the pixel signal SIG from the pixel circuit 260 with the reference signal RMP from the lamp generation unit 230, and supplies the comparison result COMP to the counter 272. Further, as described above, the pixel signal SIG is amplified by the analog gain corresponding to the amplitude of the reference signal RMP.
  • the comparison circuit 310 includes an input transistor 311, an auto-zero switch 312, a capacitance 313, a clamp transistor 314, and an output transistor 315.
  • the source of the input transistor 311 is connected to the vertical signal line 269, and the pixel signal SIG is input to the source. Further, a reference signal RMP is input to the gate of the input transistor 311 via the capacitance 271.
  • the input transistor 311 is in the same voltage state as at the time of auto zero when the voltage of the pixel signal input to the source and the voltage of the reference signal input to the gate substantially match, and the drain voltage corresponding to those voltages is drained. Output from.
  • substantially match means that the change from the voltage value in each auto-zero period is a perfect match, or the difference is within a predetermined allowable value.
  • a pMOS transistor is used as the input transistor 311 for example.
  • the back gate of the input transistor 311 and the source are short-circuited in order to suppress the back gate effect.
  • the auto zero switch 312 short-circuits between the gate of the input transistor 311 and the drain according to the control signal AZSW from the comparator control unit 240.
  • the capacitance 313 is inserted between the source and the drain of the input transistor 311.
  • the clamp transistor 314 is inserted between the source and drain of the input transistor 311.
  • a pMOS transistor is used as the clamp transistor 314, the gate of which is shorted to the drain. Further, it is desirable that the back gate and the source of the clamp transistor 314 are short-circuited.
  • the clamp transistor 314 can suppress a decrease in the drain voltage when the input transistor 311 is in a non-conducting state.
  • the source of the output transistor 315 is connected to the vertical signal line 269, and the pixel signal SIG is input to the source. Further, the gate of the output transistor 315 is connected to the drain of the input transistor 311 and the drain voltage thereof is input.
  • the output transistor 315 for example, a pMOS transistor is used. Further, it is desirable that the back gate of the output transistor 315 and the source are short-circuited.
  • the output transistor 315 outputs a signal indicating whether or not the difference between the voltage of the pixel signal SIG input to the source and the drain voltage input to the gate exceeds a predetermined threshold voltage as a comparison result COMP from the drain. ..
  • the comparison result COMP is supplied to the counter 272.
  • the drain voltage of the input transistor 311 fluctuates according to the level of the pixel signal SIG. Therefore, the timing at which the drain voltage is inverted may deviate from the ideal timing at which the pixel signal SIG and the reference signal RMP substantially match.
  • the drain-source voltage of the input transistor 311 is input as the gate-source voltage of the output transistor 315. Since the fluctuation amount of the drain voltage of the input transistor is equivalent to the fluctuation amount of the voltage of the pixel signal SIG, the comparison result COMP from the output transistor 315 is at an ideal timing at which the pixel signal SIG and the reference signal RMP substantially match. Invert. In this way, by adding the output transistor 315, it is possible to suppress the error of the inversion timing.
  • the current source 320 in the comparator is inserted between the drain of the input transistor 311 and a predetermined reference terminal (ground terminal or the like) to generate a constant current.
  • the current source 350 in the comparator is inserted between the drain of the output transistor 315 and a predetermined reference terminal (ground terminal or the like) to generate a constant current.
  • the comparator control unit 240 controls the conductance of the current sources 320 and 350 in the comparator by the switching signal CSW. These conductances are substantially the same.
  • clamp transistor 314 and the output transistor 315 are arranged in the comparison circuit 310, it is also possible to configure the configuration in which at least one of these is not provided. If the output transistor 315 is not provided, the current source 350 in the comparator becomes unnecessary. Further, although the comparator control unit 240 controls the conductance of both the current sources 320 and 350 in the comparator, it is also possible to control only one conductance and set the other conductance to a fixed value.
  • FIG. 7 is a diagram for explaining the control of the dynamic range in the first embodiment of the present technology.
  • the total of the drain-source voltage when the amplification transistor 265 and the selection transistor 266 in the pixel circuit 260 are in the ON state is defined as the “pixel Tr operating voltage”.
  • the upper limit of the voltage of the vertical signal line 269 (that is, the pixel signal SIG) is lower than the power supply voltage VDD by the pixel Tr operating voltage.
  • the drain-source voltage when the input transistor 311 in the comparison circuit 310 is in the ON state is defined as "pMOS operating voltage”.
  • the drain-source voltage when the output transistor 315 is on is substantially the same as that of the input transistor 311.
  • the voltage between the connection node of the input transistor 311 and the current source 320 in the comparator and the ground potential VSS is defined as the “current source operating voltage”.
  • the lower limit of the pixel signal SIG is the sum of the pMOS operating voltage and the current source operating voltage.
  • the ratio between the upper limit and the lower limit of the pixel signal SIG is referred to as "VSL dynamic range".
  • a connection node between the vertical signal line 269 and a current source outside the comparator is connected to the input terminal of the comparator. Therefore, when a differential amplifier circuit is used, the lower limit of the pixel signal SIG is the current source operating voltage.
  • the comparison circuit 310 is inserted between the vertical signal line 269 and the current source 320 in the comparator. Therefore, as compared with the case of using the differential amplifier, the lower limit of the pixel signal SIG is increased by the amount of the pMOS operating voltage, and the VSL dynamic range is narrowed.
  • the conductance may be increased in order to expand the VSL dynamic range.
  • RTS Random Telegraph Signal
  • the RTS noise is noise caused by random capture and emission of electrons by the interface state of the gate oxide film of the MOS transistor, and varies depending on the gate width and the gate length. If the gate width and gate length are adjusted so that the conductance increases, the RTS noise also increases.
  • the level of this RTS noise needs to be less than or equal to a predetermined target value, and the value is defined by the ratio to the level of random noise.
  • the random noise increases, so that the target value of RTS noise is relaxed to a larger value than in the case of high gain.
  • the random noise is reduced, so that the target value of RTS noise is set to a smaller value than in the case of low gain.
  • the VSL dynamic range may be relatively narrow.
  • the comparator control unit 240 increases the conductance of the current sources 320 and 350 in the comparator when the low gain is set by the setting data as compared with the case of the high gain. This makes it possible to expand the VSL dynamic range.
  • the increase in conductance increases the RTS noise, but as described above, the low gain relaxes the target value of the RTS noise, so that it does not matter.
  • the comparator control unit 240 reduces the conductance of the current sources 320 and 350 in the comparator as compared with the case of the low gain. This makes it possible to reduce RTS noise.
  • the decrease in conductance narrows the VSL dynamic range, but as described above, this is not a problem because the illuminance is low at low gain and the ratio of the signal level to the reset level is small.
  • the in-comparator current sources 320 and 350 generate a constant current.
  • the pixel circuit 260 generates a pixel signal SIG, and its lower limit voltage is a value according to conductance.
  • the comparison circuit 310 amplifies the pixel signal SIG with an analog gain and compares it with the reference signal RMP. The higher the analog gain of the comparator control unit 240, the lower the conductance of the current sources 320 and 350 in the comparator.
  • the counter 272 counts and outputs the count value over the time until the comparison result COMP is inverted.
  • the VSL dynamic range can be expanded at low gain and RTS noise can be reduced at high gain. This makes it possible to improve the image quality of the image data.
  • the comparator control unit 240 is an example of the control unit described in the claims. Further, the current sources 320 and 350 in the comparator are examples of the current sources described in the claims.
  • the comparator control unit 240 has the same analog gain boundary value when switching the conductances of the comparator internal current sources 320 and 350, but the configuration is not limited to this. It is also possible to make the boundary value of the analog gain at the time of switching different between the current source 320 in the comparator and the current source 350 in the comparator.
  • FIG. 8 is a diagram for explaining the control of conductance in the first embodiment of the present technology.
  • a low gain equal to or less than the boundary value is set by the DSP circuit 120 or the like.
  • the comparator control unit 240 makes the conductance of the current source 320 in the comparator larger than that at the time of high gain. The increased conductance increases the VSL dynamic range and the level of RTS noise.
  • the comparator control unit 240 makes the conductance of the current source 320 in the comparator smaller than that at the time of low gain. Due to the reduced conductance, the VSL dynamic range is narrowed and the level of RTS noise is reduced.
  • FIG. 9 is a circuit diagram showing a configuration example of the current source 320 in the comparator according to the first embodiment of the present technology.
  • the current source 320 in the comparator includes current source transistors 321 and 322 and a switching circuit 330.
  • the switching circuit 330 switches the connection form of the current source transistors 321 and 322 according to the switching signal CSW from the comparator control unit 240.
  • the switching signal CSW is a signal composed of switching signals CSW1, CSW2 and CSW3.
  • the switching circuit 330 includes switches 331, 332 and 333. As these switches, for example, an nMOS transistor is used. The size (gate width and gate length) of the nMOS transistor used in these switches may be smaller than that of the current source transistors 321 and 322. Therefore, the arrangement of the switches has little influence on the mounting surface of the current source 320 in the comparator.
  • the current source transistors 321 and 322 are connected in series to the comparison circuit 310, and a predetermined bias voltage Vb is applied to their gates.
  • the current source transistors 321 and 322 are examples of the first and second transistors described in the claims.
  • the switch 331 opens and closes the path between the connection node of the current source transistors 321 and 322 and the ground terminal according to the switching signal CSW1.
  • the switch 332 opens and closes the path between the source of the current source transistor 322 and the comparison circuit 310 according to the switching signal CSW2.
  • the switch 333 opens and closes the path between the source of the current source transistor 322 and the ground terminal according to the switching signal CSW3.
  • One of the logical values "0" and "1” is set for each of the switching signals CSW1, CSW2, and CSW3. For example, when the logical value is "0”, the corresponding switch is controlled to the open state, and when the logical value is "1", the corresponding switch is controlled to the closed state.
  • the configuration of the current source 350 in the comparator is the same as that of the current source 320 in the comparator.
  • FIG. 10 is a diagram showing an example of the state of the current source 320 in the comparator when the high gain is set in the first embodiment of the present technology.
  • a shows an example of the state of the switch when the high gain is set.
  • Reference numeral b in the figure shows an example of the connection form when the high gain is set.
  • the comparator control unit 240 opens the switches 331 and 332 and closes the switch 333.
  • the source of the current source transistor 322 is connected to the ground terminal.
  • the current source transistors 321 and 322 are connected in series to the comparison circuit 310.
  • the gate width of each of the current source transistors 321 and 322 is W 0 , and the gate length is 0.5 L 0 . Further, the mutual conductance of each is set to 2 gm 0 , and the operating voltage is set to 0.5 Vdsat.
  • the effective value of the gate width when connected in series remains W 0 , and the effective value of the gate length is L 0 . Since the combined conductance is proportional to (gate width) / (gate length), it becomes gm 0 , which is half that of a single current source transistor, by connecting in series. Further, since the conductance is halved, the current source operating voltage becomes Vdsat, which is twice the operating voltage of the current source transistor alone.
  • the current source transistors 321 and 322 have the same size (that is, the gate width and the gate length), they may be different. Further, the circuit configuration of the current source 320 in the comparator is not limited to the one illustrated in the figure as long as the connection configuration of the current source transistor can be switched.
  • FIG. 11 is a diagram showing an example of the state of the current source 320 in the comparator when the low gain is set in the first embodiment of the present technology.
  • a shows an example of the state of the switch when the low gain is set.
  • b shows an example of the connection form when the low gain is set.
  • the comparator control unit 240 closes the switches 331 and 332 and opens the switch 333.
  • the connection nodes of the current source transistors 321 and 322 are connected to the ground terminal, and the source of the current source transistor 322 is connected to the comparison circuit 310.
  • the current source transistors 321 and 322 are connected in parallel to the comparison circuit 310.
  • the effective value of the gate width when connected in parallel is 2W 0
  • the effective value of the gate length is 0.5L 0
  • the combined conductance is 2 gm 0 , which is the same as that of the current source transistor alone, by connecting in parallel.
  • the current source operating voltage is 0.5 Vdsat, which is the same as the operating voltage of the current source transistor alone.
  • bias voltages Vb are applied between the case of parallel connection and the case of series connection.
  • the bias voltage Vb twice the voltage is applied as the bias voltage Vb as compared with the case of parallel connection.
  • the comparator control unit 240 controls the conductance of the current source 320 in the comparator by switching the connection form of the current source transistors 321 and 322 in the current source 320 in the comparator. is doing.
  • the transconductance of the current source transistors must be 2 gm 0.
  • the gate area is adjusted to 2.2 1/2 W 0
  • the gate length is adjusted to (1/2) 2 1/2 L 0 .
  • the total gate area of the current source transistors 321 and 322 may be W 0 ⁇ L 0 as described above, and the mounting area can be made smaller than that of the comparative example.
  • FIG. 12 is a timing chart showing an example of the operation of the solid-state image sensor 200 according to the first embodiment of the present technology.
  • Image data (frame) is imaged in synchronization with the vertical synchronization signal VSYNC. Then, the analog gain is set for each frame according to the illuminance. For example, in the frame period from the timing T1 at which the vertical synchronization signal VSYS falls to the timing T3 at which the vertical synchronization signal falls next, the control signal CTRL for achieving high gain is output from the gain control unit 220. After timing T3, it is switched to low gain.
  • the period of timing T1 to T2 is set to the vertical blanking period VBK.
  • the pixel signal is AD-converted row by row.
  • the comparator control unit 240 switches the connection form by the switching signal CSW. Since the high gain is set at the timing T1, the comparator control unit 240 sets the switching signals CSW1 and CSW2 to the logical value "0", sets the switching signal CSW3 to the logical value "1", and sets the inside of the current source 320 in the comparator and the like. Switch the connection form of to series connection. Further, since the low gain is set at the timing T3, the comparator control unit 240 sets the switching signals CSW1 and CSW2 to the logical value "1”, sets the switching signal CSW3 to the logical value "0", and sets the current source 320 in the comparator to the current source 320 and the like. Switch the internal connection form of to parallel connection.
  • the comparator control unit 240 when the analog gain (amplification factor) is high, the comparator control unit 240 reduces the conductance of the current source 320 in the comparator, so that RTS noise is suppressed. be able to. Further, when the analog gain is low, the comparator control unit 240 increases the conductance of the current source 320 in the comparator, so that the dynamic range can be expanded. That is, the image quality of the image data can be improved by expanding the VSL dynamic range when the analog gain is low and suppressing RTS noise when the analog gain is high.
  • the comparator control unit 240 controls the conductance of the current source 320 in the comparator in two stages, but in the two-stage control, the adjustment range of the current source operating voltage is insufficient. I have something to do.
  • the comparator control unit 240 of the second embodiment is different from the first embodiment in that the conductance of the current source 320 in the comparator is controlled in three stages.
  • FIG. 13 is a circuit diagram showing a configuration example of the current source 320 in the comparator according to the second embodiment of the present technology.
  • the in-comparator current source 320 of the second embodiment is different from the first embodiment in that the current source transistors 323 and 324 are further provided and the switches 334 to 337 are further provided in the switching circuit 330.
  • the current source transistors 323 and 324 for example, nMOS transistors are used.
  • the current source transistors 323 and 324 are connected in series with the current source transistor 322. Further, a bias voltage Vb is applied to the gates of the current source transistors 323 and 324.
  • the current source transistors 323 and 324 are examples of the third and fourth transistors described in the claims.
  • the switch 334 opens and closes the path between the connection node of the current source transistors 323 and 324 and the comparison circuit 310 according to the switching signal CSW4 from the vertical drive unit 210.
  • the switch 335 opens and closes the path between the connection node of the current source transistors 323 and 324 and the ground terminal according to the switching signal CSW5 from the vertical drive unit 210.
  • the switch 336 opens and closes the path between the source of the current source transistor 324 and the comparison circuit 310 according to the switching signal CSW6 from the vertical drive unit 210.
  • the switch 337 opens and closes the path between the source of the current source transistor 324 and the ground terminal according to the switching signal CSW7 from the vertical drive unit 210.
  • the configuration of the current source 350 in the comparator is the same as that of the current source 320 in the comparator.
  • FIG. 14 is a diagram showing an example of the state of the current source 320 in the comparator when the high gain is set in the second embodiment of the present technology.
  • the comparator control unit 240 closes the switch 337 and opens the remaining switches.
  • the source of the current source transistor 324 is connected to the ground terminal.
  • the current source transistors 321 to 324 are connected in series to the comparison circuit 310.
  • the gate width of the current source transistor alone and W 0, the gate length is 0.25 L 0, the effective value of the gate width of the drawing W 0, and the effective value of the gate length is L 0.
  • the conductance is the same as that of the current source transistor alone, and the current source operating voltage is Vdsat.
  • FIG. 15 is a diagram showing an example of the state of the current source 320 in the comparator when the middle gain is set in the second embodiment of the present technology.
  • the middle gain is the gain between the high gain and the low gain.
  • the comparator control unit 240 closes the switches 333 and 336 and opens the remaining switches.
  • the connection nodes of the current source transistors 322 and 323 are connected to the ground terminal, and the source of the current source transistor 324 is connected to the comparison circuit 310.
  • the circuit in which the current source transistors 321 and 322 are connected in series and the circuit in which the current source transistors 323 and 324 are connected in series are connected in parallel.
  • the effective value of the gate width in the figure is 2W 0
  • the effective value of the gate length is 0.5L 0 .
  • the conductance is twice that of the current source transistor alone, and the current source operating voltage is 0.5 Vdsat.
  • FIG. 16 is a diagram showing an example of the state of the current source 320 in the comparator when the low gain is set in the second embodiment of the present technology.
  • the comparator control unit 240 closes the switches 331, 332, 335 and 336, and opens the remaining switches.
  • the connection node of the current source transistors 321 and 322 and the connection node of the current source transistors 323 and 324 are connected to the ground terminal.
  • the connection node of the current source transistors 322 and 323 and the source of the current source transistor 324 are connected to the comparison circuit 310.
  • the current source transistors 321 to 324 are connected in parallel.
  • the effective value of the gate width in the figure is 4W 0
  • the effective value of the gate length is 0.25L 0 .
  • the conductance is four times that of the current source transistor alone, and the current source operating voltage is 0.25 Vdsat.
  • the comparator control unit 240 can control the conductance of the current source 320 in the comparator in three stages by switching the connection form.
  • the adjustment range of the current source operating voltage can be expanded as compared with the case of controlling in two steps.
  • noise can be reduced to the maximum while ensuring the required VSL dynamic range.
  • the VSL dynamic range when the analog gain is 6 decibels (dB) may be half that of 0 decibels (dB), and noise can be further reduced by transferring that amount to the current source operating voltage. ..
  • the sizes of the current source transistors 321 to 324 are the same, they may be different.
  • the combination of transistors of different sizes allows the current source operating voltage to be fine-tuned.
  • the current source operating voltage is controlled in three stages, it can be controlled in four or more stages by adding a current source transistor and a switch.
  • the current source transistors are increased to four, and the comparator control unit 240 switches the connection form between them, so that the current source operating voltage is controlled in three stages. can do.
  • the VSL dynamic range and RTS noise can be controlled to more appropriate values than when the current source operating voltage is controlled in two stages.
  • the switches 332 and 332 switch the connection destination of the source of the current source transistor 322 to either the power supply side or the ground side.
  • the drain of the current source transistor 322 and the connection destination of the source are inverted from the power supply side, the ground side to the ground side, and the power supply side, so that a surge current may flow through the transistor.
  • the in-comparer current source 320 of the third embodiment is different from the first embodiment in that the surge current is suppressed.
  • FIG. 17 is a circuit diagram showing a configuration example of the current source 320 in the comparator according to the third embodiment of the present technology.
  • the drain of the current source transistor 321 is connected to the comparison circuit 310 as in the first embodiment, and the source of the current source transistor 322 is connected to the ground terminal. Be connected.
  • the switch 331 of the third embodiment opens and closes the path between the source of the current source transistor 321 and the ground terminal.
  • the switch 332 of the third embodiment opens and closes the path between the source of the current source transistor 321 and the drain of the current source transistor 322.
  • the switch 333 of the third embodiment opens and closes the path between the drain of the current source transistor 322 and the comparison circuit 310.
  • the configuration of the current source 350 in the comparator is the same as that of the current source 320 in the comparator.
  • FIG. 18 is a diagram showing an example of the state of the current source 320 in the comparator when the high gain is set in the third embodiment of the present technology.
  • the comparator control unit 240 opens the switches 331 and 333 and closes the switch 332.
  • the source of the current source transistor 321 and the drain of the current source transistor 322 are connected.
  • the current source transistors 321 and 322 are connected in series to the comparison circuit 310. Further, the current source operating voltage is Vdsat as in the first embodiment.
  • FIG. 19 is a diagram showing an example of the state of the current source 320 in the comparator when the low gain is set in the third embodiment of the present technology.
  • the comparator control unit 240 opens the switch 332 and closes the switches 331 and 333.
  • the source of the current source transistor 321 and the ground terminal are connected, and the drain of the current source transistor 322 and the comparison circuit 310 are connected.
  • the current source transistors 321 and 322 are connected in parallel to the comparison circuit 310.
  • the current source operating voltage is 0.5 Vdsat as in the first embodiment.
  • connection destinations of the drain and the source of the current source transistor 322 are fixed to the power supply side and the ground side at the time of switching, the connection destinations of the drain and the source are fixed at the time of switching. There is no need to invert from the power supply side or grounding side to the grounding side or power supply side. As a result, it is possible to suppress the flow of surge current through the transistor. The same applies to the current source transistor 321.
  • connection destinations of the drain and the source of the current source transistor 322 are fixed to the power supply side and the ground side, the connection destinations of the drain and the source are the power supplies at the time of switching. There is no need to invert from the side or ground side to the ground side or power supply side. As a result, the surge current flowing through the current source transistor 322 can be suppressed.
  • the comparator control unit 240 controls the conductance of the current source 320 in the comparator in two stages, but in the two-stage control, the adjustment range of the current source operating voltage is insufficient. I have something to do.
  • the comparator control unit 240 of the modification of the third embodiment is different from the third embodiment in that the conductance of the current source 320 in the comparator is controlled in three stages.
  • FIG. 20 is a circuit diagram showing a configuration example of the current source 320 in the comparator in the modified example of the third embodiment of the present technology.
  • the in-comparer current source 320 of the modification of the third embodiment further includes current source transistors 323 and 324, and further includes switches 334 to 339 in the switching circuit 330, as compared with the first embodiment. different.
  • connection configuration of the current source transistors 321 and 322 of the modified example of the third embodiment and the switches 331 to 333 is the same as that of the third embodiment.
  • the switch 334 opens and closes the path between the source of the current source transistor 322 and the ground terminal according to the switching signal CSW4.
  • the switch 335 opens and closes the path between the source of the current source transistor 322 and the drain of the current source transistor 323 according to the switching signal CSW5.
  • the switch 336 opens and closes the path between the drain of the current source transistor 323 and the comparison circuit 310 according to the switching signal CSW6.
  • the switch 337 opens and closes the path between the source of the current source transistor 323 and the ground terminal according to the switching signal CSW7.
  • the switch 338 opens and closes the path between the source of the current source transistor 323 and the drain of the current source transistor 324 according to the switching signal CSW8 from the vertical drive unit 210.
  • the switch 339 opens and closes the path between the drain of the current source transistor 324 and the comparison circuit 310 according to the switching signal CSW9 from the vertical drive unit 210. Further, the source of the current source transistor 324 is connected to the ground terminal.
  • the configuration of the current source 350 in the comparator is the same as that of the current source 320 in the comparator.
  • FIG. 21 is a diagram showing an example of the state of the current source 320 in the comparator when the high gain is set in the modified example of the third embodiment of the present technology.
  • the comparator control unit 240 closes the switches 332, 335 and 338, and opens the remaining switches.
  • the source of the current source transistor 321 and the drain of the current source transistor 322 are connected, and the source of the current source transistor 322 and the drain of the current source transistor 323 are connected.
  • the source of the current source transistor 323 and the drain of the current source transistor 324 are connected.
  • the current source transistors 321 to 324 are connected in series to the comparison circuit 310.
  • FIG. 22 is a diagram showing an example of the state of the current source 320 in the comparator when the middle gain is set in the modified example of the third embodiment of the present technology.
  • the comparator control unit 240 closes the switches 332, 334, 336 and 338, and opens the remaining switches.
  • the source of the current source transistor 321 and the drain of the current source transistor 322 are connected, and the source of the current source transistor 322 is connected to the ground terminal.
  • the drain of the current source transistor 323 is connected to the comparison circuit 310, and the source of the current source transistor 323 and the drain of the current source transistor 324 are connected.
  • the circuit in which the current source transistors 321 and 322 are connected in series and the circuit in which the current source transistors 323 and 324 are connected in series are connected in parallel.
  • FIG. 23 is a diagram showing an example of the state of the current source 320 in the comparator when the low gain is set in the modified example of the third embodiment of the present technology.
  • the comparator control unit 240 closes the switches 331, 333, 334, 336, 337 and 339, and opens the remaining switches.
  • the sources of the current source transistors 321, 322 and 323 are connected to the ground terminal, and the drains of the current source transistors 322, 323 and 324 are connected to the comparison circuit 310, respectively.
  • the current source transistors 321 to 324 are connected in parallel.
  • the comparator control unit 240 can control the conductance of the current source 320 in the comparator in three stages by switching the connection form. As a result, the adjustment range of the current source operating voltage can be expanded as compared with the case of controlling in two steps. Further, at the time of switching, the drain of the current source transistors 321 to 324 and the connection destination of the source are fixed to the power supply side and the ground side, so that the surge current can be suppressed.
  • the number of current source transistors is increased to four, and the comparator control unit 240 switches the connection form between them, so that the current source operating voltage is set to 3. It can be controlled in stages. As a result, the VSL dynamic range and RTS noise can be controlled to more appropriate values than when the current source operating voltage is controlled in two stages.
  • the current source transistors 321 and 322 to which a constant bias voltage Vb is applied to the gate are arranged in the current source 320 in the comparator.
  • the bias voltage Vb is set to a fixed value
  • the current amount of the current source 320 in the comparator may fluctuate when the connection mode is switched.
  • the solid-state image sensor 200 of the fourth embodiment is different from the first embodiment in that the current amount is made constant by using the current mirror circuit.
  • FIG. 24 is a circuit diagram showing a configuration example of the comparator control unit 240 according to the fourth embodiment of the present technology.
  • the comparator control unit 240 of the fourth embodiment includes a switching circuit 241 and a bias circuit 242.
  • the switching circuit 241 controls the conductance of the current sources 320 and 350 in the comparator by the switching signals CSW1 to CTRL3 based on the control signal CTRL from the gain control unit 220. Further, the switching signals CSW1 to CSW3 are also supplied to the bias circuit 242.
  • the bias circuit 242 includes a current source 243, current source transistors 244 and 245, and switches 246 to 248.
  • the current source 243 supplies a constant reference current.
  • the current source transistors 244 and 245 are connected in series with the current source 243. Further, the gates of these current source transistors 244 and 245 are connected to the connection nodes of the current source 243 and the current source transistor 244. Further, the gate voltage of the current source transistors 244 and 245 is supplied as a bias voltage Vb to the comparator internal current source 320 and the comparator internal current source 350 in each row.
  • the switch 246 opens and closes the path between the connection node of the current source transistors 244 and 245 and the ground terminal according to the changeover signal CSW1.
  • the switch 247 opens and closes the path between the source of the current source transistor 245 and the current source 243 according to the switching signal CSW2.
  • the switch 248 opens and closes the path between the source of the current source transistor 245 and the ground terminal according to the switching signal CSW3.
  • the circuit including the bias circuit 242 and the current sources 320 and 350 in the comparator functions as a current mirror circuit.
  • the reference current in the bias circuit 242 is copied to the in-comparator current sources 320 and 350.
  • the amount of current in the current sources 320 and 350 in the comparator can be kept constant before and after switching.
  • the circuit configuration of the bias circuit 242 may be changed according to the circuit of the current source 320 in the comparator of the second and third embodiments and the modified examples of the third embodiment.
  • the constant reference current in the bias circuit 242 is copied to the current source 320 in the comparator and operates as a current mirror circuit, so that the comparator is operated before and after switching.
  • the amount of current in the internal current sources 320 and 350 can be made constant.
  • the external circuit of the solid-state image sensor 200 sets the analog gain according to the illuminance, but in this configuration, the processing amount of the external circuit increases.
  • the image pickup device 100 of the fifth embodiment is different from the first embodiment in that the solid-state image pickup device 200 itself sets the analog gain according to the illuminance.
  • FIG. 25 is a block diagram showing a configuration example of the solid-state image sensor 200 according to the fifth embodiment of the present technology.
  • the solid-state image sensor 200 of the fifth embodiment is different from the first embodiment in that the control unit 221 and the register 222 are provided instead of the gain control unit 220 and the comparator control unit 240.
  • the image processing unit 290 of the fifth embodiment is different from the first embodiment in that the illuminance is measured based on the image data.
  • the image processing unit 290 calculates, for example, a statistic such as an average value, a median value, and a mode value of pixel signals in the image data as an illuminance.
  • the image processing unit 290 supplies illuminance data indicating illuminance to the control unit 221.
  • the register 222 stores the setting data in association with each of the plurality of illuminance ranges.
  • the range of illuminance includes, for example, a range of high illuminance higher than a predetermined value and a range of low illuminance below the predetermined value.
  • the setting data includes a control signal CTRL for controlling the lamp generation unit 230 and a switching signal CTRL.
  • a control signal CTRL for generating a reference signal having a large amplitude (in other words, setting a low gain) and a switching signal CTRL for connecting in parallel are associated with each other in a high illuminance range.
  • a control signal CTRL for generating a reference signal having a small amplitude (in other words, setting a high gain) and a switching signal CTRL for connecting in series are associated with each other in a low illuminance range.
  • the control unit 221 controls the lamp generation unit 230 and the comparator 300 in each row based on the illuminance data.
  • the control unit 221 reads the control signal CTRL and the switching signal CTRL according to the illuminance from the register 222, supplies the control signal CTRL to the lamp generation unit 230, and supplies the switching signal CTRL to the comparator 300 in each row.
  • the analog gain is controlled to a value corresponding to the illuminance.
  • the switching signal CSW controls the conductance to a value corresponding to the analog gain.
  • FIG. 26 is a flowchart showing an example of the operation of the solid-state image sensor 200 according to the fifth embodiment of the present technology. This operation is started, for example, when a predetermined application for capturing image data is executed.
  • the solid-state image sensor 200 performs photometric processing for measuring the illuminance of ambient light based on image data (step S910). Then, the solid-state image sensor 200 controls the conductances of the current sources 320 and 350 in the comparator according to the measured illuminance (step S920). The solid-state image sensor 200 performs an image pickup process for taking an image image (step S930). After step S930, the solid-state image sensor 200 ends the operation for imaging.
  • steps S910 to S930 are repeatedly executed in synchronization with the vertical synchronization signal.
  • FIG. 27 is a flowchart showing an example of photometric processing according to the fifth embodiment of the present technology.
  • the vertical drive unit 210 selects a read row (step S911) and exposes that row (step S912).
  • the column ADC 270 AD-converts the read line (step S913) and outputs line data under the control of the horizontal drive unit 280 (step S914).
  • the vertical drive unit 210 determines whether or not the read row is the last row (step S915). If it is not the last row (step S915: No), the vertical drive unit 210 repeats step S911 and subsequent steps.
  • step S915 when the read line is the last line (step S915: Yes), the image processing unit 290 generates illuminance data based on the image data and outputs it to the control unit 221 (step S916). After step S916, the solid-state image sensor 200 ends the photometric processing.
  • FIG. 28 is a flowchart showing an example of the imaging process according to the fifth embodiment of the present technology.
  • the vertical drive unit 210 selects a read row (step S931) and exposes that row (step S932).
  • the column ADC 270 AD-converts the read line (step S933) and outputs line data under the control of the horizontal drive unit 280 (step S934).
  • the vertical drive unit 210 determines whether or not the read row is the last row (step S935). If it is not the last row (step S935: No), the vertical drive unit 210 repeats step S931 and subsequent steps.
  • step S935 Yes
  • the image processing unit 290 processes the line data to generate and output the image data (step S936).
  • the solid-state image sensor 200 ends the photometric processing.
  • the image processing unit 290 measures the illuminance, and the control unit 221 controls the analog gain according to the illuminance, so that the outside of the solid-state image sensor 200 is used.
  • the circuit does not need to control the analog gain according to the illuminance. As a result, the amount of processing of the external circuit of the solid-state image sensor 200 can be reduced.
  • the comparator control unit 240 controls the conductance of the current sources 320 and 350 in the comparator to expand the VSL dynamic range.
  • the VSL dynamic range cannot be expanded unless the conductance of the current source outside the comparator is controlled.
  • the solid-state image sensor 200 of the sixth embodiment is different from the first embodiment in that the conductance of the current source outside the comparator is controlled.
  • FIG. 29 is a block diagram showing a configuration example of the column ADC 270 according to the sixth embodiment of the present technology.
  • the column ADC 270 of the sixth embodiment is different from the first embodiment in that the comparator 400 is provided instead of the comparator 300.
  • the comparator 400 compares the reference signal RMP input via the capacitance 271 with the pixel signal SIG input via the capacitance 274.
  • the comparator 400 supplies the comparison result COMP to the counter 272.
  • a differential amplifier circuit (not shown) is arranged in the comparator 400 instead of the circuit illustrated in FIG.
  • the differential amplifier circuit is an example of the comparison circuit described in the claims.
  • a load MOS current source 255 is connected to each of the vertical signal lines 269.
  • the circuit configuration of the load MOS current source 255 is the same as that of the comparator inner current source 320 of the first embodiment.
  • the comparator control unit 240 of the sixth embodiment controls the conductance of the load MOS current source 255 according to the analog gain.
  • the comparator control unit 240 reduces the conductance of the load MOS current source 255 to suppress RTS noise.
  • the comparator control unit 240 increases the conductance of the load MOS current source 255 to expand the VSL dynamic range. This makes it possible to improve the image quality of the image data.
  • the comparator control unit 240 in order for the comparator control unit 240 to control the conductance of the load MOS current source 255 according to the analog gain, the comparator 400 including a differential amplifier circuit is included. In the case of using, the image quality can be improved.
  • the reference signal is generated by the DAC in the lamp generation unit 230, but the amplitude control range may be insufficient only with the DAC.
  • the solid-state image sensor 200 of the seventh embodiment is different from the sixth embodiment in that the conductance of the current source in the lamp generation unit 230 is further controlled.
  • FIG. 30 is a circuit diagram showing a configuration example of the lamp generation unit 230 according to the seventh embodiment of the present technology.
  • the lamp generator 230 includes a lamp signal generator 231, a source follower current source 232, and a source follower transistor 233.
  • As the source follower transistor 233 for example, a pMOS transistor is used.
  • the lamp signal generator 231 generates a saw-like output signal Vout according to the control signal CTRL.
  • a DAC is used as the lamp signal generator 231.
  • the lamp signal generator 231 supplies the generated output signal Vout to the gate of the source follower transistor 233.
  • the source follower current source 232 and the source follower transistor 233 are connected in series between the power supply terminal and the ground terminal.
  • the source follower transistor 233 outputs a signal corresponding to the output signal Vout from the source to the column ADC 270 as a reference signal RMP.
  • the source follower current source 232 generates a constant current.
  • the circuit configuration of the source follower current source 232 is the same as that of the comparator inner current source 320 of the first embodiment.
  • the comparator control unit 240 of the seventh embodiment controls the conductance of the source follower current source 232 according to the analog gain. In the case of low gain, the comparator control unit 240 connects the current source transistors in the source follower current source 232 in parallel to increase the conductance. On the other hand, in the case of high gain, the comparator control unit 240 connects the current source transistors in the source follower current source 232 in series to reduce the conductance. By controlling the conductance of the source follower current source 232, the amplitude control range can be increased.
  • the seventh embodiment is applied to the column ADC 270 of the sixth embodiment
  • the present embodiment is not limited to this configuration, and the seventh embodiment is applied to the column ADC 270 of the first embodiment. You can also do it. Further, it is also possible to apply the second to fifth embodiments and modified examples of the third embodiment to the seventh embodiment.
  • the comparator control unit 240 further controls the conductance of the source follower current source 232, so that the control range of the amplitude of the reference signal RMP can be increased. can.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 31 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 has a driving force generator for generating a driving force of a vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, turn signals or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle outside information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the out-of-vehicle information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the image pickup unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver has fallen asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a head-up display.
  • FIG. 32 is a diagram showing an example of the installation position of the image pickup unit 12031.
  • the image pickup unit 12101, 12102, 12103, 12104, 12105 is provided.
  • the image pickup units 12101, 12102, 12103, 12104, 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100.
  • the image pickup unit 12101 provided in the front nose and the image pickup section 12105 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the image pickup units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100.
  • the image pickup unit 12104 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the image pickup unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 32 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging range of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the image pickup units 12101 to 12104, a bird's-eye view image of the vehicle 12100 can be obtained.
  • At least one of the image pickup units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera including a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the image pickup range 12111 to 12114 based on the distance information obtained from the image pickup unit 12101 to 12104, and a temporal change of this distance (relative speed with respect to the vehicle 12100). By obtaining can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the image pickup units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the image pickup units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging unit 12101 to 12104.
  • pedestrian recognition is, for example, a procedure for extracting feature points in an image captured by an image pickup unit 12101 to 12104 as an infrared camera, and pattern matching processing is performed on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 determines the square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the image pickup unit 12031 among the configurations described above.
  • the image pickup apparatus 100 of FIG. 1 can be applied to the image pickup unit 12031.
  • the present technology can have the following configurations.
  • a current source that generates a constant current
  • a pixel circuit that generates a pixel signal having a voltage higher than a predetermined lower limit voltage according to the conductance of the current source, and a pixel circuit.
  • a comparison circuit that amplifies the pixel signal at a predetermined amplification factor and compares it with a predetermined reference signal.
  • a control unit that reduces the conductance as the amplification factor increases,
  • a solid-state image pickup device including a counter that counts and outputs a count value over a period of time until the comparison result of the comparison circuit is inverted.
  • the current source is With multiple transistors
  • the plurality of transistors include first and second transistors connected in series to the comparison circuit.
  • the switching circuit is A first switch that connects the connection node of the first and second transistors to a predetermined ground terminal, A second switch that connects the source of the second transistor to the comparison circuit,
  • the plurality of transistors include first, second, third and fourth transistors connected in series with the comparison circuit.
  • the switching circuit is A first switch that connects the connection node of the first and second transistors to a predetermined ground terminal, A second switch that connects the connection nodes of the second and third transistors to the comparison circuit, A third switch that connects the connection node of the second and third transistors to the ground terminal, A fourth switch that connects the connection nodes of the third and fourth transistors to the comparison circuit, A fifth switch that connects the connection node of the third and fourth transistors to the ground terminal, A sixth switch that connects the source of the fourth transistor to the comparison circuit,
  • the solid-state image pickup device according to (2) above, comprising a seventh switch for connecting the source of the fourth transistor to the ground terminal.
  • the plurality of transistors are The first transistor to which the drain is connected to the comparison circuit and Includes a second transistor with a source connected to a given ground terminal, including
  • the switching circuit is A first switch that connects the source of the first transistor to the ground terminal, A second switch connecting the source of the first transistor and the drain of the second transistor,
  • the plurality of transistors are The first transistor to which the drain is connected to the comparison circuit and With the second and third transistors, Includes a fourth transistor with a source connected to a given ground terminal, including
  • the switching circuit is A first switch that connects the source of the first transistor to the ground terminal, A second switch connecting the source of the first transistor and the drain of the second transistor, A third switch that connects the drain of the second transistor to the comparison circuit, A fourth switch that connects the source of the second transistor to the ground terminal, A fifth switch connecting the source of the second transistor and the drain of the third transistor, A sixth switch that connects the drain of the third transistor to the comparison circuit, A seventh switch that connects the source of the third transistor to the ground terminal, An eighth switch connecting the source of the third transistor and the drain of the fourth transistor,
  • the solid-state image pickup device according to (2) above, comprising a ninth switch for connecting the drain of the fourth transistor to the comparison circuit.
  • the solid-state imaging device according to any one of (1) to (6) above, wherein the reference current is copied to the current source.
  • an image processing unit for measuring the illuminance based on the image data in which the count values are arranged is provided.
  • the solid-state image pickup device according to any one of (1) to (7), wherein the control unit controls the amplification factor to a value corresponding to the illuminance.
  • the pixel circuit is connected to the comparison circuit via a vertical signal line, and is connected to the comparison circuit.
  • the solid-state imaging device according to any one of (1) to (8), wherein the comparison circuit is inserted between the vertical signal line and the current source.
  • the pixel circuit is connected to the comparison circuit via a vertical signal line.
  • the solid-state imaging device according to any one of (1) to (8), wherein the current source is connected to the vertical signal line.
  • a generator that generates a saw-like output signal, Further, a source follower transistor that outputs a signal corresponding to the output signal from the source as the reference signal is provided.
  • the current source is The current source in the comparator connected to the comparison circuit and
  • the solid-state imaging device according to any one of (1) to (10) above, comprising a source follower current source connected to the source of the source follower transistor.
  • a current source that generates a constant current
  • a pixel circuit that generates a pixel signal having a voltage higher than a predetermined lower limit voltage according to the conductance of the current source, and a pixel circuit.
  • a comparison circuit that amplifies the pixel signal at a predetermined amplification factor and compares it with a predetermined reference signal.
  • a control unit that reduces the conductance as the amplification factor increases, A counter that counts and outputs the count value over the time until the comparison result of the comparison circuit is inverted, and
  • An image pickup apparatus including a storage unit for storing image data in which digital signals indicating the count values are arranged.
  • a pixel signal generation procedure in which the pixel circuit generates a pixel signal having a voltage higher than a predetermined lower limit voltage according to the conductance of the current source that generates a constant current.
  • a comparison procedure for amplifying the pixel signal at a predetermined amplification factor and comparing it with a predetermined reference signal.
  • a control procedure that reduces the conductance as the amplification factor increases, and
  • the current source is a plurality of transistors and A photodetector including a switching circuit for switching a connection form of the plurality of transistors.
  • the plurality of transistors include first and second transistors connected in series to the comparison circuit.
  • the switching circuit is A first switch that connects the connection node of the first and second transistors to a predetermined ground terminal, A second switch that connects the source of the second transistor to the comparison circuit, The solid-state image pickup device according to (14), further comprising a third switch for connecting the source of the second transistor to the ground terminal.
  • the plurality of transistors include first, second, third and fourth transistors connected in series with the comparison circuit.
  • the switching circuit is A first switch that connects the connection node of the first and second transistors to a predetermined ground terminal, A second switch that connects the connection nodes of the second and third transistors to the comparison circuit, A third switch that connects the connection node of the second and third transistors to the ground terminal, A fourth switch that connects the connection nodes of the third and fourth transistors to the comparison circuit, A fifth switch that connects the connection node of the third and fourth transistors to the ground terminal, A sixth switch that connects the source of the fourth transistor to the comparison circuit,
  • the solid-state image pickup device according to (14), further comprising a seventh switch for connecting the source of the fourth transistor to the ground terminal.
  • the plurality of transistors are The first transistor to which the drain is connected to the comparison circuit and Includes a second transistor with a source connected to a given ground terminal, including
  • the switching circuit is A first switch that connects the source of the first transistor to the ground terminal, A second switch connecting the source of the first transistor and the drain of the second transistor,
  • the plurality of transistors are The first transistor to which the drain is connected to the comparison circuit and With the second and third transistors, Includes a fourth transistor with a source connected to a given ground terminal, including
  • the switching circuit is A first switch that connects the source of the first transistor to the ground terminal, A second switch connecting the source of the first transistor and the drain of the second transistor, A third switch that connects the drain of the second transistor to the comparison circuit, A fourth switch that connects the source of the second transistor to the ground terminal, A fifth switch connecting the source of the second transistor and the drain of the third transistor, A sixth switch that connects the drain of the third transistor to the comparison circuit, A seventh switch that connects the source of the third transistor to the ground terminal, An eighth switch connecting the source of the third transistor and the drain of the fourth transistor,
  • the solid-state image pickup device according to (14), further comprising a ninth switch for connecting the drain of the fourth transistor to the comparison circuit.
  • Imaging device 110
  • Optical unit 120
  • DSP circuit 130 Display unit 140
  • Operation unit 150
  • Bus 160
  • Frame memory 170
  • Power supply unit 180
  • Solid-state image pickup element 201
  • Light receiving chip 202
  • Circuit chip 210
  • Vertical drive unit 220 Gain control unit 221
  • Control unit 222
  • Register 230
  • Lamp generator 231 Lamp signal generator 231
  • Lamp signal generator 232
  • Source follower current source 233
  • Source follower transistor 240
  • Comparer control unit 241
  • Switching circuit 242 Bias circuit 243
  • Current source 244, 245, 321 to 324
  • Switch 250 Pixel array part 255
  • Load MOS current source 260
  • Pixel circuit 261 Photoelectric conversion element 262 Transfer transistor 263 Reset transistor 264 Floating diffusion layer 265
  • Amplification transistor 266 Selective transistor 270 Column ADC 271, 274, 313 Capacity 272 Counter 273 Latch 280

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

比較器を用いる固体撮像素子において、画像データの画質を向上させる。　固体撮像素子は、電流源、画素回路、比較回路、制御部およびカウンタを具備する。電流源は、一定の電流を生成する。画素回路は、電流源のコンダクタンスに応じた所定の下限電圧よりも高い電圧の画素信号を生成する。比較回路は、画素信号を所定の増幅率で増幅して所定の参照信号と比較する。制御部は、増幅率が高いほどコンダクタンスを減少させる。カウンタは、比較回路の比較結果が反転するまでの時間に亘って計数値を計数して出力する。

Description

固体撮像素子、撮像装置、および、固体撮像素子の制御方法
　本技術は、固体撮像素子に関する。詳しくは、比較器およびカウンタによりアナログデジタル変換を行う固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。
　従来より、構造が簡易であることから、シングルスロープ型のＡＤＣ（Analog to Digital Converter）が固体撮像素子などにおいてＡＤ（Analog to Digital）変換に用いられている。このシングルスロープ型のＡＤＣは、一般的には比較器と、その比較器の比較結果に基づいて計数を行うカウンタとから構成される。この比較器内に、例えば、ｐＭＯＳ（p-channel Metal-Oxide-Semiconductor）トランジスタ、電流源およびインバータを配置した固体撮像素子が提案されている（例えば、特許文献１参照。）。このｐＭＯＳトランジスタのゲートには参照信号が入力され、ソースには垂直信号線を介して画素信号が入力され、ドレインには電流源が接続される。そして、ｐＭＯＳトランジスタおよび電流源の接続ノードの電圧が、画素信号および参照信号の比較結果としてインバータを介してカウンタに出力される。
米国特許出願公開第２０１８／０１０３２２２号
　上述の固体撮像素子では、画素回路の電源を比較器が共用することにより、画素回路と別途に比較器にも電源を設ける構成と比較して消費電力の削減を図っている。しかしながら、上述の固体撮像素子では、電流源およびｐＭＯＳトランジスタを垂直信号線に直列に接続しているため、それらを接続しない場合よりも画素信号のダイナミックレンジが低下してしまう。また、ダイナミックレンジを拡大するためにコンダクタンスを大きくするほど、電流源で生じるノイズが増大してしまう。このため、上述の固体撮像素子では、ダイナミックレンジの拡大とノイズ低減とを両立することができず、ダイナミックレンジの不足やノイズの増大に起因して画像データの画質が低下するという問題がある。
　本技術はこのような状況に鑑みて生み出されたものであり、比較器を用いる固体撮像素子において、画像データの画質を向上させることを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、一定の電流を生成する電流源と、上記電流源のコンダクタンスに応じた所定の下限電圧よりも高い電圧の画素信号を生成する画素回路と、上記画素信号を所定の増幅率で増幅して所定の参照信号と比較する比較回路と、上記増幅率が高いほど上記コンダクタンスを減少させる制御部と、上記比較回路の比較結果が反転するまでの時間に亘って計数値を計数して出力するカウンタとを具備する固体撮像素子、および、固体撮像素子の制御方法である。これにより、画像データの画質が向上するという作用をもたらす。
　また、この第１の側面において、上記電流源は、複数のトランジスタと、上記複数のトランジスタの接続形態を切り替えるスイッチング回路とを備えてもよい。これにより、電流源のコンダクタンスが制御されるという作用をもたらす。
　また、この第１の側面において、上記複数のトランジスタは、上記第１および第２のトランジスタの接続ノードを所定の接地端子に接続する第１スイッチと、上記第２のトランジスタのソースを上記比較回路に接続する第２スイッチと、上記第２のトランジスタのソースを上記接地端子に接続する第３スイッチとを備えてもよい。これにより、コンダクタンスが２段階で制御されるという作用をもたらす。
　また、この第１の側面において、上記複数のトランジスタは、上記比較回路に直列に接続された第１、第２、第３および第４のトランジスタを含み、上記スイッチング回路は、上記第１および第２のトランジスタの接続ノードを所定の接地端子に接続する第１スイッチと、上記第２および第３のトランジスタの接続ノードを上記比較回路に接続する第２スイッチと、上記第２および第３のトランジスタの接続ノードを上記接地端子に接続する第３スイッチと、上記第３および第４のトランジスタの接続ノードを上記比較回路に接続する第４スイッチと、上記第３および第４のトランジスタの接続ノードを上記接地端子に接続する第５スイッチと、上記第４のトランジスタのソースを上記比較回路に接続する第６スイッチと、上記第４のトランジスタのソースを上記接地端子に接続する第７スイッチとを備えててもよい。これにより、コンダクタンスが３段階で制御されるという作用をもたらす。
　また、この第１の側面において、上記複数のトランジスタは、上記比較回路にドレインが接続された第１のトランジスタと、所定の接地端子にソースが接続された第２のトランジスタとを含み、上記スイッチング回路は、上記第１のトランジスタのソースを上記接地端子に接続する第１スイッチと、上記第１のトランジスタのソースと上記第２のトランジスタのドレインとを接続する第２スイッチと、上記第２のトランジスタのドレインを上記比較回路に接続する第３スイッチとを備えてもよい。これにより、サージ電流が抑制されるという作用をもたらす。
　また、この第１の側面において、上記複数のトランジスタは、上記比較回路にドレインが接続された第１のトランジスタと、第２および第３のトランジスタと、所定の接地端子にソースが接続された第４のトランジスタとを含み、上記スイッチング回路は、上記第１のトランジスタのソースを上記接地端子に接続する第１スイッチと、上記第１のトランジスタのソースと上記第２のトランジスタのドレインとを接続する第２スイッチと、上記第２のトランジスタのドレインを上記比較回路に接続する第３スイッチと、上記第２のトランジスタのソースを上記接地端子に接続する第４スイッチと、上記第２のトランジスタのソースと上記第３のトランジスタのドレインとを接続する第５スイッチと、上記第３のトランジスタのドレインを上記比較回路に接続する第６スイッチと、上記第３のトランジスタのソースを上記接地端子に接続する第７スイッチと、上記第３のトランジスタのソースと上記第４のトランジスタのドレインとを接続する第８スイッチと、上記第４のトランジスタのドレインを上記比較回路に接続する第９スイッチとを備えててもよい。これにより、サージ電流が抑制され、コンダクタンスが３段階で制御されるという作用をもたらす。
　また、この第１の側面において、一定の参照電流を生成するバイアス回路をさらに具備し、上記参照電流は、上記電流源にコピーされてもよい。これにより、電流量が一定に維持されるという作用をもたらす。
　また、この第１の側面において、上記計数値を配列した画像データに基づいて照度を測定する画像処理部をさらに具備し、上記制御部は、上記照度に応じた値に上記増幅率を制御してもよい。これにより、照度に応じてコンダクタンスが制御されるという作用をもたらす。
　また、この第１の側面において、上記画素回路は、垂直信号線を介して上記比較回路に接続され、上記比較回路は、上記垂直信号線と上記電流源との間に挿入されてもよい。これにより、下限電圧が、比較回路、電流源の動作電圧に応じた値になるという作用をもたらす。
　また、この第１の側面において、上記画素回路は、垂直信号線を介して上記比較回路に接続され、上記電流源は、上記垂直信号線に接続されてもよい。これにより、下限電圧が、電流源の動作電圧に応じた値になるという作用をもたらす。
　また、この第１の側面において、のこぎり波状の出力信号を生成する生成器と、上記出力信号に応じた信号を上記参照信号としてソースから出力するソースフォロワートランジスタとをさらに具備し、上記電流源は、上記比較回路に接続された比較器内電流源と、上記ソースフォロワートランジスタの上記ソースに接続されたソースフォロワー電流源とを備えてもよい。これにより、参照信号の振幅の制御範囲が大きくなるという作用をもたらす。
　また、本技術の第２の側面は、一定の電流を生成する電流源と、上記電流源のコンダクタンスに応じた所定の下限電圧よりも高い電圧の画素信号を生成する画素回路と、上記画素信号を所定の増幅率で増幅して所定の参照信号と比較する比較回路と、上記増幅率が高いほど上記コンダクタンスを減少させる制御部と、上記比較回路の比較結果が反転するまでの時間に亘って計数値を計数して出力するカウンタと、上記計数値を示すデジタル信号を配列した画像データを記憶する記憶部とを具備する撮像装置である。これにより、画質が向上した画像データが撮像されるという作用をもたらす。
　また、本技術の第３の側面は、入射する光に応じて画素信号を出力する画素と、上記画素信号を伝達する垂直信号線と、ソースおよびドレインの一方が上記垂直信号線に接続され、ゲートが参照信号を受けるトランジスタを有する比較器と、上記トランジスタの上記ソースおよび上記ドレインの他方に接続される電流源とを具備し、上記電流源は複数のトランジスタと、上記複数のトランジスタの接続形態を切り替えるスイッチング回路とを具備する光検出装置である。これにより、画像データの画質が向上するという作用をもたらす。
　また、この第３の側面において、上記複数のトランジスタは、上記比較回路に直列に接続された第１および第２のトランジスタを含み、上記スイッチング回路は、上記第１および第２のトランジスタの接続ノードを所定の接地端子に接続する第１スイッチと、上記第２のトランジスタのソースを上記比較回路に接続する第２スイッチと、上記第２のトランジスタのソースを上記接地端子に接続する第３スイッチとを備えててもよい。これにより、コンダクタンスが２段階で制御されるという作用をもたらす。
　また、この第３の側面において、上記複数のトランジスタは、上記比較回路に直列に接続された第１、第２、第３および第４のトランジスタを含み、上記スイッチング回路は、上記第１および第２のトランジスタの接続ノードを所定の接地端子に接続する第１スイッチと、上記第２および第３のトランジスタの接続ノードを上記比較回路に接続する第２スイッチと、上記第２および第３のトランジスタの接続ノードを上記接地端子に接続する第３スイッチと、上記第３および第４のトランジスタの接続ノードを上記比較回路に接続する第４スイッチと、上記第３および第４のトランジスタの接続ノードを上記接地端子に接続する第５スイッチと、上記第４のトランジスタのソースを上記比較回路に接続する第６スイッチと、上記第４のトランジスタのソースを上記接地端子に接続する第７スイッチとを備えててもよい。これにより、コンダクタンスが３段階で制御されるという作用をもたらす。
　また、この第３の側面において、上記複数のトランジスタは、上記比較回路にドレインが接続された第１のトランジスタと、所定の接地端子にソースが接続された第２のトランジスタとを含み、上記スイッチング回路は、上記第１のトランジスタのソースを上記接地端子に接続する第１スイッチと、上記第１のトランジスタのソースと上記第２のトランジスタのドレインとを接続する第２スイッチと、上記第２のトランジスタのドレインを上記比較回路に接続する第３スイッチとを備えててもよい。これにより、サージ電流が抑制されるという作用をもたらす。
　また、この第３の側面において、上記複数のトランジスタは、上記比較回路にドレインが接続された第１のトランジスタと、第２および第３のトランジスタと、所定の接地端子にソースが接続された第４のトランジスタとを含み、上記スイッチング回路は、上記第１のトランジスタのソースを上記接地端子に接続する第１スイッチと、上記第１のトランジスタのソースと上記第２のトランジスタのドレインとを接続する第２スイッチと、上記第２のトランジスタのドレインを上記比較回路に接続する第３スイッチと、上記第２のトランジスタのソースを上記接地端子に接続する第４スイッチと、上記第２のトランジスタのソースと上記第３のトランジスタのドレインとを接続する第５スイッチと、上記第３のトランジスタのドレインを上記比較回路に接続する第６スイッチと、上記第３のトランジスタのソースを上記接地端子に接続する第７スイッチと、上記第３のトランジスタのソースと上記第４のトランジスタのドレインとを接続する第８スイッチと、上記第４のトランジスタのドレインを上記比較回路に接続する第９スイッチとを備えててもよい。これにより、サージ電流が抑制され、コンダクタンスが３段階で制御されるという作用をもたらす。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素回路の一構成例を示す回路図である。 本技術の第１の実施の形態におけるカラムＡＤＣの一構成例を示すブロック図である。 本技術の第１の実施の形態における参照信号の波形の一例を示す図である。 本技術の第１の実施の形態における比較器の一構成例を示す回路図である。 本技術の第１の実施の形態におけるダイナミックレンジの制御を説明するための図である。 本技術の第１の実施の形態におけるコンダクタンスの制御を説明するための図である。 本技術の第１の実施の形態における比較器内電流源の一構成例を示す回路図である。 本技術の第１の実施の形態におけるハイゲインが設定された際の比較器内電流源の状態の一例を示す図である。 本技術の第１の実施の形態におけるローゲインが設定された際の比較器内電流源の状態の一例を示す図である。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第２の実施の形態における比較器内電流源の一構成例を示す回路図である。 本技術の第２の実施の形態におけるハイゲインが設定された際の比較器内電流源の状態の一例を示す図である。 本技術の第２の実施の形態におけるミドルゲインが設定された際の比較器内電流源の状態の一例を示す図である。 本技術の第２の実施の形態におけるローゲインが設定された際の比較器内電流源の状態の一例を示す図である。 本技術の第３の実施の形態における比較器内電流源の一構成例を示す回路図である。 本技術の第３の実施の形態におけるハイゲインが設定された際の比較器内電流源の状態の一例を示す図である。 本技術の第３の実施の形態におけるローゲインが設定された際の比較器内電流源の状態の一例を示す図である。 本技術の第３の実施の形態の変形例における比較器内電流源の一構成例を示す回路図である。 本技術の第３の実施の形態の変形例におけるハイゲインが設定された際の比較器内電流源の状態の一例を示す図である。 本技術の第３の実施の形態の変形例におけるミドルゲインが設定された際の比較器内電流源の状態の一例を示す図である。 本技術の第３の実施の形態の変形例におけるローゲインが設定された際の比較器内電流源の状態の一例を示す図である。 本技術の第４の実施の形態における比較器制御部の一構成例を示す回路図である。 本技術の第５の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第５の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。 本技術の第５の実施の形態における測光処理の一例を示すフローチャートである。 本技術の第５の実施の形態における撮像処理の一例を示すフローチャートである。 本技術の第６の実施の形態におけるカラムＡＤＣの一構成例を示すブロック図である。 本技術の第７の実施の形態におけるランプ生成部の一構成例を示す回路図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（比較器内の電流源のコンダクタンスを制御する例）
　２．第２の実施の形態（比較器内の電流源のコンダクタンスを３段階で制御する例）
　３．第３の実施の形態（比較器内の電流源のコンダクタンスを制御し、サージ電流を抑制する例）
　４．第４の実施の形態（比較器内の電流源のコンダクタンスを制御し、カレントミラー回路を用いる例）
　５．第５の実施の形態（照度に応じてアナログゲインを設定し、比較器内の電流源のコンダクタンスを制御する例）
　６．第６の実施の形態（ランプ生成部内の電流源のコンダクタンスを制御する例）
　７．第７の実施の形態（比較器外の電流源のコンダクタンスを制御する例）
　８．移動体への応用例
　＜１．第１の実施の形態＞
　［撮像装置の構成例］
　図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２００およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに撮像装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。撮像装置１００としては、スマートフォンに搭載されるカメラや、車載カメラなどが想定される。
　光学部１１０は、被写体からの光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、光電変換により画像データを生成するものである。この固体撮像素子２００は、生成した画像データをＤＳＰ回路１２０に信号線２０９を介して供給する。
　ＤＳＰ回路１２０は、画像データに対して所定の信号処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。
　表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。
　バス１５０は、光学部１１０、固体撮像素子２００、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。
　フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２００、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。
　［固体撮像素子の構成例］
　図２は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、回路チップ２０２と、その回路チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、例えば、Ｃｕ－Ｃｕ接合により電気的に接続される。なお、Ｃｕ－Ｃｕ接合の他、ビアやバンプにより接続することもできる。
　受光チップ２０１には、画素アレイ部２５０が配置される。また、回路チップ２０２には、垂直駆動部２１０、ゲイン制御部２２０、ランプ生成部２３０、比較器制御部２４０、カラムＡＤＣ２７０、水平駆動部２８０および画像処理部２９０が配置される。
　なお、受光チップ２０１および回路チップ２０２のそれぞれに配置する回路は、同図に例示した構成に限定されない。例えば、画素アレイ部２５０と、カラムＡＤＣ２７０内の比較器（不図示）とを受光チップ２０１に配置し、それ以外の回路を回路チップ２０２に配置することもできる。
　画素アレイ部２５０には、二次元格子状に複数の画素回路２６０が配列される。以下、所定の水平方向に配列された画素回路２６０の集合を「行」と称し、行に垂直方向に配列された画素回路２６０の集合を「列」と称する。
　垂直駆動部２１０は、行を順に駆動してアナログの画素信号をカラムＡＤＣ２７０へ出力させるものである。
　ゲイン制御部２２０は、垂直同期信号ＶＳＹＮＣに同期して、設定データに基づいてアナログゲインを制御するものである。ここで、垂直同期信号ＶＳＹＮＣは、撮像タイミングを示す所定周波数（６０ヘルツなど）の周期信号である。また、アナログゲインは、カラムＡＤＣ２７０内の比較器が、画素信号を増幅する際の増幅率である。設定データは、アナログゲインの設定値を示すデータである。垂直同期信号ＶＳＹＮＣおよび設定データは、固体撮像素子２００の外部の回路（ＤＳＰ回路１２０など）により生成され、固体撮像素子２００に入力される。
　そして、ゲイン制御部２２０は、ランプ生成部２３０を制御するためのデジタルの制御信号ＣＴＲＬを生成して、ランプ生成部２３０および比較器制御部２４０に供給する。
　ランプ生成部２３０は、制御信号ＣＴＲＬに従って、のこぎり波状のランプ信号を生成し、参照信号としてカラムＡＤＣ２７０に供給するものである。ランプ生成部２３０は、例えば、ＤＡＣ（Digital to Analog Converter）などにより実現される。
　ここで、ゲイン制御部２２０は、設定データの示すアナログゲインが高いほど、制御信号ＣＴＲＬによりランプ信号の振幅を小さくする。
　比較器制御部２４０は、制御信号ＣＴＲＬに基づいて、カラムＡＤＣ２７０内の比較器（不図示）のコンダクタンスを制御するものである。コンダクタンスの制御内容に関しては、後述する。
　カラムＡＤＣ２７０には、列ごとにＡＤＣ（不図示）が配置される。ＡＤＣのそれぞれは、対応する列の画素信号をデジタル信号に変換し、水平駆動部２８０の制御に従って画像処理部２９０へ供給する。
　水平駆動部２８０は、カラムＡＤＣ２７０を制御して、デジタル信号を順に出力させるものである。
　画像処理部２９０は、デジタル信号を配列した画像データに対して、デモザイク処理やホワイトバランス処理などの各種の画像処理を行うものである。この画像処理部２９０は、処理後の画像データを信号線２０９を介してＤＳＰ回路１２０に供給する。なお、画像処理部２９０内の処理の一部または全てを、固体撮像素子２００の外部の回路（ＤＳＰ回路１２０など）が画像処理部２９０の代わりに実行することもできる。
　［画素回路の構成例］
　図３は、本技術の第１の実施の形態における画素回路２６０の一構成例を示す回路図である。この画素回路２６０は、光電変換素子２６１、転送トランジスタ２６２、リセットトランジスタ２６３、浮遊拡散層２６４、増幅トランジスタ２６５および選択トランジスタ２６６を備える。また、画素アレイ部２５０において、垂直方向に沿って垂直信号線２６９が列ごとに配線されている。
　光電変換素子２６１は、入射光を光電変換して電荷を生成するものである。転送トランジスタ２６２は、垂直駆動部２１０からの駆動信号ＴＲＧに従って、光電変換素子２６１から浮遊拡散層２６４へ電荷を転送するものである。
　リセットトランジスタ２６３は、垂直駆動部２１０からの駆動信号ＲＳＴに従って、浮遊拡散層２６４から電荷を引き抜いて初期化するものである。
　浮遊拡散層２６４は、電荷を蓄積し、電荷量に応じた電圧を生成するものである。増幅トランジスタ２６５は、浮遊拡散層２６４の電圧を増幅するものである。
　選択トランジスタ２６６は、垂直駆動部２１０からの駆動信号ＳＥＬに従って、増幅された電圧の信号を画素信号として、カラムＡＤＣ２７０へ垂直信号線２６９を介して出力するものである。
　なお、画素回路２６０は、光電変換により、アナログの画素信号を生成することができるものであれば、同図に例示した回路に限定されない。
　［カラムＡＤＣの構成例］
　図４は、本技術の第１の実施の形態におけるカラムＡＤＣ２７０の一構成例を示すブロック図である。このカラムＡＤＣ２７０には、容量２７１、比較器３００、カウンタ２７２およびラッチ２７３が列ごとに配置される。列数がＮ（Ｎは、整数）である場合には、容量２７１、比較器３００、カウンタ２７２およびラッチ２７３は、Ｎ個ずつ配置される。
　比較器３００は、ランプ生成部２３０からの参照信号ＲＭＰ（ランプ信号）と、対応する列からの画素信号ＳＩＧとを比較するものである。参照信号ＲＭＰは、容量２７１を介して比較器３００に入力され、画素信号は、垂直信号線２６９を介して入力される。比較器３００は、参照信号ＲＭＰと、画素信号ＳＩＧとの比較結果ＣＯＭＰを、対応する列のカウンタ２７２に供給する。
　また、画素回路２６０が初期化されたときの画素信号のレベルを、以下、「リセットレベル」と称し、浮遊拡散層２６４へ電荷が転送されたときの画素信号のレベルを、以下、「信号レベル」と称する。
　カウンタ２７２は、比較結果ＣＯＭＰが反転するまでの期間に亘って計数値を計数するものである。このカウンタ２７２は、例えば、リセットレベルとの比較結果ＣＯＭＰが反転するまでの期間に亘ってダウンカウントし、信号レベルとの比較結果ＣＯＭＰが反転するまでの期間に亘ってアップカウントする。これにより、リセットレベルと信号レベルとの差分を求めるＣＤＳ（Correlated Double Sampling）処理が実現される。
　そして、カウンタ２７２は、計数値を示すデジタル信号をラッチ２７３に保持させる。比較器３００およびカウンタ２７２により、アナログの画素信号をデジタル信号に変換するＡＤ変換処理が実現される。すなわち、比較器３００およびカウンタ２７２は、ＡＤＣとして機能する。このように比較器およびカウンタを用いるＡＤＣは、一般に、シングルスロープ型のＡＤＣと呼ばれる。
　なお、ＣＤＳ処理をアップカウントおよびダウンカウントにより実現しているが、この構成に限定されない。カウンタ２７２がアップカウントおよびダウンカウントのいずれかのみを行い、差分を求めるＣＤＳ処理を後段の回路が実行する構成としてもよい。
　ラッチ２７３は、デジタル信号を保持するものである。このラッチ２７３は、水平駆動部２８０の制御に従って、保持したデジタル信号を画像処理部２９０に出力する。
　図５は、本技術の第１の実施の形態における参照信号ＲＭＰの波形の一例を示す図である。同図におけるａは、所定の境界値より低いアナログゲインであるローゲインに制御する際の参照信号ＲＭＰの波形の一例を示す図である。同図におけるｂは、その境界値より高いアナログゲインであるハイゲインに制御する際の参照信号ＲＭＰの波形の一例を示す図である。
　同図におけるａおよびｂに例示するように、リセットレベルをＡＤ変換するためのタイミングｔ１からｔ２までの期間に亘って、参照信号ＲＭＰは徐々に低下する。また、信号レベルをＡＤ変換するためのタイミングｔ３からｔ４までの期間においても、参照信号ＲＭＰは徐々に低下し、その振幅は、リセットレベルのＡＤ変換期間よりも大きい。
　また、同図におけるａに例示するように、ローゲインに制御する際には、参照信号ＲＭＰの振幅がハイゲインの場合よりも大きな値となる。また、同図におけるｂに例示するように、ハイゲインに制御する際には、参照信号ＲＭＰの振幅がローゲインの場合よりも小さな値となる。
　画素信号のレベルを固定した場合、参照信号ＲＭＰの振幅を小さくするほど、比較器３００の比較結果が反転するまでの時間が長くなり、カウンタ２７２の計数値が大きくなる。これにより、参照信号ＲＭＰの振幅を小さくするほど、比較器３００およびカウンタ２７２からなるＡＤＣにおいて画素信号が増幅される効果が生じる。この画素信号の増幅率が前述のアナログゲインに該当する。
　環境光の照度が高い場合には、リセットレベルに対する信号レベルの比が大きくなるため、白つぶれを抑制するために、ＤＳＰ回路１２０などにより、ローゲインを示す設定データが生成される。一方、環境光の照度が低い場合には、感度を向上させるためにＤＳＰ回路１２０などにより、ハイゲインを示す設定データが生成される。このように、照度が高いほど、低いアナログゲインが設定される。
　［比較器の構成例］
　図６は、本技術の第１の実施の形態における比較器３００の一構成例を示す回路図である。この比較器３００は、比較回路３１０と、比較器内電流源３２０および３５０とを備える。
　比較回路３１０は、画素回路２６０からの画素信号ＳＩＧと、ランプ生成部２３０からの参照信号ＲＭＰと比較し、その比較結果ＣＯＭＰをカウンタ２７２に供給するものである。また、前述したように、参照信号ＲＭＰの振幅に応じたアナログゲインにより画素信号ＳＩＧが増幅される。
　比較回路３１０は、入力トランジスタ３１１、オートゼロスイッチ３１２、容量３１３、クランプトランジスタ３１４および出力トランジスタ３１５を備える。
　入力トランジスタ３１１のソースは、垂直信号線２６９に接続され、そのソースには画素信号ＳＩＧが入力される。また、入力トランジスタ３１１のゲートには、容量２７１を介して、参照信号ＲＭＰが入力される。入力トランジスタ３１１は、ソースに入力された画素信号の電圧とゲートに入力された参照信号の電圧とが略一致する時点でオートゼロ時と同じ電圧状態になり、それらの電圧に応じたドレイン電圧をドレインから出力する。ここで、「略一致」とは、各々のオートゼロ期間の電圧値からの変化が完全一致、または、差分が所定の許容値以内であることを意味する。この入力トランジスタ３１１として、例えば、ｐＭＯＳトランジスタが用いられる。
　また、入力トランジスタ３１１のバックゲートと、ソースとは、バックゲート効果を抑制するために短絡することが望ましい。
　オートゼロスイッチ３１２は、比較器制御部２４０からの制御信号ＡＺＳＷに従って、入力トランジスタ３１１のゲートと、ドレインとの間を短絡するものである。
　容量３１３は、入力トランジスタ３１１のソースと、ドレインとの間に挿入される。
　クランプトランジスタ３１４は、入力トランジスタ３１１のソースとドレインとの間に挿入される。クランプトランジスタ３１４として、ｐＭＯＳトランジスタが用いられ、そのゲートは、ドレインと短絡される。また、クランプトランジスタ３１４のバックゲートとソースとは、短絡することが望ましい。このクランプトランジスタ３１４により、入力トランジスタ３１１が非導通状態のときの、そのドレイン電圧の低下を抑制することができる。
　出力トランジスタ３１５のソースは、垂直信号線２６９に接続され、そのソースには画素信号ＳＩＧが入力される。また、出力トランジスタ３１５のゲートは、入力トランジスタ３１１のドレインに接続され、そのドレイン電圧が入力される。この出力トランジスタ３１５として、例えば、ｐＭＯＳトランジスタが用いられる。また、出力トランジスタ３１５のバックゲートとソースとは短絡することが望ましい。
　出力トランジスタ３１５は、ソースに入力された画素信号ＳＩＧの電圧とゲートに入力されたドレイン電圧との間の差が所定の閾値電圧を超えるか否かを示す信号を比較結果ＣＯＭＰとしてドレインから出力する。この比較結果ＣＯＭＰは、カウンタ２７２に供給される。
　ここで、画素信号ＳＩＧと参照信号ＲＭＰとが略一致する際、入力トランジスタ３１１のドレイン電圧は、画素信号ＳＩＧのレベルに応じて変動してしまう。このため、ドレイン電圧の反転するタイミングが、画素信号ＳＩＧおよび参照信号ＲＭＰが略一致する理想的なタイミングからずれてしまうことがある。
　しかし、同図の接続により、入力トランジスタ３１１のドレイン－ソース間電圧が、出力トランジスタ３１５のゲート－ソース間電圧として入力される。入力トランジスタのドレイン電圧の変動量は、画素信号ＳＩＧの電圧の変動量と同等であるため、出力トランジスタ３１５からの比較結果ＣＯＭＰは、画素信号ＳＩＧおよび参照信号ＲＭＰが略一致する理想的なタイミングで反転する。このように、出力トランジスタ３１５の追加により、反転タイミングの誤差を抑制することができる。
　比較器内電流源３２０は、入力トランジスタ３１１のドレインと、所定の基準端子（接地端子など）との間に挿入され、一定の電流を生成する。比較器内電流源３５０は、出力トランジスタ３１５のドレインと、所定の基準端子（接地端子など）との間に挿入され、一定の電流を生成する。また、比較器制御部２４０は、切替信号ＣＳＷにより、比較器内電流源３２０および３５０のコンダクタンスを制御する。これらのコンダクタンスは、略同一とする。
　なお、比較回路３１０内に、クランプトランジスタ３１４および出力トランジスタ３１５を配置しているが、これらの少なくとも一方を設けない構成とすることもできる。出力トランジスタ３１５を設けない場合、比較器内電流源３５０は不要となる。また、比較器制御部２４０は、比較器内電流源３２０および３５０の両方のコンダクタンスを制御しているが、一方のコンダクタンスのみを制御し、他方のコンダクタンスを固定値にすることもできる。
　図７は、本技術の第１の実施の形態におけるダイナミックレンジの制御を説明するための図である。
　画素回路２６０内の増幅トランジスタ２６５および選択トランジスタ２６６がそれぞれのオン状態のときのドレイン－ソース間電圧の合計を「画素Ｔｒ動作電圧」とする。垂直信号線２６９の電圧（すなわち、画素信号ＳＩＧ）の上限は、電源電圧ＶＤＤよりも、画素Ｔｒ動作電圧だけ低い値となる。
　また、比較回路３１０内の入力トランジスタ３１１がオン状態のときのドレイン－ソース間電圧を「ｐＭＯＳ動作電圧」とする。出力トランジスタ３１５がオン状態のときのドレイン－ソース間電圧は、入力トランジスタ３１１と略同一とする。入力トランジスタ３１１および比較器内電流源３２０の接続ノードと、接地電位ＶＳＳとの間の電圧を「電流源動作電圧」とする。画素信号ＳＩＧの下限は、ｐＭＯＳ動作電圧および電流源動作電圧の合計となる。この画素信号ＳＩＧの上限と下限との比率を「ＶＳＬダイナミックレンジ」と称する。
　ここで、差動増幅回路を用いる一般的な比較器では、垂直信号線２６９と比較器の外部の電流源との接続ノードが比較器の入力端子に接続される。したがって、差動増幅回路を用いる場合、画素信号ＳＩＧの下限は、電流源動作電圧となる。
　ところが、比較器３００では、垂直信号線２６９と比較器内電流源３２０等との間に比較回路３１０が挿入される。このため、差動増幅器を用いる場合と比較して、画素信号ＳＩＧの下限がｐＭＯＳ動作電圧の分だけ高くなり、ＶＳＬダイナミックレンジが狭くなる。
　電流源動作電圧は比較器内電流源３２０および３５０のコンダクタンスに反比例するため、ＶＳＬダイナミックレンジを拡大するには、そのコンダクタンスを増大させればよい。ただし、コンダクタンスに比例してＲＴＳ（Random Telegraph Signal）ノイズが増大する。ここで、ＲＴＳノイズは、ＭＯＳトランジスタのゲート酸化膜の界面準位による電子のランダムな捕獲と放出とを原因とするノイズであり、ゲート幅やゲート長に起因して変動する。コンダクタンスが大きくなるようにゲート幅やゲート長を調整するとＲＴＳノイズも大きくなる。
　このＲＴＳノイズのレベルは、所定の目標値以下にする必要があり、その値は、ランダムノイズのレベルに対する比で定義される。ローゲインの場合には、ランダムノイズが増大するため、ＲＴＳノイズの目標値はハイゲインのときより大きな値に緩和される。一方、ハイゲインの場合には、ランダムノイズが減少するため、ＲＴＳノイズの目標値はローゲインのときより小さな値に設定される。
　また、環境光の照度が高いときには、ローゲインが設定されるが、照度が高いと、リセットレベルに対する信号レベルの比が大きくなるため、ＶＳＬダイナミックレンジを拡大する必要がある。一方、環境光の照度が低いときには、ハイゲインが設定されるが、照度が低いと、リセットレベルに対する信号レベルの比が小さくなるため、ＶＳＬダイナミックレンジは、比較的狭くてもよい。
　上述を考慮して、比較器制御部２４０は、設定データによりローゲインが設定される場合に比較器内電流源３２０および３５０のコンダクタンスをハイゲインのときよりも増大させる。これにより、ＶＳＬダイナミックレンジを拡大することができる。コンダクタンスの増大によりＲＴＳノイズが増大するが、前述のようにローゲインではＲＴＳノイズの目標値が緩和されるため、問題とならない。
　一方、設定データによりハイゲインが設定される場合に比較器制御部２４０は、比較器内電流源３２０および３５０のコンダクタンスをローゲインのときよりも減少させる。これにより、ＲＴＳノイズを低減することができる。コンダクタンスの減少により、ＶＳＬダイナミックレンジが狭くなるが、前述のようにローゲインでは照度が低く、リセットレベルに対する信号レベルの比が小さいために問題とならない。
　まとめると、比較器内電流源３２０および３５０は、一定の電流を生成する。画素回路２６０は画素信号ＳＩＧを生成し、その下限電圧は、コンダクタンスに応じた値となる。比較回路３１０は、画素信号ＳＩＧをアナログゲインで増幅し、参照信号ＲＭＰと比較する。比較器制御部２４０は、そのアナログゲインが高いほど、比較器内電流源３２０および３５０のコンダクタンスを減少させる。カウンタ２７２は、比較結果ＣＯＭＰが反転するまでの時間に亘って計数値を計数して出力する。
　コンダクタンスの制御により、ローゲインの際にＶＳＬダイナミックンレンジを拡大し、ハイゲインの際にＲＴＳノイズを低減することができる。これにより、画像データの画質を向上させることができる。
　なお、比較器制御部２４０は、特許請求の範囲に記載の制御部の一例である。また、比較器内電流源３２０および３５０は、特許請求の範囲に記載の電流源の一例である。
　なお、比較器制御部２４０は、比較器内電流源３２０および３５０のそれぞれのコンダクタンスを切り替える際のアナログゲインの境界値を同一としているが、この構成に限定されない。比較器内電流源３２０と比較器内電流源３５０とで、切り替える際のアナログゲインの境界値を異なるものにすることもできる。
　図８は、本技術の第１の実施の形態におけるコンダクタンスの制御を説明するための図である。環境光の照度が所定値より高い場合には、ＤＳＰ回路１２０などにより境界値以下のローゲインが設定される。この場合に比較器制御部２４０は、比較器内電流源３２０等のコンダクタンスをハイゲインのときよりも大きくする。コンダクタンスの増大により、ＶＳＬダイナミックレンジが広くなり、ＲＴＳノイズのレベルが大きくなる。
　一方、環境光の照度が所定値以下の場合には、ＤＳＰ回路１２０などにより境界値を超えるハイゲインが設定される。この場合に比較器制御部２４０は、比較器内電流源３２０等のコンダクタンスをローゲインのときよりも小さくする。コンダクタンスの減少により、ＶＳＬダイナミックレンジが狭くなり、ＲＴＳノイズのレベルが小さくなる。
　［比較器内電流源］
　図９は、本技術の第１の実施の形態における比較器内電流源３２０の一構成例を示す回路図である。この比較器内電流源３２０は、電流源トランジスタ３２１および３２２と、スイッチング回路３３０とを備える。これらの電流源トランジスタ３２１および３２２として、例えば、ｎＭＯＳ（n-channel MOS）トランジスタが用いられる。
　スイッチング回路３３０は、比較器制御部２４０からの切替信号ＣＳＷに従って電流源トランジスタ３２１および３２２の接続形態を切り替えるものである。切替信号ＣＳＷは、切替信号ＣＳＷ１、ＣＳＷ２およびＣＳＷ３からなる信号である。このスイッチング回路３３０は、スイッチ３３１、３３２および３３３を備える。これらのスイッチとして、例えば、ｎＭＯＳトランジスタが用いられる。これらのスイッチに用いるｎＭＯＳトランジスタのサイズ（ゲート幅やゲート長）は、電流源トランジスタ３２１および３２２と比較して小さいものでよい。このため、スイッチの配置による比較器内電流源３２０の実装面籍への影響は少ない。
　電流源トランジスタ３２１および３２２は、比較回路３１０に直列に接続され、それらのゲートには、所定のバイアス電圧Ｖｂが印加される。なお、電流源トランジスタ３２１および３２２は、特許請求の範囲に記載の第１および第２のトランジスタの一例である。
　スイッチ３３１は、切替信号ＣＳＷ１に従って、電流源トランジスタ３２１および３２２の接続ノードと、接地端子との間の経路を開閉するものである。スイッチ３３２は、切替信号ＣＳＷ２に従って、電流源トランジスタ３２２のソースと比較回路３１０との間の経路を開閉するものである。スイッチ３３３は、切替信号ＣＳＷ３に従って、電流源トランジスタ３２２のソースと接地端子との間の経路を開閉するものである。切替信号ＣＳＷ１、ＣＳＷ２およびＣＳＷ３のそれぞれには、論理値「０」および「１」のいずれかが設定される。例えば、論理値「０」の際に、対応するスイッチが開状態に制御され、論理値「１」の際に、対応するスイッチが閉状態に制御される。
　なお、比較器内電流源３５０の構成は、比較器内電流源３２０と同様である。
　図１０は、本技術の第１の実施の形態におけるハイゲインが設定された際の比較器内電流源３２０の状態の一例を示す図である。同図におけるａは、ハイゲインが設定された際のスイッチの状態の一例を示す。同図におけるｂは、ハイゲインが設定された際の接続形態の一例を示す。
　同図におけるａに例示するように、ハイゲインが設定された際に、比較器制御部２４０は、スイッチ３３１および３３２を開状態にし、スイッチ３３３を閉状態にする。これにより、電流源トランジスタ３２２のソースが接地端子に接続される。この結果、同図におけるｂに例示するように、電流源トランジスタ３２１および３２２が、比較回路３１０に直列に接続される。
　電流源トランジスタ３２１および３２２のそれぞれのゲート幅をＷ０とし、ゲート長を０．５Ｌ０とする。また、それぞれの相互コンダクタンスを２ｇｍ０とし、動作電圧を０．５Ｖｄｓａｔとする。直列接続した際のゲート幅の実効値は、Ｗ０のままであり、ゲート長の実効値はＬ０となる。合成コンダクタンスは、（ゲート幅）／（ゲート長）に比例するため、直列接続により、電流源トランジスタ単体の半分のｇｍ０となる。また、コンダクタンスが半分になったため、電流源動作電圧は、電流源トランジスタ単体の動作電圧の２倍であるＶｄｓａｔとなる。
　なお、電流源トランジスタ３２１および３２２のサイズ（すなわち、ゲート幅やゲート長）を同一としているが、これらが異なるものであってもよい。また、比較器内電流源３２０の回路構成は、電流源トランジスタの接続構成を切り替えることができるものであれば、同図に例示したものに限定されない。
　図１１は、本技術の第１の実施の形態におけるローゲインが設定された際の比較器内電流源３２０の状態の一例を示す図である。同図におけるａは、ローゲインが設定された際のスイッチの状態の一例を示す。同図におけるｂは、ローゲインが設定された際の接続形態の一例を示す。
　同図におけるａに例示するように、ローゲインが設定された際に、比較器制御部２４０は、スイッチ３３１および３３２を閉状態にし、スイッチ３３３を開状態にする。これにより、電流源トランジスタ３２１および３２２の接続ノードが接地端子に接続されるとともに電流源トランジスタ３２２のソースが比較回路３１０に接続される。この結果、同図におけるｂに例示するように、電流源トランジスタ３２１および３２２が、比較回路３１０に並列に接続される。
　並列接続した際のゲート幅の実効値は、２Ｗ０となり、ゲート長の実効値は０．５Ｌ０となる。合成コンダクタンスは、並列接続により、電流源トランジスタ単体のときと同じ２ｇｍ０となる。また、電流源動作電圧は、電流源トランジスタ単体の動作電圧と同一の０．５Ｖｄｓａｔとなる。
　ここで、切替え前後で電流量が変動しないようにするために、並列接続の場合と直列接続の場合とで異なるバイアス電圧Ｖｂが印加されることが好ましい。例えば、直列接続の場合には、並列接続の場合と比較して２倍の電圧がバイアス電圧Ｖｂとして印加される。
　図１０および図１１に例示したように、比較器制御部２４０は、比較器内電流源３２０内の電流源トランジスタ３２１および３２２の接続形態を切り替えることにより、比較器内電流源３２０のコンダクタンスを制御している。
　ここで、比較例として、電流源トランジスタを１つのみ比較器内電流源３２０に設けた構成を想定する。ハイゲインに合わせてＶＳＬダイナミックレンジを設定するには、その電流源トランジスタの相互コンダクタンスを２ｇｍ０にしなければならない。さらに、相互コンダクタンスを２ｇｍ０としつつ、ローゲインの際のＲＴＳノイズの目標値を達成するためには、ゲート面積を２×Ｗ０×Ｌ０にする必要がある。これらの条件を満たすために、例えば、ゲート幅は、２・２１／２Ｗ０に調整され、ゲート長は、（１／２）・２１／２Ｌ０に調整される。
　これに対して、接続形態を切り替える構成では、電流源トランジスタ３２１および３２２のゲート面積の合計は、上述したようにＷ０×Ｌ０でよく、比較例よりも実装面積を小さくすることができる。
　［固体撮像素子の動作例］
　図１２は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。
　垂直同期信号ＶＳＹＮＣに同期して、画像データ（フレーム）が撮像される。そして、フレームごとに、照度に応じてアナログゲインが設定される。例えば、垂直同期信号ＶＳＹＮＣが立ち下がるタイミングＴ１から、次に立ち下がるタイミングＴ３までのフレーム期間において、ハイゲインにするための制御信号ＣＴＲＬがゲイン制御部２２０から出力される。タイミングＴ３以降は、ローゲインに切り替えられる。
　また、フレーム期間において、タイミングＴ１乃至Ｔ２の期間は、垂直ブランキング期間ＶＢＫに設定される。この期間経過後のタイミングＴ２乃至Ｔ３の画素読出し期間において、画素信号が行ごとにＡＤ変換される。
　垂直ブランキング期間ＶＢＫにおいて、比較器制御部２４０は、切替信号ＣＳＷにより接続形態を切り替える。タイミングＴ１においてハイゲインが設定されたため、比較器制御部２４０は、切替信号ＣＳＷ１およびＣＳＷ２を論理値「０」にし、切替信号ＣＳＷ３を論理値「１」にして、比較器内電流源３２０等の内部の接続形態を直列接続に切り替える。また、タイミングＴ３においてローゲインが設定されたため、比較器制御部２４０は、切替信号ＣＳＷ１およびＣＳＷ２を論理値「１」にし、切替信号ＣＳＷ３を論理値「０」にして、比較器内電流源３２０等の内部の接続形態を並列接続に切り替える。
　このように本技術の第１の実施の形態によれば、アナログゲイン（増幅率）が高い場合に比較器制御部２４０が比較器内電流源３２０のコンダクタンスを減少させるため、ＲＴＳノイズを抑制することができる。また、アナログゲインが低い場合に比較器制御部２４０が比較器内電流源３２０のコンダクタンスを増大させるため、ダイナミックレンジを拡大ることができる。すなわち、アナログゲインが低いときのＶＳＬダイナミックレンジの拡大と、アナログゲインが高いときのＲＴＳノイズの抑制とにより、画像データの画質を向上させることができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、比較器制御部２４０が比較器内電流源３２０等のコンダクタンスを２段階で制御していたが、２段階の制御では、電流源動作電圧の調整範囲が不足することがある。この第２の実施の形態の比較器制御部２４０は、比較器内電流源３２０等のコンダクタンスを３段階で制御する点において第１の実施の形態と異なる。
　図１３は、本技術の第２の実施の形態における比較器内電流源３２０の一構成例を示す回路図である。この第２の実施の形態の比較器内電流源３２０は、電流源トランジスタ３２３および３２４をさらに備え、スイッチング回路３３０内にスイッチ３３４乃至３３７をさらに備える点において第１の実施の形態と異なる。電流源トランジスタ３２３および３２４として、例えば、ｎＭＯＳトランジスタが用いられる。
　電流源トランジスタ３２３および３２４は、電流源トランジスタ３２２に直列に接続される。また、電流源トランジスタ３２３および３２４のゲートには、バイアス電圧Ｖｂが印加される。なお、電流源トランジスタ３２３および３２４は、特許請求の範囲に記載の第３および第４のトランジスタの一例である。
　スイッチ３３４は、垂直駆動部２１０からの切替信号ＣＳＷ４に従って、電流源トランジスタ３２３および３２４の接続ノードと、比較回路３１０との間の経路を開閉するものである。スイッチ３３５は、垂直駆動部２１０からの切替信号ＣＳＷ５に従って、電流源トランジスタ３２３および３２４の接続ノードと、接地端子との間の経路を開閉するものである。
　スイッチ３３６は、垂直駆動部２１０からの切替信号ＣＳＷ６に従って、電流源トランジスタ３２４のソースと、比較回路３１０との間の経路を開閉するものである。スイッチ３３７は、垂直駆動部２１０からの切替信号ＣＳＷ７に従って、電流源トランジスタ３２４のソースと、接地端子との間の経路を開閉するものである。
　なお、比較器内電流源３５０の構成は、比較器内電流源３２０と同様である。
　図１４は、本技術の第２の実施の形態におけるハイゲインが設定された際の比較器内電流源３２０の状態の一例を示す図である。
　同図に例示するように、ハイゲインが設定された際に、比較器制御部２４０は、スイッチ３３７を閉状態にし、残りのスイッチを開状態にする。これにより、電流源トランジスタ３２４のソースが接地端子に接続される。この結果、電流源トランジスタ３２１乃至３２４が、比較回路３１０に直列に接続される。電流源トランジスタ単体のゲート幅をＷ０とし、ゲート長を０．２５Ｌ０とすると、同図のゲート幅の実効値はＷ０となり、ゲート長の実効値は、Ｌ０となる。コンダクタンスは、電流源トランジスタ単体と同じになり、電流源動作電圧はＶｄｓａｔとなる。
　図１５は、本技術の第２の実施の形態におけるミドルゲインが設定された際の比較器内電流源３２０の状態の一例を示す図である。ここで、ミドルゲインは、ハイゲインとローゲインとの間のゲインである。
　同図に例示するように、ミドルゲインが設定された際に、比較器制御部２４０は、スイッチ３３３および３３６を閉状態にし、残りのスイッチを開状態にする。これにより、電流源トランジスタ３２２および３２３の接続ノードが接地端子に接続され、電流源トランジスタ３２４のソースが比較回路３１０に接続される。この結果、電流源トランジスタ３２１および３２２を直列接続した回路と、電流源トランジスタ３２３および３２４を直列接続した回路とが並列に接続される。同図のゲート幅の実効値は２Ｗ０となり、ゲート長の実効値は０．５Ｌ０となる。コンダクタンスは、電流源トランジスタ単体の２倍になり、電流源動作電圧は０．５Ｖｄｓａｔとなる。
　図１６は、本技術の第２の実施の形態におけるローゲインが設定された際の比較器内電流源３２０の状態の一例を示す図である。
　同図に例示するように、ローゲインが設定された際に、比較器制御部２４０は、スイッチ３３１、３３２、３３５および３３６を閉状態にし、残りのスイッチを開状態にする。これにより、電流源トランジスタ３２１および３２２の接続ノードと電流源トランジスタ３２３および３２４の接続ノードとが接地端子に接続される。また、電流源トランジスタ３２２および３２３の接続ノードと電流源トランジスタ３２４のソースとが比較回路３１０に接続される。この結果、電流源トランジスタ３２１乃至３２４が並列に接続される。同図のゲート幅の実効値は４Ｗ０となり、ゲート長の実効値は０．２５Ｌ０となる。コンダクタンスは、電流源トランジスタ単体の４倍になり、電流源動作電圧は０．２５Ｖｄｓａｔとなる。
　図１４乃至図１６に例示したように、比較器制御部２４０は、接続形態の切り替えにより、比較器内電流源３２０のコンダクタンスを３段階で制御することができる。これにより、２段階で制御する場合よりも、電流源動作電圧の調整範囲を拡大することができる。アナログゲインに応じて適切な電流源動作電圧を設定することにより、必要なＶＳＬダイナミックレンジを確保しつつ、最大限でノイズを低減することができる。例えば、アナログゲインが６デシベル（ｄＢ）の際のＶＳＬダイナミックレンジは、０デシベル（ｄＢ）の際の半分でよく、その分を電流源動作電圧に振り替えることで、ノイズをより低減することができる。
　なお、電流源トランジスタ３２１乃至３２４のサイズ（すなわち、ゲート幅およびゲート長）を同一としているが、これらが異なるものであってもよい。異なるサイズのトランジスタの組み合わせにより、電流源動作電圧を微調整することができる。また、電流源動作電圧を３段階で制御しているが、電流源トランジスタおよびスイッチの追加により、４段階以上に制御することもできる。
　このように、本技術の第２の実施の形態によれば、電流源トランジスタを４つに増加し、それらの接続形態を比較器制御部２４０が切り替えるため、電流源動作電圧を３段階で制御することができる。これにより、電流源動作電圧を２段階で制御する場合よりも、より適切な値にＶＳＬダイナミックレンジやＲＴＳノイズを制御することができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態では、スイッチ３３２および３３２が、電流源トランジスタ３２２のソースの接続先を電源側および接地側のいずれかに切り替えていた。この構成では、切り替えの際に、電流源トランジスタ３２２のドレイン、ソースの接続先が電源側、接地側から接地側、電源側に反転するため、そのトランジスタを介してサージ電流が流れるおそれがある。この第３の実施の形態の比較器内電流源３２０は、サージ電流を抑制した点において第１の実施の形態と異なる。
　図１７は、本技術の第３の実施の形態における比較器内電流源３２０の一構成例を示す回路図である。この第３の実施の形態の比較器内電流源３２０において、電流源トランジスタ３２１のドレインは、第１の実施の形態と同様に比較回路３１０に接続され、電流源トランジスタ３２２のソースは接地端子に接続される。
　ただし、第３の実施の形態のスイッチ３３１は、電流源トランジスタ３２１のソースと接地端子との間の経路を開閉する。また、第３の実施の形態のスイッチ３３２は、電流源トランジスタ３２１のソースと電流源トランジスタ３２２のドレインとの間の経路を開閉する。また、第３の実施の形態のスイッチ３３３は、電流源トランジスタ３２２のドレインと比較回路３１０との間の経路を開閉する。
　なお、比較器内電流源３５０の構成は、比較器内電流源３２０と同様である。
　図１８は、本技術の第３の実施の形態におけるハイゲインが設定された際の比較器内電流源３２０の状態の一例を示す図である。
　同図に例示するようにハイゲインが設定された際に、比較器制御部２４０は、スイッチ３３１および３３３を開状態にし、スイッチ３３２を閉状態にする。これにより、電流源トランジスタ３２１のソースと電流源トランジスタ３２２のドレインとが接続される。この結果、電流源トランジスタ３２１および３２２が、比較回路３１０に直列に接続される。また、電流源動作電圧は、第１の実施の形態と同様にＶｄｓａｔとなる。
　図１９は、本技術の第３の実施の形態におけるローゲインが設定された際の比較器内電流源３２０の状態の一例を示す図である。
　同図に例示するようにローゲインが設定された際に、比較器制御部２４０は、スイッチ３３２を開状態にし、スイッチ３３１および３３３を閉状態にする。これにより、電流源トランジスタ３２１のソースと接地端子とが接続され、電流源トランジスタ３２２のドレインと比較回路３１０とが接続される。この結果、電流源トランジスタ３２１および３２２が、比較回路３１０に並列に接続される。また、電流源動作電圧は、第１の実施の形態と同様に０．５Ｖｄｓａｔとなる。
　図１８および図１９に例示したように、切り替えの際に、電流源トランジスタ３２２のドレイン、ソースの接続先が電源側、接地側に固定されるため、切替えの際にドレイン、ソースの接続先が電源側、接地側から接地側、電源側に反転することがなくなる。これにより、そのトランジスタを介してサージ電流が流れることを抑制することができる。電流源トランジスタ３２１についても同様である。
　このように、本技術の第３の実施の形態では、電流源トランジスタ３２２のドレイン、ソースの接続先が電源側、接地側に固定されるため、切替えの際にドレイン、ソースの接続先が電源側、接地側から接地側、電源側に反転することがなくなる。これにより、電流源トランジスタ３２２を介して流れるサージ電流を抑制することができる。
　［変形例］
　上述の第３の実施の形態では、比較器制御部２４０が比較器内電流源３２０等のコンダクタンスを２段階で制御していたが、２段階の制御では、電流源動作電圧の調整範囲が不足することがある。この第３の実施の形態の変形例の比較器制御部２４０は、比較器内電流源３２０等のコンダクタンスを３段階で制御する点において第３の実施の形態と異なる。
　図２０は、本技術の第３の実施の形態の変形例における比較器内電流源３２０の一構成例を示す回路図である。この第３の実施の形態の変形例の比較器内電流源３２０は、電流源トランジスタ３２３および３２４をさらに備え、スイッチング回路３３０内にスイッチ３３４乃至３３９をさらに備える点において第１の実施の形態と異なる。
　第３の実施の形態の変形例の電流源トランジスタ３２１および３２２と、スイッチ３３１乃至３３３の接続構成は、第３の実施の形態と同様である。
　スイッチ３３４は、切替信号ＣＳＷ４に従って、電流源トランジスタ３２２のソースと、接地端子との間の経路を開閉するものである。スイッチ３３５は、切替信号ＣＳＷ５に従って、電流源トランジスタ３２２のソースと、電流源トランジスタ３２３のドレインとの間の経路を開閉するものである。スイッチ３３６は、切替信号ＣＳＷ６に従って、電流源トランジスタ３２３のドレインと、比較回路３１０との間の経路を開閉するものである。
　スイッチ３３７は、切替信号ＣＳＷ７に従って、電流源トランジスタ３２３のソースと、接地端子との間の経路を開閉するものである。スイッチ３３８は、垂直駆動部２１０からの切替信号ＣＳＷ８に従って、電流源トランジスタ３２３のソースと、電流源トランジスタ３２４のドレインとの間の経路を開閉するものである。スイッチ３３９は、垂直駆動部２１０からの切替信号ＣＳＷ９に従って、電流源トランジスタ３２４のドレインと、比較回路３１０との間の経路を開閉するものである。また、電流源トランジスタ３２４のソースは、接地端子に接続される。
　なお、比較器内電流源３５０の構成は、比較器内電流源３２０と同様である。
　図２１は、本技術の第３の実施の形態の変形例におけるハイゲインが設定された際の比較器内電流源３２０の状態の一例を示す図である。
　同図に例示するように、ハイゲインが設定された際に、比較器制御部２４０は、スイッチ３３２、３３５および３３８を閉状態にし、残りのスイッチを開状態にする。これにより、電流源トランジスタ３２１のソースと電流源トランジスタ３２２のドレインとが接続され、電流源トランジスタ３２２のソースと電流源トランジスタ３２３のドレインとが接続される。また、電流源トランジスタ３２３のソースと電流源トランジスタ３２４のドレインとが接続される。この結果、電流源トランジスタ３２１乃至３２４が、比較回路３１０に直列に接続される。
　図２２は、本技術の第３の実施の形態の変形例におけるミドルゲインが設定された際の比較器内電流源３２０の状態の一例を示す図である。
　同図に例示するように、ミドルゲインが設定された際に、比較器制御部２４０は、スイッチ３３２、３３４、３３６および３３８を閉状態にし、残りのスイッチを開状態にする。これにより、電流源トランジスタ３２１のソースと電流源トランジスタ３２２のドレインとが接続され、電流源トランジスタ３２２のソースが接地端子に接続される。また、電流源トランジスタ３２３のドレインが比較回路３１０に接続され、電流源トランジスタ３２３のソースと電流源トランジスタ３２４のドレインとが接続される。この結果、電流源トランジスタ３２１および３２２を直列接続した回路と、電流源トランジスタ３２３および３２４を直列接続した回路とが並列に接続される。
　図２３は、本技術の第３の実施の形態の変形例におけるローゲインが設定された際の比較器内電流源３２０の状態の一例を示す図である。
　同図に例示するように、ローゲインが設定された際に、比較器制御部２４０は、スイッチ３３１、３３３、３３４、３３６、３３７および３３９を閉状態にし、残りのスイッチを開状態にする。これにより、電流源トランジスタ３２１、３２２および３２３のそれぞれのソースが接地端子に接続され、電流源トランジスタ３２２、３２３および３２４のそれぞれのドレインが比較回路３１０に接続される。この結果、電流源トランジスタ３２１乃至３２４が並列に接続される。
　図２１乃至図２３に例示したように、比較器制御部２４０は、接続形態の切り替えにより、比較器内電流源３２０のコンダクタンスを３段階で制御することができる。これにより、２段階で制御する場合よりも、電流源動作電圧の調整範囲を拡大することができる。また、切り替えの際に、電流源トランジスタ３２１乃至３２４のドレイン、ソースの接続先が電源側、接地側に固定されるため、サージ電流を抑制することができる。
　このように、本技術の第３の実施の形態の変形例によれば、電流源トランジスタを４つに増加し、それらの接続形態を比較器制御部２４０が切り替えるため、電流源動作電圧を３段階で制御することができる。これにより、電流源動作電圧を２段階で制御する場合よりも、より適切な値にＶＳＬダイナミックレンジやＲＴＳノイズを制御することができる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態では、ゲートに一定のバイアス電圧Ｖｂが印加された電流源トランジスタ３２１および３２２を比較器内電流源３２０内に配置していた。しかし、この構成では、バイアス電圧Ｖｂを固定値にすると、接続形態の切り替えの際に比較器内電流源３２０の電流量が変動するおそれがある。この第４の実施の形態の固体撮像素子２００は、カレントミラー回路を用いて、電流量を一定にする点において第１の実施の形態と異なる。
　図２４は、本技術の第４の実施の形態における比較器制御部２４０の一構成例を示す回路図である。この第４の実施の形態の比較器制御部２４０は、切替回路２４１およびバイアス回路２４２を備える。
　切替回路２４１は、ゲイン制御部２２０からの制御信号ＣＴＲＬに基づいて、切替信号ＣＳＷ１乃至ＣＳＷ３により、比較器内電流源３２０および３５０のコンダクタンスを制御するものである。また、切替信号ＣＳＷ１乃至ＣＳＷ３は、バイアス回路２４２にも供給される。
　バイアス回路２４２は、電流源２４３と、電流源トランジスタ２４４および２４５と、スイッチ２４６乃至２４８とを備える。電流源トランジスタ２４４および２４５として、例えば、ｎＭＯＳトランジスタが用いられる。
　電流源２４３は、一定の参照電流を供給するものである。電流源トランジスタ２４４および２４５は、電流源２４３に直列に接続される。また、これらの電流源トランジスタ２４４および２４５のゲートは、電流源２４３および電流源トランジスタ２４４の接続ノードに接続される。また、電流源トランジスタ２４４および２４５のゲートの電圧は、バイアス電圧Ｖｂとして、各列の比較器内電流源３２０および比較器内電流源３５０に供給される。
　スイッチ２４６は、切替信号ＣＳＷ１に従って、電流源トランジスタ２４４および２４５の接続ノードと、接地端子との間の経路を開閉するものである。スイッチ２４７は、切替信号ＣＳＷ２に従って、電流源トランジスタ２４５のソースと、電流源２４３との間の経路を開閉するものである。スイッチ２４８は、切替信号ＣＳＷ３に従って、電流源トランジスタ２４５のソースと、接地端子との間の経路を開閉するものである。
　上述の構成により、バイアス回路２４２と比較器内電流源３２０および３５０とからなる回路は、カレントミラー回路として機能する。このカレントミラー回路において、バイアス回路２４２内の参照電流が、比較器内電流源３２０および３５０にコピーされる。これにより、切替えの前後で比較器内電流源３２０および３５０内の電流量を一定に維持することができる。
　なお、第４の実施の形態に、第２、第３の実施の形態や第３の実施の形態の変形例を適用することもできる。この場合には、第２、第３の実施の形態や第３の実施の形態の変形例の比較器内電流源３２０の回路に合わせて、バイアス回路２４２の回路構成を変更すればよい。
　このように、本技術の第４の実施の形態では、バイアス回路２４２内の一定の参照電流が比較器内電流源３２０等にコピーされてカレントミラー回路として動作するため、切替えの前後で比較器内電流源３２０および３５０内の電流量を一定にすることができる。
　＜５．第５の実施の形態＞
　上述の第１の実施の形態では、固体撮像素子２００の外部の回路が照度に応じてアナログゲインを設定していたが、この構成では、その外部の回路の処理量が増大してしまう。この第５の実施の形態の撮像装置１００は、固体撮像素子２００自身が、照度に応じてアナログゲインを設定する点において第１の実施の形態と異なる。
　図２５は、本技術の第５の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この第５の実施の形態の固体撮像素子２００は、ゲイン制御部２２０および比較器制御部２４０の代わりに制御部２２１およびレジスタ２２２を備える点において第１の実施の形態と異なる。
　また、第５の実施の形態の画像処理部２９０は、画像データに基づいて照度を測定する点において第１の実施の形態と異なる。画像処理部２９０は、例えば、画像データ内の画素信号の平均値、中央値や最頻値などの統計量を照度として演算する。画像処理部２９０は、照度を示す照度データを制御部２２１に供給する。
　レジスタ２２２には、複数の照度範囲のそれぞれに対応付けて設定データを記憶するものである。照度の範囲は、例えば、所定値より高い高照度の範囲と、その所定値以下の低照度の範囲とを含む。また、設定データは、ランプ生成部２３０を制御するための制御信号ＣＴＲＬと、切替信号ＣＳＷとを含む。高照度の範囲に対して、振幅の大きい参照信号を生成させる（言い換えれば、ローゲインを設定する）ための制御信号ＣＴＲＬと、並列接続させるための切替信号ＣＳＷとが対応付けられる。一方、低照度の範囲に対して、振幅の小さい参照信号を生成させる（言い換えれば、ハイゲインを設定する）ための制御信号ＣＴＲＬと、直列接続させるための切替信号ＣＳＷとが対応付けられる。
　制御部２２１は、照度データに基づいて、ランプ生成部２３０と、各列の比較器３００とを制御するものである。この制御部２２１は、照度に応じた制御信号ＣＴＲＬおよび切替信号ＣＳＷをレジスタ２２２から読み出し、その制御信号ＣＴＲＬをランプ生成部２３０に供給し、切替信号ＣＳＷを各列の比較器３００に供給する。この制御信号により、照度に応じた値にアナログゲインが制御される。また、切替信号ＣＳＷにより、アナログゲインに応じた値にコンダクタンスが制御される。
　なお、第５の実施の形態に、第２、第３、第４の実施の形態や第３の実施の形態の変形例を適用することもできる。第２の実施の形態を適用する場合には、３つの照度範囲のそれぞれに対応付けてレジスタ２２２に設定データが保持される。
　図２６は、本技術の第５の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、画像データを撮像するための所定のアプリケーションが実行されたときに開始される。
　まず、固体撮像素子２００は、画像データに基づいて環境光の照度を測定するための測光処理を行う（ステップＳ９１０）。そして、固体撮像素子２００は、測定した照度に応じて、比較器内電流源３２０および３５０のそれぞれのコンダクタンスを制御する（ステップＳ９２０）。固体撮像素子２００は、画像データを撮像するための撮像処理を行う（ステップＳ９３０）。ステップＳ９３０の後に、固体撮像素子２００は、撮像のための動作を終了する。
　なお、複数枚の画像データを連続して撮像する際には、垂直同期信号に同期して、ステップＳ９１０乃至Ｓ９３０が繰り返し実行される。
　図２７は、本技術の第５の実施の形態における測光処理の一例を示すフローチャートである。垂直駆動部２１０は、読出し行を選択し（ステップＳ９１１）、その行を露光する（ステップＳ９１２）。カラムＡＤＣ２７０は、読出し行をＡＤ変換し（ステップＳ９１３）、水平駆動部２８０の制御に従ってラインデータを出力する（ステップＳ９１４）。垂直駆動部２１０は、読み出した行が最終行であるか否かを判断する（ステップＳ９１５）。最終行でない場合（ステップＳ９１５：Ｎｏ）、垂直駆動部２１０は、ステップＳ９１１以降を繰り返す。
　一方、読み出した行が最終行である場合（ステップＳ９１５：Ｙｅｓ）、画像処理部２９０は、画像データに基づいて照度データを生成し、制御部２２１に出力する（ステップＳ９１６）。ステップＳ９１６の後に、固体撮像素子２００は、測光処理を終了する。
　図２８は、本技術の第５の実施の形態における撮像処理の一例を示すフローチャートである。垂直駆動部２１０は、読出し行を選択し（ステップＳ９３１）、その行を露光する（ステップＳ９３２）。カラムＡＤＣ２７０は、読出し行をＡＤ変換し（ステップＳ９３３）、水平駆動部２８０の制御に従ってラインデータを出力する（ステップＳ９３４）。垂直駆動部２１０は、読み出した行が最終行であるか否かを判断する（ステップＳ９３５）。最終行でない場合（ステップＳ９３５：Ｎｏ）、垂直駆動部２１０は、ステップＳ９３１以降を繰り返す。
　一方、読み出した行が最終行である場合（ステップＳ９３５：Ｙｅｓ）、画像処理部２９０は、ラインデータを処理して画像データを生成し、出力する（ステップＳ９３６）。ステップＳ９３６の後に、固体撮像素子２００は、測光処理を終了する。
　このように、本技術の第５の実施の形態によれば、画像処理部２９０が照度を測定し、制御部２２１が、その照度に応じてアナログゲインを制御するため、固体撮像素子２００の外部の回路が照度に応じてアナログゲインを制御する必要がなくなる。これにより、固体撮像素子２００の外部の回路の処理量を削減することができる。
　＜６．第６の実施の形態＞
　上述の第１の実施の形態では、比較器制御部２４０は、比較器内電流源３２０や３５０のコンダクタンスを制御してＶＳＬダイナミックレンジを拡大していた。しかし、差動増幅回路を含む比較器を用いる場合は、比較器の外部の電流源のコンダクタンスを制御しないとＶＳＬダイナミックレンジを拡大することができない。この第６の実施の形態の固体撮像素子２００は、比較器の外部の電流源のコンダクタンスを制御する点において第1の実施の形態と異なる。
　図２９は、本技術の第６の実施の形態におけるカラムＡＤＣ２７０の一構成例を示すブロック図である。この第６の実施の形態のカラムＡＤＣ２７０は、比較器３００の代わりに比較器４００を備える点において第１の実施の形態と異なる。
　比較器４００は、容量２７１を介して入力された参照信号ＲＭＰと、容量２７４を介して入力された画素信号ＳＩＧとを比較するものである。この比較器４００は、比較結果ＣＯＭＰをカウンタ２７２に供給する。比較器４００内には、図６に例示した回路の代わりに、差動増幅回路（不図示）が配置される。なお、差動増幅回路は、特許請求の範囲に記載の比較回路の一例である。
　また、垂直信号線２６９のそれぞれには、負荷ＭＯＳ電流源２５５が接続される。この負荷ＭＯＳ電流源２５５の回路構成は、第１の実施の形態の比較器内電流源３２０と同様である。
　第６の実施の形態の比較器制御部２４０は、アナログゲインに応じて負荷ＭＯＳ電流源２５５のコンダクタンスを制御する。アナログゲインが高い場合に比較器制御部２４０は、負荷ＭＯＳ電流源２５５のコンダクタンスを減少させてＲＴＳノイズを抑制する。また、アナログゲインが低い場合に比較器制御部２４０は、負荷ＭＯＳ電流源２５５のコンダクタンスを増大させてＶＳＬダイナミックレンジを拡大する。これにより、画像データの画質を向上させることができる。
　このように、本技術の第６の実施の形態によれば、比較器制御部２４０が、アナログゲインに応じて負荷ＭＯＳ電流源２５５のコンダクタンスを制御するため、差動増幅回路を含む比較器４００を用いる場合において、画質を向上させることができる。
　＜７．第７の実施の形態＞
　上述の第６の実施の形態では、ランプ生成部２３０内は、ＤＡＣにより参照信号を生成していたが、ＤＡＣのみでは、振幅の制御範囲が不足することがある。この第７の実施の形態の固体撮像素子２００は、ランプ生成部２３０内の電流源のコンダクタンスをさらに制御する点において第６の実施の形態と異なる。
　図３０は、本技術の第７の実施の形態におけるランプ生成部２３０の一構成例を示す回路図である。このランプ生成部２３０は、ランプ信号生成器２３１、ソースフォロワー電流源２３２およびソースフォロワートランジスタ２３３を備える。ソースフォロワートランジスタ２３３として、例えば、ｐＭＯＳトランジスタが用いられる。
　ランプ信号生成器２３１は、制御信号ＣＴＲＬに従って、のこぎり波状の出力信号Ｖｏｕｔを生成するものである。ランプ信号生成器２３１として、例えば、ＤＡＣが用いられる。ランプ信号生成器２３１は、生成した出力信号Ｖｏｕｔをソースフォロワートランジスタ２３３のゲートに供給する。
　ソースフォロワー電流源２３２およびソースフォロワートランジスタ２３３は、電源端子と接地端子との間において直列に接続される。
　ソースフォロワートランジスタ２３３は、出力信号Ｖｏｕｔに応じた信号を参照信号ＲＭＰとしてソースからカラムＡＤＣ２７０へ出力するものである。
　ソースフォロワー電流源２３２は、一定の電流を生成するものである。このソースフォロワー電流源２３２の回路構成は、第１の実施の形態の比較器内電流源３２０と同様である。
　また、第７の実施の形態の比較器制御部２４０は、アナログゲインに応じてソースフォロワー電流源２３２のコンダクタンスを制御する。ローゲインの場合に比較器制御部２４０は、ソースフォロワー電流源２３２内の電流源トランジスタを並列接続にして、コンダクタンスを大きくする。一方、ハイゲインの場合に比較器制御部２４０は、ソースフォロワー電流源２３２内の電流源トランジスタを直列接続にして、コンダクタンスを小さくする。ソースフォロワー電流源２３２のコンダクタンスの制御により、振幅の制御範囲を大きくすることができる。
　なお、第６の実施の形態のカラムＡＤＣ２７０に第７の実施の形態を適用しているが、この構成に限定されず、第１の実施の形態のカラムＡＤＣ２７０に第７の実施の形態を適用することもできる。また、第７の実施の形態に、第２乃至第５の実施の形態や、第３の実施の形態の変形例を適用することもできる。
　このように、本技術の第７の実施の形態によれば、比較器制御部２４０が、ソースフォロワー電流源２３２のコンダクタンスをさらに制御するため、参照信号ＲＭＰの振幅の制御範囲を大きくすることができる。
　＜８．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３１の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３２は、撮像部１２０３１の設置位置の例を示す図である。
　図３２では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）一定の電流を生成する電流源と、
　前記電流源のコンダクタンスに応じた所定の下限電圧よりも高い電圧の画素信号を生成する画素回路と、
　前記画素信号を所定の増幅率で増幅して所定の参照信号と比較する比較回路と、
　前記増幅率が高いほど前記コンダクタンスを減少させる制御部と、
　前記比較回路の比較結果が反転するまでの時間に亘って計数値を計数して出力するカウンタと
を具備する固体撮像素子。
（２）前記電流源は、
　複数のトランジスタと、
　前記複数のトランジスタの接続形態を切り替えるスイッチング回路と
を備える前記（１）記載の固体撮像素子。
（３）前記複数のトランジスタは、前記比較回路に直列に接続された第１および第２のトランジスタを含み、
　前記スイッチング回路は、
　前記第１および第２のトランジスタの接続ノードを所定の接地端子に接続する第１スイッチと、
　前記第２のトランジスタのソースを前記比較回路に接続する第２スイッチと、
　前記第２のトランジスタのソースを前記接地端子に接続する第３スイッチと
を備える前記（２）記載の固体撮像素子。
（４）前記複数のトランジスタは、前記比較回路に直列に接続された第１、第２、第３および第４のトランジスタを含み、
　前記スイッチング回路は、
　前記第１および第２のトランジスタの接続ノードを所定の接地端子に接続する第１スイッチと、
　前記第２および第３のトランジスタの接続ノードを前記比較回路に接続する第２スイッチと、
　前記第２および第３のトランジスタの接続ノードを前記接地端子に接続する第３スイッチと、
　前記第３および第４のトランジスタの接続ノードを前記比較回路に接続する第４スイッチと、
　前記第３および第４のトランジスタの接続ノードを前記接地端子に接続する第５スイッチと、
　前記第４のトランジスタのソースを前記比較回路に接続する第６スイッチと、
　前記第４のトランジスタのソースを前記接地端子に接続する第７スイッチとを備える前記（２）記載の固体撮像素子。
（５）前記複数のトランジスタは、
　前記比較回路にドレインが接続された第１のトランジスタと、
　所定の接地端子にソースが接続された第２のトランジスタと
を含み、
　前記スイッチング回路は、
　前記第１のトランジスタのソースを前記接地端子に接続する第１スイッチと、
　前記第１のトランジスタのソースと前記第２のトランジスタのドレインとを接続する第２スイッチと、
　前記第２のトランジスタのドレインを前記比較回路に接続する第３スイッチと
を備える前記（２）記載の固体撮像素子。
（６）前記複数のトランジスタは、
　前記比較回路にドレインが接続された第１のトランジスタと、
　第２および第３のトランジスタと、
　所定の接地端子にソースが接続された第４のトランジスタと
を含み、
　前記スイッチング回路は、
　前記第１のトランジスタのソースを前記接地端子に接続する第１スイッチと、
　前記第１のトランジスタのソースと前記第２のトランジスタのドレインとを接続する第２スイッチと、
　前記第２のトランジスタのドレインを前記比較回路に接続する第３スイッチと、
　前記第２のトランジスタのソースを前記接地端子に接続する第４スイッチと、
　前記第２のトランジスタのソースと前記第３のトランジスタのドレインとを接続する第５スイッチと、
　前記第３のトランジスタのドレインを前記比較回路に接続する第６スイッチと、
　前記第３のトランジスタのソースを前記接地端子に接続する第７スイッチと、
　前記第３のトランジスタのソースと前記第４のトランジスタのドレインとを接続する第８スイッチと、
　前記第４のトランジスタのドレインを前記比較回路に接続する第９スイッチと
を備える前記（２）記載の固体撮像素子。
（７）一定の参照電流を生成するバイアス回路をさらに具備し、
　前記参照電流は、前記電流源にコピーされる
前記（１）から（６）のいずれかに記載の固体撮像素子。
（８）前記計数値を配列した画像データに基づいて照度を測定する画像処理部をさらに具備し、
　前記制御部は、前記照度に応じた値に前記増幅率を制御する
前記（１）から（７）のいずれかに記載の固体撮像素子。
（９）前記画素回路は、垂直信号線を介して前記比較回路に接続され、
　前記比較回路は、前記垂直信号線と前記電流源との間に挿入される
前記（１）から（８）のいずれかに記載の固体撮像素子。
（１０）前記画素回路は、垂直信号線を介して前記比較回路に接続され、
　前記電流源は、前記垂直信号線に接続される
前記（１）から（８）のいずれかに記載の固体撮像素子。
（１１）のこぎり波状の出力信号を生成する生成器と、
　前記出力信号に応じた信号を前記参照信号としてソースから出力するソースフォロワートランジスタと
をさらに具備し、
　前記電流源は、
　前記比較回路に接続された比較器内電流源と、
　前記ソースフォロワートランジスタの前記ソースに接続されたソースフォロワー電流源と
を備える前記（１）から（１０）のいずれかに記載の固体撮像素子。
（１２）一定の電流を生成する電流源と、
　前記電流源のコンダクタンスに応じた所定の下限電圧よりも高い電圧の画素信号を生成する画素回路と、
　前記画素信号を所定の増幅率で増幅して所定の参照信号と比較する比較回路と、
　前記増幅率が高いほど前記コンダクタンスを減少させる制御部と、
　前記比較回路の比較結果が反転するまでの時間に亘って計数値を計数して出力するカウンタと、
　前記計数値を示すデジタル信号を配列した画像データを記憶する記憶部と
を具備する撮像装置。
（１３）一定の電流を生成する電流源のコンダクタンスに応じた所定の下限電圧よりも高い電圧の画素信号を画素回路が生成する画素信号生成手順と、
　前記画素信号を所定の増幅率で増幅して所定の参照信号と比較する比較手順と、
　前記増幅率が高いほど前記コンダクタンスを減少させる制御手順と、
　前記比較回路の比較結果が反転するまでの時間に亘って計数値を計数して出力する計数手順と
を具備する固体撮像素子の制御方法。
（１４）入射する光に応じて画素信号を出力する画素と、
　前記画素信号を伝達する垂直信号線と、
　ソースおよびドレインの一方が前記垂直信号線に接続され、ゲートが参照信号を受けるトランジスタを有する比較器と、
　前記トランジスタの前記ソースおよび前記ドレインの他方に接続される電流源と
を具備し、
　前記電流源は複数のトランジスタと、
　前記複数のトランジスタの接続形態を切り替えるスイッチング回路とを具備する
光検出装置。
（１５）前記複数のトランジスタは、前記比較回路に直列に接続された第１および第２のトランジスタを含み、
　前記スイッチング回路は、
　前記第１および第２のトランジスタの接続ノードを所定の接地端子に接続する第１スイッチと、
　前記第２のトランジスタのソースを前記比較回路に接続する第２スイッチと、
　前記第２のトランジスタのソースを前記接地端子に接続する第３スイッチと
を備える前記（１４）記載の固体撮像素子。
（１６）前記複数のトランジスタは、前記比較回路に直列に接続された第１、第２、第３および第４のトランジスタを含み、
　前記スイッチング回路は、
　前記第１および第２のトランジスタの接続ノードを所定の接地端子に接続する第１スイッチと、
　前記第２および第３のトランジスタの接続ノードを前記比較回路に接続する第２スイッチと、
　前記第２および第３のトランジスタの接続ノードを前記接地端子に接続する第３スイッチと、
　前記第３および第４のトランジスタの接続ノードを前記比較回路に接続する第４スイッチと、
　前記第３および第４のトランジスタの接続ノードを前記接地端子に接続する第５スイッチと、
　前記第４のトランジスタのソースを前記比較回路に接続する第６スイッチと、
　前記第４のトランジスタのソースを前記接地端子に接続する第７スイッチと
を備える前記（１４）記載の固体撮像素子。
（１７）前記複数のトランジスタは、
　前記比較回路にドレインが接続された第１のトランジスタと、
　所定の接地端子にソースが接続された第２のトランジスタと
を含み、
　前記スイッチング回路は、
　前記第１のトランジスタのソースを前記接地端子に接続する第１スイッチと、
　前記第１のトランジスタのソースと前記第２のトランジスタのドレインとを接続する第２スイッチと、
　前記第２のトランジスタのドレインを前記比較回路に接続する第３スイッチと
を備える前記（１４）記載の固体撮像素子。
（１８）前記複数のトランジスタは、
　前記比較回路にドレインが接続された第１のトランジスタと、
　第２および第３のトランジスタと、
　所定の接地端子にソースが接続された第４のトランジスタと
を含み、
　前記スイッチング回路は、
　前記第１のトランジスタのソースを前記接地端子に接続する第１スイッチと、
　前記第１のトランジスタのソースと前記第２のトランジスタのドレインとを接続する第２スイッチと、
　前記第２のトランジスタのドレインを前記比較回路に接続する第３スイッチと、
　前記第２のトランジスタのソースを前記接地端子に接続する第４スイッチと、
　前記第２のトランジスタのソースと前記第３のトランジスタのドレインとを接続する第５スイッチと、
　前記第３のトランジスタのドレインを前記比較回路に接続する第６スイッチと、
　前記第３のトランジスタのソースを前記接地端子に接続する第７スイッチと、
　前記第３のトランジスタのソースと前記第４のトランジスタのドレインとを接続する第８スイッチと、
　前記第４のトランジスタのドレインを前記比較回路に接続する第９スイッチと
を備える前記（１４）記載の固体撮像素子。
　１００　撮像装置
　１１０　光学部
　１２０　ＤＳＰ回路
　１３０　表示部
　１４０　操作部
　１５０　バス
　１６０　フレームメモリ
　１７０　記憶部
　１８０　電源部
　２００　固体撮像素子
　２０１　受光チップ
　２０２　回路チップ
　２１０　垂直駆動部
　２２０　ゲイン制御部
　２２１　制御部
　２２２　レジスタ
　２３０　ランプ生成部
　２３１　ランプ信号生成器
　２３２　ソースフォロワー電流源
　２３３　ソースフォロワートランジスタ
　２４０　比較器制御部
　２４１　切替回路
　２４２　バイアス回路
　２４３　電流源
　２４４、２４５、３２１～３２４　電流源トランジスタ
　２４６～２４８、３３１～３３９　スイッチ
　２５０　画素アレイ部
　２５５　負荷ＭＯＳ電流源
　２６０　画素回路
　２６１　光電変換素子
　２６２　転送トランジスタ
　２６３　リセットトランジスタ
　２６４　浮遊拡散層
　２６５　増幅トランジスタ
　２６６　選択トランジスタ
　２７０　カラムＡＤＣ
　２７１、２７４、３１３　容量
　２７２　カウンタ
　２７３　ラッチ
　２８０　水平駆動部
　２９０　画像処理部
　３００、４００　比較器
　３１０　比較回路
　３１１　入力トランジスタ
　３１２　オートゼロスイッチ
　３１４　クランプトランジスタ
　３１５　出力トランジスタ
　３２０、３５０　比較器内電流源
　３３０　スイッチング回路
　１２０３１　撮像部

Claims (18)

  1. 　一定の電流を生成する電流源と、
    　前記電流源のコンダクタンスに応じた所定の下限電圧よりも高い電圧の画素信号を生成する画素回路と、
    　前記画素信号を所定の増幅率で増幅して所定の参照信号と比較する比較回路と、
    　前記増幅率が高いほど前記コンダクタンスを減少させる制御部と、
    　前記比較回路の比較結果が反転するまでの時間に亘って計数値を計数して出力するカウンタと
    を具備する固体撮像素子。
  2. 　前記電流源は、
    　複数のトランジスタと、
    　前記複数のトランジスタの接続形態を切り替えるスイッチング回路と
    を備える請求項１記載の固体撮像素子。
  3. 　前記複数のトランジスタは、前記比較回路に直列に接続された第１および第２のトランジスタを含み、
    　前記スイッチング回路は、
    　前記第１および第２のトランジスタの接続ノードを所定の接地端子に接続する第１スイッチと、
    　前記第２のトランジスタのソースを前記比較回路に接続する第２スイッチと、
    　前記第２のトランジスタのソースを前記接地端子に接続する第３スイッチと
    を備える請求項２記載の固体撮像素子。
  4. 　前記複数のトランジスタは、前記比較回路に直列に接続された第１、第２、第３および第４のトランジスタを含み、
    　前記スイッチング回路は、
    　前記第１および第２のトランジスタの接続ノードを所定の接地端子に接続する第１スイッチと、
    　前記第２および第３のトランジスタの接続ノードを前記比較回路に接続する第２スイッチと、
    　前記第２および第３のトランジスタの接続ノードを前記接地端子に接続する第３スイッチと、
    　前記第３および第４のトランジスタの接続ノードを前記比較回路に接続する第４スイッチと、
    　前記第３および第４のトランジスタの接続ノードを前記接地端子に接続する第５スイッチと、
    　前記第４のトランジスタのソースを前記比較回路に接続する第６スイッチと、
    　前記第４のトランジスタのソースを前記接地端子に接続する第７スイッチと
    を備える請求項２記載の固体撮像素子。
  5. 　前記複数のトランジスタは、
    　前記比較回路にドレインが接続された第１のトランジスタと、
    　所定の接地端子にソースが接続された第２のトランジスタと
    を含み、
    　前記スイッチング回路は、
    　前記第１のトランジスタのソースを前記接地端子に接続する第１スイッチと、
    　前記第１のトランジスタのソースと前記第２のトランジスタのドレインとを接続する第２スイッチと、
    　前記第２のトランジスタのドレインを前記比較回路に接続する第３スイッチと
    を備える請求項２記載の固体撮像素子。
  6. 　前記複数のトランジスタは、
    　前記比較回路にドレインが接続された第１のトランジスタと、
    　第２および第３のトランジスタと、
    　所定の接地端子にソースが接続された第４のトランジスタと
    を含み、
    　前記スイッチング回路は、
    　前記第１のトランジスタのソースを前記接地端子に接続する第１スイッチと、
    　前記第１のトランジスタのソースと前記第２のトランジスタのドレインとを接続する第２スイッチと、
    　前記第２のトランジスタのドレインを前記比較回路に接続する第３スイッチと、
    　前記第２のトランジスタのソースを前記接地端子に接続する第４スイッチと、
    　前記第２のトランジスタのソースと前記第３のトランジスタのドレインとを接続する第５スイッチと、
    　前記第３のトランジスタのドレインを前記比較回路に接続する第６スイッチと、
    　前記第３のトランジスタのソースを前記接地端子に接続する第７スイッチと、
    　前記第３のトランジスタのソースと前記第４のトランジスタのドレインとを接続する第８スイッチと、
    　前記第４のトランジスタのドレインを前記比較回路に接続する第９スイッチと
    を備える請求項２記載の固体撮像素子。
  7. 　一定の参照電流を生成するバイアス回路をさらに具備し、
    　前記参照電流は、前記電流源にコピーされる
    請求項１記載の固体撮像素子。
  8. 　前記計数値を配列した画像データに基づいて照度を測定する画像処理部をさらに具備し、
    　前記制御部は、前記照度に応じた値に前記増幅率を制御する
    請求項１記載の固体撮像素子。
  9. 　前記画素回路は、垂直信号線を介して前記比較回路に接続され、
    　前記比較回路は、前記垂直信号線と前記電流源との間に挿入される
    請求項１記載の固体撮像素子。
  10. 　前記画素回路は、垂直信号線を介して前記比較回路に接続され、
    　前記電流源は、前記垂直信号線に接続される
    請求項１記載の固体撮像素子。
  11. 　のこぎり波状の出力信号を生成する生成器と、
    　前記出力信号に応じた信号を前記参照信号としてソースから出力するソースフォロワートランジスタと
    をさらに具備し、
    　前記電流源は、
    　前記比較回路に接続された比較器内電流源と、
    　前記ソースフォロワートランジスタの前記ソースに接続されたソースフォロワー電流源と
    を備える請求項１記載の固体撮像素子。
  12. 　一定の電流を生成する電流源と、
    　前記電流源のコンダクタンスに応じた所定の下限電圧よりも高い電圧の画素信号を生成する画素回路と、
    　前記画素信号を所定の増幅率で増幅して所定の参照信号と比較する比較回路と、
    　前記増幅率が高いほど前記コンダクタンスを減少させる制御部と、
    　前記比較回路の比較結果が反転するまでの時間に亘って計数値を計数して出力するカウンタと、
    　前記計数値を示すデジタル信号を配列した画像データを記憶する記憶部と
    を具備する撮像装置。
  13. 　一定の電流を生成する電流源のコンダクタンスに応じた所定の下限電圧よりも高い電圧の画素信号を画素回路が生成する画素信号生成手順と、
    　前記画素信号を所定の増幅率で増幅して所定の参照信号と比較する比較手順と、
    　前記増幅率が高いほど前記コンダクタンスを減少させる制御手順と、
    　前記比較回路の比較結果が反転するまでの時間に亘って計数値を計数して出力する計数手順と
    を具備する固体撮像素子の制御方法。
  14. 　入射する光に応じて画素信号を出力する画素と、
    　前記画素信号を伝達する垂直信号線と、
    　ソースおよびドレインの一方が前記垂直信号線に接続され、ゲートが参照信号を受けるトランジスタを有する比較器と、
    　前記トランジスタの前記ソースおよび前記ドレインの他方に接続される電流源と
    を具備し、
    　前記電流源は複数のトランジスタと、
    　前記複数のトランジスタの接続形態を切り替えるスイッチング回路とを具備する
    光検出装置。
  15. 　前記複数のトランジスタは、前記比較回路に直列に接続された第１および第２のトランジスタを含み、
    　前記スイッチング回路は、
    　前記第１および第２のトランジスタの接続ノードを所定の接地端子に接続する第１スイッチと、
    　前記第２のトランジスタのソースを前記比較回路に接続する第２スイッチと、
    　前記第２のトランジスタのソースを前記接地端子に接続する第３スイッチと
    を備える請求項１４記載の固体撮像素子。
  16. 　前記複数のトランジスタは、前記第比較回路に直列に接続された第１、第２、第３および第４のトランジスタを含み、
    　前記スイッチング回路は、
    　前記第１および第２のトランジスタの接続ノードを所定の接地端子に接続する第１スイッチと、
    　前記第２および第３のトランジスタの接続ノードを前記比較回路に接続する第２スイッチと、
    　前記第２および第３のトランジスタの接続ノードを前記接地端子に接続する第３スイッチと、
    　前記第３および第４のトランジスタの接続ノードを前記比較回路に接続する第４スイッチと、
    　前記第３および第４のトランジスタの接続ノードを前記接地端子に接続する第５スイッチと、
    　前記第４のトランジスタのソースを前記比較回路に接続する第６スイッチと、
    　前記第４のトランジスタのソースを前記接地端子に接続する第７スイッチとを備える請求項１４記載の固体撮像素子。
  17. 　前記複数のトランジスタは、
    　前記比較回路にドレインが接続された第１のトランジスタと、
    　所定の接地端子にソースが接続された第２のトランジスタと
    を含み、
    　前記スイッチング回路は、
    　前記第１のトランジスタのソースを前記接地端子に接続する第１スイッチと、
    　前記第１のトランジスタのソースと前記第２のトランジスタのドレインとを接続する第２スイッチと、
    　前記第２のトランジスタのドレインを前記比較回路に接続する第３スイッチと
    を備える
    請求項１４記載の固体撮像素子。
  18. 　前記複数のトランジスタは、
    　前記比較回路にドレインが接続された第１のトランジスタと、
    　第２および第３のトランジスタと、
    　所定の接地端子にソースが接続された第４のトランジスタと
    を含み、
    　前記スイッチング回路は、
    　前記第１のトランジスタのソースを前記接地端子に接続する第１スイッチと、
    　前記第１のトランジスタのソースと前記第２のトランジスタのドレインとを接続する第２スイッチと、
    　前記第２のトランジスタのドレインを前記比較回路に接続する第３スイッチと、
    　前記第２のトランジスタのソースを前記接地端子に接続する第４スイッチと、
    　前記第２のトランジスタのソースと前記第３のトランジスタのドレインとを接続する第５スイッチと、
    　前記第３のトランジスタのドレインを前記比較回路に接続する第６スイッチと、
    　前記第３のトランジスタのソースを前記接地端子に接続する第７スイッチと、
    　前記第３のトランジスタのソースと前記第４のトランジスタのドレインとを接続する第８スイッチと、
    　前記第４のトランジスタのドレインを前記比較回路に接続する第９スイッチと
    を備える請求項１４記載の固体撮像素子。
PCT/JP2021/017435 2020-07-01 2021-05-07 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 WO2022004125A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/003,183 US20230254609A1 (en) 2020-07-01 2021-05-07 Solid state imaging element, imaging apparatus, and method for controlling solid state imaging element
CN202180044992.6A CN116057957A (zh) 2020-07-01 2021-05-07 固态成像元件、成像装置和用于控制固态成像元件的方法
DE112021003535.5T DE112021003535T5 (de) 2020-07-01 2021-05-07 Festkörper-bildgebungselement, bildgebungseinrichtung und verfahren zum steuern eines festkörper-bildgebungselements

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-113705 2020-07-01
JP2020113705 2020-07-01

Publications (1)

Publication Number Publication Date
WO2022004125A1 true WO2022004125A1 (ja) 2022-01-06

Family

ID=79315191

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/017435 WO2022004125A1 (ja) 2020-07-01 2021-05-07 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Country Status (4)

Country Link
US (1) US20230254609A1 (ja)
CN (1) CN116057957A (ja)
DE (1) DE112021003535T5 (ja)
WO (1) WO2022004125A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015159730A1 (ja) * 2014-04-16 2015-10-22 ソニー株式会社 撮像素子、ゲイン制御方法、プログラム、および電子機器
WO2018030137A1 (ja) * 2016-08-08 2018-02-15 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器
US20180103222A1 (en) * 2016-10-06 2018-04-12 Semiconductor Components Industries, Llc Image pixels with in-column comparators

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015159730A1 (ja) * 2014-04-16 2015-10-22 ソニー株式会社 撮像素子、ゲイン制御方法、プログラム、および電子機器
WO2018030137A1 (ja) * 2016-08-08 2018-02-15 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器
US20180103222A1 (en) * 2016-10-06 2018-04-12 Semiconductor Components Industries, Llc Image pixels with in-column comparators

Also Published As

Publication number Publication date
US20230254609A1 (en) 2023-08-10
DE112021003535T5 (de) 2023-06-01
CN116057957A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
US11832013B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
TW201941588A (zh) 固體攝像元件、攝像裝置及固體攝像元件之控制方法
CN110710197B (zh) 模拟数字转换器、固态成像元件和模拟数字转换器的控制方法
WO2020105314A1 (ja) 固体撮像素子、および、撮像装置
JP7331180B2 (ja) 撮像素子及び電子機器
WO2020031439A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2021090538A1 (ja) センシングデバイス、電子機器およびセンシングデバイスの制御方法
TW202110099A (zh) 固態影像感測器
JP2021170691A (ja) 撮像素子、制御方法、および電子機器
WO2020003646A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2022074940A1 (ja) 固体撮像素子、および、撮像装置
WO2022196079A1 (ja) 固体撮像素子及び撮像装置
WO2022014412A1 (ja) 撮像装置及び電子機器
WO2022004125A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11283417B2 (en) Amplification circuit, imaging device, and control method of amplification circuit
WO2021084826A1 (ja) 固体撮像素子
WO2021124628A1 (ja) 固体撮像素子、および、撮像装置
WO2023089958A1 (ja) 固体撮像素子
WO2022038903A1 (ja) 固体撮像素子
WO2023276199A1 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
WO2021192576A1 (ja) 固体撮像素子、および、撮像装置
WO2024157599A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023162471A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023062935A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2022153901A1 (ja) 撮像装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21831781

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 21831781

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP