JP6407083B2 - 光電変換装置、および、光電変換システム - Google Patents

光電変換装置、および、光電変換システム Download PDF

Info

Publication number
JP6407083B2
JP6407083B2 JP2015070196A JP2015070196A JP6407083B2 JP 6407083 B2 JP6407083 B2 JP 6407083B2 JP 2015070196 A JP2015070196 A JP 2015070196A JP 2015070196 A JP2015070196 A JP 2015070196A JP 6407083 B2 JP6407083 B2 JP 6407083B2
Authority
JP
Japan
Prior art keywords
transistor
photoelectric conversion
gate
conversion device
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015070196A
Other languages
English (en)
Other versions
JP2016192594A (ja
JP2016192594A5 (ja
Inventor
吉田　大介
大介 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015070196A priority Critical patent/JP6407083B2/ja
Priority to EP16160188.5A priority patent/EP3076663B1/en
Priority to TW105108096A priority patent/TWI592018B/zh
Priority to US15/082,937 priority patent/US9813649B2/en
Priority to KR1020160037361A priority patent/KR101950067B1/ko
Priority to RU2016111612A priority patent/RU2638914C2/ru
Priority to BR102016007030A priority patent/BR102016007030A2/pt
Priority to CN201610190378.1A priority patent/CN106027923B/zh
Publication of JP2016192594A publication Critical patent/JP2016192594A/ja
Priority to US15/724,949 priority patent/US10142573B2/en
Publication of JP2016192594A5 publication Critical patent/JP2016192594A5/ja
Priority to US16/161,595 priority patent/US20190052824A1/en
Application granted granted Critical
Publication of JP6407083B2 publication Critical patent/JP6407083B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K999/00—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS dummy group
    • H05K999/99—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS dummy group dummy group

Description

本発明は光電変換装置、および、光電変換システムに関する。
特許文献１の図２に開示された光電変換装置では、画素の増幅トランジスタ（図２の１１４）と、列ごとに配された差動トランジスタ（図２の２０１）とが差動アンプを構成している。画素の増幅トランジスタには、光電変換素子で発生した電荷に基づく信号が入力される。差動トランジスタには、ランプ波形の参照電圧が入力される。そして、画素の増幅トランジスタのゲートの電圧と差動トランジスタのゲートの電圧との比較する動作により、光電変換素子で発生した電荷に基づく信号がデジタル信号に変換される。
特開２００５−３１１４８７号公報
従来技術の光電変換装置には、光電変換装置からの出力される信号の精度が低下する可能性があるという課題がある。
特許文献１の図２に開示の光電変換装置においては、差動トランジスタのドレインが差動アンプの出力ノードである。そのため、上述の比較の動作において、画素の増幅トランジスタのゲートの電圧と差動トランジスタのゲートの電圧との関係が反転した時、差動トランジスタのドレインの電圧が大きく変化する。具体的に、差動トランジスタのドレインの電圧の変化量は、接地電圧と電源電圧（図２のＡＶＤ）との差にほぼ等しい。差動トランジスタのドレインの電圧の変化は、差動トランジスタのゲートとドレインとの間の寄生容量を介して、差動トランジスタのゲート、つまり、参照信号を供給するノードに伝達される可能性がある。
参照信号を供給するノードの電圧の変動は、光電変換装置から出力される信号の精度を低下させうる。例えば、差動アンプの出力が反転した後に、参照信号が逆方向に変化することで、当該差動アンプの出力が再度反転する可能性がある。また、複数の差動アンプに共通の参照信号が供給されている場合、ある差動アンプの出力の反転による参照信号の変化が、他の差動アンプの出力を反転させる可能性がある。その結果、アナログデジタル変換の精度が低下する可能性がある。つまり、光電変換装置から出力されるデジタル信号の精度が低下する可能性がある。
以上の課題に鑑み、本発明は、光電変換装置からの出力される信号の精度を向上させることを目的とする。
本発明の１つの側面に係る実施例の光電変換装置は、光電変換素子と、前記光電変換素子で生じた電荷に基づく信号が入力される第１トランジスタ、および、参照信号が入力される第２トランジスタが構成する差動対と、前記第２トランジスタのゲートの電圧をクランプするクランプ回路と、前記第１トランジスタのゲートの電圧に基づく電圧を前記第２トランジスタのゲートに出力する第１動作、および、前記第２のトランジスタからの電流を受けて、前記第１トランジスタのゲートの電圧と前記第２トランジスタのゲートの電圧との比較の結果に基づく信号を出力ノードに出力する第２動作を行うように構成され、かつ、前記第２トランジスタのドレインと前記出力ノードとの間に接続された出力回路と、を備え、前記出力回路は、カレントミラー回路と、前記第１動作および前記第２動作を切り替える第１スイッチ素子と、を含む制御部を含む、ことを特徴とする。
本発明の別の側面に係る実施例の光電変換装置は、光電変換素子と、前記光電変換素子で生じた電荷に基づく信号が入力される第１トランジスタ、および、参照信号が入力される第２トランジスタが構成する差動対と、前記第２トランジスタのゲートの電圧をクランプするクランプ回路と、前記第２のトランジスタに電気的に接続された第３トランジスタ、および、前記第３トランジスタのゲートに接続されたゲートを有し、前記第１トランジスタのドレインとは別の出力ノードに電気的に接続された第４トランジスタを含むカレントミラー回路と、前記第４トランジスタのゲートとドレインとを接続する第１スイッチ素子と、を備える、ことを特徴とする。
本発明によれば、光電変換装置から出力される信号の精度を向上させることができる。
光電変換装置の全体構成を示すブロック図。 光電変換装置の全体構成を示すブロック図。 光電変換装置の構成を示す図。 光電変換装置の駆動信号のタイミングチャートを模式的に示す図。 光電変換装置の回路構成を示す図。 光電変換装置の回路構成を示す図。 光電変換装置の回路構成を示す図。 光電変換装置の回路構成を示す図。 光電変換装置の回路構成を示す図。 光電変換装置の回路構成を示す図。 光電変換装置の回路構成を示す図。 光電変換装置の回路構成を示す図。 光電変換装置の回路構成を示す図。 光電変換システムの構成を示す図。
図面を参照しながら本発明の実施形態を説明する。図１は、本実施形態の光電変換装置の全体構成を模式的に示すブロック図である。複数の画素１００が、画素アレイ１０２を構成する。画素アレイ１０２は、複数の画素行と複数の画素列とを含む。垂直走査回路１０１は、複数の画素１００からの信号を読み出すために、複数の画素１００を制御する。複数の画素１００からの信号は、例えば、画素行ごとに読み出される。
比較回路１０４は、画素１００の信号と参照信号とを比較する。参照信号発生回路１０３によって発生された参照信号が、比較回路１０４へ入力される。比較回路１０４による比較の結果に基づく制御信号が、出力回路１０５を介して、カウンタ１０６へ出力される。当該比較の結果に基づく制御信号が、カウンタ１０６のカウント期間を制御する。カウンタ１０６は制御信号を受けたタイミングに対応したカウント値をメモリ１０７へ出力する。メモリ１０７へ出力されたカウント値が、画素１００の信号をアナログデジタル変換（以下、ＡＤ変換）された結果のデジタル信号として保持される。メモリ１０７に保持されたデジタル信号は水平走査回路１０８により、順次、光電変換装置から出力される。
また、出力回路１０５は、画素１００の信号に基づく信号を、フィードバック信号として、比較回路１０４へ出力する。比較回路１０４はフィードバック信号を保持することが可能である。
図２は、別の実施形態の光電変換装置の全体構成を模式的に示すブロック図である。図１に示された光電変換装置においては、カウンタ１０６が画素列ごとに配置される。図２に示された光電変換装置は、複数の画素列が共通カウンタ１０９を共有する点で、図１に示された光電変換装置と異なる。具体的には、共通カウンタ１０９の出力するカウント値が、各画素列のラッチ１１０に入力される。出力回路１０５から制御信号が出力されるタイミングに応じて、各画素列のラッチ１１０が共通カウンタから出力されているカウント値を保持する。その他の動作は図１の光電変換装置と同様である。
図３は、光電変換装置の画素１００、比較回路１０４、および、出力回路１０５の構成を示している。説明を簡略にするため、図３は１つの画素１００のみを示している。
画素１００は、光電変換素子ＰＤ、リセットトランジスタＭ１、転送トランジスタＭ２、画素トランジスタＭ３、および、選択トランジスタＭ４を含む。リセットトランジスタＭ１のゲートには駆動信号φＲ、転送トランジスタＭ２のゲートには駆動信号φＴ、選択トランジスタＭ４のゲートには駆動信号φＳがそれぞれ入力される。
画素トランジスタＭ３のゲートはフローティングディフュージョンノード（以下、ＦＤノード）に接続されている。光電変換素子ＰＤで生じた電荷は、転送トランジスタＭ２によって、ＦＤノードに転送される。つまり、画素トランジスタＭ３のゲートに、光電変換素子ＰＤで生じた電荷に基づく信号が入力される。リセットトランジスタＭ１は、画素トランジスタＭ３のゲートの電圧をリセットする。なお、画素トランジスタＭ３のゲートがＦＤノードに接続されているので、本明細書においては、画素トランジスタＭ３のゲートをＦＤノードと呼ぶことがある。
比較回路１０４は、差動トランジスタＭ５を含む。差動トランジスタＭ５のゲートには、参照信号ＶＲＭＰが入力される。参照信号ＶＲＭＰは、例えば、時間と共にその電圧が変化するランプ電圧信号である。画素トランジスタＭ３および差動トランジスタＭ５は、テール電流源ＩＳ１に接続されることで、差動対を構成している。図３において、テール電流源ＩＳ１は、例えば、ゲートに所定のバイアス電圧を印加したＮＭＯＳトランジスタが用いられうる。画素トランジスタＭ３および差動トランジスタＭ５は、同じ導電型である。本実施形態では、画素トランジスタＭ３および差動トランジスタＭ５は、いずれも、Ｎチャネル型のＭＯＳトランジスタである。
比較回路１０４は、差動トランジスタＭ５のゲートの電圧を、所定の電圧にクランプするクランプ回路３００を含む。クランプ回路３００は、例えば、クランプスイッチ素子ＳＷ１およびクランプ容量素子Ｃ１を含む。クランプスイッチ素子ＳＷ１は、差動トランジスタＭ５のゲートに接続される。クランプスイッチ素子ＳＷ１は、駆動信号φＣＬＭＰによって制御される。クランプスイッチ素子ＳＷ１がオフすることで、差動トランジスタＭ５のゲートは電気的にフローティングになる。これにより、差動トランジスタＭ５のゲートの電圧を所定の電圧にクランプすることができる。クランプ容量素子Ｃ１の一方の端子は、差動トランジスタＭ５のゲートに接続される。クランプ容量素子Ｃ１の他方の端子に、参照信号ＶＲＭＰが入力される。この構成により、参照信号ＶＲＭＰの交流成分が、クランプ容量素子Ｃ１を介して、差動トランジスタＭ５のゲートに入力される。
図３では省略されているが、１つの画素列に含まれる複数の画素１００に対して、図３に示された１つの比較回路１０４が配される。具体的には、複数の画素１００の選択トランジスタＭ４のソースが、互いに接続され、かつ、テール電流源ＩＳ１に接続される。また、複数の画素１００の画素トランジスタのドレインが互いに接続される。そして、１つの差動トランジスタＭ５が、１つの画素列に含まれる複数の画素１００のそれぞれの画素トランジスタＭ３と差動対を構成する。撮像用の光電変換装置、つまり、撮像装置は、画素列と比較回路１０４の組を複数備える。
出力ノード３１０を有する出力回路１０５が、差動トランジスタＭ５に電気的に接続される。出力ノード３１０は、画素トランジスタＭ３のソースおよびドレイン、ならびに、差動トランジスタＭ５のソースおよびドレインとは別のノードである。
出力回路１０５は、画素トランジスタＭ３のゲートの電圧に基づく電圧を差動トランジスタＭ５のゲートに出力する第１動作を行う。また、出力回路１０５は、差動トランジスタＭ５からの電流を受けて、画素トランジスタＭ３のゲートの電圧と差動トランジスタＭ５のゲートの電圧との比較の結果に基づく信号を出力ノード３１０に出力する第２動作を行う。図３において、「フィードバック信号」が画素トランジスタＭ３のゲートの電圧に基づく電圧を表し、「制御信号」が比較の結果に基づく信号を表している。
第１動作において、出力回路１０５は、差動トランジスタＭ５に電流を供給する電流源として動作してもよい。このとき、出力回路１０５は画素トランジスタＭ３および差動トランジスタＭ５による差動対が構成する演算増幅器の負荷となる。したがって、差動トランジスタＭ５のゲートとドレインとがショートされると、出力回路１０５は画素トランジスタＭ３のゲートの電圧に基づく電圧を差動トランジスタＭ５のゲートに出力する。
クランプスイッチ素子ＳＷ１をオフにすることで、クランプ回路３００は差動トランジスタＭ５のゲートに出力された電圧を保持する。つまり、クランプ回路３００は、差動トランジスタＭ５のゲートの電圧を、画素トランジスタＭ３のゲートの電圧に基づく電圧にクランプする。画素トランジスタＭ３のゲートの電圧に基づく電圧とは、例えば、画素トランジスタＭ３のゲートの電圧と実質的に等しい電圧を含む。トランジスタの特性の差、温度の差、熱ノイズなどがあるため、両者は完全に等しい電圧でなくてもよい。
第２動作において、出力回路１０５は、差動トランジスタＭ５の電流を検出する電流検出回路として動作してもよい。電流検出回路は、差動トランジスタＭ５の電流の変化を、別の信号として、差動トランジスタＭ５のドレインとは別の出力ノード３１０に出力する。この機能により、出力回路１０５は、画素トランジスタＭ３のゲートの電圧と差動トランジスタＭ５のゲートの電圧との比較の結果に基づく信号を出力ノード３１０に出力する。
例えば、差動トランジスタＭ５のゲートの電圧のほうが画素トランジスタＭ３のゲートの電圧より高い場合に、出力回路１０５は出力ノード３１０に第１の電圧を出力する。一方、差動トランジスタＭ５のゲートの電圧のほうが画素トランジスタＭ３のゲートの電圧より低い場合に、出力回路１０５は出力ノード３１０に第１の電圧とは異なる第２の電圧を出力する。
上述の説明では、テール電流源ＩＳ１が接続された配線の寄生抵抗を無視している。配線の寄生抵抗は、画素トランジスタＭ３と差動トランジスタＭ５による差動対が構成する演算増幅器のオフセットとなりうる。
出力回路１０５は、上述の第２動作における差動トランジスタＭ５のドレインの電圧の変化量を、出力ノード３１０の電圧の変化量よりも小さくする制御部を含む。制御部は、特に、画素トランジスタＭ３のゲートの電圧の大きさと差動トランジスタＭ５のゲートの電圧の大きさとの関係が逆転するときの差動トランジスタＭ５のドレインの電圧の変化量を、出力ノード３１０の電圧の変化量よりも小さくする。このときの出力ノード３１０の電圧の変化量とは、上述の第１の電圧と第２の電圧との差である。
制御部は、カレントミラー回路を含みうる。カレントミラー回路は、それぞれが他方のゲートに接続されたゲートを有する２つのトランジスタを少なくとも含む。当該２つのトランジスタの一方のドレインが、差動トランジスタＭ５に電気的に接続される。
また、制御部は、当該２つのトランジスタの他方のゲートとドレインとを接続するスイッチ素子を含みうる。当該スイッチ素子によって、上述の第１動作および第２動作を切り替えることができる。
以上に述べた通り、出力回路１０５は差動トランジスタＭ５のドレインの電圧の変動を低減する制御部を含む。このような構成によれば、差動トランジスタＭ５のドレインの電圧の変動による参照信号の変動を低減することができる。結果として、光電変換装置から出力される信号の精度を向上させることができる。
続いて、本実施形態の光電変換装置の駆動を説明する。図４は、光電変換装置の駆動信号のタイミングチャートを模式的に示す図である。図４は、１回の水平走査期間（１Ｈ期間）、すなわち、１つの画素行の信号を読み出すための駆動信号を示している。駆動信号がハイレベルのとき、当該駆動信号の供給されるトランジスタはオンする。駆動信号がローレベルのとき、当該駆動信号の供給されるトランジスタはオフする。ハイレベルおよびローレベルの具体的な電圧は、トランジスタの導電型に応じて定まる。
本実施形態においては、駆動信号φＣＬＭＰがハイレベルのときに、出力回路１０５は電流源として動作する。駆動信号φＣＬＭＰがローレベルのときに、出力回路１０５は電流検知回路として動作する。
最初に駆動信号φＲおよび駆動信号φＣＬＭＰをハイレベルとする。これにより、リセットトランジスタＭ１およびクランプスイッチ素子ＳＷ１が導通状態になる、つまり、オンする。ＦＤノードの電圧は、電源電圧ＶＤＤなどの所定の電圧（以下、リセットレベル）にリセットされる。同時に、出力回路１０５はＦＤノードの電圧に基づく電圧（以下、クランプレベル）を、差動トランジスタＭ５のゲートおよびクランプ容量素子Ｃ１に出力する。つまり、出力回路１０５は、画素トランジスタＭ３のゲートの電圧に基づく電圧を差動トランジスタＭ５のゲートに出力する第１動作を行う。
その後、駆動信号φＲと駆動信号φＣＬＭＰを順次ローレベルとする。これにより、リセットレベルがＦＤノードに保持され、クランプレベルがクランプ容量素子Ｃ１にそれぞれ保持される。クランプスイッチ素子ＳＷ１より先にリセットトランジスタＭ１をオフにすることで、リセットトランジスタＭ１によって生じる熱ノイズが、クランプレベルに反映されうる。クランプスイッチ素子ＳＷ１がオフした直後は、ＦＤノード、つまり、画素トランジスタＭ３のゲートの電圧と、差動トランジスタＭ５のゲートの電圧とはほぼ等しい。
続いて、参照信号ＶＲＭＰをより高い電圧へ変化させる。これにより、差動トランジスタＭ５のゲートの電圧が、画素トランジスタＭ３のゲートの電圧より高くなる。画素トランジスタＭ３および差動トランジスタＭ５は差動対を構成しているため、テール電流源ＩＳ１の電流の大半が差動トランジスタＭ５に流れる。
次に参照信号ＶＲＭＰのランプダウンを開始する。ランプダウンとは、参照信号ＶＲＭＰの電圧を下げていくことである。あるタイミングで画素トランジスタＭ３のゲートの電圧の大きさと差動トランジスタＭ５のゲートの電圧の大きさとの関係が反転する。当該関係が反転した後は、テール電流源ＩＳ１の電流の大半は画素トランジスタＭ３に流れる。一方、差動トランジスタＭ５の電流は小さくなる。
出力回路１０５は差動トランジスタＭ５の電流の変化を検出する。具体的には、差動トランジスタＭ５の電流が小さくなったタイミングで、出力回路１０５は当該電流の変化が生じたことを示す信号を、制御信号として、出力ノード３１０に出力する。言い換えると、出力回路１０５は、画素トランジスタＭ３のゲートの電圧と差動トランジスタＭ５のゲートの電圧との比較の結果に基づく信号を出力ノード３１０に出力する第２動作を行う。
図１の光電変換装置においては、制御信号がカウンタ１０６を制御することにより、ランプダウンの開始から電圧の大きさの関係の反転までの時間を計測している。図２の光電変換装置においては、制御信号がラッチ１１０を制御することにより、ランプダウンの開始から電圧の大きさの関係の反転までの時間を計測している。ランプダウンの開始から所定の時間が経過した後に、リセットレベルのＡＤ変換を終了する。リセットレベルのＡＤ変換を行っている期間は、図４においてＮ＿ＡＤと表記されている。
この後、参照信号ＶＲＭＰをリセットする。駆動信号φＴをハイレベルとすることにより、転送トランジスタＭ２がオンし、光電変換素子ＰＤで発生した電荷がＦＤノードに転送される。本明細書では、光電変換素子ＰＤからＦＤノードに電荷が転送された後のＦＤノードの電圧を、光信号レベルと呼ぶ。
駆動信号φＴをローレベルとした後、参照信号ＶＲＭＰのランプダウンを開始する。その後、リセットレベルのＡＤ変換と同様に、光信号レベルのＡＤ変換を行う。光信号レベルのＡＤ変換を行っている期間は、図４においてＳ＿ＡＤと表記した。
詳細な説明は割愛するが、光電変換装置においては、光信号レベルをＡＤ変換したコード値からリセットレベルをＡＤ変換したコード値を減算するデジタルＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）を行ってもよい。
本実施形態においては、出力回路１０５が差動トランジスタＭ５のドレインの電圧の変動を低減する制御部を含む。そのため、以上に述べた動作において、電圧の関係が反転する時に、差動トランジスタＭ５のドレインの電圧の変動が小さい。したがって、参照信号ＶＲＭＰの変動を低減することができる。結果として、光電変換装置から出力されるデジタル信号の精度を向上させることができる。
以上に説明した実施形態では、差動トランジスタＭ５は、複数の画素１００のそれぞれの画素トランジスタＭ３と差動対を構成する。しかし、別の実施形態では、差動トランジスタＭ５が、いずれの画素１００にも含まれない別のトランジスタと差動対を構成してもよい。例えば、それぞれの画素１００からの信号は、それぞれの画素１００が有する増幅部によって共通の信号線に出力される。そして、当該共通の出力線の信号が、差動トランジスタＭ５と差動対を構成する別のトランジスタのゲートに入力される。このような別の実施形態においても、光電変換装置から出力される信号の精度を向上させることができる。
以下、本発明に係るいくつかの実施例を説明する。特に断りがない限り、本実施形態についての説明は、全ての実施例について同様である。また、いずれかの実施例の一部の構成を、他の実施例の一部と置換、あるいは、他の実施例に付加してもよい。
実施例１の光電変換装置を説明する。本実施例は、出力回路１０５の制御部が、カレントミラー回路を含むことが特徴である。
図５は、光電変換装置の画素１００、比較回路１０４、および、出力回路１０５の構成を示している。説明を簡略にするため、図５は１つの画素１００のみを示している。図３と同じ機能を有する部分には、同じ符号を付し、詳細な説明は省略する。
出力回路１０５の制御部は、Ｐチャネル型のＭＯＳトランジスタＭ６およびＰチャネル型のＭＯＳトランジスタＭ７を含むカレントミラー回路を含む。トランジスタＭ６のドレインは、差動トランジスタＭ５のドレインに電気的に接続される。トランジスタＭ６のゲートとトランジスタＭ７のゲートとが互いに接続される。
トランジスタＭ６およびＭ７が構成するカレントミラー回路は、出力回路１０５が第１動作を行うときに、トランジスタＭ７の電流をトランジスタＭ６へミラーする。また、出力回路１０５が第２動作を行うときに、カレントミラー回路は、トランジスタＭ６の電流をトランジスタＭ７へミラーする。
本実施例では、第１動作において、カレントミラー回路は、トランジスタＭ６から差動トランジスタＭ５へ電流を供給する電流源として動作している。そして、第２動作において、カレントミラー回路は、差動トランジスタＭ５からトランジスタＭ６に入力される電流を、トランジスタＭ７へミラーする電流検出回路として動作する。
出力回路１０５の制御部は、容量素子Ｃ２を含む。容量素子Ｃ２は、トランジスタＭ６のドレインに電気的に接続された第１端子、および、トランジスタＭ６のゲートに電気的に接続された第２端子を有する。容量素子Ｃ２により、トランジスタＭ６のドレインとゲートとが交流的に結合し、トランジスタＭ６の電流をトランジスタＭ７にミラーすることができる。
出力回路１０５の制御部は、第１スイッチ素子ＳＷ２を含む。第１スイッチ素子ＳＷ２は、トランジスタＭ７のゲートとドレインとを接続する。第１スイッチ素子ＳＷ２がオンすることによって、カレントミラー回路は、トランジスタＭ７の電流をトランジスタＭ６へミラーすることができる。第１スイッチ素子ＳＷ２をオフすることによって、カレントミラー回路は、トランジスタＭ６の電流をトランジスタＭ７にミラーすることができる。つまり、第１スイッチ素子ＳＷ２が、出力回路１０５の第１動作と第２動作とを切り替えている。
なお、容量素子Ｃ２の容量値は、第１スイッチ素子ＳＷ２がオフしているときの第１スイッチ素子ＳＷ２の両端の間の結合容量の容量値より大きい。第１スイッチ素子ＳＷ２がＭＯＳトランジスタの場合、第１スイッチ素子ＳＷ２の両端は、当該ＭＯＳトランジスタのソースとドレインである。このような構成によれば、カレントミラー回路の動作を安定させることができる。
クランプ回路３００は、クランプスイッチ素子ＳＷ１およびクランプ容量素子Ｃ１を含む。本実施例において、クランプスイッチ素子ＳＷ１は、差動トランジスタＭ５のゲートとドレインとを接続する。クランプスイッチ素子ＳＷ１が、差動トランジスタＭ５のゲートとドレインとを、ゲート接地回路を介して電気的に接続してもよい。
クランプスイッチ素子ＳＷ１と第１スイッチ素子ＳＷ２とが互いに同相で動作することが好ましい。本実施形態では、クランプスイッチ素子ＳＷ１と第１スイッチ素子ＳＷ２とを共通の駆動信号φＣＬＭＰによって制御することで、クランプスイッチ素子ＳＷ１と第１スイッチ素子ＳＷ２とが互いに同相で動作する。
本実施例の出力回路１０５は、出力ノード３１０に接続された参照電流源ＩＳ２を備える。参照電流源ＩＳ２は、トランジスタＭ７へ参照電流を出力する。また、出力ノード３１０には、インバータ回路が接続される。
本実施例の光電変換装置は、図４で示された駆動信号によって駆動される。駆動信号φＣＬＭＰがハイレベルの期間は、クランプスイッチ素子ＳＷ１と第１スイッチ素子ＳＷ２がオンする。参照電流源ＩＳ２からの参照電流が、トランジスタＭ６およびＭ７で構成したカレントミラーにより、差動トランジスタＭ５へ出力される。すなわち、トランジスタＭ６が差動トランジスタＭ５へ電流を供給する電流源として動作する。
クランプスイッチ素子ＳＷ１は差動トランジスタＭ５のゲートとドレインとを接続している。そのため、画素トランジスタＭ３、差動トランジスタＭ５、テール電流源ＩＳ１は、トランジスタＭ６による電流源を負荷とし、ボルテージフォロワとして動作する。これにより、ＦＤノードの電圧が、差動トランジスタＭ５のゲート、および、クランプ容量素子Ｃ１に出力される。換言すると、出力回路１０５が、画素トランジスタＭ３のゲートの電圧に基づく電圧を差動トランジスタＭ５のゲートに出力する第１動作を行う。
駆動信号φＣＬＭＰがローレベルになると、クランプスイッチ素子ＳＷ１と第１スイッチ素子ＳＷ２はオフする。その後、出力回路１０５は、画素トランジスタＭ３のゲートの電圧と差動トランジスタＭ５のゲートの電圧とを比較する第２動作を行う。
上述の通り、トランジスタＭ６のゲートとドレインとが容量素子Ｃ２により交流的に結合している。そのため、差動トランジスタＭ５を流れる電流が、トランジスタＭ６からトランジスタＭ７へミラーされる。ミラーされた電流の大きさと参照電流源ＩＳ２からの参照電流との大きさの関係によって、出力ノード３１０の電圧が変化する。つまり、出力ノード３１０に比較の結果に基づく信号が出力される。
ここで、各部の数値例を説明する。例えば、カレントミラー回路を構成するトランジスタＭ６およびＭ７のサイズはほぼ等しい。また、テール電流源ＩＳ１の電流量Ｉ＿ＩＳ１と、参照電流源ＩＳ２の電流量Ｉ＿ＩＳ２とが、Ｉ＿ＩＳ１＝２×Ｉ＿ＩＳ２の関係をほぼ満たしている。
この条件において、第１動作においては、画素トランジスタＭ３および差動トランジスタＭ５のそれぞれに、テール電流源ＩＳ１の電流量Ｉ＿ＩＳ１をほぼ等分した量の電流、すなわち、電流量Ｉ＿ＩＳ２にほぼ等しい量の電流が流れる。第２動作においては、差動トランジスタＭ５のゲートの電圧が、画素トランジスタＭ３のゲートの電圧より高いときは、テール電流源ＩＳ１の電流の大半は差動トランジスタＭ５に流れる。一方、画素トランジスタＭ３の電流はほぼ０になる。そのため、トランジスタＭ７にはほぼテール電流源ＩＳ１と同じ量の電流が流れる。その結果、トランジスタＭ７のドレイン、つまり、出力ノード３１０の電圧は電源電圧ＶＤＤに近い電圧となる。
参照信号がランプダウンすると、差動トランジスタＭ５のゲートの電圧が、画素トランジスタＭ３のゲートの電圧より低くなる。この時は、テール電流源ＩＳ１の電流の大半は画素トランジスタＭ３に流れる。一方、差動トランジスタＭ５の電流はほぼ０になる。したがって、トランジスタＭ７の電流もほぼ０となる。その結果、トランジスタＭ７のドレイン、つまり、出力ノード３１０の電圧は接地電圧に近い電圧となる。
このように、出力回路１０５は、差動トランジスタＭ５の電流の変化を検出している。このとき、トランジスタＭ６がカレントミラー回路の入力である。差動トランジスタＭ５のドレインの電流が変化しても、トランジスタＭ６のドレインの電圧は大きく変化しない。言い換えると、カレントミラー回路が、差動トランジスタＭ５のドレインの電圧の変化量を、出力ノードの電圧の変化量より小さくしている。そのため、参照信号ＶＲＭＰの電圧変動を低減することができる。結果として、本実施例によれば、光電変換装置が出力する信号の精度を向上させることができる。
比較例として、特許文献１に記載の光電変換装置では、クランプ動作が終了した後も、ＰＭＯＳトランジスタ２０３が定電流源として動作する。そして、差動トランジスタ２０１のドレインの電圧が、出力として読み出される。そのため電圧の関係が反転したときに、差動トランジスタ２０１のドレイン電圧が大きく変化する。この電圧の変動が、参照信号の電圧を変動させ、結果として、画質の低下の原因になる可能性がある。
以上に説明した通り、本実施例によれば、光電変換装置が出力する信号の精度を向上させることができる。
実施例２の光電変換装置を説明する。本実施例は、出力回路１０５が電流源ＩＳ３を含む点で、実施例１と異なる。実施例１との相違を説明し、実施例１と同様の部分は説明を省略する。
図６は、光電変換装置の画素１００、比較回路１０４、および、出力回路１０５の構成を示している。説明を簡略にするため、図６は１つの画素１００のみを示している。図３または図５と同じ機能を有する部分には、同じ符号を付し、詳細な説明は省略する。
出力回路１０５が電流源ＩＳ３を含む。電流源ＩＳ３は、カレントミラー回路のトランジスタＭ６のドレインに接続される。電流源ＩＳ３は、差動トランジスタＭ５の電流がほぼ０になった時に、トランジスタＭ６の電流が０になることを防ぐことができる。これにより、出力回路１０５の応答特性を向上させることができる。
ここで、各部の数値例を説明する。電流源ＩＳ３の電流量Ｉ＿ＩＳ３は、テール電流源ＩＳ１の電流量Ｉ＿ＩＳ１、および、参照電流源ＩＳ２の電流量Ｉ＿ＩＳ２より小さいことが好ましい。カレントミラー回路を構成するトランジスタＭ６およびＭ７のサイズはほぼ等しい場合、電流量Ｉ＿ＩＳ１、電流量Ｉ＿ＩＳ２および電流量Ｉ＿ＩＳ３が、Ｉ＿ＩＳ１＝２×（Ｉ＿ＩＳ２−Ｉ＿ＩＳ３）の関係をほぼ満たしていることが好ましい。
以上に説明した通り、本実施例によれば、光電変換装置の動作を高速化することができる。また、本実施例によれば、実施例１と同様に、光電変換装置が出力する信号の精度を向上させることができる。
実施例３の光電変換装置を説明する。本実施例は、出力回路１０５の制御部の容量素子Ｃ２が第２スイッチ素子ＳＷ３に置換された点で、実施例１および実施例２と異なる。実施例１および実施例２との相違を説明し、実施例１または実施例２と同様の部分は説明を省略する。
図７は、光電変換装置の画素１００、比較回路１０４、および、出力回路１０５の構成を示している。説明を簡略にするため、図７は１つの画素１００のみを示している。図３、図５または図６と同じ機能を有する部分には、同じ符号を付し、詳細な説明は省略する。
出力回路１０５の制御部は、Ｐチャネル型のＭＯＳトランジスタＭ６およびＰチャネル型のＭＯＳトランジスタＭ７を含むカレントミラー回路を含む。トランジスタＭ６のドレインは、差動トランジスタＭ５のドレインに電気的に接続される。トランジスタＭ６のゲートとトランジスタＭ７のゲートとが互いに接続される。
トランジスタＭ６およびＭ７が構成するカレントミラー回路は、出力回路１０５が第１動作を行うときに、トランジスタＭ７の電流をトランジスタＭ６へミラーする。また、出力回路１０５が第２動作を行うときに、カレントミラー回路は、トランジスタＭ６の電流をトランジスタＭ７へミラーする。
本実施例では、第１動作において、カレントミラー回路は、トランジスタＭ６から差動トランジスタＭ５へ電流を供給する電流源として動作している。そして、第２動作において、カレントミラー回路は、差動トランジスタＭ５からトランジスタＭ６に入力される電流を、トランジスタＭ７へミラーする電流検出回路として動作する。
出力回路１０５の制御部は、第１スイッチ素子ＳＷ２と第２スイッチ素子ＳＷ３を含む。第１スイッチ素子ＳＷ２は、トランジスタＭ７のゲートとドレインとを接続する。第２スイッチ素子ＳＷ３は、トランジスタＭ６のドレインとゲートとを電気的に接続する。
本実施例において、第１スイッチ素子ＳＷ２と前記第２スイッチ素子ＳＷ３とは、互いに排他的に動作する。言い換えると、第１スイッチ素子ＳＷ２がオンのとき、第２スイッチ素子ＳＷ３がオフする。一方、第１スイッチ素子ＳＷ２がオフのとき、第２スイッチ素子ＳＷ３がオンする。具体的に、第１スイッチ素子ＳＷ２は駆動信号φＣＬＭＰにより制御される。第２スイッチ素子ＳＷ３は、駆動信号φＣＬＭＰと逆相の駆動信号φＣＬＭＰＢにより制御される。
第１スイッチ素子ＳＷ２がオンし、第２スイッチ素子ＳＷ２がオフすることによって、カレントミラー回路は、トランジスタＭ７の電流をトランジスタＭ６へミラーすることができる。第１スイッチ素子ＳＷ２がオフし、第２スイッチ素子ＳＷ２がオンすることによって、カレントミラー回路は、トランジスタＭ６の電流をトランジスタＭ７にミラーすることができる。つまり、第１スイッチ素子ＳＷ２および第２スイッチ素子ＳＷ３が、出力回路１０５の第１動作と第２動作とを切り替えている。
本実施例によれば、実施例１と同様に、光電変換装置が出力する信号の精度を向上させることができる。
実施例４の光電変換装置を説明する。本実施例は、出力回路１０５がソース接地増幅回路を含む点で、実施例１〜３と異なる。実施例１〜３との相違を説明し、実施例１〜３のいずれかと同様の部分は説明を省略する。
図８は、光電変換装置の画素１００、比較回路１０４、および、出力回路１０５の構成を示している。説明を簡略にするため、図８は１つの画素１００のみを示している。図３、および、図５〜７のいずれかと同じ機能を有する部分には、同じ符号を付し、詳細な説明は省略する。
出力回路１０５は、電流源ＩＳ４とＮチャネル型のＭＯＳトランジスタＭＳとで構成されたソース接地増幅回路を含む。ソース接地増幅回路の入力ノードは、容量素子Ｃ３を介して、トランジスタＭ７のドレインに接続される。ソース接地増幅回路の出力ノードが、出力回路１０５の出力ノード３１０である。
出力回路１０５は、さらに、第３スイッチ素子ＳＷ４を含む。第３スイッチ素子ＳＷ４により、第１動作を行う時にソース接地増幅回路の入力ノードの電圧をクランプすることができる。第３スイッチ素子ＳＷ４は、クランプスイッチ素子ＳＷ１、および、第１スイッチ素子ＳＷ２と同様に、駆動信号φＣＬＭＰにより制御される。駆動信号φＣＬＭＰがハイレベルの期間はクランプスイッチ素子ＳＷ１、第１スイッチ素子ＳＷ２、および、第３スイッチ素子ＳＷ４がオンし、クランプ容量素子Ｃ１、容量素子Ｃ２および容量素子Ｃ３に、それぞれの動作点がクランプされる。
以上に説明した通り、本実施例では、出力回路１０５がソース接地増幅回路を含む。そのため、第２動作を行う時のゲインを高くすることが可能である。また、本実施例によれば、実施例１と同様に、光電変換装置が出力する信号の精度を向上させることができる。
実施例５の光電変換装置を説明する。本実施例は、出力回路１０５が複数のカレントミラー回路を含む点で、実施例１〜４と異なる。実施例１〜４との相違を説明し、実施例１〜４のいずれかと同様の部分は説明を省略する。
図９は、光電変換装置の画素１００、比較回路１０４、および、出力回路１０５の構成を示している。説明を簡略にするため、図９は１つの画素１００のみを示している。図３、および、図５〜８のいずれかと同じ機能を有する部分には、同じ符号を付し、詳細な説明は省略する。
出力回路１０５の制御部は、Ｐチャネル型のＭＯＳトランジスタＭ８およびＰチャネル型のＭＯＳトランジスタＭ９を含む第１カレントミラー回路を含む。トランジスタＭ８のドレインは、画素トランジスタＭ３のドレインに電気的に接続される。トランジスタＭ８のゲートとトランジスタＭ９のゲートとが互いに接続される。第１カレントミラー回路は、画素トランジスタＭ３の電流を、第１ミラー出力ノードである、トランジスタＭ９のドレインへ出力する。
出力回路１０５の制御部は、Ｐチャネル型のＭＯＳトランジスタＭ６およびＰチャネル型のＭＯＳトランジスタＭ７を含む第２カレントミラー回路を含む。トランジスタＭ６のドレインは、差動トランジスタＭ５のドレインに電気的に接続される。トランジスタＭ６のゲートとトランジスタＭ７のゲートとが互いに接続される。第２カレントミラー回路は、差動トランジスタＭ５の電流を、第２ミラー出力ノードである、トランジスタＭ７のドレインへ出力する。
出力回路１０５の制御部は、さらに、Ｎチャネル型のＭＯＳトランジスタＭ１０およびＮチャネル型のＭＯＳトランジスタＭ１１を含む第３カレントミラー回路を含む。トランジスタＭ１０のドレインは、トランジスタＭ７のドレインに電気的に接続される。トランジスタＭ１０のゲートとトランジスタＭ１１のゲートとが互いに接続される。第３カレントミラー回路は、第２ミラー出力ノード（トランジスタＭ７のドレイン）を、第１ミラー出力ノード（トランジスタＭ９のドレイン）へ出力する。
トランジスタＭ９のドレインとトランジスタＭ１１のドレインとが接続されたノードが、出力回路１０５の出力ノード３１０である。クランプスイッチ素子ＳＷ１は、差動トランジスタＭ５のゲートと、出力ノード３１０とを接続する。
クランプスイッチ素子ＳＷ１がオンすると、出力ノード３１０の電圧が差動トランジスタＭ５のゲートにフィードバックされる。つまり、画素トランジスタＭ３および差動トランジスタＭ５はボルテージフォロアとして動作する。このように、出力回路１０５は、画素トランジスタＭ３のゲートの電圧に基づく電圧を、差動トランジスタＭ５のゲートに出力する第１動作を行う。
クランプスイッチ素子ＳＷ１がオフすると、画素トランジスタＭ３の電流、および、差動トランジスタＭ５の電流が、それぞれ、トランジスタＭ９およびトランジスタＭ１１から出力ノード３１０に出力される。画素トランジスタＭ３の電流、および、差動トランジスタＭ５の電流が出力ノード３１０で比較され、比較の結果を示す信号が出力ノード３１０に出力される。画素トランジスタＭ３および差動トランジスタＭ５の電流の関係は、両者のゲートの電圧の関係で決まる。このように、出力回路１０５は、画素トランジスタＭ３および差動トランジスタＭ５のゲートの電圧を比較し、比較の結果に基づく信号を出力する第２動作を行う。
本実施例によれば、実施例１と同様に、光電変換装置が出力する信号の精度を向上させることができる。
実施例６の光電変換装置を説明する。本実施例は、出力回路１０５が、カレントミラー回路とゲート接地回路とを含む点で、実施例１〜５と異なる。実施例１〜５との相違を説明し、実施例１〜５のいずれかと同様の部分は説明を省略する。
図１０は、光電変換装置の画素１００、比較回路１０４、および、出力回路１０５の構成を示している。説明を簡略にするため、図１０は１つの画素１００のみを示している。図３、および、図５〜９のいずれかと同じ機能を有する部分には、同じ符号を付し、詳細な説明は省略する。
出力回路１０５の制御部は、Ｐチャネル型のＭＯＳトランジスタＭ６およびＰチャネル型のＭＯＳトランジスタＭ７を含むカレントミラー回路を含む。トランジスタＭ６のドレインは、差動トランジスタＭ５のドレインに電気的に接続される。トランジスタＭ６のゲートとトランジスタＭ７のゲートとが互いに接続される。
カレントミラー回路は、さらに、Ｐチャネル型のＭＯＳトランジスタＭＧ１およびＰチャネル型のＭＯＳトランジスタＭＧ２を含む。トランジスタＭＧ１およびトランジスタＭＧ２は、それぞれ、トランジスタＭ６およびトランジスタＭ７にカスコード接続される。トランジスタＭＧ１のゲートおよびトランジスタＭＧ２のゲートには、バイアス電圧Ｖｂｓが供給される。これにより、トランジスタＭＧ１およびトランジスタＭＧ２は、それぞれ、ゲート接地回路を構成する。
トランジスタＭ６およびＭ７が構成するカレントミラー回路は、出力回路１０５が第１動作を行うときに、トランジスタＭ７の電流をトランジスタＭ６へミラーする。また、出力回路１０５が第２動作を行うときに、カレントミラー回路は、トランジスタＭ６の電流をトランジスタＭ７へミラーする。
本実施例では、第１動作において、カレントミラー回路は、トランジスタＭ６から差動トランジスタＭ５へ電流を供給する電流源として動作している。そして、第２動作において、カレントミラー回路は、差動トランジスタＭ５からトランジスタＭ６に入力される電流を、トランジスタＭ７へミラーする電流検出回路として動作する。
出力回路１０５の制御部は、容量素子Ｃ２を含む。容量素子Ｃ２は、第１端子および第２端子を含む。容量素子Ｃ２の第１端子は、ゲート接地回路（トランジスタＭＧ１）を介して、トランジスタＭ６のドレインに電気的に接続される。容量素子Ｃ２の第２端子は、トランジスタＭ６のゲートに電気的に接続される。容量素子Ｃ２により、トランジスタＭ６のドレインとゲートとが交流的に結合し、トランジスタＭ６の電流をトランジスタＭ７にミラーすることができる。
出力回路１０５の制御部は、第１スイッチ素子ＳＷ２を含む。第１スイッチ素子ＳＷ２は、トランジスタＭ７のゲートとドレインとを、ゲート接地回路（トランジスタＭＧ２）を介して、電気的に接続する。第１スイッチ素子ＳＷ２がオンすることによって、カレントミラー回路は、トランジスタＭ７の電流をトランジスタＭ６へミラーすることができる。第１スイッチ素子ＳＷ２をオフすることによって、カレントミラー回路は、トランジスタＭ６の電流をトランジスタＭ７にミラーすることができる。つまり、第１スイッチ素子ＳＷ２が、出力回路１０５の第１動作と第２動作とを切り替えている。
なお、容量素子Ｃ２の容量値は、第１スイッチ素子ＳＷ２がオフしているときの第１スイッチ素子ＳＷ２の両端の間の結合容量の容量値より大きい。第１スイッチ素子ＳＷ２がＭＯＳトランジスタの場合、第１スイッチ素子ＳＷ２の両端は、当該ＭＯＳトランジスタのソースとドレインである。このような構成によれば、カレントミラー回路の動作を安定させることができる。
クランプ回路３００は、クランプスイッチ素子ＳＷ１およびクランプ容量素子Ｃ１を含む。本実施例において、クランプスイッチ素子ＳＷ１が、差動トランジスタＭ５のゲートとドレインとを、ゲート接地回路（トランジスタＭＧ１）を介して電気的に接続する。
クランプスイッチ素子ＳＷ１と第１スイッチ素子ＳＷ２とが互いに同相で動作することが好ましい。本実施形態では、クランプスイッチ素子ＳＷ１と第１スイッチ素子ＳＷ２とは、共通の駆動信号φＣＬＭＰによって制御される。
本実施例の出力回路１０５は、出力ノード３１０に接続された参照電流源ＩＳ２を備える。参照電流源ＩＳ２は、トランジスタＭ７へ参照電流を出力する。また、出力ノード３１０には、インバータ回路が接続される。
本実施例の光電変換装置は、図４で示された駆動信号によって駆動される。すなわち、本実施例の駆動は、実施例１と同じである。
各部の数値例を説明する。例えば、カレントミラー回路を構成するトランジスタＭ６およびＭ７のサイズはほぼ等しい。また、テール電流源ＩＳ１の電流量Ｉ＿ＩＳ１と、参照電流源ＩＳ２の電流量Ｉ＿ＩＳ２と、電流源ＩＳ３の電流量Ｉ＿ＩＳ３とは、Ｉ＿ＩＳ１＝２×（Ｉ＿ＩＳ２−Ｉ＿ＩＳ３）の関係をほぼ満たしている。
この条件において、第１動作においては、画素トランジスタＭ３および差動トランジスタＭ５のそれぞれに、テール電流源ＩＳ１の電流量Ｉ＿ＩＳ１をほぼ等分した量の電流、すなわち、電流量（Ｉ＿ＩＳ２−Ｉ＿ＩＳ３）にほぼ等しい量の電流が流れる。第２動作においては、差動トランジスタＭ５のゲートの電圧が、画素トランジスタＭ３のゲートの電圧より高いときは、テール電流源ＩＳ１の電流の大半は差動トランジスタＭ５に流れる。一方、画素トランジスタＭ３の電流はほぼ０になる。そのため、トランジスタＭ７にはほぼテール電流源ＩＳ１と同じ量の電流が流れる。ＩＳ１＝２×ＩＳ２なので、トランジスタＭ７のドレイン、つまり、出力ノード３１０の電圧は電源電圧ＶＤＤに近い電圧となる。
参照信号がランプダウンすると、差動トランジスタＭ５のゲートの電圧が、画素トランジスタＭ３のゲートの電圧より低くなる。この時は、テール電流源ＩＳ１の電流の大半は画素トランジスタＭ３に流れる。一方、差動トランジスタＭ５の電流はほぼ０になる。したがって、トランジスタＭ７の電流もほぼ０となる。その結果、トランジスタＭ７のドレイン、つまり、出力ノード３１０の電圧は接地電圧に近い電圧となる。
このように、出力回路１０５は、差動トランジスタＭ５の電流の変化を検出している。このとき、トランジスタＭ６がカレントミラー回路の入力である。差動トランジスタＭ５のドレインの電流が変化しても、トランジスタＭ６のドレインの電圧は大きく変化しない。言い換えると、カレントミラー回路が、差動トランジスタＭ５のドレインの電圧の変化量を、出力ノードの電圧の変化量より小さくしている。そのため、参照信号ＶＲＭＰの電圧変動を低減することができる。結果として、本実施例によれば、光電変換装置が出力する信号の精度を向上させることができる。
また、本実施例においては、カレントミラー回路を構成するトランジスタＭ６およびトランジスタＭ７に、ゲート接地回路がカスコードに接続される。したがって、実施例１の効果と比較して、差動トランジスタＭ５のドレインの電圧の変動をより低減することができる。
実施例７の光電変換装置を説明する。本実施例は、出力回路１０５の制御部の容量素子Ｃ２が第２スイッチ素子ＳＷ３に置換された点で、実施例６と異なる。実施例６との相違を説明し、実施例６と同様の部分は説明を省略する。なお、本実施例の第２スイッチ素子ＳＷ３の機能は、実施例３の第２スイッチ素子ＳＷ３と同じである。
図１１は、光電変換装置の画素１００、比較回路１０４、および、出力回路１０５の構成を示している。説明を簡略にするため、図１１は１つの画素１００のみを示している。図７または図１０と同じ機能を有する部分には、同じ符号を付し、詳細な説明は省略する。
出力回路１０５の制御部は、Ｐチャネル型のＭＯＳトランジスタＭ６およびＰチャネル型のＭＯＳトランジスタＭ７を含むカレントミラー回路を含む。トランジスタＭ６のドレインは、差動トランジスタＭ５のドレインに電気的に接続される。トランジスタＭ６のゲートとトランジスタＭ７のゲートとが互いに接続される。
カレントミラー回路は、さらに、Ｐチャネル型のＭＯＳトランジスタＭＧ１およびＰチャネル型のＭＯＳトランジスタＭＧ２を含む。トランジスタＭＧ１およびトランジスタＭＧ２は、それぞれ、トランジスタＭ６およびトランジスタＭ７にカスコード接続される。トランジスタＭＧ１のゲートおよびトランジスタＭＧ２のゲートには、バイアス電圧Ｖｂｓが供給される。これにより、トランジスタＭＧ１およびトランジスタＭＧ２は、それぞれ、ゲート接地回路を構成する。
出力回路１０５の制御部は、第１スイッチ素子ＳＷ２と第２スイッチ素子ＳＷ３を含む。第１スイッチ素子ＳＷ２は、トランジスタＭ７のゲートとドレインとを、ゲート接地回路（トランジスタＭＧ２）を介して電気的に接続する。第２スイッチ素子ＳＷ３は、トランジスタＭ６のドレインとゲートとを、ゲート接地回路（トランジスタＭＧ１）を介して、電気的に接続する。
本実施例において、第１スイッチ素子ＳＷ２と前記第２スイッチ素子ＳＷ３とは、互いに排他的に動作する。言い換えると、第１スイッチ素子ＳＷ２がオンのとき、第２スイッチ素子ＳＷ３がオフする。一方、第１スイッチ素子ＳＷ２がオフのとき、第２スイッチ素子ＳＷ３がオンする。具体的に、第１スイッチ素子ＳＷ２は駆動信号φＣＬＭＰにより制御される。第２スイッチ素子ＳＷ３は、駆動信号φＣＬＭＰと逆相の駆動信号φＣＬＭＰＢにより制御される。
第１スイッチ素子ＳＷ２がオンし、第２スイッチ素子ＳＷ２がオフすることによって、カレントミラー回路は、トランジスタＭ７の電流をトランジスタＭ６へミラーすることができる。第１スイッチ素子ＳＷ２がオフし、第２スイッチ素子ＳＷ２がオンすることによって、カレントミラー回路は、トランジスタＭ６の電流をトランジスタＭ７にミラーすることができる。つまり、第１スイッチ素子ＳＷ２および第２スイッチ素子ＳＷ３が、出力回路１０５の第１動作と第２動作とを切り替えている。
本実施例によれば、実施例６と同様に、光電変換装置が出力する信号の精度を向上させることができる。
実施例８の光電変換装置を説明する。本実施例は、出力回路１０５が、カレントミラー回路と負荷トランジスタとを含む点で、実施例１〜７と異なる。実施例１〜７との相違を説明し、実施例１〜７のいずれかと同様の部分は説明を省略する。
図１２は、光電変換装置の画素１００、比較回路１０４、および、出力回路１０５の構成を示している。説明を簡略にするため、図１２は１つの画素１００のみを示している。図３、および、図５〜１１のいずれかと同じ機能を有する部分には、同じ符号を付し、詳細な説明は省略する。
出力回路１０５の制御部は、Ｎチャネル型のＭＯＳトランジスタＭ６およびＮチャネル型のＭＯＳトランジスタＭ７を含むカレントミラー回路を含む。トランジスタＭ６のドレインは、ゲート接地回路（トランジスタＭＧ１）を介して、差動トランジスタＭ５のドレインに電気的に接続される。トランジスタＭ６のゲートとトランジスタＭ７のゲートとが互いに接続される。
トランジスタＭ６およびＭ７が構成するカレントミラー回路は、出力回路１０５が第１動作を行うときに、トランジスタＭ７の電流をトランジスタＭ６へミラーする。また、出力回路１０５が第２動作を行うときに、カレントミラー回路は、トランジスタＭ６の電流をトランジスタＭ７へミラーする。
出力回路１０５の制御部は、Ｐチャネル型の負荷トランジスタＭＬ１およびＭＬ２を含む。負荷トランジスタＭＬ１のドレインは、差動トランジスタＭ５のドレインに電気的に接続される。負荷トランジスタＭＬ１のゲートと、負荷トランジスタＭＬ２のゲートとは互いに接続され、バイアス電圧Ｖｂｓ１が供給される。荷トランジスタＭＬ１およびＭＬ２は、それぞれ、電流源として動作する。
本実施例において、差動トランジスタＭ５およびトランジスタＭ６は、負荷トランジスタＭＬ１からの電流を相補的に受けるように接続される。言い換えると、負荷トランジスタのドレインと接地ノードとの間の電気経路に、差動トランジスタＭ５とトランジスタＭ６とが並列に配される。このような構成においては、差動トランジスタＭ５の電流量と、トランジスタＭ６の電流量との和が、負荷トランジスタＭＬ１の電流量とほぼ等しい。
本実施例では、第１動作において、負荷トランジスタＭＬ１が差動トランジスタＭ５へ電流を供給する電流源として動作する。そして、第２動作において、カレントミラー回路が、負荷トランジスタＭＬ１からトランジスタＭ６に入力される電流を、トランジスタＭ７へミラーする電流検出回路として動作する。
出力回路１０５の制御部は、容量素子Ｃ２を含む。容量素子Ｃ２は、第１端子および第２端子を含む。容量素子Ｃ２の第１端子は、トランジスタＭ６のドレインに電気的に接続される。容量素子Ｃ２の第２端子は、トランジスタＭ６のゲートに電気的に接続される。容量素子Ｃ２により、トランジスタＭ６のドレインとゲートとが交流的に結合し、トランジスタＭ６の電流をトランジスタＭ７にミラーすることができる。
出力回路１０５の制御部は、第１スイッチ素子ＳＷ２を含む。第１スイッチ素子ＳＷ２は、トランジスタＭ７のゲートとドレインとを電気的に接続する。第１スイッチ素子ＳＷ２がオンすることによって、カレントミラー回路は、トランジスタＭ７の電流をトランジスタＭ６へミラーすることができる。第１スイッチ素子ＳＷ２をオフすることによって、カレントミラー回路は、トランジスタＭ６の電流をトランジスタＭ７にミラーすることができる。つまり、第１スイッチ素子ＳＷ２が、出力回路１０５の第１動作と第２動作とを切り替えている。
クランプ回路３００は、クランプスイッチ素子ＳＷ１およびクランプ容量素子Ｃ１を含む。本実施例において、クランプスイッチ素子ＳＷ１が、差動トランジスタＭ５のゲートとドレインとを、ゲート接地回路（トランジスタＭＧ１）を介して電気的に接続する。
本実施例の光電変換装置は、図４で示された駆動信号によって駆動される。すなわち、本実施例の駆動は、実施例１と同じである。
各部の数値例を説明する。例えば、カレントミラー回路を構成するトランジスタＭ６およびＭ７のサイズがほぼ等しい。テール電流源ＩＳ１の電流量Ｉ＿ＩＳ１と、負荷トランジスタＭＬ１の電流量Ｉ＿ＭＬ１と、負荷トランジスタＭＬ２の電流量Ｉ＿ＭＬ２とが、Ｉ＿ＩＳ１＝Ｉ＿ＭＬ１＝２×Ｉ＿ＭＬ２の関係をほぼ満たしている。
この条件において、第１動作においては、画素トランジスタＭ３および差動トランジスタＭ５のそれぞれに、テール電流源ＩＳ１の電流量Ｉ＿ＩＳ１をほぼ等分した量の電流、すなわち、電流量Ｉ＿ＭＬ２にほぼ等しい量の電流が流れる。第２動作においては、差動トランジスタＭ５のゲートの電圧が、画素トランジスタＭ３のゲートの電圧より高いときは、テール電流源ＩＳ１の電流の大半は差動トランジスタＭ５に流れる。一方、画素トランジスタＭ３の電流はほぼ０になる。トランジスタＭ６には、負荷トランジスタＭＬ１の電流からテール電流源ＩＳ１の電流との差分の電流が流れる。しかし、Ｉ＿ＩＳ１＝Ｉ＿ＭＬ１であるため、トランジスタＭ６の電流はほぼ０になる。
そのため、トランジスタＭ７にはほとんど電流が流れない。その結果、トランジスタＭ７のドレイン、つまり、出力ノード３１０の電圧は電源電圧ＶＤＤに近い電圧となる。
参照信号がランプダウンすると、差動トランジスタＭ５のゲートの電圧が、画素トランジスタＭ３のゲートの電圧より低くなる。この時は、テール電流源ＩＳ１の電流の大半は画素トランジスタＭ３に流れる。一方、差動トランジスタＭ５の電流はほぼ０になる。トランジスタＭ７には、負荷トランジスタＭＬ１とほぼ同じ電流が流れる。Ｉ＿ＭＬ１＝２×Ｉ＿ＭＬ２なので、出力ノード３１０の電圧は接地電圧に近い電圧となる。
このように、出力回路１０５は、差動トランジスタＭ５の電流の変化を検出している。差動トランジスタＭ５のドレインの電流が変化しても、トランジスタＭ６のドレインの電圧は大きく変化しない。言い換えると、出力回路１０５の制御部は、差動トランジスタＭ５のドレインの電圧の変化量を、出力ノードの電圧の変化量より小さくしている。そのため、参照信号ＶＲＭＰの電圧変動を低減することができる。結果として、本実施例によれば、光電変換装置が出力する信号の精度を向上させることができる。
実施例９の光電変換装置を説明する。本実施例は、出力回路１０５の制御部の容量素子Ｃ２が第２スイッチ素子ＳＷ３に置換された点で、実施例８と異なる。実施例８との相違を説明し、実施例８と同様の部分は説明を省略する。なお、本実施例の第２スイッチ素子ＳＷ３の機能は、実施例３の第２スイッチ素子ＳＷ３、および、実施例７の第２スイッチ素子ＳＷ３と同じである。
図１３は、光電変換装置の画素１００、比較回路１０４、および、出力回路１０５の構成を示している。説明を簡略にするため、図１３は１つの画素１００のみを示している。図３、図５〜１２と同じ機能を有する部分には、同じ符号を付し、詳細な説明は省略する。
図１３が示す通り、出力回路１０５の制御部は、第１スイッチ素子ＳＷ２と第２スイッチ素子ＳＷ３を含む。第１スイッチ素子ＳＷ２は、トランジスタＭ７のゲートとドレインとを接続する。第２スイッチ素子ＳＷ３は、トランジスタＭ６のドレインとゲートとを電気的に接続する。
本実施例によれば、実施例８と同様に、光電変換装置が出力する信号の精度を向上させることができる。
図１４には、本発明の１つの実施形態の光電変換システムの構成が示されている。光電変換システム８００は、例えば、光学部８１０、撮像素子１、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を含む。撮像装置８２０は、撮像素子１及び映像信号処理部８３０を有する。撮像素子１には、上記の実施形態で説明された光電変換装置が用いられる。
レンズ等の光学系である光学部８１０は、被写体からの光を撮像素子１の、複数の画素が２次元状に配列された画素アレイ１０２に結像させ、被写体の像を形成する。撮像素子１は、タイミング制御部８５０からの信号に基づくタイミングで、画素アレイ１０２に結像された光に応じた信号を出力する。撮像素子１から出力された信号は、映像信号処理部である映像信号処理部８３０に入力され、映像信号処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。
システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部８５０は、システム制御部８６０による制御に基づいて撮像素子１及び映像信号処理部８３０の駆動タイミングを制御する。
ＰＤ 光電変換素子
Ｍ３ 画素トランジスタ
Ｍ５ 差動トランジスタ
１０４ 比較回路
１０５ 出力回路
３００ クランプ回路

Claims (39)

  1. 光電変換素子と、
    前記光電変換素子で生じた電荷に基づく信号が入力される第１トランジスタ、および、参照信号が入力される第２トランジスタが構成する差動対と、
    前記第２トランジスタのゲートの電圧をクランプするクランプ回路と、
    前記第１トランジスタのゲートの電圧に基づく電圧を前記第２トランジスタのゲートに出力する第１動作、および、前記第２のトランジスタからの電流を受けて、前記第１トランジスタのゲートの電圧と前記第２トランジスタのゲートの電圧との比較の結果に基づく信号を出力ノードに出力する第２動作を行うように構成され、かつ、前記第２トランジスタのドレインと前記出力ノードとの間に接続された出力回路と、を備え、
    前記出力回路は、カレントミラー回路と、前記第１動作および前記第２動作を切り替える第１スイッチ素子と、を含む制御部を含む、
    ことを特徴とする光電変換装置。
  2. 前記カレントミラー回路は、前記第２トランジスタのドレインに電気的に接続された第３トランジスタ、および、前記第３トランジスタのゲートに接続されたゲートを有する第４トランジスタを含む、
    ことを特徴とする請求項１に記載の光電変換装置。
  3. 前記第１スイッチ素子は、前記第４トランジスタのゲートとドレインとを接続し、
    前記第１動作において、前記第１スイッチ素子がオンすることによって、前記カレントミラー回路は、前記第４トランジスタの電流を前記第３トランジスタへミラーし、
    前記第２動作において、前記第１スイッチ素子がオフすることによって、前記カレントミラー回路は、前記第３トランジスタの電流を前記第４トランジスタへミラーする、
    ことを特徴とする請求項２に記載の光電変換装置。
  4. 前記制御部は、前記第３トランジスタのドレインに電気的に接続された第１端子、および、前記第３トランジスタのゲートに電気的に接続された第２端子を有する容量素子を含む、
    ことを特徴とする請求項２または請求項３に記載の光電変換装置。
  5. 前記容量素子の前記第１端子は、ゲート接地回路を介して、前記第３トランジスタのドレインに電気的に接続される、
    ことを特徴とする請求項４に記載の光電変換装置。
  6. 前記容量素子の容量値は、前記第１スイッチ素子がオフしているときの前記第１スイッチ素子の両端の間の結合容量の容量値より大きい、
    ことを特徴とする請求項４または請求項５に記載の光電変換装置。
  7. 前記制御部は、前記第３トランジスタのドレインとゲートとを電気的に接続する第２スイッチ素子を含む、
    ことを特徴とする請求項２または請求項３に記載の光電変換装置。
  8. 前記第２スイッチ素子が、ゲート接地回路を介して、前記第３トランジスタのドレインに電気的に接続される、
    ことを特徴とする請求項７に記載の光電変換装置。
  9. 前記第１スイッチ素子と前記第２スイッチ素子とは、互いに排他的に動作する、
    ことを特徴とする請求項７または請求項８に記載の光電変換装置。
  10. 前記クランプ回路は、前記第２トランジスタのゲートに接続されたクランプスイッチ素子を含み、
    前記クランプスイッチ素子と前記第１スイッチ素子とが互いに同相で動作する、
    ことを特徴とする請求項２乃至請求項９のいずれか一項に記載の光電変換装置。
  11. 前記第１動作において、前記カレントミラー回路は、前記第３トランジスタから前記第２トランジスタへ電流を供給する電流源として動作し、
    前記第２動作において、前記カレントミラー回路は、前記第２トランジスタから前記第３トランジスタに入力される電流を、前記第４トランジスタへミラーする電流検出回路として動作する、
    ことを特徴とする請求項２乃至請求項１０のいずれか一項に記載の光電変換装置。
  12. 前記制御部は、前記第２トランジスタのドレインに電気的に接続された負荷トランジスタを含み、
    前記第２トランジスタおよび前記第３トランジスタは、前記負荷トランジスタからの電流を相補的に受けるように接続され、
    前記第１動作において、前記負荷トランジスタは前記第２トランジスタへ電流を供給する電流源として動作し、
    前記第２動作において、前記カレントミラー回路は、前記負荷トランジスタから前記第３トランジスタに入力される電流を、前記第４トランジスタへミラーする電流検出回路として動作する、
    ことを特徴とする請求項２乃至請求項１０のいずれか一項に記載の光電変換装置。
  13. 前記制御部は、前記負荷トランジスタと前記第３トランジスタとの間の電気経路に配されたゲート接地回路を含む、
    ことを特徴とする請求項１２に記載の光電変換装置。
  14. 前記制御部は、
    前記第１トランジスタのドレインに電気的に接続され、前記第１トランジスタからの電流をミラーして、第１ミラー出力ノードへ出力する第１カレントミラー回路と、
    前記第２トランジスタのドレインに電気的に接続され、前記第２トランジスタからの電流をミラーして、第２ミラー出力ノードへ出力する第２カレントミラー回路と、を含み、
    前記クランプ回路は、前記第２トランジスタのゲートと前記出力回路の前記出力ノードとを接続するクランプスイッチ素子を含む、
    ことを特徴とする請求項１に記載の光電変換装置。
  15. 前記制御部は、前記第１ミラー出力ノードおよび前記第２ミラー出力ノードの一方に出力された電流をミラーし、前記第１ミラー出力ノードおよび前記第２ミラー出力ノードの他方へ出力する第３カレントミラー回路を含む、
    ことを特徴とする請求項１４に記載の光電変換装置。
  16. 前記クランプ回路は、
    前記第２トランジスタのゲートに接続されたクランプスイッチ素子と、
    前記第２トランジスタのゲートに接続された第１端子および前記参照信号を受ける第２端子を有するクランプ容量素子と、を含む、
    ことを特徴とする請求項１に記載の光電変換装置。
  17. 前記クランプスイッチ素子は、前記第２トランジスタのゲートとドレインとを接続する、
    ことを特徴とする請求項１６に記載の光電変換装置。
  18. 前記クランプスイッチ素子は、前記第２トランジスタのゲートとドレインとを、ゲート接地回路を介して電気的に接続する、
    ことを特徴とする請求項１６に記載の光電変換装置。
  19. 前記制御部は、前記第１トランジスタのゲートの電圧の大きさと前記第２トランジスタのゲートの電圧の大きさとの関係が反転したときの前記第２トランジスタのドレインの電圧の変化量を、前記関係が反転したときの前記出力ノードの電圧の変化量よりも小さくする、
    ことを特徴とする請求項１乃至請求項１８のいずれか一項に記載の光電変換装置。
  20. 前記出力ノードに接続され、参照電流を出力する参照電流源を備える、
    ことを特徴とする請求項１乃至請求項１９のいずれか一項に記載の光電変換装置。
  21. 前記出力ノードに接続されたインバータ回路を備える、
    ことを特徴とする請求項１乃至請求項２０のいずれか一項に記載の光電変換装置。
  22. 前記差動対は、前記第１トランジスタ、および、前記第２トランジスタに電気的に接続されたテール電流源を含む、
    ことを特徴とする請求項１乃至請求項２１のいずれか一項に記載の光電変換装置。
  23. 前記光電変換素子および前記第１トランジスタをそれぞれが含む複数の画素を備え、
    前記第２トランジスタの１つが、前記複数の画素のそれぞれの前記第１トランジスタと差動対を構成する、
    ことを特徴とする請求項１乃至請求項２２のいずれか一項に記載の光電変換装置。
  24. 前記複数の画素、および、前記複数の画素に対して共通に設けられた前記第２トランジスタの１つが構成する画素列を複数備える、
    ことを特徴とする請求項２３に記載の光電変換装置。
  25. 前記出力ノードは、前記第１トランジスタのソースおよびドレイン、ならびに、前記第２トランジスタのソースおよびドレインとは別のノードである、
    ことを特徴とする請求項１乃至請求項２４のいずれか一項に記載の光電変換装置。
  26. 前記第２トランジスタのドレインに電気的に接続された電流源を備える、
    ことを特徴とする請求項１に記載の光電変換装置。
  27. 前記出力回路は、前記出力ノードへ信号を出力するソース接地増幅回路を含む、
    ことを特徴とする請求項１に記載の光電変換装置。
  28. 光電変換素子と、
    前記光電変換素子で生じた電荷に基づく信号が入力される第１トランジスタ、および、参照信号が入力される第２トランジスタが構成する差動対と、
    前記第２トランジスタのゲートの電圧をクランプするクランプ回路と、
    前記第２のトランジスタに電気的に接続された第３トランジスタ、および、前記第３トランジスタのゲートに接続されたゲートを有し、前記第１トランジスタのドレインとは別の出力ノードに電気的に接続された第４トランジスタを含むカレントミラー回路と、
    前記第４トランジスタのゲートとドレインとを接続する第１スイッチ素子と、を備える、
    ことを特徴とする光電変換装置。
  29. 前記第３トランジスタのドレインに電気的に接続された第１端子、および、前記第３トランジスタのゲートに電気的に接続された第２端子を有する容量素子を含む、
    ことを特徴とする請求項２８に記載の光電変換装置。
  30. 前記第３トランジスタのドレインとゲートとを電気的に接続する第２スイッチ素子を含む、
    ことを特徴とする請求項２８に記載の光電変換装置。
  31. 前記クランプ回路が、前記第２トランジスタのゲートとドレインとを電気的に接続するクランプスイッチ素子を含む、
    ことを特徴とする請求項２８乃至請求項３０のいずれか一項に記載の光電変換装置。
  32. 前記クランプ回路が、前記第２トランジスタのドレインとゲートとの間の電気経路に配されたクランプスイッチ素子およびゲート接地回路を含む、
    ことを特徴とする請求項２８乃至請求項３０のいずれか一項に記載の光電変換装置。
  33. 前記第１動作において、前記クランプスイッチがオンすることによって、前記第１トランジスタのゲートの電圧に基づく電圧が前記第２トランジスタのゲートに出力される、
    ことを特徴とする請求項１０、１４、および、１５のいずれか一項に記載の光電変換装置。
  34. 前記第１動作において、前記第１トランジスタのゲートの電圧と、前記第２トランジスタのゲートに出力された電圧とは、前記第１トランジスタおよび前記第２トランジスタの特性の違いに起因する差を有する、
    ことを特徴とする請求項１に記載の光電変換装置。
  35. 光電変換素子と、
    前記光電変換素子で生じた電荷に基づく信号が入力される第１トランジスタ、および、参照信号が入力される第２トランジスタが構成する差動対と、
    前記第２のトランジスタに電気的に接続された第３トランジスタ、および、前記第３トランジスタのゲートに接続されたゲートを有し、前記第１トランジスタのドレインとは別の出力ノードに電気的に接続された第４トランジスタを含むカレントミラー回路と、を備える
    ことを特徴とする光電変換装置。
  36. 前記第４トランジスタのゲートとドレインとを接続する第１スイッチ素子と、を備える、
    ことを特徴とする請求項３５に記載の光電変換装置。
  37. 光電変換素子と、
    前記光電変換素子で生じた電荷に基づく信号が入力される第１トランジスタ、および、参照信号が入力される第２トランジスタが構成する差動対と、
    前記第２トランジスタのドレインと前記第１トランジスタのドレインとは別の出力ノードとの間に接続されたカレントミラー回路を含む出力回路と、を備え、
    前記出力回路は、前記第２のトランジスタからの電流を受けて、前記第１トランジスタのゲートの電圧と前記第２トランジスタのゲートの電圧との比較の結果に基づく信号を前記出力ノードに出力する、
    ことを特徴とする光電変換装置。
  38. 前記第２トランジスタのゲートに接続されたクランプ容量を備える、
    ことを特徴とする請求項３５乃至請求項３７のいずれか一項に記載の光電変換装置。
  39. 請求項１乃至請求項３８のいずれか一項に記載の光電変換装置と、
    前記光電変換装置からの信号を処理する信号処理装置と、を備えた光電変換システム。
JP2015070196A 2015-03-30 2015-03-30 光電変換装置、および、光電変換システム Active JP6407083B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2015070196A JP6407083B2 (ja) 2015-03-30 2015-03-30 光電変換装置、および、光電変換システム
EP16160188.5A EP3076663B1 (en) 2015-03-30 2016-03-14 Photoelectric conversion apparatus and photoelectric conversion system
TW105108096A TWI592018B (zh) 2015-03-30 2016-03-16 光電轉換裝置及光電轉換系統
US15/082,937 US9813649B2 (en) 2015-03-30 2016-03-28 Photoelectric conversion apparatus and photoelectric conversion system
RU2016111612A RU2638914C2 (ru) 2015-03-30 2016-03-29 Устройство фотоэлектрического преобразования и система фотоэлектрического преобразования
KR1020160037361A KR101950067B1 (ko) 2015-03-30 2016-03-29 광전 변환 장치 및 광전 변환 시스템
BR102016007030A BR102016007030A2 (pt) 2015-03-30 2016-03-30 aparelho de conversão fotoelétrica e sistema de conversão fotoelétrica
CN201610190378.1A CN106027923B (zh) 2015-03-30 2016-03-30 光电转换装置和光电转换系统
US15/724,949 US10142573B2 (en) 2015-03-30 2017-10-04 Photoelectric conversion apparatus and photoelectric conversion system
US16/161,595 US20190052824A1 (en) 2015-03-30 2018-10-16 Photoelectric conversion apparatus and photoelectric conversion system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015070196A JP6407083B2 (ja) 2015-03-30 2015-03-30 光電変換装置、および、光電変換システム

Publications (3)

Publication Number Publication Date
JP2016192594A JP2016192594A (ja) 2016-11-10
JP2016192594A5 JP2016192594A5 (ja) 2018-06-21
JP6407083B2 true JP6407083B2 (ja) 2018-10-17

Family

ID=55589669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015070196A Active JP6407083B2 (ja) 2015-03-30 2015-03-30 光電変換装置、および、光電変換システム

Country Status (8)

Country Link
US (3) US9813649B2 (ja)
EP (1) EP3076663B1 (ja)
JP (1) JP6407083B2 (ja)
KR (1) KR101950067B1 (ja)
CN (1) CN106027923B (ja)
BR (1) BR102016007030A2 (ja)
RU (1) RU2638914C2 (ja)
TW (1) TWI592018B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108141553B (zh) * 2015-09-30 2020-10-30 株式会社尼康 摄像元件、摄像装置及电子设备
CN113225496A (zh) * 2016-03-24 2021-08-06 株式会社尼康 摄像元件和摄像装置
WO2018116539A1 (ja) 2016-12-21 2018-06-28 オリンパス株式会社 撮像素子、撮像装置および内視鏡
JP6445746B2 (ja) * 2016-12-21 2018-12-26 オリンパス株式会社 逐次比較型ａ／ｄ変換装置、撮像装置、内視鏡および設定方法
CN106982337B (zh) * 2017-04-27 2019-07-23 京东方科技集团股份有限公司 一种cmos图像传感器及其像素电路、驱动方法
JP2019068267A (ja) * 2017-09-29 2019-04-25 キヤノン株式会社 撮像装置、撮像システム、移動体
US10447290B2 (en) * 2017-12-11 2019-10-15 Texas Instruments Incorporated Reduced noise dynamic comparator for a successive approximation register analog-to-digital converter
US11502647B2 (en) * 2018-05-11 2022-11-15 Sony Semiconductor Solutions Corporation Amplifier
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11283460B2 (en) * 2018-10-24 2022-03-22 Sony Semiconductor Solutions Corporation A/D converter and electronic equipment
JP7222736B2 (ja) * 2019-02-04 2023-02-15 キヤノン株式会社 撮像素子及びその制御方法、及び撮像装置
JP7365775B2 (ja) * 2019-02-21 2023-10-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
CN110661989A (zh) * 2019-03-12 2020-01-07 神盾股份有限公司 用于缓冲感光信号的缓冲电路及其图像感测器
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
JP2021097337A (ja) * 2019-12-18 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
TW202231054A (zh) * 2021-01-14 2022-08-01 日商索尼半導體解決方案公司 攝像裝置及電子機器
CN114124004A (zh) * 2021-11-23 2022-03-01 上海天马微电子有限公司 一种信号处理电路及信号处理装置
WO2023174655A1 (en) * 2022-03-18 2023-09-21 Sony Semiconductor Solutions Corporation Image sensor array with ramp generator and comparing circuit
CN117199092B (zh) * 2023-08-21 2024-04-16 中山大学 一种宽摆幅像素结构、图像传感器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518910B2 (en) 2000-02-14 2003-02-11 Canon Kabushiki Kaisha Signal processing apparatus having an analog/digital conversion function
DE60234810D1 (de) * 2002-04-02 2010-02-04 St Microelectronics Ltd Bildsensor mit verbesserter Ausleseschaltung
JP4474982B2 (ja) * 2004-04-19 2010-06-09 ソニー株式会社 固体撮像装置および固体撮像装置の信号処理方法
EP1635470A1 (en) * 2004-09-09 2006-03-15 STMicroelectronics Limited Method and apparatus for a CMOS image sensor comprising a distributed amplifier and a multiplexed analog to digital converter
GB2421374B (en) 2004-12-15 2007-01-10 Micron Technology Inc Ramp generators for imager analog-to-digital converters
JP4615472B2 (ja) 2006-04-03 2011-01-19 ソニー株式会社 物理量分布検出装置および撮像装置
US8188785B2 (en) 2010-02-04 2012-05-29 Semiconductor Components Industries, Llc Mixed-mode circuits and methods of producing a reference current and a reference voltage
KR101850086B1 (ko) * 2011-07-08 2018-04-19 삼성전자주식회사 듀얼 모드 비교기 및 이를 포함하는 아날로그 투 디지털 컨버터
JP2013172270A (ja) * 2012-02-20 2013-09-02 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP5870954B2 (ja) * 2013-03-29 2016-03-01 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法

Also Published As

Publication number Publication date
US20160295142A1 (en) 2016-10-06
RU2016111612A (ru) 2017-10-02
US10142573B2 (en) 2018-11-27
KR101950067B1 (ko) 2019-02-19
JP2016192594A (ja) 2016-11-10
CN106027923B (zh) 2019-07-12
EP3076663B1 (en) 2019-08-21
BR102016007030A2 (pt) 2016-10-11
TWI592018B (zh) 2017-07-11
CN106027923A (zh) 2016-10-12
EP3076663A3 (en) 2016-12-28
EP3076663A2 (en) 2016-10-05
RU2638914C2 (ru) 2017-12-18
US20180041726A1 (en) 2018-02-08
TW201705755A (zh) 2017-02-01
KR20160117270A (ko) 2016-10-10
US20190052824A1 (en) 2019-02-14
US9813649B2 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
JP6407083B2 (ja) 光電変換装置、および、光電変換システム
CN107925734B (zh) 光电转换装置和光电转换系统
JP6494335B2 (ja) 光電変換装置、光電変換装置の駆動方法、および、光電変換システム
JP6021360B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法。
US9344652B2 (en) Photoelectric conversion apparatus and image pickup system including an ad conversion unit to convert a signal into a digital signal
US9432607B2 (en) Solid-state imaging apparatus and imaging system
US20170155856A1 (en) Driving method for an image pickup apparatus, image pickup apparatus, and image pickup system
US10044964B2 (en) Column signal processing unit with driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and image pickup system
US10165214B2 (en) Imaging device and imaging system
US9774808B2 (en) Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system
US9800815B2 (en) Image pickup apparatus and image pickup system using image pickup apparatus
US9807333B2 (en) Imaging apparatus and imaging system

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R151 Written notification of patent or utility model registration

Ref document number: 6407083

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151