CN117199092B - 一种宽摆幅像素结构、图像传感器 - Google Patents
一种宽摆幅像素结构、图像传感器 Download PDFInfo
- Publication number
- CN117199092B CN117199092B CN202311057143.1A CN202311057143A CN117199092B CN 117199092 B CN117199092 B CN 117199092B CN 202311057143 A CN202311057143 A CN 202311057143A CN 117199092 B CN117199092 B CN 117199092B
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- pixel structure
- control signal
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 35
- 230000005540 biological transmission Effects 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 abstract description 8
- 101150105729 SLC45A3 gene Proteins 0.000 description 9
- 102100037253 Solute carrier family 45 member 3 Human genes 0.000 description 9
- 238000004088 simulation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 101000622137 Homo sapiens P-selectin Proteins 0.000 description 4
- 102100023472 P-selectin Human genes 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种宽摆幅像素结构、图像传感器,其中,像素结构包括光电转换电路、复位电路、放大电路、第一开关电路和负载电路;其中,第一开关电路包括第一差分对管,第一差分对管用于提高电压传输范围。本发明实施例通过采用第一差分对管作为第一开关电路,能够提高输出电压范围,从而可以通过第一开关电路输出电压,使像素结构的输出电压增大,提高了像素结构的输出摆幅,可广泛应用于集成电路技术领域。
Description
技术领域
本发明涉及集成电路技术领域,尤其是一种宽摆幅像素结构、图像传感器。
背景技术
自供电图像传感器是一种将光信号转化为电信号的半导体器件,一般采用光电二极管收集太阳能来提供能量,这就要求图像传感器的功耗尽可能低,而降低图像传感器功耗行之有效的方法就是降低电源电压。随着CMOS工艺尺寸的缩小,供电电压减小的速度大于阈值电压减小的速度,以至于在低压工作下图像传感器的有源像素结构的动态范围随之降低,导致输出摆幅降低的问题。综合上述,相关技术中存在的技术问题亟需得到解决。
发明内容
有鉴于此,本发明实施例提供一种宽摆幅像素结构、图像传感器,以提高输出摆幅。
一方面,本发明提供了一种宽摆幅像素结构包括光电转换电路、复位电路、放大电路、第一开关电路和负载电路;
所述光电转换电路的第一端与浮动扩散节点连接,所述光电转换电路的第二端分别与地端和所述负载电路的第一端连接;
所述复位电路的第一端与所述浮动扩散节点连接,所述复位电路的第二端分别与所述放大电路的第二端和第一电源电压连接;
所述放大电路的第一端与所述浮动扩散节点连接,所述放大电路的第二端与分别与所述复位电路的第二端和所述第一电源电压连接,所述放大电路的第三端与所述第一开关电路的第一端连接;
所述第一开关电路的第一端与所述放大电路的第三端连接,所述第一开关电路的第二端分别与输出端和所述负载电路的第二端连接;
所述负载电路的第一端与所述光电转换电路的第二端和所述地端连接,所述负载电路的第二端与所述第一开关电路的第二端和输出端连接;
所述第一开关电路包括第一差分对管,所述第一差分对管用于提高电压传输范围。
可选地,所述光电转换电路包括光电二极管;
所述光电二极管的一端与所述浮动扩散节点连接,所述光电二极管的另一端分别与所述地端和所述负载电路的第一端连接。
可选地,所述光电转换电路包括电容器和电流源;
所述电容器与所述电流源并联,所述电容器的一端与所述浮动扩散节点连接,所述电容器的另一端分别与所述地端和所述负载电路的第一端连接。
可选地,所述复位电路包括第一晶体管;
所述第一晶体管的栅极用于接入复位控制信号,所述第一晶体管的一端与所述浮动扩散节点连接,所述第一晶体管的另一端与所述第一电源电压和所述放大电路的第二端连接。
可选地,所述放大电路包括第二晶体管;
所述第二晶体管的栅极连接所述浮动扩散节点,所述第二晶体管的一端分别与所述复位电路的第二端和所述第一电源电压连接,所述第二晶体管的另一端与所述第一开关电路的第一端连接。
可选地,所述第一差分对管包括第三晶体管和第四晶体管;
所述第三晶体管的栅极用于连接第一控制信号,所述第四晶体管的栅极用于连接第二控制信号,所述第三晶体管的一端与所述第四晶体管的一端连接,所述第三晶体管的另一端与所述第四晶体管的另一端连接,所述第一控制信号和所述第二控制信号为第一差分信号。
可选地,所述负载电路包括第五晶体管;
所述第五晶体管的栅极用于连接第二电源电压,所述第五晶体管的一端与所述光电转换电路的第二端和所述地端连接,所述第五晶体管的另一端与所述第一开关电路的第二端和输出端连接。
可选地,所述像素结构还包括第二开关电路,所述第二开关电路包括第二差分对管,所述第二差分对管包括第六晶体管和第七晶体管;
所述第六晶体管的栅极用于连接第三控制信号,所述第七晶体管的栅极用于连接第四控制信号,所述第六晶体管的一端与所述第七晶体管的一端连接,所述第六晶体管的另一端与所述第七晶体管的另一端连接,所述第三控制信号和所述第四控制信号为第二差分信号。
可选地,所述第二晶体管为native型NMOS晶体管。
另一方面,本发明实施例还提供了一种图像传感器,所述图像传感器包括如前面任一项所述的宽摆幅像素结构。
本发明采用以上技术方案与现有技术相比,具有以下技术效果:本发明实施例通过采用第一差分对管作为第一开关电路,能够提高输出电压范围,从而可以通过第一开关电路输出电压,使像素结构的输出电压增大,提高了输出摆幅。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的第一种宽摆幅像素结构的示意图;
图2是本申请实施例提供的第一种宽摆幅像素结构的实现版图;
图3是本申请实施例提供的第一种宽摆幅像素结构的工艺仿真结果图;
图4是本申请实施例提供的第二种宽摆幅像素结构的示意图;
图5是本申请实施例提供的第二种宽摆幅像素结构的实现版图;
图6是本申请实施例提供的第二种宽摆幅像素结构的工艺仿真结果图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,CMOS),是一种集成电路的设计工艺,可以在硅质晶圆模板上制出NMOS(n-type MOSFET)和PMOS(p-type MOSFET)的基本元件。可以用于光学仪器上,例如互补式金氧半图像传感装置(CMOS图像传感器)在一些高级数码相机中变得很常见。
CMOS图像传感器本质是一块芯片,主要包括感光区阵列(Bayer阵列,或叫像素结构)、时序控制、模拟信号处理以及模数转换等模块。其中,像素结构用于完成光电转换,将光子转换为电子。
在相关技术中,随着CMOS工艺尺寸的缩小,供电电压减小的速度大于阈值电压减小的速度,以至于在低压工作下图像传感器有源像素动态范围随之降低。传统的像素结构会因为放大电路构成的源极跟随器电平移位的原因,导致输出电压最大值减少,以至于输出摆幅降低。为了提高像素的输出摆幅,一种互补型的像素结构通过读出电路在列末尾的像素外部组合以给出最终像素输出。虽然这种结构实现了轨到轨的像素输出摆幅,但是由于结构过于复杂,导致了填充因子降低,静态功耗变高等问题。
参照图1,本发明实施例提供一种宽摆幅像素结构包括光电转换电路101、复位电路102、放大电路103、第一开关电路104和负载电路105;
所述光电转换电路的第一端与浮动扩散节点连接,所述光电转换电路的第二端分别与地端和所述负载电路的第一端连接;
所述复位电路的第一端与所述浮动扩散节点连接,所述复位电路的第二端分别与所述放大电路的第二端和第一电源电压连接;
所述放大电路的第一端与所述浮动扩散节点连接,所述放大电路的第二端与分别与所述复位电路的第二端和所述第一电源电压连接,所述放大电路的第三端与所述第一开关电路的第一端连接;
所述第一开关电路的第一端与所述放大电路的第三端连接,所述第一开关电路的第二端分别与输出端和所述负载电路的第二端连接;
所述负载电路的第一端与所述光电转换电路的第二端和所述地端连接,所述负载电路的第二端与所述第一开关电路的第二端和输出端连接;
所述第一开关电路包括第一差分对管,所述第一差分对管用于提高电压传输范围。
在本发明实施例中,像素结构包括光电转换电路101、复位电路102、放大电路103、第一开关电路104和负载电路105,其中,光电转换电路101用于将光信号转换为电信号;复位电路用于接收复位控制信号PRST,对光电转换电路的电压进行复位;放大电路与负载电路构成源极跟随器,放大电路用于连接浮动扩散节点FD,对传输光电转换电路的电信号进行放大处理,负载电路作为源极跟随器的负载;第一开关电路用于传输放大后的光电转换电路电信号,输出到输出端OUT。其中,第一开关电路采用第一差分对管,通过第一差分对管提高电压传输范围,使像素结构的输出摆幅增大。
进一步作为可选的实施方式,所述光电转换电路包括光电二极管;
所述光电二极管的一端与所述浮动扩散节点连接,所述光电二极管的另一端分别与所述地端和所述负载电路的第一端连接。
参照图1,光电转换电路可以包括光电二极管PD,其中,光电二极管是一种将光转换为电流的半导体器件,通过接收光能作为输入以产生电流。
进一步作为可选的实施方式,所述光电转换电路包括电容器和电流源;
所述电容器与所述电流源并联,所述电容器的一端与所述浮动扩散节点连接,所述电容器的另一端分别与所述地端和所述负载电路的第一端连接。
在本发明实施例中,光电转换电路采用电容器与电流源并联的模型作为光电转换装置,根据经验值设置电容大小为25fF,电流源电流大小设置为0进行仿真。
进一步作为可选的实施方式,所述复位电路包括第一晶体管;
所述第一晶体管的栅极用于接入复位控制信号,所述第一晶体管的一端与所述浮动扩散节点连接,所述第一晶体管的另一端与所述第一电源电压和所述放大电路的第二端连接。
在本发明实施例中,参照图1,复位电路包括第一晶体管M1,在具体的实施中,所述第一晶体管M1的栅极适于接入复位控制信号PRST,所述第一晶体管M1的一端与所述浮动扩散节点FD连接,所述第一晶体管M1的另一端与第一电源电压VDD连接。其中,所述第一晶体管M1可以为PMOS管,也可以为NMOS晶体管,第一晶体管的一端为漏极与所述浮动扩散节点FD连接,另一端为源极与第一电源电压VDD连接。在本发明实施例中,第一晶体管采用PMOS管,以提高光电转换电路的复位电压。
进一步作为可选的实施方式,所述放大电路包括第二晶体管;
所述第二晶体管的栅极连接所述浮动扩散节点,所述第二晶体管的一端分别与所述复位电路的第二端和所述第一电源电压连接,所述第二晶体管的另一端与所述第一开关电路的第一端连接。
在本发明实施例中,参照图1,所述放大电路包括第二晶体管M4,第二晶体管采用NMOS管,更近一步地可采用低阈值晶体管,例如native型NMOS管,可采用nnt18的晶体管。通过选用了低阈值电压的晶体管,使放大电路的阈值电压接近于0,可以有效解决源极跟随器阈值电压导致输出摆幅降低的问题。
进一步作为可选的实施方式,所述第一差分对管包括第三晶体管和第四晶体管;
所述第三晶体管的栅极用于连接第一控制信号,所述第四晶体管的栅极用于连接第二控制信号,所述第三晶体管的一端与所述第四晶体管的一端连接,所述第三晶体管的另一端与所述第四晶体管的另一端连接,所述第一控制信号和所述第二控制信号为第一差分信号。
在本发明实施例中,参照图1,所述第一差分对管包括第三晶体管M3和第四晶体管M4;通过第三晶体管和第四晶体管组成的差分对管,相对于行选择开关管,能够提升电压传输范围,使得行选择开关管压降均为0,可以有效提高输出信号摆幅。
进一步作为可选的实施方式,所述负载电路包括第五晶体管;
所述第五晶体管的栅极用于连接第二电源电压,所述第五晶体管的一端与所述光电转换电路的第二端和所述地端连接,所述第五晶体管的另一端与所述第一开关电路的第二端和输出端连接。
在本发明实施例中,参照图1,所述负载电路包括第五晶体管M5,所述第五晶体管的栅极用于连接第二电源电压VB,该负载电路与放大电路组成源极跟随器,负载电路作为源极跟随器的负载端,放大电路作为源极跟随器的放大端。第五晶体管的源极与所述光电转换电路的第二端和所述地端连接,所述第五晶体管的漏极与所述第一开关电路的第二端和输出端OUT连接。
参照图1,图1是本发明实施例提出的第一种宽摆幅像素结构,包括光电转换电路、复位电路、放大电路、第一开关电路和负载电路,由光电二极管PD、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5组成,其工作原理为:当复位电路中第一晶体管采用NMOS时,控制信号为PRST,与PRST信号相对的差分信号为!PRST,当复位电路中第一晶体管采用PMOS时,控制信号为!PRST。因此,当复位电路中第一晶体管采用PMOS时,当复位控制信号!PRST为低电平时,复位电路中的第一晶体管M1导通对光电二极管PD进行复位,该第一晶体管采用PMOS晶体管,Vth为阈值电压,由于PMOS的传输电压范围为[VDD-Vth,M1,VDD],光电二极管的电压被复位为第一电源电压的电压值VDD。当!PRST为高电平时,像素结构的曝光开始,光电二极管PD的电压随着光照强度的不同,以不同的速度下降。光强越强,电压下降速度越快。当第一开关电路中,第一控制信号PSEL为高电平时,曝光截止,曝光后的光电二极管电压值通过放大电路和负载电路构成的源极跟随器读出。由于源极跟随器的放大电路中第二晶体管M2采用了低阈值的nnt18管子,M2的漏极电压为VDD-Vth,M2。并由于第一开关电路中的第一差分对管传输电压范围为[0,VDD],因此输出电压Vout=VDD-Vth,M2,又因为放大电路中第二晶体管M2阈值电压接近于0,因此Vout≈VDD,相比传统的NMOS复位管的3T像素最大输出电压提升了2VTH,相比PMOS复位管的3T像素提升了VTH,显著提高了像素结构的输出摆幅。
参照图2,图2是本发明实施例提出的第一种宽摆幅像素结构的实现版图,该宽摆幅像素结构为3T像素结构,通过光电二极管(未图示)、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5组成,其中第一晶体管和第四晶体管为p18型号的PMOS晶体管,第二晶体管为nnt18型号的native型NMOS晶体管,第三晶体管和第五晶体管均为n18型号的NMOS晶体管。参照图3,图3是本发明实施例提出的第一种宽摆幅像素结构的仿真结果图。OUT1是本次发明所提出的基于3T像素改进的宽摆幅像素仿真结果,输出电压为939.884mV;OUT2是传统3T像素使用PMOS复位管的仿真结果,输出电压为547.257mV;OUT3是传统3T像素使用NMOS复位管的仿真结果,输出电压为253.314mV。由此可见本次发明的最大输出电压相对传统的NMOS复位管3T像素以及传统PMOS复位管的3T像素的输出电压摆幅均有了显著的提升。
进一步作为可选的实施方式,所述像素结构还包括第二开关电路,所述第二开关电路包括第二差分对管,所述第二差分对管包括第六晶体管和第七晶体管;
所述第六晶体管的栅极用于连接第三控制信号,所述第七晶体管的栅极用于连接第四控制信号,所述第六晶体管的一端与所述第七晶体管的一端连接,所述第六晶体管的另一端与所述第七晶体管的另一端连接,所述第三控制信号和所述第四控制信号为第二差分信号。
在本发明实施例中,参照图4,像素结构还包括第二开关电路106,所述第二开关电路包括第二差分对管,所述第二差分对管包括第六晶体管M6和第七晶体管M7,第六晶体管可采用n18型号的NMOS晶体管;第七晶体管采用p18型号的PMOS晶体管。参照图5,图5是本发明实施例提出的第二种宽摆幅像素结构的实现版图,该宽摆幅像素结构为4T像素的改进结构。参照图5,图5是本申请实施例提供的第二种宽摆幅像素结构的实现版图。第二种宽摆幅像素结构的工作原理为:当!PRST、aPTG为低电平、PTG为高电平的时候,光电二极管被复位。由于PMOS单管开关管的传输电压范围为[VDD-Vth,VDD],第二开关电路的传输范围为[0,VDD],因此FD节点的电压为VDD,光电二极管的电压也为VDD。复位管M1和第二开关电路截止后,曝光开始,光电二极管的电压随着光强的不同以不同的速度下降。曝光结束后,第二开关电路导通,光电二极管收集的光电荷转移到FD节点。这个时候FD节点的电压为VFD,after≤VDD,由于设置光电流为0,因此此时VFD,after=VDD。当PSEL为高电平、aPSEL为低电平,第一开关电路导通后,源极跟随器中放大电路的漏极电压为VDD-Vth,M4,由于第一开关电路的传输电压范围为[0,VDD],因此输出电压VOUT=VDD-Vth,M4,又因为放大电路的阈值电压接近于0,因此VOUTMAX≈VDD,相比传统的4T像素最大输出电压提升了Vth,Q1+Vth,Q2≈2Vth,显著提高了输出摆幅。
参照图6,如图6所示为本发明实施例的第二中宽摆幅像素结构的时序设计与仿真结果,电源电压为1V,PRST的第一个高电平是对PD的寄生电容进行复位,第二个高电平是对FD节点寄生电容进行复位。在第二开关电路中,第六晶体管接收第三控制信号PTG的两个高电平之间的时间为曝光时间,设置为25.8μts。第四控制信号aPTG是PTG相位相反的信号用于控制第七晶体管M7。通过第一开关电路中,第三晶体管接收的第一控制信号PSEL是行输出信号,aPSEL是PSEL相位相反的信号用于控制第四晶体管M4。从仿真结果可以看出本发明像素结构的电压OUT1为943.341mV,传统PMOS复位管的4T像素的电压OUT2为400.431mV,传统的4T像素的电压OUT3为140.812mV。由此可见本次发明的最大输出电压相对传统的4T像素以及传统PMOS复位管的4T像素的输出电压摆幅有了显著的提升。
进一步作为可选的实施方式,所述第二晶体管为native型NMOS晶体管。
另一方面,本发明实施例还提供了一种图像传感器,所述图像传感器包括如前面任一项所述的宽摆幅像素结构。
可以理解的是,上述像素结构实施例中的内容均适用于本图像传感器实施例中,本图像传感器实施例所具体实现的功能与上述像素结构实施例相同,并且达到的有益效果与上述像素结构实施例所达到的有益效果也相同。
综上所述,本发明实施例具有以下优点:本发明实施例中第一开关电路采用差分对管,提高了电压传输范围,可以有效提高输出信号摆幅。并且,第二开关电路采用差分对管,使得开关管压降为0,光电二极管的复位电压达到VDD。采用了nnt18的管子代替原有的NMOS放大管。再者,放大电路中的晶体管采用nnt18的管子,使阈值电压接近于0,可以有效解决源极跟随器阈值电压导致输出摆幅降低的问题。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。
以上是对本发明的较佳实施进行了具体说明,但本发明并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (10)
1.一种宽摆幅像素结构,其特征在于,所述像素结构包括光电转换电路、复位电路、放大电路、第一开关电路和负载电路;
所述光电转换电路的第一端与浮动扩散节点连接,所述光电转换电路的第二端分别与地端和所述负载电路的第一端连接;
所述复位电路的第一端与所述浮动扩散节点连接,所述复位电路的第二端分别与所述放大电路的第二端和第一电源电压连接;
所述放大电路的第一端与所述浮动扩散节点连接,所述放大电路的第二端与分别与所述复位电路的第二端和所述第一电源电压连接,所述放大电路的第三端与所述第一开关电路的第一端连接;
所述第一开关电路的第一端与所述放大电路的第三端连接,所述第一开关电路的第二端分别与输出端和所述负载电路的第二端连接;
所述负载电路的第一端与所述光电转换电路的第二端和所述地端连接,所述负载电路的第二端与所述第一开关电路的第二端和输出端连接;
所述第一开关电路包括第一差分对管,所述第一差分对管用于提高电压传输范围。
2.根据权利要求1所述的像素结构,其特征在于,所述光电转换电路包括光电二极管;
所述光电二极管的一端与所述浮动扩散节点连接,所述光电二极管的另一端分别与所述地端和所述负载电路的第一端连接。
3.根据权利要求1所述的像素结构,其特征在于,所述光电转换电路包括电容器和电流源;
所述电容器与所述电流源并联,所述电容器的一端与所述浮动扩散节点连接,所述电容器的另一端分别与所述地端和所述负载电路的第一端连接。
4.根据权利要求1所述的像素结构,其特征在于,所述复位电路包括第一晶体管;
所述第一晶体管的栅极用于接入复位控制信号,所述第一晶体管的一端与所述浮动扩散节点连接,所述第一晶体管的另一端与所述第一电源电压和所述放大电路的第二端连接。
5.根据权利要求1所述的像素结构,其特征在于,所述放大电路包括第二晶体管;
所述第二晶体管的栅极连接所述浮动扩散节点,所述第二晶体管的一端分别与所述复位电路的第二端和所述第一电源电压连接,所述第二晶体管的另一端与所述第一开关电路的第一端连接。
6.根据权利要求1所述的像素结构,其特征在于,所述第一差分对管包括第三晶体管和第四晶体管;
所述第三晶体管的栅极用于连接第一控制信号,所述第四晶体管的栅极用于连接第二控制信号,所述第三晶体管的一端与所述第四晶体管的一端连接,所述第三晶体管的另一端与所述第四晶体管的另一端连接,所述第一控制信号和所述第二控制信号为第一差分信号。
7.根据权利要求1所述的像素结构,其特征在于,所述负载电路包括第五晶体管;
所述第五晶体管的栅极用于连接第二电源电压,所述第五晶体管的一端与所述光电转换电路的第二端和所述地端连接,所述第五晶体管的另一端与所述第一开关电路的第二端和输出端连接。
8.根据权利要求1所述的像素结构,其特征在于,所述像素结构还包括第二开关电路,所述第二开关电路包括第二差分对管,所述第二差分对管包括第六晶体管和第七晶体管;
所述第六晶体管的栅极用于连接第三控制信号,所述第七晶体管的栅极用于连接第四控制信号,所述第六晶体管的一端与所述第七晶体管的一端连接,所述第六晶体管的另一端与所述第七晶体管的另一端连接,所述第三控制信号和所述第四控制信号为第二差分信号。
9.根据权利要求5所述的像素结构,其特征在于,所述第二晶体管为nati ve型NMOS晶体管。
10.一种图像传感器,其特征在于,所述图像传感器包括如权利要求1至9中任一项所述的宽摆幅像素结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311057143.1A CN117199092B (zh) | 2023-08-21 | 2023-08-21 | 一种宽摆幅像素结构、图像传感器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311057143.1A CN117199092B (zh) | 2023-08-21 | 2023-08-21 | 一种宽摆幅像素结构、图像传感器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117199092A CN117199092A (zh) | 2023-12-08 |
CN117199092B true CN117199092B (zh) | 2024-04-16 |
Family
ID=88993310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311057143.1A Active CN117199092B (zh) | 2023-08-21 | 2023-08-21 | 一种宽摆幅像素结构、图像传感器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117199092B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040093908A (ko) * | 2003-04-30 | 2004-11-09 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 단위화소 |
CN106027923A (zh) * | 2015-03-30 | 2016-10-12 | 佳能株式会社 | 光电转换装置和光电转换系统 |
CN108322676A (zh) * | 2018-03-01 | 2018-07-24 | 上海晔芯电子科技有限公司 | 对led光源闪烁免疫的图像传感器像素结构及成像系统 |
CN111629161A (zh) * | 2019-02-28 | 2020-09-04 | 爱思开海力士有限公司 | 比较器及包括该比较器的图像感测装置 |
CN111757026A (zh) * | 2020-08-05 | 2020-10-09 | 锐芯微电子股份有限公司 | 图像传感器像素结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5067011B2 (ja) * | 2007-05-18 | 2012-11-07 | ソニー株式会社 | 固体撮像装置、撮像装置、電子機器 |
-
2023
- 2023-08-21 CN CN202311057143.1A patent/CN117199092B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040093908A (ko) * | 2003-04-30 | 2004-11-09 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 단위화소 |
CN106027923A (zh) * | 2015-03-30 | 2016-10-12 | 佳能株式会社 | 光电转换装置和光电转换系统 |
CN108322676A (zh) * | 2018-03-01 | 2018-07-24 | 上海晔芯电子科技有限公司 | 对led光源闪烁免疫的图像传感器像素结构及成像系统 |
CN111629161A (zh) * | 2019-02-28 | 2020-09-04 | 爱思开海力士有限公司 | 比较器及包括该比较器的图像感测装置 |
CN111757026A (zh) * | 2020-08-05 | 2020-10-09 | 锐芯微电子股份有限公司 | 图像传感器像素结构 |
Also Published As
Publication number | Publication date |
---|---|
CN117199092A (zh) | 2023-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5880460A (en) | Active pixel sensor cell that reduces noise in the photo information extracted from the cell | |
CN103716559B (zh) | 像素单元读出装置及方法、像素阵列读出装置及方法 | |
JP2007142587A (ja) | 固体撮像装置 | |
TW201511560A (zh) | 具有雜訊減少功能之影像感測器 | |
US6730897B2 (en) | Linearity and dynamic range for complementary metal oxide semiconductor active pixel image sensors | |
US10999548B2 (en) | Pixel sensing circuit and driving method therefor, image sensor, and electronic device | |
CN115361513A (zh) | 基于复合介质栅光敏探测器的单电子读出电路及方法 | |
CN117199092B (zh) | 一种宽摆幅像素结构、图像传感器 | |
CN113840103B (zh) | 一种高动态范围的图像传感器 | |
CN103873791B (zh) | 像素单元读出电路及其方法、像素阵列读出电路及其方法 | |
WO2022227221A1 (zh) | 有源像素电路、图像传感器和电子设备 | |
US11523081B2 (en) | Solid-state imaging device | |
CN109936714B (zh) | 一种高灵敏度长曝光时间像素结构 | |
CN107592478B (zh) | 一种三维堆叠图像传感器芯片结构 | |
CN117038686B (zh) | 一种像素结构、光电二极管和cmos图像传感器 | |
US20050041129A1 (en) | CMOS image sensor and method for sensing an image using the same | |
Ji et al. | A CMOS image sensor for low light applications | |
TWI827488B (zh) | 影像感測器及其操作方法 | |
CN113382175B (zh) | 一种高增益像素设计方法 | |
Shen et al. | Low voltage CMOS active pixel sensor design methodology with device scaling considerations | |
JP4618170B2 (ja) | 固体撮像装置 | |
JP2001036059A (ja) | 固体撮像装置 | |
US7977716B2 (en) | CMOS image sensor with improved fill-factor and reduced dark current | |
KR20090073562A (ko) | 넓은 동적 범위을 갖는 씨모스 이미지 센서 | |
JP3585898B2 (ja) | Ccd型固体撮像素子を用いたカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |