TWI827488B - 影像感測器及其操作方法 - Google Patents

影像感測器及其操作方法 Download PDF

Info

Publication number
TWI827488B
TWI827488B TW112110331A TW112110331A TWI827488B TW I827488 B TWI827488 B TW I827488B TW 112110331 A TW112110331 A TW 112110331A TW 112110331 A TW112110331 A TW 112110331A TW I827488 B TWI827488 B TW I827488B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
coupled
node
circuit
Prior art date
Application number
TW112110331A
Other languages
English (en)
Other versions
TW202345581A (zh
Inventor
印秉宏
王佳祥
王昱翔
Original Assignee
大陸商廣州印芯半導體技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商廣州印芯半導體技術有限公司 filed Critical 大陸商廣州印芯半導體技術有限公司
Publication of TW202345581A publication Critical patent/TW202345581A/zh
Application granted granted Critical
Publication of TWI827488B publication Critical patent/TWI827488B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Manipulation Of Pulses (AREA)
  • Facsimile Heads (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electroluminescent Light Sources (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Abstract

本發明提出影像感測器及其操作方法。影像感測器包括第一像素電路、第一行讀出電路以及第二行讀出電路。第一像素電路包括第一像素單元、第一傳送電晶體、第一重置電晶體、第一讀出電晶體以及第一電容。第一行讀出電路包括第一電路節點。第二行讀出電路包括偏壓電晶體。第一重置電晶體的第一端以及第一讀出電晶體的第一端耦接第一電路節點，並且第一讀出電晶體的第二端耦接偏置電晶體。

Description

影像感測器及其操作方法
本發明是有關於一種感測器，且特別是有關於一種影像感測器及其操作方法。
一般來說，傳統的影像感測器當中須設置有多個選擇電晶體、多條選擇信號線、多條偏置信號線以及多條重置信號線，以分別用於提供偏置電壓以及重置電壓。並且，從製造工藝的角度來看，選擇電晶體將會占有影像感測器的像素陣列的電路空間，並且選擇信號線、偏置信號線以及重置信號線將會橫跨影像感測器的像素陣列，而導致影像感測器的填充係數(fill factor)下降，以及綠平衡(Gb/Gr Balance)不佳。
本發明提供一種影像感測器及其操作方法，可實現影像感測器具有較高的填充係數(fill factor)，並可具有良好的綠平衡(Gb/Gr Balance)效果。
本發明的影像感測器包括第一像素電路、第一行讀出電路以及第二行讀出電路。第一像素電路包括第一像素單元、第一傳送電晶體、第一重置電晶體、第一讀出電晶體以及第一電容。第一行讀出電路包括第一電路節點。第二行讀出電路包括偏壓電晶體。第一傳送電晶體的第一端耦接第一浮動擴散節點。第一傳送電晶體的第二端耦接第一像素單元。第一重置電晶體耦接第一浮動擴散節點。第一讀出電晶體的控制端耦接第一浮動擴散節點。第一電容耦接在斜坡信號以及浮動擴散節點之間。第一重置電晶體的第一端以及第一讀出電晶體的第一端耦接第一電路節點，並且第一讀出電晶體的第二端耦接偏壓電晶體。
本發明的操作方法適用於影像感測器。影像感測器包括第一像素電路、第一行讀出電路以及第二行讀出電路。第一像素電路包括第一像素單元、第一傳送電晶體、第一重置電晶體、第一讀出電晶體以及第一電容。第一行讀出電路包括第一電路節點。第一重置電晶體的第一端以及第一讀出電晶體的第一端耦接第一電路節點，並且第一讀出電晶體的第二端耦接偏壓電晶體。操作方法包括以下步驟：在重置期間(PD reset)，通過第一重置電晶體的控制端接收第一重置信號，並且通過傳送電晶體的控制端先接收傳送信號，以重置第一取樣節點及第一浮動擴散節點的電壓，接著關閉傳送電晶體控制端傳送信號，通過第二電晶體(下拉電晶體)的控制端接收下拉控制信號，以下拉第一浮動擴散節點的電壓；在讀出期間，首先通過第一重置電晶體的控制端接收第一重置信號，重置第一浮動擴散點電壓，接著通過傳送電晶體的控制端接收傳送信號，以使第一讀出電晶體開啟，將第一像素單元累積的電荷轉移至第一浮動擴散節(Charge transfer)進而改變第一浮動擴散點電壓，第一浮動擴散點電壓經第一讀出電晶體從第一電路節點產生讀出信號；以及在下拉期間，通過第一重置電晶體的控制端接收第一重置信號，並且通過第二電晶體的控制端接收下拉控制信號，以下拉第一浮動擴散節點的電壓。
基於上述，本發明的影像感測器及其操作方法，可透過將用於提供重置電壓以及偏置電壓的信號線整合由行讀出電路的同一電路節點來提供；並且透過在行讀出電路加入下拉電晶體可實現選擇像素的功能，以使至少不用設置選擇電晶體以及用於提供重置電壓的金屬走線，以使影像感測器具有良好的填充係數，以及較佳的綠平衡效果。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
為了使本發明之內容可以被更容易明瞭，以下特舉實施例做為本揭示確實能夠據以實施的範例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟，係代表相同或類似部件。
圖1是本發明的一實施例的影像感測器的電路示意圖。參考圖1，影像感測器100包括像素電路110、第一行讀出電路120以及第二行讀出電路130。像素電路110包括像素單元PD、傳送電晶體Mtx、重置電晶體Mrst、讀出電晶體Msf、電容Cp。第一行讀出電路120包括電路節點sfd、第一電晶體M1以及第二電晶體M2。第二行讀出電路130包括偏壓電晶體Mb。像素電路110可為設置在影像感測器100的像素陣列中的一個像素的內部電路，並且設置在影像感測器100的主動區(Active area，AA)中。第一行讀出電路120以及第二行讀出電路130可設置在影像感測器100的周邊區中。
在本實施例中，像素單元PD可為光電二極體(photodiode)。傳送電晶體Mtx、重置電晶體Mrst、讀出電晶體Msf、第二電晶體M2以及偏壓電晶體Mb可分別為N型電晶體(例如N型金屬氧化物半導體(N-type Metal Oxide Semiconductor，NMOS))。第一電晶體M1可為P型電晶體。傳送電晶體Mtx、重置電晶體Mrst、讀出電晶體Msf、第二電晶體M2以及偏壓電晶體Mb的第一端可分別為電晶體的汲極(Drain)端。第一電晶體M1的第一端可為電晶體的源極(Source)端。傳送電晶體Mtx、重置電晶體Mrst、讀出電晶體Msf、第二電晶體M2以及偏壓電晶體Mb的第二端可分別為電晶體的源極端。第一電晶體M1的第二端可為電晶體的汲極端。傳送電晶體Mtx、重置電晶體Mrst、讀出電晶體Msf、第一電晶體M1、第二電晶體M2以及偏壓電晶體Mb的控制端可分別為電晶體的閘極(Gate)端。
在本實施例中，傳送電晶體Mtx的第一端耦接浮動擴散節點FD_node。傳送電晶體Mtx的第二端耦接像素單元PD的第一端(例如光電二極體的陰極(cathode))。傳送電晶體Mtx的控制端接收傳送信號TX。像素單元PD的第二端(例如光電二極體的陽極(anode))耦接第二工作電壓VSS。重置電晶體Mrst的第一端耦接第一行讀出電路120的電路節點sfd。電路節點sfd耦接輸出節點out_node。重置電晶體Mrst的第二端耦接浮動擴散節點FD_node。重置電晶體Mrst的控制端接收重置信號RST。讀出電晶體Msf的第一端耦接第一行讀出電路120的電路節點sfd。讀出電晶體Msf的第二端耦接第二行讀出電路130的偏壓電晶體Mb的第一端。讀出電晶體Msf的控制端耦接浮動擴散節點FD_node。電容Cp耦接在斜坡信號Vramp以及浮動擴散節點FD_node之間。電容Cp的第一端接收斜坡信號Vramp。電容Cp的第二端耦接浮動擴散節點FD_node。在本實施例中，斜坡信號Vramp可為上斜坡信號或下斜坡信號。
在本實施例中，第一電晶體M1的第一端耦接第一工作電壓VDD。第一電晶體M1的第二端耦接電路節點sfd。第一電晶體M1的控制端耦接控制電壓Vbp1。第二電晶體(下拉電晶體)M2的第一端耦接電路節點sfd。下拉電晶體M2的第二端耦接第二工作電壓VSS。第二電晶體M2的控制端接收下拉控制信號PL。在本實施例中，偏壓電晶體Mb的第二端耦接第二工作電壓VSS。偏壓電晶體Mb的控制端接收偏壓信號BIAS。在本實施例中，電路節點sfd可根據下拉控制信號PL的變化而被選擇性地施加偏置電壓或第二工作電壓(VSS)至讀出電晶體Msf以及重置電晶體Mrst。
在本實施例中，第一行讀出電路120可根據下拉控制信號PL以及控制電壓Vbp1來透過電路節點sfd提供重置電壓至浮動擴散節點FD_node，以重置浮動擴散節點FD_node的電壓。並且，第一行讀出電路120還可根據下拉控制信號PL以及控制電壓Vbp1來透過電路節點sfd提供偏置電壓至讀出電晶體Msf的第一端，以將浮動擴散節點FD_node的電壓從輸出節點out_node讀出。電路節點sfd所提供的電壓由下拉控制信號PL以及控制電壓Vbp1控制第一電晶體M1以及第二電晶體M2來決定之。
在本實施例中，由於像素電路110所需的偏置電壓以及重置電壓皆由電路節點sfd提供，因此像素電路110所需的偏置電壓以及重置電壓可由同一個走線來通過行讀出電路120取得。並且，像素電路110可不用設置選擇電晶體以及選擇信號線。換言之，影像感測器100的像素陣列可有效節省在主動區中的垂直方向或水平方向的多條金屬走線(例如分別用於提供多行或多列的像素電路的重置電壓以及選擇信號)以及選擇電晶體。如此一來，本實施例的影像感測器100可具有較高的填充係數，並且可具有良好的綠平衡效果。
在本實施例中，影像感測器100可為CMOS影像感測器(CIS)，並且可為一種主動式像素感測器(Active pixel sensor，APS)。影像感測器100可以是以背照式(Back Side Illuminated, BSI)或前照式(Front Side Illuminated, FSI)的製程及封裝架構來實現。高填充係數的特性使此架構特別適用於小間距像素(small pitch pixel)以進一步提高電路效能。
圖2是本發明的圖1實施例的影像感測器的操作時序圖。參考圖1以及圖2，影像感測器100可操作如圖2所示的操作時序。在時間t0至時間t3的期間，影像感測器100可操作在重置期間RP1。在時間t0至時間t2的期間，重置信號RST從低電壓準位切換為高電壓準位，以導通重置電晶體Mrst。在時間t0至時間t1的期間，下拉控制信號PL為低電壓準位，並且傳送信號TX從低電壓準位切換為高電壓準位，以導通傳送電晶體Mtx。如此一來，浮動擴散節點FD_node的電壓V_FD以及取樣節點PD_node的電壓V_PD可分別被電路節點sfd的電壓(例如是第一工作電壓VDD)所重置。在時間t1至時間t2的期間，下拉控制信號PL從低電壓準位切換為高電壓準位，並且傳送信號TX切換為低電壓準位，以下拉(重置)電路節點sfd的電壓以及取樣節點FD_node的電壓V_FD。在時間t2至時間t6的期間，像素單元PD進行曝光，以使取樣節點PD_node的電壓V_PD下降。
在時間t3至時間t8的期間，影像感測器100可操作在讀出期間RP2。在時間t3至時間t4的期間，重置信號RST從低電壓準位切換為高電壓準位，以導通重置電晶體Mrst。如此一來，浮動擴散節點FD_node的電壓V_FD被電路節點sfd的電壓(例如是第一工作電壓VDD)重置至高電壓準位。在時間t4至時間t5的期間，斜坡信號Vramp的電壓形成上斜坡波形，以使浮動擴散節點FD_node的電壓V_FD對應形成上斜坡波形。如此一來，讀出電晶體Msf可在時間t4至時間t5的期間，將浮動擴散節點FD_node的電壓V_FD(即背景雜訊信號)讀出至電路節點sfd。在時間t6至時間t7的期間，傳送信號TX從低電壓準位切換為高電壓準位，以導通傳送電晶體Mtx，以將取樣節點PD_node的電壓V_PD(即像素單元PD的感測結果(感測信號))移轉至浮動擴散節點FD_node，並且取樣節點PD_node的電壓V_PD恢復至高電壓準位。在時間t6至時間t9的期間，取樣節點PD_node的電壓V_PD因為像素單元PD進行曝光而下降。在時間t7至時間t8的期間，斜坡信號Vramp的電壓形成另一上斜坡波形，以使浮動擴散節點FD_node的電壓V_FD對應形成另一上斜坡波形。如此一來，讀出電晶體Msf可在時間t7至時間t8的期間，將浮動擴散節點FD_node的電壓V_FD(即像素單元PD的感測結果(感測信號))讀出至電路節點sfd。
在時間t9至時間t11的期間，影像感測器100可操作在下拉期間PLP。在時間t9至時間t10的期間，重置信號RST以及下拉信號PL分別從低電壓準位切換為高電壓準位，以導通重置電晶體Mrst以及第二電晶體。如此一來，作為源極隨耦器(source follower)的讀出電晶體Msf可被關閉。因此，第一行讀出電路120的其他運算電路可根據背景雜訊信號來對感測信號進行去雜訊處理，以產生去背景雜訊(noise)的感測信號(即可取得具有較高的信噪比(Signal-to-noise ratio，SNR)的感測信號)。
圖3是本發明的另一實施例的影像感測器的電路示意圖。參考圖3，影像感測器300可實現為相關雙取樣(Correlated Double Sampling，CDS)電路或雙重相關雙取樣(Double Correlated Double Sampling，DDS)電路。在本實施例中，影像感測器300的像素陣列310A包括第一像素電路311以及第二像素電路312。影像感測器300還包括第一行讀出電路320以及第二行讀出電路330。第一像素電路311以及第二像素電路312可分別對應於像素陣列310A中的兩個相鄰像素。
在本實施例中，第一像素電路311包括第一像素單元PD_p、第一傳送電晶體Mtx_p、第一重置電晶體Mrst_p、第一讀出電晶體Msf_p以及第一電容Cp_p。第二像素電路312包括第二像素單元PD_n、第二傳送電晶體Mtx_n、第二重置電晶體Mrst_n、第二讀出電晶體Msf_n以及第二電容Cp_n。第一行讀出電路320包括第一電路節點sfd_p、第二電路節點sfd_n、第一電晶體M1、第二電晶體M2、第三電晶體M3以及第四電晶體M4。第二行讀出電路330包括偏壓電晶體Mb。
在本實施例中，第一像素單元PD_p以及第二像素單元PD_n可為光電二極體。第一傳送電晶體Mtx_p、第一重置電晶體Mrst_p、第一讀出電晶體Msf_p、第二傳送電晶體Mtx_p、第二重置電晶體Mrst_p、第二讀出電晶體Msf_p、第二電晶體M2、第四電晶體M4以及偏壓電晶體Mb可分別為N型電晶體。第一電晶體M1以及第三電晶體M3可為P型電晶體。
在本實施例中，第一傳送電晶體Mtx_p的第一端耦接第一浮動擴散節點FD_node_p。第一傳送電晶體Mtx_p的第二端透過第一取樣節點PD_node_p耦接第一像素單元PD_p的第一端(例如光電二極體的陰極(cathode))。第一傳送電晶體Mtx_p的控制端接收傳送信號TX。第一像素單元PD_p的第二端(例如光電二極體的陽極(anode))耦接第二工作電壓VSS。第一重置電晶體Mrst_p的第一端耦接第一行讀出電路120的第一電路節點sfd_p。第一電路節點sfd_p耦接第一輸出節點out_node_p。第一重置電晶體Mrst_p的第二端耦接第一浮動擴散節點FD_node_p。第一重置電晶體Mrst_p的控制端接收重置信號RST。第一讀出電晶體Msf_p的第一端耦接第一行讀出電路120的第一電路節點sfd_p。第一讀出電晶體Msf_p的第二端耦接第二行讀出電路130的偏壓電晶體Mb的第一端。第一讀出電晶體Msf_p的控制端耦接第一浮動擴散節點FD_node_p。第一電容Cp_p耦接在第一斜坡信號Vramp_up以及第一浮動擴散節點FD_node_p之間。第一電容Cp_p的第一端接收第一斜坡信號Vramp_up。第一電容Cp_p的第二端耦接第一浮動擴散節點FD_node_p。在本實施例中，第一斜坡信號Vramp_up為上斜坡信號。
在本實施例中，第二傳送電晶體Mtx_n的第一端耦接第二浮動擴散節點FD_node_n。第二傳送電晶體Mtx_n的第二端透過第二取樣節點PD_node_n耦接第二像素單元PD_n的第一端(例如光電二極體的陰極(cathode))。第二傳送電晶體Mtx_n的控制端接收傳送信號TX。第二像素單元PD_n的第二端(例如光電二極體的陽極(anode))耦接第二工作電壓VSS。第二重置電晶體Mrst_n的第一端耦接第一行讀出電路120的第二電路節點sfd_n。第二電路節點sfd_n耦接第二輸出節點out_node_n。第二重置電晶體Mrst_n的第二端耦接第二浮動擴散節點FD_node_n。第二重置電晶體Mrst_n的控制端接收重置信號RST。第二讀出電晶體Msf_n的第一端耦接第一行讀出電路120的第二電路節點sfd_n。第二讀出電晶體Msf_n的第二端耦接第二行讀出電路130的偏壓電晶體Mb的第一端。第二讀出電晶體Msf_n的控制端耦接第二浮動擴散節點FD_node_n。第二電容Cp_n耦接在第二斜坡信號Vramp_down以及第二浮動擴散節點FD_node_n之間。第二電容Cp_n的第一端接收第二斜坡信號Vramp_down。第二電容Cp_n的第二端耦接第二浮動擴散節點FD_node_n。在本實施例中，第二斜坡信號Vramp_down為下斜坡信號。
在本實施例中，第一電晶體M1的第一端耦接第一工作電壓VDD。第一電晶體M1的第二端耦接第一電路節點sfd_p。第一電晶體M1的控制端耦接控制電壓Vbp1。第二電晶體M2的第一端耦接第一電路節點sfd_p。第二電晶體M2的第二端耦接第二工作電壓VSS。第二電晶體M2的控制端接收下拉控制信號PL。在本實施例中，第三電晶體M3的第一端耦接第一工作電壓VDD。第三電晶體M3的第二端耦接第二電路節點sfd_n。第三電晶體M3的控制端耦接控制電壓Vbp1。第四電晶體M4的第一端耦接第二電路節點sfd_n。第四電晶體M4的第二端耦接第二工作電壓VSS。第四電晶體M4的控制端接收下拉控制信號PL。在本實施例中，偏壓電晶體Mb的第二端耦接第二工作電壓VSS。偏壓電晶體Mb的控制端接收偏壓信號BIAS。
在本實施例中，第一電路節點sfd_p以及第二電路節點sfd_n可分別根據下拉控制信號PL的變化而被選擇性地施加偏置電壓以及重置電壓至第一讀出電晶體Msf_p、第二讀出電晶體Msf_n、第一重置電晶體Mrst_p以及第二重置電晶體Mrst_n。
在本實施例中，第一行讀出電路320可根據下拉控制信號PL以及控制電壓Vbp1來透過第一電路節點sfd_p以及第二電路節點sfd_n提供重置電壓至第一浮動擴散節點FD_node_p以及第二浮動擴散節點FD_node_n，以重置第一浮動擴散節點FD_node_p以及第二浮動擴散節點FD_node_n的電壓。並且，第一行讀出電路320還可根據下拉控制信號PL以及控制電壓Vbp1來透過第一電路節點sfd_p以及第二電路節點sfd_n提供偏置電壓至讀出第一讀出電晶體Msf_p以及第二讀出電晶體Msf_n的第一端，以使第一讀出電晶體Msf_p以及第二讀出電晶體Msf_n可分別操作如源極隨耦器，以將第一浮動擴散節點FD_node_p以及第二浮動擴散節點FD_node_n的電壓從第一輸出節點out_node_p以及第二輸出節點out_node_n讀出。第一電路節點sfd_p以及第二電路節點sfd_n所分別提供的電壓由下拉控制信號PL以及控制電壓Vbp1來決定之。
在本實施例中，由於像素電路310所需的偏置電壓以及重置電壓皆由第一電路節點sfd_p以及第二電路節點sfd_n提供，因此像素電路310所需的偏置電壓以及重置電壓可由同一個走線來通過行讀出電路320取得。並且，像素電路310可不用設置選擇電晶體以及選擇信號線。換言之，影像感測器300的像素陣列可有效節省在主動區中的垂直方向或水平方向的多條金屬走線(例如分別用於提供多行或多列的像素電路的重置電壓以及選擇信號)以及選擇電晶體。如此一來，本實施例的影像感測器300可具有較高的填充係數，並且可具有良好的綠平衡效果。
圖4是本發明的另一實施例的影像感測器的電路示意圖。參考圖4，影像感測器400可實現為相關雙取樣電路或雙重相關雙取樣電路，並且可形成摺疊式運算放大器(Folded type operational amplifier)，但本發明並不限於此。在一實施例中，影像感測器400可也可形成聯級式(cascode)、非聯級式(non-cascode)主動負載式(active load)或非主動負載式(passive load)的摺疊式運算放大器。在本實施例中，影像感測器400的像素陣列410A包括第一像素電路411以及第二像素電路412。影像感測器400還包括第一行讀出電路420以及第二行讀出電路430。第一像素電路411以及第二像素電路412可分別對應於像素陣列410A中的兩個相鄰像素。
在本實施例中，第一像素電路411包括第一像素單元PD_p、第一傳送電晶體Mtx_p、第一重置電晶體Mrst_p、第一讀出電晶體Msf_p、第一電容Cp_p、第一浮動擴散節點FD_node_p以及第一取樣節點PD_node_p。第二像素電路412包括第二像素單元PD_n、第二傳送電晶體Mtx_n、第二重置電晶體Mrst_n、第二讀出電晶體Msf_n、第二電容Cp_n、第二浮動擴散節點FD_node_n以及第二取樣節點PD_node_n。第一行讀出電路420包括第一電路節點sfd_p、第二電路節點sfd_n、第一電晶體M1、第二電晶體M2、第三電晶體M3、第四電晶體M4、第五電晶體M5以及第六電晶體M6。第二行讀出電路430包括偏壓電晶體Mb。應注意的是，在本實施例中，第一像素電路411、第二像素電路412以及第二行讀出電路430的配置方式與實施方式可如上述圖3所示的第一像素電路311、第二像素電路312以及第二行讀出電路330。
應注意的是，圖4的實施例與圖3差異在於第一像素電路411的內部電路可形成運算放大器421。在本實施例中，第一電晶體M1、第三電晶體M3、第五電晶體M5、第六電晶體M6、第七電晶體M7以及第八電晶體M8組成運算放大器421。在本實施例中，第五電晶體M5以及第六電晶體M6可為P型電晶體。第七電晶體M7以及第八電晶體M8可為N型電晶體。
在本實施例中，第一電晶體M1的第一端耦接第一工作電壓VDD。第一電晶體M1的第二端耦接第一電路節點sfd_p。第一電晶體M1的控制端耦接控制電壓Vbp1。第二電晶體M2的第一端耦接第一電路節點sfd_p。第二電晶體M2的第二端耦接第二工作電壓VSS。第二電晶體M2的控制端接收下拉控制信號PL。在本實施例中，第三電晶體M3的第一端耦接第一工作電壓VDD。第三電晶體M3的第二端耦接第二電路節點sfd_n。第三電晶體M3的控制端耦接控制電壓Vbp1。第四電晶體M4的第一端耦接第二電路節點sfd_n。第四電晶體M4的第二端耦接第二工作電壓VSS。第四電晶體M4的控制端接收下拉控制信號PL。第五電晶體M5的第一端耦接第一電晶體M1的第二端。第五電晶體M5的第二端耦接第七電晶體M7的第一端。第五電晶體M5的控制端耦接第六電晶體M6的控制端並耦接於控制電壓Vbp2。第六電晶體M6的第一端耦接第三電晶體M3的第二端。第六電晶體M6的第二端耦接第八電晶體M8的第一端。第七電晶體M7的控制端耦接第七電晶體M7的第一端。第七電晶體M7的第二端偶接第二工作電壓VSS。第八電晶體M8的控制端耦接第八電晶體M8的第一端。第八電晶體M8的第二端偶接第二工作電壓VSS。
圖5是本發明的另一實施例的影像感測器的電路示意圖。參考圖5，影像感測器500的像素陣列510A包括多個像素電路P(0,0)~P(a,b)，其中a、b為正整數。影像感測器500還包括第一行讀出電路520以及第二行讀出電路530。如圖5所示，像素電路P(0,0)~P(a,b)的每相鄰兩個可實現如上圖3或圖4的第一像素電路311、411以及第二像素電路312、412。舉例而言，像素陣列510A的第一行可包括多個第一像素電路(即像素電路P(0,0)~P(0,b))，並且像素陣列510A的第二行可包括多個第二像素電路(即像素電路P(1,0)~P(1,b))。並且，這些第一像素電路(即像素電路P(0,0)~P(0,b))以及這些第二像素電路(即像素電路P(1,0)~P(1,b))耦接偏壓電晶體Mb_1，並且這些第一像素電路以及這些第二像素電路耦接運算放大器521_1。像素電路P(0,0)~P(a,b)的其他電路耦接方式可以此類推。在本實施例中，第一行讀出電路520包括多個運算放大器521_1~521_c，其中c為正整數。運算放大器521_1~521_c可分別實現如上述圖5的運算放大器421，並且分別用於讀出像素電路P(0,0)~P(a,b)的對應相鄰兩個。第二行讀出電路530包括多個偏壓電晶體Mb_1~Mb_c。偏壓電晶體Mb_1~Mb_c可實現如上圖3或圖4的偏壓電晶體Mb。
圖6是本發明的一實施例的多個像素電路的電路示意圖。圖7是本發明的圖6實施例的多個信號的波形示意圖。參考圖6，以如圖5的像素電路P(0,0)、像素電路P(1,0)、像素電路P(2,0)、像素電路P(3,0)、像素電路P(0,1)、像素電路P(1,1)、像素電路P(2,1)以及像素電路P(3,1)為例。像素電路P(0,0)包括像素單元PD_p0、傳送電晶體Mtx_p0、重置電晶體Mrst_p0、讀出電晶體Msf_p0。像素電路P(1,0)包括像素單元PD_n0、傳送電晶體Mtx_n0、重置電晶體Mrst_n0、讀出電晶體Msf_n0。像素電路P(2,0)包括像素單元PD_p1、傳送電晶體Mtx_p1、重置電晶體Mrst_p1、讀出電晶體Msf_p1。像素電路P(3,0)包括像素單元PD_n1、傳送電晶體Mtx_n1、重置電晶體Mrst_n1、讀出電晶體Msf_n1。像素電路P(0,1)包括像素單元PD_p2、傳送電晶體Mtx_p2、重置電晶體Mrst_p2、讀出電晶體Msf_p2。像素電路P(1,1)包括像素單元PD_n2、傳送電晶體Mtx_n2、重置電晶體Mrst_n2、讀出電晶體Msf_n2。像素電路P(2,1)包括像素單元PD_p3、傳送電晶體Mtx_p3、重置電晶體Mrst_p3、讀出電晶體Msf_p3。像素電路P(3,1)包括像素單元PD_n3、傳送電晶體Mtx_n3、重置電晶體Mrst_n3、讀出電晶體Msf_n3。應注意的是，像素電路P(0,0)、像素電路P(1,0)、像素電路P(2,0)、像素電路P(3,0)、像素電路P(0,1)、像素電路P(1,1)、像素電路P(2,1)、像素電路P(3,1)還可包括上述各實施例所述的其他電路元件(例如電晶體及電容)，而不限於圖6所示。圖6僅表示簡易電路的結果。
在本實施例中，傳送電晶體Mtx_p0的第一端耦接浮動擴散節點。傳送電晶體Mtx_p0的第二端耦接像素單元PD_p0的第一端。像素單元PD的第二端耦接第二工作電壓。重置電晶體Mrst_p0的第一端耦接第一行讀出電路的電路節點(圖未示)。重置電晶體Mrst的第二端耦接浮動擴散節點。讀出電晶體Msf_p0的第一端耦接第一行讀出電路的電路節點。讀出電晶體Msf_p0的第二端耦接第二行讀出電路的偏壓電晶體的第一端(圖未示)。讀出電晶體Msf_p0的控制端耦接浮動擴散節點。並且，像素電路P(1,0)、像素電路P(2,0)、像素電路P(3,0)、像素電路P(0,1)、像素電路P(1,1)、像素電路P(2,1)以及像素電路P(3,1)的內部電路耦接方式可以此類推，在此不多加贅述，並可參照上述各實施例的說明。
在本實施例中，重置電晶體Mrst_p0以及重置電晶體Mrst_p1的控制端可接收重置信號RST＜0＞。重置電晶體Mrst_n0以及重置電晶體Mrst_n1的控制端可接收重置信號RST＜1＞。傳送電晶體Mtx_p0以及傳送電晶體Mtx_p1的控制端可接收傳送信號TX＜0＞。傳送電晶體Mtx_n0以及傳送電晶體Mtx_n1的控制端可接收傳送信號TX＜1＞。重置電晶體Mrst_p2以及重置電晶體Mrst_p3的控制端可接收重置信號RST＜2＞。重置電晶體Mrst_n2以及重置電晶體Mrst_n2的控制端可接收重置信號RST＜3＞。傳送電晶體Mtx_p2以及傳送電晶體Mtx_p3的控制端可接收傳送信號TX＜2＞。傳送電晶體Mtx_n2以及傳送電晶體Mtx_n3的控制端可接收傳送信號TX＜3＞。
參考圖6以及圖7，先說明的是，像素電路P(0,0)、像素電路P(1,0)、像素電路P(2,0)、像素電路P(3,0)、像素電路P(0,1)、像素電路P(1,1)、像素電路P(2,1)、像素電路P(3,1)還可耦接如上述各實施例所述的多個第一行讀出電路，並且這些第一行讀出電路可接收相同的下拉控制信號PL。
在時間t0至時間t2的期間，重置信號RST＜0＞以及重置信號RST＜1＞從低電壓準位切換為高電壓準位，以導通重置電晶體Mrst_p0、重置電晶體Mrst_p1、重置電晶體Mrst_n0以及重置電晶體Mrst_n1。在時間t0至時間t1的期間，下拉控制信號PL為低電壓準位，並且傳送信號TX＜0＞從低電壓準位切換為高電壓準位，以導通傳送電晶體Mtx_p0以及傳送電晶體Mtx_p1。如此一來，像素電路P(0,0)以及像素電路P(2,0)分別的取樣節點的電壓以及浮動擴散節點的電壓V_FD＜0＞可先被重置為高電壓準位。接著，在時間t1至時間t2的期間，下拉控制信號PL從低電壓準位切換為高電壓準位，並且傳送信號TX＜0＞切換為低電壓準位，以下拉像素電路P(0,0)以及像素電路P(2,0)分別的浮動擴散節點的電壓V_FD＜0＞至低電壓準位，達成關閉讀出電晶體Msf之效果。
在時間t3至時間t5的期間，重置信號RST＜0＞以及重置信號RST＜1＞從低電壓準位切換為高電壓準位，以導通重置電晶體Mrst_p0、重置電晶體Mrst_p1、重置電晶體Mrst_n0以及重置電晶體Mrst_n1。在時間t3至時間t5的期間，傳送信號TX＜1＞為低電壓準位。如此一來，像素電路P(0,0)以及像素電路P(2,0)分別的浮動擴散節點的電壓V_FD＜0＞可被重置為高電壓準位。在時間t3至時間t4的期間，下拉控制信號PL為低電壓準位，並且傳送信號TX＜1＞從低電壓準位切換為高電壓準位，以導通傳送電晶體Mtx_n0以及傳送電晶體Mtx_n1。如此一來，像素電路P(1,0)以及像素電路P(3,0)分別的取樣節點的電壓以及浮動擴散節點的電壓V_FD＜1＞可被重置為高電壓準位。
在時間t5至時間t6的期間，傳送信號TX＜0＞切換為高電壓準位，並且像素電路P(0,0)以及像素電路P(2,0)可根據具有上斜坡波形的斜坡信號來讀出像素單元PD_p0以及像素單元PD_p1的感測結果。在時間t6至時間t7的期間，下拉控制信號PL、重置信號RST＜0＞以及重置信號RST＜1＞從低電壓準位切換為高電壓準位，以暫時關閉分別作為源極隨耦器的讀出電晶體Msf_p2、傳送電晶體Msf_p3、傳送電晶體Msf_n2以及傳送電晶體Msf_n3。
在時間t7至時間t9的期間，重置信號RST＜0＞以及重置信號RST＜1＞從低電壓準位切換為高電壓準位，以導通重置電晶體Mrst_p0、重置電晶體Mrst_p1、重置電晶體Mrst_n0以及重置電晶體Mrst_n1。在時間t7至時間t9的期間，傳送信號TX＜0＞以及傳送信號TX＜1＞分別為低電壓準位。如此一來，像素電路P(0,0)、像素電路P(1,0)、像素電路P(2,0)以及像素電路P(3,0)分別的浮動擴散節點的電壓V_FD＜0＞以及電壓V_FD＜1＞可被重置為高電壓準位。
在時間t9至時間t10的期間，傳送信號TX＜1＞切換為高電壓準位，並且像素電路P(1,0)以及像素電路P(3,0)可根據具有上斜坡波形的斜坡信號來讀出像素單元PD_n0以及像素單元PD_n1的另一感測結果。在時間t10至時間t11的期間，下拉控制信號PL、重置信號RST＜0＞以及重置信號RST＜1＞從低電壓準位切換為高電壓準位，以關閉分別作為源極隨耦器的傳送電晶體Mtx_p0、傳送電晶體Mtx_p1、傳送電晶體Mtx_n0以及傳送電晶體Mtx_n1。如此一來，第一行讀出電路可分別根據像素單元PD_n0以及像素單元PD_n1的感測結果來透過運算放大器產生差動輸出，並且可再接著分別根據像素單元PD_n0以及像素單元PD_n1的另一感測結果來透過運算放大器產生另一差動輸出。
在時間t7至時間t9的期間，重置信號RST＜2＞以及重置信號RST＜3＞從低電壓準位切換為高電壓準位，以導通重置電晶體Mrst_p2、重置電晶體Mrst_p3、重置電晶體Mrst_n2以及重置電晶體Mrst_n3。在時間t7至時間t8的期間，下拉控制信號PL為低電壓準位，並且傳送信號TX＜2＞從低電壓準位切換為高電壓準位，以導通傳送電晶體Mtx_p2以及傳送電晶體Mtx_p3。如此一來，像素電路P(0,1)以及像素電路P(2,1)分別的取樣節點的電壓以及浮動擴散節點的電壓V_FD＜2＞可先被重置為高電壓準位。接著，在時間t8至時間t9的期間，下拉控制信號PL從低電壓準位切換為高電壓準位，並且傳送信號TX＜2＞切換為低電壓準位，以下拉像素電路P(0,1)以及像素電路P(2,1)分別的浮動擴散節點的電壓V_FD＜2＞至低電壓準位。在時間t10至時間t11的期間，下拉控制信號PL可從低電壓準位先切換為高電壓準位，在接著切換回低電壓準位。
在時間t11至時間t13的期間，重置信號RST＜2＞以及重置信號RST＜3＞從低電壓準位切換為高電壓準位，以導通重置電晶體Mrst_p0、重置電晶體Mrst_p1、重置電晶體Mrst_n0以及重置電晶體Mrst_n1。在時間t11至時間t13的期間，傳送信號TX＜2＞為低電壓準位。如此一來，像素電路P(0,1)以及像素電路P(2,1)分別的浮動擴散節點的電壓V_FD＜2＞可被重置為高電壓準位。在時間t11至時間t2的期間，下拉控制信號PL為低電壓準位，並且傳送信號TX＜4＞從低電壓準位切換為高電壓準位，以導通傳送電晶體Mtx_n2以及傳送電晶體Mtx_n3。如此一來，像素電路P(1,1)以及像素電路P(3,1)分別的取樣節點的電壓以及浮動擴散節點的電壓V_FD＜3＞可被重置為高電壓準位。
在時間t13至時間t14的期間，傳送信號TX＜2＞切換為高電壓準位，並且像素電路P(0,1)以及像素電路P(2,1)可根據具有上斜坡波形的斜坡信號來讀出像素單元PD_p2以及像素單元PD_p3的感測結果。在時間t14至時間t15的期間，下拉控制信號PL、重置信號RST＜2＞以及重置信號RST＜3＞從低電壓準位切換為高電壓準位，以暫時關閉分別作為源極隨耦器的讀出電晶體Msf_p2、傳送電晶體Msf_p3、傳送電晶體Msf_n2以及傳送電晶體Msf_n3。
在時間t15至時間t17的期間，重置信號RST＜2＞以及重置信號RST＜3＞從低電壓準位切換為高電壓準位，以導通重置電晶體Mrst_p2、重置電晶體Mrst_p3、重置電晶體Mrst_n2以及重置電晶體Mrst_n3。在時間t15至時間t17的期間，傳送信號TX＜0＞以及傳送信號TX＜1＞分別為低電壓準位。如此一來，像素電路P(0,1)、像素電路P(1,1)、像素電路P(2,1)以及像素電路P(3,1)分別的浮動擴散節點的電壓V_FD＜2＞以及電壓V_FD＜3＞可被重置為高電壓準位。
在時間t17至時間t18的期間，傳送信號TX＜3＞切換為高電壓準位，並且像素電路P(1,1)以及像素電路P(3,1)可根據具有上斜坡波形的斜坡信號來讀出像素單元PD_n2以及像素單元PD_n3的另一感測結果。在時間t18至時間t19的期間，下拉控制信號PL、重置信號RST＜0＞以及重置信號RST＜1＞從低電壓準位切換為高電壓準位，以關閉分別作為源極隨耦器的讀出電晶體Msf_p2、傳送電晶體Msf_p3、傳送電晶體Msf_n2以及傳送電晶體Msf_n3。如此一來，第一行讀出電路可分別根據像素單元PD_n2以及像素單元PD_n3的感測結果來透過運算放大器產生差動輸出，並且可再接著分別根據像素單元PD_n2以及像素單元PD_n3的另一感測結果來透過運算放大器產生另一差動輸出。
圖8是本發明的一實施例的操作方法的流程圖。參考圖1、圖2以及圖8，在本實施例中，影像感測器100可操作如以下步驟S810~S830。在步驟S810，在時間t0至時間t3的重置期間RP1，重置電晶體Mrst的控制端接收重置信號RST，並且傳送電晶體Mtx的控制端先接收傳送信號TX，以重置浮動擴散節點FD_node的電壓V_FD，接著關閉傳送電晶體Mtx，並且第二電晶體M2的控制端同時接收下拉控制信號PL，以下拉浮動擴散節點FD_node的電壓V_FD。在步驟S820，在時間t3至時間t6的讀出期間RP2，傳送電晶體Mtx的控制端接收傳送信號TX，以使讀出電晶體Msf根據斜坡信號Vramp以及浮動擴散節點FD_node所累積由像素單元PD所提供的電荷而開啟，並且讀出浮動擴散節點FD_node所累積的電荷，以從電路節點sfd產生讀出信號。在步驟S830，在時間t9至時間t11的下拉期間PLP，通過重置電晶體Mrst的控制端接收重置信號RST，並且第二電晶體M2的控制端接收下拉控制信號PL，以下拉浮動擴散節點FD_node的電壓V_FD。因此，本實施例的操作方法可讓影像感測器100由同一個走線來通過第一行讀出電路120的電路節點sfd取得像素電路110所需的偏置電壓以及重置電壓。
綜上所述，本發明的影像感測器及其操作方法，可藉由行讀出電路的一個電路節點提供像素電路所需的偏置電壓以及重置電壓，並且可實現選擇像素的功能，以有效降低在主動區中的垂直方向或水平方向的多條金屬走線的數量(例如分別用於提供多行或多列的像素電路的重置電壓以及選擇信號)，並且各像素也無須設置選擇電晶體。如此一來，本發明的影像感測器及其操作方法可實現影像感測器具有較高的填充係數(Fill Factor)，並可具有良好的綠平衡效果。並且，由於本發明的影像感測器可具有較高的填充係數，因此還可有效改善鏡頭陰影衰減(lens shading fall-off)的問題，以及使本發明的影像感測器還可具有較佳的感測靈敏度(sensitivity)。甚至，由於本發明的影像感測器可具有較佳的感測靈敏度，因此本發明的影像感測器可實現較佳的低光信噪比(low light SNR)。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、300、400、500:影像感測器 110、311、312、411、412、P(0,0)~P(a,b):像素電路 120、320、420、520:第一行讀出電路 130、330、430、530:第二行讀出電路 310A、410A、510A:像素陣列 521_1~521_c:運算放大器 M1~M8:電晶體 Msf、Msf_p、Msf_n、Msf_p0~Msf_p3、Msf_n0~Msf_n3:讀出電晶體 Mrst、Mrst_p、Mrst_n、Mrst_p0~Mrst_p3、Mrst_n0~Mrst_n3:重置電晶體 Mtx、Mtx_p、Mtx_n、Mtx_p0~Mtx_p3、Mtx_n0~Mtx_n3:傳送電晶體 Mb、Mb_1、Mb_c:偏壓電晶體 PL:下拉控制信號 VDD:第一工作電壓 VSS:第二工作電壓 Vbp1:控制電壓 sfd、sfd_p、sfd_n:電路節點 BIAS:偏壓信號 FD_node、FD_node_p、FD_node_n:浮動擴散節點 PD_node、PD_node_p、PD_node_n:取樣節點 RST、RST_p、RST_n、RST＜0＞~RST＜3＞:重置信號 Cp、Cp_p、Cp_n:電容 Vramp、Vramp_up、Vramp_down:斜坡信號 TX、TX_p、TX_n、TX＜0＞~TX＜3＞:傳送信號 PD、PD_p、PD_n、PD_p0~PD_p3、PD_n0~PD_n3:像素單元 out_node、out_node_p、out_node_n:輸出節點 V_PD、V_FD、V_FD＜0＞~V_FD＜3＞:電壓 RP1:重置期間 RP2讀出期間 PLP:下拉期間 t0~t19:時間 S810~S830:步驟
圖1是本發明的一實施例的影像感測器的電路示意圖。 圖2是本發明的圖1實施例的影像感測器的操作時序圖。 圖3是本發明的另一實施例的影像感測器的電路示意圖。 圖4是本發明的另一實施例的影像感測器的電路示意圖。 圖5是本發明的另一實施例的影像感測器的電路示意圖。 圖6是本發明的一實施例的多個像素電路的電路示意圖。 圖7是本發明的圖6實施例的多個信號的波形示意圖。 圖8是本發明的一實施例的操作方法的流程圖。
100:影像感測器 110:像素電路 120:第一行讀出電路 130:第二行讀出電路 M1:第一電晶體 M2:第二電晶體 Msf:讀出電晶體 Mrst:重置電晶體 Mtx:傳送電晶體 Mb:偏壓電晶體 PL:下拉控制信號 VDD:第一工作電壓 VSS:第二工作電壓 Vbp1:控制電壓 sfd:電路節點 BIAS:偏壓信號 FD_node:浮動擴散節點 PD_node:取樣節點 RST:重置信號 Cp:電容 Vramp:斜坡信號 TX:傳送信號 PD:像素單元 out_node:輸出節點

Claims (15)

  1. 一種影像感測器，包括：一第一像素電路，包括：一第一像素單元；一第一傳送電晶體，其中該第一傳送電晶體的第一端耦接一第一浮動擴散節點，並且該第一傳送電晶體的第二端耦接該第一像素單元；一第一重置電晶體，耦接該第一浮動擴散節點；一第一讀出電晶體，其中該第一讀出電晶體的控制端耦接該第一浮動擴散節點；以及一第一電容，耦接在一斜坡信號以及該浮動擴散節點之間；一第一行讀出電路，包括一第一電路節點、一第一電晶體以及一第二電晶體；以及一第二行讀出電路，包括一偏壓電晶體，其中該第一重置電晶體的第一端以及該第一讀出電晶體的第一端耦接該第一電路節點，並且該第一讀出電晶體的第二端耦接該偏壓電晶體，其中該第一電晶體的第一端耦接一第一工作電壓，並且該第一電晶體的第二端耦接該第一電路節點以及一第一輸出端；其中該第二電晶體的第一端耦接該第一電路節點以及該第一輸出端，並且該第二電晶體的第二端耦接一第二工作電壓。
  2. 如請求項1所述的影像感測器，其中該讀出電晶體的第一端耦接該第一電路節點，並且該讀出電晶體的第一端為汲極端。
  3. 如請求項1所述的影像感測器，其中該斜坡信號為一上斜坡信號或一下斜坡信號。
  4. 如請求項1所述的影像感測器，其中該第一傳送電晶體、該重置電晶體、該讀出電晶體以及該偏壓電晶體分別為N型電晶體。
  5. 如請求項1所述的影像感測器，還包括：一第二像素電路，包括：一第二像素單元；一第二傳送電晶體，其中該第二傳送電晶體的第一端耦接一第二浮動擴散節點，並且該第二傳送電晶體的第二端耦接該第二像素單元；一第二重置電晶體，耦接該第二浮動擴散節點；以及一第二讀出電晶體，其中該第二讀出電晶體的控制端耦接該第二浮動擴散節點，其中該第一行讀出電路還包括一第二電路節點，其中該第二重置電晶體的第一端以及該第二讀出電晶體的第一端耦接該第二電路節點，並且該第二讀出電晶體的第二端耦接該偏壓電晶體。
  6. 如請求項5所述的影像感測器，其中該第一行讀出電路還包括：一第三電晶體，其中該第三電晶體的第一端耦接該第一工作電壓，並且該第一電晶體的第二端耦接該第二電路節點以及一第二輸出端；以及一第四電晶體，其中該第四電晶體的第一端耦接該第二電路節點以及該第二輸出端，並且該第四電晶體的第二端耦接該第二工作電壓。
  7. 如請求項6所述的影像感測器，其中該第一電晶體的控制端耦接該第三電晶體的控制端，並且該第二電晶體的控制端以及該第四電晶體的控制端耦接一下拉控制信號。
  8. 如請求項6所述的影像感測器，其中該第一電晶體以及該第三電晶體分別為P型電晶體，並且該第二電晶體以及該第四電晶體分別為N型電晶體。
  9. 如請求項6所述的影像感測器，其中該第一行讀出電路還包括：一第五電晶體，其中該第五電晶體的第一端耦接該第一電晶體的第二端；以及一第六電晶體，其中該第六電晶體的第一端耦接該第三電晶體的第二端，其中該第五電晶體的控制端耦接該第六電晶體的控制端。
  10. 如請求項9所述的影像感測器，其中該第五電晶體的第二端耦接一第七電晶體的第一端，並且第六電晶體的第二端耦接一第八電晶體的第一端，其中該第七電晶體的控制端耦接該第七電晶體的第一端，並且該第八電晶體的控制端耦接該第八電晶體的第一端。
  11. 如請求項10所述的影像感測器，其中該第五電晶體以及該第六電晶體分別為P型電晶體，並且該第七電晶體以及該第八電晶體分別為N型電晶體。
  12. 如請求項10所述的影像感測器，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該第七電晶體以及該第八電晶體組成一運算放大器。
  13. 如請求項11所述的影像感測器，還包括一像素陣列，其中該像素陣列的第一行包括多個第一像素電路，並且該像素陣列的第二行包括多個第二像素電路，其中該些第一像素電路以及該些第二像素電路耦接該偏壓電晶體，並且該些第一像素電路以及該些第二像素電路耦接該運算放大器。
  14. 如請求項1所述的影像感測器，其中在一重置期間，該第一重置電晶體的控制端接收一第一重置信號，並且該第一傳送電晶體的控制端先接收一傳送信號，以重置該第一像素單 元電壓，接著關閉傳送訊號並且該第二電晶體的控制端接收一下拉控制信號，以下拉該第一浮動擴散節點的該電壓；其中在一讀出期間，該第一重置電晶體的控制端接收該第一重置信號，上拉浮動擴散節點電壓，接著該第一傳送電晶體的控制端接收一傳送信號，以使該第一讀出電晶體根據該斜坡信號以及該第一浮動擴散節點所累積由該第一像素單元所提供的電荷而開啟，並且讀出該第一浮動擴散節點所累積的該電荷，以從該第一電路節點產生一讀出信號；其中在一下拉期間，該第一重置電晶體的控制端接收該第一重置信號，並且該第二電晶體的控制端接收一下拉控制信號，以下拉該第一浮動擴散節點的該電壓。
  15. 一種影像感測器的操作方法，其中該影像感測器包括一第一像素電路、一第一行讀出電路以及一第二行讀出電路，該第一像素電路包括一第一像素單元、一第一傳送電晶體、一第一重置電晶體、一第一讀出電晶體以及一第一電容，該第一行讀出電路包括一第一電路節點、一第一電晶體以及一第二電晶體，該第二行讀出電路包括一偏壓電晶體，其中該第一重置電晶體的第一端以及該第一讀出電晶體的第一端耦接該第一電路節點，並且該第一讀出電晶體的第二端耦接該偏壓電晶體，該第一電晶體的第一端耦接一第一工作電壓並且該第一電晶體的第二端耦接該第一電路節點以及一第一輸出端，該第二電晶體的第一端 耦接該第一電路節點以及該第一輸出端並且該第二電晶體的第二端耦接一第二工作電壓，其中該操作方法包括：在一重置期間，通過該第一重置電晶體的控制端接收一第一重置信號，並且通過該第一傳送電晶體的控制端先接收一傳送信號，以重置該第一浮動擴散節點的一電壓，接著通過該第二電晶體的控制端接收一下拉控制信號，以下拉該第一浮動擴散節點的該電壓；在一讀出期間，通過該傳送電晶體的控制端接收一傳送信號，以使該第一讀出電晶體根據該斜坡信號以及該第一浮動擴散節點所累積由該第一像素單元所提供的電荷而開啟，並且讀出該第一浮動擴散節點所累積的該電荷，以從該第一電路節點產生一讀出信號；以及在一下拉期間，通過該第一重置電晶體的控制端接收該第一重置信號，並且通過該第二電晶體的控制端接收一下拉控制信號，以下拉該第一浮動擴散節點的該電壓。
TW112110331A 2022-05-13 2023-03-21 影像感測器及其操作方法 TWI827488B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263341423P 2022-05-13 2022-05-13
US63/341,423 2022-05-13

Publications (2)

Publication Number Publication Date
TW202345581A TW202345581A (zh) 2023-11-16
TWI827488B true TWI827488B (zh) 2023-12-21

Family

ID=88656041

Family Applications (8)

Application Number Title Priority Date Filing Date
TW112110331A TWI827488B (zh) 2022-05-13 2023-03-21 影像感測器及其操作方法
TW112110333A TW202345576A (zh) 2022-05-13 2023-03-21 影像感測器以及影像感測方法
TW112110332A TWI822615B (zh) 2022-05-13 2023-03-21 影像感測器、電壓準位轉換器電路及其操作方法
TW112110330A TWI826292B (zh) 2022-05-13 2023-03-21 影像感測器以及影像感測方法
TW112110567A TWI827491B (zh) 2022-05-13 2023-03-22 影像感測器及其操作方法
TW112113630A TW202345525A (zh) 2022-05-13 2023-04-12 具有自動時脈信號校正的晶片及自動校正方法
TW112113659A TWI826304B (zh) 2022-05-13 2023-04-12 影像感測器以及影像感測方法
TW112114865A TWI828577B (zh) 2022-05-13 2023-04-21 影像感測器

Family Applications After (7)

Application Number Title Priority Date Filing Date
TW112110333A TW202345576A (zh) 2022-05-13 2023-03-21 影像感測器以及影像感測方法
TW112110332A TWI822615B (zh) 2022-05-13 2023-03-21 影像感測器、電壓準位轉換器電路及其操作方法
TW112110330A TWI826292B (zh) 2022-05-13 2023-03-21 影像感測器以及影像感測方法
TW112110567A TWI827491B (zh) 2022-05-13 2023-03-22 影像感測器及其操作方法
TW112113630A TW202345525A (zh) 2022-05-13 2023-04-12 具有自動時脈信號校正的晶片及自動校正方法
TW112113659A TWI826304B (zh) 2022-05-13 2023-04-12 影像感測器以及影像感測方法
TW112114865A TWI828577B (zh) 2022-05-13 2023-04-21 影像感測器

Country Status (3)

Country Link
US (9) US20230370067A1 (zh)
CN (9) CN117061894A (zh)
TW (8) TWI827488B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150009379A1 (en) * 2013-07-08 2015-01-08 Aptina Imaging Corporation Imagers with improved analog-to-digital circuitry
US20180352183A1 (en) * 2017-06-01 2018-12-06 Fiery Phoenix Inc. Image sensor
US20210203869A1 (en) * 2018-05-24 2021-07-01 Gigajot Technology Llc Image sensor having column-level correlated-double-sampling charge transfer amplifier

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7489352B2 (en) * 2002-11-15 2009-02-10 Micron Technology, Inc. Wide dynamic range pinned photodiode active pixel sensor (APS)
US7728896B2 (en) * 2005-07-12 2010-06-01 Micron Technology, Inc. Dual conversion gain gate and capacitor and HDR combination
KR100911653B1 (ko) * 2007-12-13 2009-08-10 삼성전자주식회사 시간기반 씨모스 이미지 센서와 그 리셋 방법 및 이를포함하는 구동 방법
JP5489681B2 (ja) * 2009-12-02 2014-05-14 キヤノン株式会社 固体撮像装置
US20120249851A1 (en) * 2011-03-28 2012-10-04 Aptina Imaging Corporation Eclipse detection using double reset sampling for column parallel adc
US20150123173A1 (en) * 2013-11-01 2015-05-07 Silicon Optronics, Inc. 3d stacked image sensor with pmos components
EP3101812B1 (en) * 2015-06-05 2022-10-26 Cmosis Bvba In-pixel differential transconductance amplifier for adc and image sensor architecture
WO2018198691A1 (ja) * 2017-04-25 2018-11-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
TW202005357A (zh) * 2018-05-25 2020-01-16 原相科技股份有限公司 改善像素感測效率的電路
EP4020448A4 (en) * 2019-08-21 2022-09-07 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE, DISPLAY DEVICE AND METHOD OF MAKING DISPLAY SUBSTRATE
KR20210156458A (ko) * 2020-06-18 2021-12-27 삼성전자주식회사 이미지 센싱 장치 및 이를 포함하는 전자 장치
KR20220036634A (ko) * 2020-09-16 2022-03-23 삼성전자주식회사 네거티브 레벨 쉬프터 및 이를 포함하는 비휘발성 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150009379A1 (en) * 2013-07-08 2015-01-08 Aptina Imaging Corporation Imagers with improved analog-to-digital circuitry
US20180352183A1 (en) * 2017-06-01 2018-12-06 Fiery Phoenix Inc. Image sensor
US20210203869A1 (en) * 2018-05-24 2021-07-01 Gigajot Technology Llc Image sensor having column-level correlated-double-sampling charge transfer amplifier

Also Published As

Publication number Publication date
TW202345585A (zh) 2023-11-16
TWI828577B (zh) 2024-01-01
US20230370073A1 (en) 2023-11-16
CN117061890A (zh) 2023-11-14
TWI826292B (zh) 2023-12-11
US20230370749A1 (en) 2023-11-16
CN117061895A (zh) 2023-11-14
CN117060895A (zh) 2023-11-14
TW202345586A (zh) 2023-11-16
CN117061894A (zh) 2023-11-14
TW202345525A (zh) 2023-11-16
CN117061896A (zh) 2023-11-14
CN117061889A (zh) 2023-11-14
US20230370744A1 (en) 2023-11-16
CN117059638A (zh) 2023-11-14
US20230370747A1 (en) 2023-11-16
TW202345581A (zh) 2023-11-16
TW202345583A (zh) 2023-11-16
TW202345582A (zh) 2023-11-16
CN117061897A (zh) 2023-11-14
US20230369372A1 (en) 2023-11-16
CN117059637A (zh) 2023-11-14
TW202345337A (zh) 2023-11-16
US20230370750A1 (en) 2023-11-16
US20230370067A1 (en) 2023-11-16
TWI826304B (zh) 2023-12-11
US20230370751A1 (en) 2023-11-16
TW202345580A (zh) 2023-11-16
US20230370743A1 (en) 2023-11-16
TW202345576A (zh) 2023-11-16
TWI822615B (zh) 2023-11-11
TWI827491B (zh) 2023-12-21

Similar Documents

Publication Publication Date Title
US11758305B2 (en) Comparator, ad converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
US8294077B2 (en) Image sensor having supplemental capacitive coupling node
US10987421B2 (en) Ramp signal generator of image sensor, and image sensor including same
US8217328B2 (en) Low noise pixel readout circuit with high conversion gain
JP4277339B2 (ja) アクティブ画素センサの読み出しチャネル
EP2140676B1 (en) Image sensor pixel with gain control
JP2008028678A (ja) 撮像素子
US7427790B2 (en) Image sensor with gain control
JP3667094B2 (ja) 固体撮像装置
KR101145075B1 (ko) 가변 동적 범위 픽셀 센서 셀, 설계 구조 및 방법
US6881942B2 (en) Readout of array-based analog data in semiconductor-based devices
JP5735141B2 (ja) Ｃｍｏｓイメージセンサ画素読み出し回路構造および画素構造
US11006064B2 (en) CMOS image sensor and method of operating pixel array by CMOS image sensor
US9654714B2 (en) Shared pixel with fixed conversion gain
TWI525307B (zh) 用於影像感測器之感光單元及其感光電路
TWI827488B (zh) 影像感測器及其操作方法
US20140319322A1 (en) Multiple conversion gain image sensor
US20030223005A1 (en) Active pixel sensor cell array
US20240048870A1 (en) Analog-digital converting circuit including comparator, and image sensor including the analog-digital converting circuit
CN117199092B (zh) 一种宽摆幅像素结构、图像传感器
CN117221754A (zh) 图像传感器
KR20170038981A (ko) 이미지 센싱 장치
CN116668875A (zh) 飞行时间图像传感器像素电路及其驱动方法、图像传感器
KR20240020148A (ko) 비교기를 포함하는 아날로그-디지털 변환 회로 및 이를 포함하는 이미지 센서
Cai et al. A method to increase DR using column-level automatic gain selection