TW202345525A - 具有自動時脈信號校正的晶片及自動校正方法 - Google Patents

具有自動時脈信號校正的晶片及自動校正方法 Download PDF

Info

Publication number
TW202345525A
TW202345525A TW112113630A TW112113630A TW202345525A TW 202345525 A TW202345525 A TW 202345525A TW 112113630 A TW112113630 A TW 112113630A TW 112113630 A TW112113630 A TW 112113630A TW 202345525 A TW202345525 A TW 202345525A
Authority
TW
Taiwan
Prior art keywords
correction
value
clock signal
logic circuit
count
Prior art date
Application number
TW112113630A
Other languages
English (en)
Inventor
印秉宏
王佳祥
沈加峻
Original Assignee
大陸商廣州印芯半導體技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商廣州印芯半導體技術有限公司 filed Critical 大陸商廣州印芯半導體技術有限公司
Publication of TW202345525A publication Critical patent/TW202345525A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Electroluminescent Light Sources (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Facsimile Heads (AREA)

Abstract

本發明提出一種具有自動時脈信號校正的晶片及自動校正方法。晶片包括傳輸介面、振盪器以及校正邏輯電路。傳輸介面提供第一時脈信號。振盪器產生第二時脈信號。校正邏輯電路耦接振盪器以及傳輸介面，並且執行校正操作，以計數第一時脈信號以產生第一時脈計數值，以及計數第二時脈信號以產生第二時脈計數值。當第一時脈計數值等於第一計數目標值時，校正邏輯電路停止計數，並且根據第二時脈計數值以及第二計數目標值計算校正值。校正邏輯電路輸出校正值至振盪器，並且振盪器根據校正值校正第二時脈信號的頻率。

Description

具有自動時脈信號校正的晶片及自動校正方法
本發明是有關於一種晶片，且特別是有關於一種具有自動時脈信號校正的晶片及自動校正方法。
一般來說，晶片內的振盪器用於提供晶片內部的相關操作所需的操作時脈。然而，當晶片內的振盪器所產生的時脈信號產生頻率誤差時，將可能導致晶片的操作出現錯誤或失效。特別是，若影像感測器晶片內的振盪器所提供的時脈信號產生頻率誤差，則將嚴重影響影像感測器晶片所輸出的影像感測結果，而導致影像感測器晶片失效或影像內容出現錯誤。雖然，傳統的解決方式是利用鎖相迴路(Phase Locked Loop，PLL)電路的震盪器來產生具有頻率誤差較小的時脈信號，但是就必需要額外增加一個專門給鎖相迴路專用的傳輸介面，而導致晶片設計的複雜度、製造成本以及晶片體積皆會增加。
本發明提供一種具有自動時脈信號校正的晶片及自動校正方法，可自動校正由振盪器所產生的時脈信號的頻率。
本發明的具有自動時脈信號校正的晶片包括傳輸介面、振盪器以及校正邏輯電路。傳輸介面用以提供第一時脈信號。第一時脈信號為非連續時脈信號。振盪器用以產生第二時脈信號。校正邏輯電路耦接振盪器以及傳輸介面，並且用以執行校正操作，以計數第一時脈信號以產生第一時脈計數值，以及計數第二時脈信號以產生第二時脈計數值。當第一時脈計數值等於第一計數目標值時，校正邏輯電路停止計數，並且根據第二時脈計數值以及第二計數目標值計算校正值。校正邏輯電路輸出校正值至振盪器，並且振盪器根據校正值校正第二時脈信號的頻率。
本發明的時脈信號的自動校正方法包括以下步驟：通過傳輸介面提供第一時脈信號，其中第一時脈信號為一非連續時脈信號；通過振盪器產生第二時脈信號；通過校正邏輯電路執行校正操作，以計數第一時脈信號以產生第一時脈計數值，以及計數第二時脈信號以產生第二時脈計數值；以及當第一時脈計數值等於第一計數目標值時，通過校正邏輯電路停止計數；通過校正邏輯電路根據第二時脈計數值以及第二計數目標值計算校正值；通過校正邏輯電路輸出校正值至振盪器；以及通過振盪器根據校正值校正第二時脈信號的頻率。
基於上述，本發明的具有自動時脈信號校正的晶片及自動校正方法，可根據傳輸介面提供的第一時脈信號來校正由振盪器所產生的第二時脈信號的頻率。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合附圖作詳細說明如下。
為了使本發明之內容可以被更容易明瞭，以下特舉實施例做為本揭示確實能夠據以實施的範例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟，係代表相同或類似部件。
圖1是本發明的一實施例的具有自動時脈信號校正的晶片的電路示意圖。參考圖1，晶片100包括傳輸介面110、振盪器120以及校正邏輯電路130。振盪器120耦接傳輸介面110以及校正邏輯電路130。在本實施例中，傳輸介面110可從外部電路(例如，外部控制電路)接收主出從入(Master Output Slave Input)信號MOSI以及第一時脈信號SPI_clk，並且提供至校正邏輯電路130。傳輸介面110還可從外部控制電路接收其他信號，例如積體匯流排電路(Inter-Integrated Circuit)，而不限於圖1所示。
在本實施例中，傳輸介面110提供的第一時脈信號SPI_clk可為一非連續時脈信號。並且，僅當指令傳輸時，第一時脈信號SPI_clk才會翻轉(toggle)。對此，在兩筆指令傳輸中間的空檔期間，時脈信號會停止翻轉。另一方面，傳輸介面110提供的第一時脈信號亦可以為連續時脈信號。例如，當進行叢發訊號寫入(burst write)或叢發訊號讀取(burst read)的該段操作期間，時脈信號才為一連續時脈信號。再者，傳輸介面110提供的第一時脈信號可以有非連續時脈信號及連續時脈信號，並且也可以具有連續的固定頻率/週期，或是具有可預期的短暫中斷時間。
在本實施例中，振盪器120可輸出第二時脈信號Osc_clk至校正邏輯電路130。校正邏輯電路130可根據第一時脈信號SPI_clk以及第二時脈信號Osc_clk產生時脈產生設定CK40_sel，其中時脈產生設定CK40_sel的訊號內容為校正值CV，以使振盪器120可根據校正值CV校正第二時脈信號Osc_clk的頻率。
在本實施例中，傳輸介面110可用於將外部控制電路提供的訊號傳遞至晶片100的內部的校正邏輯電路130，其中所述外部控制電路可例如是串行外設介面(Serial Peripheral Interface，SPI)電路或積體匯流排電路(Inter-Integrated Circuit; I2C)或改進的內部集成電路(Improved Inter Integrated Circuit; I3C)等，並且第一時脈信號SPI_clk可為串行外設介面時脈信號。在本實施例中，第一時脈信號SPI_clk由外部控制電路(例如外部的某一主控電路)提供。晶片100的校正邏輯電路130可以由傳輸介面110所提供的第一時脈信號SPI_clk的頻率為判斷基準，以準確地校正第二時脈信號Osc_clk的頻率。在一實施例中，校正邏輯電路130可遞迴校正第二時脈信號Osc_clk的頻率，以使第二時脈信號Osc_clk的頻率的逐步地校正至(逼近)正確的頻率。
圖2是本發明的一實施例的時脈信號的自動校正方法的流程圖。參考圖1以及圖2，晶片100可執行如以下步驟S210~S270，以實現時脈信號的自動校正功能。在步驟S210，晶片100可通過傳輸介面110提供第一時脈信號SPI_clk。在本實施例中，傳輸介面110可從外部控制電路接收主出從入信號MOSI以及第一時脈信號SPI_clk，並且提供主出從入信號MOSI以及第一時脈信號SPI_clk至校正邏輯電路130。
搭配參考圖3，圖3是本發明的一實施例的傳輸介面與外部控制電路之間傳輸的多個信號的示意圖。本發明的第一時脈信號SPI_clk可為SPI時脈信號。晶片100可通過傳輸介面110與外部控制電路進行溝通，並且基於SPI傳輸協議(SPI Transfer Protocol)進行資料傳輸。外部控制電路可透過時脈極性為0或時脈極性為1的串列時脈Sclk(CPOL=0或CPOL=1)與傳輸介面110進行同步。在晶片100被選擇的期間(即傳輸介面110所接收到的晶片選擇信號CS為低電壓準位的期間)，外部控制電路與傳輸介面110之間可根據主出從入信號MOSI以及主入從出信號MISO的時序來交換(傳輸)資料(從最高有效位元(Most Significant Bit，MSB)至最低有效位元(Least Significant Bit，LSB)依序傳輸)。外部控制電路與傳輸介面110之間可傳輸24位元(bit)的資料，並且在傳輸資料的起始與結束期間可例如具有240奈秒(240ns)的時間間隔。在第8位元與第9位元的資料傳輸期間以及第16位元與第17位元的資料傳輸期間可分別具有440ns的時間間隔。
在本實施例中，傳輸介面110提供的第一時脈信號SPI_clk為非連續訊號是指整體為非連續訊號，並且會利用其中存在的連續訊號期間進行校正。另一方面，連續訊號期間可以是多段連續訊號，也就是其中包含有非連續訊號(包含可預期非連續訊號的空檔，例如圖3的440ns，其實際時間長短可依據傳輸介面協定來決定)，再經算法回推，以算出等效頻率。
在步驟S220，振盪器120可產生第二時脈信號Osc_clk至校正邏輯電路130。在本實施例中，振盪器120所產生的第二時脈信號Osc_clk可用於提供於晶片100的其他內部電路使用的工作頻率。在一實施例中，晶片100可為影像感測器晶片，但本發明並不限於此。在步驟S230，晶片100可通過校正邏輯電路130執行校正操作，以計數第一時脈信號SPI_clk而產生第一時脈計數值，以及計數第二時脈信號Osc_clk而產生第二時脈計數值。
在步驟S240，當第一時脈計數值等於第一計數目標值(或稱時脈目標值)時，校正邏輯電路130停止計數。在本實施例中，校正邏輯電路130可停止計數第一時脈信號SPI_clk以及第二時脈信號Osc_clk，並且將第一時脈計數值以及第二時脈計數值暫存至校正邏輯電路130內的暫存器(register)。
在步驟S250，校正邏輯電路130可根據第二時脈計數值以及第二計數目標值(或稱時脈目標值)計算校正值。在步驟S260，校正邏輯電路130可輸出校正值CV至振盪器120。在步驟S270，振盪器120可根據校正值CV校正第二時脈信號Osc_clk的頻率。在本實施例中，校正邏輯電路130可將校正值CV與對應於第二時脈信號的第一編碼值(即0或1組合產生之數位編碼(digital code)相加，以產生第二編碼值（校正完之後之數位編碼），並且振盪器120可根據第二編碼值來產生新的第二時脈信號Osc_clk。換言之，振盪器120可先根據第一編碼值來決定第二時脈信號Osc_clk的頻率，接著振盪器120可先根據經校正後所產生的第二編碼值來決定第二時脈信號Osc_clk的頻率。如此一來，第二時脈信號Osc_clk的頻率可被有效地校正至(或逼近)期望的頻率。
圖4是本發明的一實施例的時脈信號以及計數值的示意圖。圖5是本發明的一實施例的時脈信號的自動校正方法的流程圖。參考圖1、圖4、圖5，本實施進一步具體說明第二時脈信號Osc_clk的遞迴校正流程。晶片100可執行如以下步驟S501~S511，以實現時脈信號的自動校正功能。在步驟S501，啟動晶片100。在本實施例中，外部控制電路可透過主出從入信號MOSI控制並啟動晶片100。在步驟S502，晶片100可被操作為閒置(Idle)狀態。在步驟S503，晶片100可計數第一時脈信號SPI_clk產生第一時脈計數值SPI_clk_cnt，並且將第一計數目標值SPI_clk_tag_cnt寫入校正邏輯電路130內的暫存器。在步驟S504，將第二計數目標值Osc_tag_cnt寫入校正邏輯電路130內的暫存器。
請參圖4，在本實施例中，第一編碼值為時脈產生設定Ck40_sel在時間t4之前的編碼值“1E”。第二編碼值為時脈產生設定Ck40_sel在時間t4之後的編碼值“2C”。第一編碼值與校正值CV相加，以產生第二編碼值。振盪器120可根據第二編碼值來產生新的第二時脈信號Osc_clk。
在步驟S505，外部控制電路可透過主出從入信號MOSI、晶片選擇信號CS以及第一時脈信號SPI_clk來控制晶片100啟動校正操作，以使校正邏輯電路130可寫入校正指令至校正邏輯電路130的暫存器。如圖4所示，外部控制電路啟動校正操作後，校正啟動位元cali_on在時間t0至時間t2的期間可為1(以高電壓準位作表示)。並且，校正邏輯電路130的暫存器(Register)所記錄的校正執行位元可被設為1，以便校正邏輯電路130進行校正操作。
在步驟S506，校正邏輯電路130判斷校正啟動位元cali_on是否為1。在時間t0至時間t2的期間，啟動位元cali_on為1，校正邏輯電路130可執行步驟S507。在步驟S507，當校正邏輯電路130判斷到第一時脈信號SPI_clk的上升緣時，校正邏輯電路130可將第一時脈計數值SPI_clk_cnt加1，並且當校正邏輯電路130判斷到第二時脈信號Osc_clk的上升緣時，第二時脈計數值Osc_fre_cnt加1。校正邏輯電路130可計數第一時脈信號SPI_clk而產生第一時脈計數值SPI_clk_cnt，並將第一時脈計數值SPI_clk_cnt寫入校正邏輯電路130的暫存器中。並且，校正邏輯電路130可計數第二時脈信號Osc_clk而產生第二時脈計數值，並將第二時脈計數值Osc_fre_cnt寫入校正邏輯電路130的暫存器。如圖4所示，校正邏輯電路130可分別在第一時脈信號SPI_clk以及第二時脈信號Osc_clk的信號波形發生上升緣的時間對第一時脈計數值SPI_clk_cnt以及第二時脈計數值Osc_fre_cnt分別加1，以對計數第一時脈信號SPI_clk以及第二時脈信號Osc_clk的頻率進行計數。
在步驟S508，校正邏輯電路130可判斷第一時脈計數值SPI_clk_cnt是否小於第一計數目標值SPI_clk_tag_cnt。若是(在時間t0至時間t1的期間)，校正邏輯電路130可重新執行步驟S506以及步驟S507。若否(在時間t1至時間t2的期間)，校正邏輯電路130可將校正啟動位元cali_on設為0(校正啟動位元cali_on在第一時脈信號SPI_clk的下一次上升緣的時間被修改為0(以低電壓準位作表示))。並且，在步驟S506，校正邏輯電路130判斷校正啟動位元cali_on不是為1，因此校正邏輯電路130執行步驟S510，以進一步判斷校正執行位元是否為1。若否，則校正邏輯電路130重新執行步驟S502。若是，則校正邏輯電路130執行步驟S511，以計算校正值CV，並進行校正。
在本實施例中，在時間t2，校正啟動位元cali_on為0，且校正邏輯電路130可停止計數第二時脈計數值Osc_fre_cnt，並且校正邏輯電路130可在時間t3，將當前的第二時脈計數值Osc_fre_cnt的計數結果儲存至最後計數值Fin_Osc_fre_cnt(例如“17E”)。在本實施例中，晶片100還可包括單次可程式記憶體(One Time Programming，OTP)，並且包括單次可程式記憶體耦接校正邏輯電路130。單次可程式記憶體可用於儲存校正值CV。校正邏輯電路130可將最後誤差執行值Fin_ofst_ap儲存儲存至單次可程式記憶體的儲存位元中，並且在計算時脈產生設定Ck40_sel時使用。接著，當晶片100啟動時，校正邏輯電路130會讀取在單次可程式記憶體內的最終誤差執行訊號(即讀取最後誤差執行值Fin_ofst_ap)到校正邏輯電路130的暫存器內，並在時間t4，校正邏輯電路130可讀取暫存器，以將校正值CV提供至振盪器120，以使振盪器120可根據校正值CV校正第二時脈信號Osc_clk。
在本實施例中，校正邏輯電路130可將第二計數目標值Osc_tag_cnt與第二時脈計數值Osc_fre_cnt相減(即最後計數值Fin_Osc_fre_cnt)，以取得校正值CV。或者，校正邏輯電路130可將第二計數目標值Osc_tag_cnt與第二時脈計數值Osc_fre_cnt(即最後計數值Fin_Osc_fre_cnt)相減，以取得第一數值，並且將第一數值除以倍數值(例如1.4)，以取得校正值CV。或者，校正邏輯電路130可將第二計數目標值Osc_tag_cnt與第二時脈計數值Osc_fre_cnt(即最後計數值Fin_Osc_fre_cnt)相減，以取得第一數值，並且將第一數值除以倍數值(例如1.4)以及除以偏移係數(例如8)，以取得逼近目標頻率Ft之校正值CV。在本實施例中，校正邏輯電路130將校正值CV與對應於第二時脈信號Osc_clk的第一編碼值相加，以產生第二編碼值，並且振盪器120可根據第二編碼值來產生新的第二時脈信號Osc_clk。例如，振盪器120所記錄的時脈產生設定Ck40_sel的編碼值“1E”被更新為“2C”。如此一來，第二時脈信號Osc_clk可被校正至期望的頻率。並且，當晶片100於下次一啟動時，校正邏輯電路130可讀取單次可程式記憶體，並將校正值CV提供至振盪器120，以使振盪器120可根據校正值CV校正第二時脈信號Osc_clk，以維持第二時脈信號Osc_clk的頻率的正確性。
在本實施例中，校正邏輯電路130重新執行步驟S502，以使在讀取單次可程式記憶體後，校正邏輯電路130可再次執行校正操作。在校正邏輯電路130讀取單次可程式記憶體後，校正邏輯電路130將校正值CV提供至振盪器120，以使振盪器120根據校正值CV校正第二時脈信號Osc_clk。如圖5所示的遞迴式的執行邏輯，校正邏輯電路130可執行多次校正操作。並且，校正邏輯電路130所依序校正的第二時脈信號Osc_clk的頻率可逐次逼近目標頻率。也就是，這些校正操作中所取得的多個計數值可逐次逼近第二計數目標值Osc_tag_cnt。如圖6所示，圖6是本發明的一實施例的第二時脈信號的頻率的校正示意圖。對此，校正邏輯電路130可執行多次校正操作(如圖6所示的數位編碼與頻率關係曲線610上的點601~604)，並且在這些校正操作中所取得的第二時脈信號Osc_clk的多個計數值可逐次逼近第二計數目標值Osc_tag_cnt。即點601~604所表示逐次更新後的第二時脈信號Osc_clk的頻率與編碼可逐次逼近第二計數目標值Osc_tag_cnt所對應的目標頻率Ft(Frequency target)及其對應的CV校正值，如圖6之C0)。編碼與頻率關係曲線610為非直線，因此C0和Ft值在校正過程中非等比例。本發明可以利用多次數的逼近，將第二時脈信號的頻率逼近目標頻率Ft，並不受限於直線的編碼與頻率關係曲線，也就是說本發明可適用於曲線。如此一來，如圖7所示，圖7是本發明的一實施例的第二時脈信號的頻率的校正示意圖。如圖7所示的校正次數與頻率誤差曲線710上的點701~704，點701~704可對應於點601~604的頻率校正結果。即點601~604所表示逐次更新後的第二時脈信號Osc_clk的頻率與第二計數目標值Osc_tag_cnt所對應的目標頻率之間的頻率誤差可隨著校正次數的增加而逐漸減少。另外，若想再次改變第二時脈訊號Osc_clk的頻率，則也可再次寫入新的第二時脈目標值，並再次執行如圖5的校正操作來使第二時脈信號Osc_clk的頻率可逐次逼近新的目標頻率。
應注意的是，在本實施例中，校正邏輯電路130是以第一時脈信號SPI_clk的上升緣的數量來計數第二時脈信號Osc_clk的方式，以校正第二時脈信號Osc_clk。即當第一時脈信號SPI_clk的上升緣的數量等於預設的第一計數目標值時，停止第二時脈信號Osc_clk的計數，並且根據第二時脈信號Osc_clk的最後計數值Fin_Osc_fre_cnt來產生校正值CV。
綜上所述，本發明的具有自動時脈信號校正的晶片及自動校正方法，可將傳輸介面所提供的外部時脈信號的頻率作為判斷基準，而不需要額外的連續時脈訊號，以自動判斷振盪器所產生的時脈信號的頻率是否與目標頻率之間具有頻率誤差，並且可透過遞迴校正的方式逐漸調整振盪器所產生的時脈信號的頻率，以逼近期望的目標頻率。
100:晶片 110:傳輸介面 120:振盪器 130:校正邏輯電路 601~604、701~704:第一~第四編碼值 610:編碼與頻率關係曲線 710:校正次數與頻率誤差曲線 MOSI:主出從入信號 MISO:主入從出信號 SPI_clk:第一時脈信號 Osc_clk:第二時脈信號 S210~S270、S501~S511:步驟 Sclk(CPOL=0):時脈極性為0的串列時脈 Sclk(CPOL=1):時脈極性為1的串列時脈 CS:晶片選擇信號 SPI_clk_cnt:第一時脈計數值 cali_on:校正啟動位元 SPI_clk_tag_cnt:第一計數目標值 Osc_fre_cnt:第二時脈計數值 Osc_tag_cnt:第二計數目標值 Fin_Osc_fre_cnt:最後計數值 Fin_ofst_ap:最後誤差執行值 Ck40_sel:時脈產生設定
圖1是本發明的一實施例的具有自動時脈信號校正的晶片的電路示意圖。 圖2是本發明的一實施例的時脈信號的自動校正方法的流程圖。 圖3是本發明的一實施例的傳輸介面與外部電路之間傳輸的多個信號的示意圖。 圖4是本發明的一實施例的時脈信號以及計數值的示意圖。 圖5是本發明的一實施例的時脈信號的自動校正方法的流程圖。 圖6是本發明的一實施例的第二時脈信號的頻率的校正示意圖。 圖7是本發明的一實施例的第二時脈信號的頻率誤差的變化示意圖。
100:晶片
110:傳輸介面
120:振盪器
130:校正邏輯電路
MOSI:主出從入信號
SPI_clk:第一時脈信號
Osc_clk:第二時脈信號
Ck40_sel:時脈產生設定

Claims (22)

  1. 一種具有自動時脈信號校正的晶片，包括： 一傳輸介面，用以提供一第一時脈信號，其中該第一時脈信號為一非連續時脈信號； 一振盪器，用以產生一第二時脈信號；以及 一校正邏輯電路，耦接該振盪器以及該傳輸介面，並且用以執行一校正操作，以計數該第一時脈信號以產生一第一時脈計數值，以及計數該第二時脈信號以產生一第二時脈計數值； 其中當該第一時脈計數值等於一第一計數目標值時，該校正邏輯電路停止計數，並且根據該第二時脈計數值以及一第二計數目標值計算一校正值； 其中該校正邏輯電路輸出該校正值至該振盪器，並且該振盪器根據該校正值校正該第二時脈信號的頻率。
  2. 如請求項1所述的晶片，其中該校正邏輯電路將該第二計數目標值與該第二時脈計數值相減，以取得該校正值。
  3. 如請求項1所述的晶片，其中該校正邏輯電路將該第二計數目標值與該第二時脈計數值相減，以取得一第一數值，並且將該第一數值除以一倍數值，以取得該校正值。
  4. 如請求項1所述的晶片，其中該校正邏輯電路將該第二計數目標值與該第二時脈計數值相減，以取得一第一數值，並且將該第一數值除以一倍數值以及除以一偏移係數，以取得該校正值。
  5. 如請求項1所述的晶片，其中該校正邏輯電路將該校正值與對應於該第二時脈信號的一第一編碼值相加，以產生一第二編碼值，並且該振盪器根據該第二編碼值來產生新的第二時脈信號。
  6. 如請求項1所述的晶片，其中該傳輸介面為一串行外設傳輸介面，並且該第一時脈信號為一串行外設介面時脈信號。
  7. 如請求項1所述的晶片，其中傳輸介面為一積體匯流排電路。
  8. 如請求項1所述的晶片，其中傳輸介面為一改進的內部集成電路。
  9. 如請求項1所述的晶片，其中依該第二時脈信號與該校正值之對應關係產生一數位編碼與頻率關係曲線。
  10. 如請求項9所述的晶片，經由數次該校正操作使該第二時脈信號逼近一目標頻率。
  11. 如請求項1所述的晶片，其中該校正邏輯電路同時計數該第一時脈信號以及該第二時脈信號。
  12. 如請求項1所述的晶片，還包括： 一單次可程式記憶體，耦接該校正邏輯電路，並且用以儲存該校正值， 其中當該晶片於下次一啟動時，該校正邏輯電路讀取該單次可程式記憶體，並將該校正值提供至該振盪器，以使該振盪器根據該校正值校正該第二時脈信號。
  13. 如請求項12所述的晶片，其中在該校正邏輯電路讀取該單次可程式記憶體後，該校正邏輯電路將該校正值提供至該振盪器，以使該振盪器根據該校正值校正該第二時脈信號。
  14. 如請求項1所述的晶片，其中該校正邏輯電路執行多次校正操作，並且該校正邏輯電路所依序校正的該第二時脈信號的頻率逐次逼近一目標頻率，其中該校正邏輯電路執行多次校正操作，並且在該些校正操作中所取得的多個計數值逐次逼近該第二計數目標值。
  15. 一種時脈信號的自動校正方法，包括： 通過一傳輸介面提供一第一時脈信號，其中該第一時脈信號為一非連續時脈信號； 通過一振盪器產生一第二時脈信號； 通過一校正邏輯電路執行一校正操作，以計數該第一時脈信號以產生一第一時脈計數值，以及計數該第二時脈信號以產生一第二時脈計數值； 當該第一時脈計數值等於一第一計數目標值時，通過該校正邏輯電路停止計數； 通過該校正邏輯電路根據該第二時脈計數值以及一第二計數目標值計算一校正值； 通過該校正邏輯電路輸出該校正值至該振盪器；以及 通過該振盪器根據該校正值校正該第二時脈信號的頻率。
  16. 如請求項15所述的自動校正方法，其中計算該校正值的步驟包括： 通過該校正邏輯電路將該第二計數目標值與該第二時脈計數值相減，以取得一第一數值，並且將該第一數值除以一倍數值以及除以一偏移係數，以取得該校正值。
  17. 如請求項15所述的自動校正方法，其中校正該第二時脈信號的頻率的步驟包括： 通過該校正邏輯電路將該校正值與對應於該第二時脈信號的一第一編碼值相加，以產生一第二編碼值；以及 通過該振盪器根據該第二編碼值來產生新的第二時脈信號。
  18. 如請求項15所述的自動校正方法，其中該傳輸介面為一串行外設傳輸介面，並且該第一時脈信號為一串行外設介面時脈信號。
  19. 如請求項15所述的自動校正方法，其中該校正邏輯電路同時計數該第一時脈信號以及該第二時脈信號。
  20. 如請求項15所述的自動校正方法，還包括： 通過一單次可程式記憶體儲存該校正值；以及 當該晶片於下次一啟動時，通過該校正邏輯電路讀取該單次可程式記憶體，並將該校正值提供至該振盪器，以使該振盪器根據該校正值校正該第二時脈信號。
  21. 如請求項20所述的自動校正方法，其中在該校正邏輯電路讀取該單次可程式記憶體後，該校正邏輯電路將該校正值提供至該振盪器，以使該振盪器根據該校正值校正該第二時脈信號。
  22. 如請求項15所述的自動校正方法，其中該校正邏輯電路執行多次校正操作，並且在該些校正操作中所取得的多個計數值逐次逼近該第二計數目標值，其中該校正邏輯電路執行多次校正操作，並且該校正邏輯電路所依序校正的該第二時脈信號的頻率逐次逼近一目標頻率。
TW112113630A 2022-05-13 2023-04-12 具有自動時脈信號校正的晶片及自動校正方法 TW202345525A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263341423P 2022-05-13 2022-05-13
US63/341,423 2022-05-13

Publications (1)

Publication Number Publication Date
TW202345525A true TW202345525A (zh) 2023-11-16

Family

ID=88656041

Family Applications (8)

Application Number Title Priority Date Filing Date
TW112110325A TWI836939B (zh) 2022-05-13 2023-03-21 驅動晶片
TW112110331A TWI827488B (zh) 2022-05-13 2023-03-21 影像感測器及其操作方法
TW112110332A TWI822615B (zh) 2022-05-13 2023-03-21 影像感測器、電壓準位轉換器電路及其操作方法
TW112110330A TWI826292B (zh) 2022-05-13 2023-03-21 影像感測器以及影像感測方法
TW112110567A TWI827491B (zh) 2022-05-13 2023-03-22 影像感測器及其操作方法
TW112113630A TW202345525A (zh) 2022-05-13 2023-04-12 具有自動時脈信號校正的晶片及自動校正方法
TW112113659A TWI826304B (zh) 2022-05-13 2023-04-12 影像感測器以及影像感測方法
TW112114865A TWI828577B (zh) 2022-05-13 2023-04-21 影像感測器

Family Applications Before (5)

Application Number Title Priority Date Filing Date
TW112110325A TWI836939B (zh) 2022-05-13 2023-03-21 驅動晶片
TW112110331A TWI827488B (zh) 2022-05-13 2023-03-21 影像感測器及其操作方法
TW112110332A TWI822615B (zh) 2022-05-13 2023-03-21 影像感測器、電壓準位轉換器電路及其操作方法
TW112110330A TWI826292B (zh) 2022-05-13 2023-03-21 影像感測器以及影像感測方法
TW112110567A TWI827491B (zh) 2022-05-13 2023-03-22 影像感測器及其操作方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW112113659A TWI826304B (zh) 2022-05-13 2023-04-12 影像感測器以及影像感測方法
TW112114865A TWI828577B (zh) 2022-05-13 2023-04-21 影像感測器

Country Status (3)

Country Link
US (9) US20230370067A1 (zh)
CN (9) CN117061895A (zh)
TW (8) TWI836939B (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7489352B2 (en) * 2002-11-15 2009-02-10 Micron Technology, Inc. Wide dynamic range pinned photodiode active pixel sensor (APS)
US7728896B2 (en) * 2005-07-12 2010-06-01 Micron Technology, Inc. Dual conversion gain gate and capacitor and HDR combination
KR100911653B1 (ko) * 2007-12-13 2009-08-10 삼성전자주식회사 시간기반 씨모스 이미지 센서와 그 리셋 방법 및 이를포함하는 구동 방법
JP5489681B2 (ja) * 2009-12-02 2014-05-14 キヤノン株式会社 固体撮像装置
TWI438889B (zh) * 2010-12-01 2014-05-21 Hon Hai Prec Ind Co Ltd 發光二極體封裝結構
US20120249851A1 (en) * 2011-03-28 2012-10-04 Aptina Imaging Corporation Eclipse detection using double reset sampling for column parallel adc
US9319612B2 (en) * 2013-07-08 2016-04-19 Semiconductor Components Industries, Llc Imagers with improved analog-to-digital circuitry
US20150123173A1 (en) * 2013-11-01 2015-05-07 Silicon Optronics, Inc. 3d stacked image sensor with pmos components
EP3101812B1 (en) * 2015-06-05 2022-10-26 Cmosis Bvba In-pixel differential transconductance amplifier for adc and image sensor architecture
FR3046298B1 (fr) * 2015-12-23 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique d’emission de lumiere
US20180012069A1 (en) * 2016-07-06 2018-01-11 Samsung Electronics Co., Ltd. Fingerprint sensor, fingerprint sensor package, and fingerprint sensing system using light sources of display panel
WO2018198691A1 (ja) * 2017-04-25 2018-11-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN108989715B (zh) * 2017-06-01 2021-02-12 飞瑞菲尼克斯公司 图像传感器
WO2019227067A1 (en) * 2018-05-24 2019-11-28 Gigajot Technology Llc Image sensor having column-level correlated-double-sampling charge transfer amplifier
TW202005357A (zh) * 2018-05-25 2020-01-16 原相科技股份有限公司 改善像素感測效率的電路
TW202034478A (zh) * 2019-02-04 2020-09-16 日商索尼半導體解決方案公司 電子裝置
EP4020448A4 (en) * 2019-08-21 2022-09-07 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE, DISPLAY DEVICE AND METHOD OF MAKING DISPLAY SUBSTRATE
KR20210156458A (ko) * 2020-06-18 2021-12-27 삼성전자주식회사 이미지 센싱 장치 및 이를 포함하는 전자 장치
KR20220036634A (ko) * 2020-09-16 2022-03-23 삼성전자주식회사 네거티브 레벨 쉬프터 및 이를 포함하는 비휘발성 메모리 장치

Also Published As

Publication number Publication date
US20230369372A1 (en) 2023-11-16
TWI828577B (zh) 2024-01-01
CN117061890A (zh) 2023-11-14
CN117061897A (zh) 2023-11-14
US20230370743A1 (en) 2023-11-16
US20230370751A1 (en) 2023-11-16
TW202345576A (zh) 2023-11-16
CN117061894A (zh) 2023-11-14
TWI836939B (zh) 2024-03-21
CN117061889A (zh) 2023-11-14
TWI826304B (zh) 2023-12-11
TWI827491B (zh) 2023-12-21
US20230370067A1 (en) 2023-11-16
TW202345581A (zh) 2023-11-16
US20230370750A1 (en) 2023-11-16
TWI822615B (zh) 2023-11-11
CN117060895A (zh) 2023-11-14
TW202345337A (zh) 2023-11-16
US20230370749A1 (en) 2023-11-16
TW202345585A (zh) 2023-11-16
US20230370747A1 (en) 2023-11-16
TW202345582A (zh) 2023-11-16
TW202410691A (zh) 2024-03-01
CN117059638A (zh) 2023-11-14
CN117059637A (zh) 2023-11-14
TW202345580A (zh) 2023-11-16
TWI826292B (zh) 2023-12-11
CN117061896A (zh) 2023-11-14
CN117061895A (zh) 2023-11-14
TWI827488B (zh) 2023-12-21
US20230370744A1 (en) 2023-11-16
US20230370073A1 (en) 2023-11-16
TW202345586A (zh) 2023-11-16
TW202345583A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
US7839194B2 (en) Clock circuitry for generating multiple clocks with time-multiplexed duty cycle adjustment
US6603337B2 (en) Duty cycle correction circuit
TWI410806B (zh) A method and a circuit for correcting the frequency of the USB device, and a method of identifying whether or not the input packet is a tag packet
WO2015085825A1 (zh) 一种频率校准方法及装置
US20090238017A1 (en) Digital dll circuit
TWI639311B (zh) 半導體設備
WO2019061077A1 (zh) 脉宽修正电路、脉宽修正方法及电子设备
US8144531B2 (en) Latency control circuit, semiconductor memory device including the same, and method for controlling latency
WO2023246567A1 (zh) 时序转换装置、方法、写入均衡系统及计算机可读取介质
US11031924B1 (en) Clock multiplier
WO2014114146A1 (zh) 时钟产生电路自校正系统及其校正方法
TW202345525A (zh) 具有自動時脈信號校正的晶片及自動校正方法
KR19980019184A (ko) 시간 간격 측정 시스템 및 시간 간격 측정 방법(time interval measurement system and method applied therein)
TW202101908A (zh) 用於產生具有可控脈衝寬度之脈衝輸出的電路
US8826061B2 (en) Timer, method of implementing system time using a timer, and integrated circuit device including the same
TWI429203B (zh) 相位數位化裝置及其方法
CN116318140A (zh) 一种高精度延迟链信息校准电路、校准方法
CN110784212B (zh) 一种锁相环的频率锁定方法及电路
JP3811483B2 (ja) 入力信号のヒストグラム情報に基づいた周波数誤差検出装置および検出方法
US20020167345A1 (en) Waveform generation apparatus and waveform generation method
US8867698B2 (en) Counting circuit, delay value quantization circuit, and latency control circuit
US12040044B2 (en) Semiconductor device and memory system
TWI482172B (zh) 用以產生多相位時脈信號和對應的指示信號之電路及方法
JP2005283408A (ja) カウント装置及び所定期間のカウント方法
TWI406505B (zh) 鎖頻裝置