KR20210156458A

KR20210156458A - 이미지 센싱 장치 및 이를 포함하는 전자 장치

Info

Publication number: KR20210156458A
Application number: KR1020200074074A
Authority: KR
Inventors: 정현용; 서민웅
Original assignee: 삼성전자주식회사
Priority date: 2020-06-18
Filing date: 2020-06-18
Publication date: 2021-12-27
Also published as: US20220124272A1; US20210400220A1; CN113824908A; US11689827B2; US11343459B2; JP2022000945A

Abstract

이미지 센싱 장치 및 이를 포함하는 전자 장치가 제공된다. 이미지 센싱 장치는, 광전 소자에 의해 생성된 전하를 저장하는 플로팅 디퓨전, 플로팅 디퓨전에 저장된 전하를 기초로 픽셀 신호를 생성하는 구동 트랜지스터, 선택 신호를 기초로 구동 트랜지스터가 생성한 픽셀 신호를 컬럼 라인으로 출력하는 선택 트랜지스터, 및 게인 제어 신호를 기초로 플로팅 디퓨전의 캐피시턴스를 변경하는 DCG(Dual Conversion Gain) 트랜지스터를 포함하되, 선택 트랜지스터는 DCG 트랜지스터가 턴 오프된 상태에서 플로팅 디퓨전에 저장된 전하를 기초로 제1 픽셀 신호를 컬럼 라인으로 출력하고, DCG 트랜지스터는 출력된 제1 픽셀 신호를 기초로 결정된 게인 제어 신호를 제공받고, 제1 픽셀 신호가 컬럼 라인으로 출력되는 동작과, DCG 트랜지스터가 게인 제어 신호를 제공받는 동작은 선택 신호가 제1 레벨을 유지하는 동안 수행된다.

Description

이미지 센싱 장치 및 이를 포함하는 전자 장치{Image sensing device and electronic device comprising the same}

본 발명은 이미지 센싱 장치 및 이를 포함하는 전자 장치에 관한 것이다.

이미지 센싱 장치(image sensing device)는 광학 정보를 전기 신호로 변환시키는 반도체 소자 중 하나이다. 이러한 이미지 센싱 장치는 전하 결합형(CCD; Charge Coupled Device) 이미지 센싱 장치와 씨모스형(CMOS; Complementary Metal-Oxide Semiconductor) 이미지 센싱 장치를 포함할 수 있다.

CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭될 수 있다. CIS는 2차원적으로 배열된 복수개의 픽셀들을 구비할 수 있다. 픽셀들 각각은 예를 들어, 포토 다이오드(photodiode, PD)를 포함할 수 있다. 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 할 수 있다.

최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, 스마트폰, 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로봇 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다. 또한, 반도체 장치가 고집적화됨에 따라 이미지 센서도 고집적화고 있다.

본 발명이 해결하고자 하는 기술적 과제는 고속 동작이 가능한 이미지 센싱 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는 고속 이미지 센싱 동작이 가능한 전자 장치를 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 이미지 센싱 장치는, 광전 소자에 의해 생성된 전하를 저장하는 플로팅 디퓨전, 플로팅 디퓨전에 저장된 전하를 기초로 픽셀 신호를 생성하는 구동 트랜지스터, 선택 신호를 기초로 구동 트랜지스터가 생성한 픽셀 신호를 컬럼 라인으로 출력하는 선택 트랜지스터, 및 게인 제어 신호를 기초로 플로팅 디퓨전의 캐피시턴스를 변경하는 DCG(Dual Conversion Gain) 트랜지스터를 포함하되, 선택 트랜지스터는 DCG 트랜지스터가 턴 오프된 상태에서 플로팅 디퓨전에 저장된 전하를 기초로 제1 픽셀 신호를 컬럼 라인으로 출력하고, DCG 트랜지스터는 출력된 제1 픽셀 신호를 기초로 결정된 게인 제어 신호를 제공받고, 제1 픽셀 신호가 컬럼 라인으로 출력되는 동작과, DCG 트랜지스터가 게인 제어 신호를 제공받는 동작은 선택 신호가 제1 레벨을 유지하는 동안 수행된다.

상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 이미지 센싱 장치는, 선택 신호에 응답하여 픽셀 신호를 출력하는 픽셀 회로, 상기 픽셀 회로부터 제공받은 상기 픽셀 신호에 대응하는 디지털 신호를 출력하는 리드 아웃 회로를 포함하되, 상기 리드 아웃 회로는, 상기 픽셀 회로로부터 제1 픽셀 신호를 제공받고 이를 기초로 게인 제어 신호를 생성하여 상기 픽셀 회로에 제공하고, 상기 픽셀 회로가 상기 게인 제어 신호를 이용하여 출력한 제2 픽셀 신호를 제공받고 상기 제2 픽셀 신호에 대응하는 디지털 신호를 출력하되, 상기 리드 아웃 회로가 상기 게인 제어 신호를 상기 픽셀 회로에 제공하는 동작과, 상기 픽셀 회로가 상기 제2 픽셀 신호를 상기 리드 아웃 회로에 출력하는 동작은 상기 픽셀 회로 제공되는 상기 선택 신호가 제1 레벨을 유지하는 동안에 수행된다.

상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 이미지 센싱 장치는, 선택 신호에 응답하여 픽셀 신호를 출력하는 픽셀 회로, 램프 신호를 생성하는 램프 신호 생성기, 및 상기 픽셀 회로로부터 상기 픽셀 신호를 제공받고, 이를 상기 램프 신호 생성기로부터 제공받은 상기 램프 신호와 비교하여 상기 픽셀 신호에 대응하는 디지털 신호를 출력하는 리드 아웃 회로를 포함하되, 상기 램프 신호 생성기는, 기준 전압으로부터 제1 레벨만큼 하강하는 제1 펄스와, 상기 기준 전압으로부터 상기 제1 레벨과 다른 제2 레벨만큼 하강하는 제2 펄스와, 상기 기준 전압으로부터 상기 제2 레벨과 다른 제3 레벨만큼 하강하는 제3 펄스를 포함하는 램프 신호를 상기 리드 아웃 회로에 제공하되, 상기 램프 신호 생성기는, 상기 픽셀 회로에 제공되는 상기 선택 신호가 제1 레벨을 유지하는 동안에 상기 제1 내지 제3 펄스를 상기 리드 아웃 회로에 제공한다.

상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 전자 장치는, 복수의 센싱 유닛을 포함하고, 상기 각 센싱 유닛에 제공되는 광을 센싱하여 이미지 신호를 출력하는 이미지 센서, 및 상기 이미지 센서로부터 상기 이미지 신호를 제공받고, 상기 이미지 신호에 대해 이미지 프로세싱을 수행하는 프로세서를 포함하되, 상기 이미지 센서는, 상기 각 센싱 유닛 별 컨버전 게인 정보를 포함하는 이미지 신호를 상기 프로세서에 제공하고, 상기 프로세서는 상기 이미지 신호에 포함된 상기 각 센싱 유닛 별 상기 컨버전 게인 정보를 이용하여 이미지 프로세싱을 수행한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 몇몇 실시예에 따른 이미지 센싱 장치의 블록도이다.
도 2는 도 1의 이미지 센서의 개념적인(conceptual) 레이아웃을 도시한 도면이다.
도 3은 도 1의 픽셀 어레이를 설명하기 위한 예시적인 도면이다.
도 4는 도 3의 A-A'선을 따라 절단한 단면도이다.
도 5는 도 1의 픽셀 어레이에 포함된 단위 픽셀 회로도이다.
도 6은 도 1의 픽셀 어레이와 리드 아웃 회로를 도시한 블록도이다.
도 7은 몇몇 실시예에 따른 이미지 센싱 장치의 동작을 설명하기 위한 타이밍도이다.
도 8은 도 6의 리드 아웃 회로로부터 출력되는 디지털 신호의 구조를 설명하기 위한 도면이다.
도 9는 몇몇 실시예에 따른 이미지 센싱 장치의 효과를 설명하기 위한 도면이다.
도 10은 다른 몇몇 실시예에 따른 이미지 센싱 장치의 블록도이다.
도 11은 도 10의 타이밍 제어기의 예시적인 회로도이다.
도 12는 다른 몇몇 실시예에 따른 이미지 센싱 장치의 동작을 설명하기 위한 타이밍도이다.
도 13은 또 다른 몇몇 실시예에 따른 이미지 센싱 장치의 픽셀 어레이를 설명하기 위한 예시적인 도면이다.
도 14는 또 다른 몇몇 실시예에 따른 이미지 센싱 장치의 픽셀 회로를 도시한 회로도이다.
도 15는 또 다른 몇몇 실시예에 따른 이미지 센싱 장치의 픽셀 어레이를 설명하기 위한 예시적인 도면이다.
도 16은 멀티 카메라 모듈을 포함하는 전자 장치의 블록도이다.
도 17은 도 16의 카메라 모듈의 상세 블록도이다.

이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.

도 1은 몇몇 실시예에 따른 이미지 센싱 장치의 블록도이다.

도 1을 참조하면, 이미지 센싱 장치(1)는 이미지 센서(100)와 이미지 프로세서(900)를 포함할 수 있다.

이미지 센서(100)는 광을 이용하여 센싱 대상의 이미지를 센싱하여, 이미지 신호(IMS)를 생성할 수 있다. 몇몇 실시예에서, 생성된 이미지 신호(IMS)는 예를 들어, 디지털 신호일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

이미지 신호(IMS)는 이미지 프로세서(900)에 제공되어 처리될 수 있다. 이미지 프로세서(900)는 이미지 센서(100)의 버퍼(170)로부터 출력된 이미지 신호(IMS)를 수신하고 수신된 이미지 신호(IMS)를 디스플레이에 용이하도록 가공하거나 처리할 수 있다.

몇몇 실시예에서, 이미지 프로세서(900)는 이미지 센서(100)에서 출력된 이미지 신호(IMS)에 대해 디지털 비닝을 수행할 수 있다. 이 때, 이미지 센서(100)로부터 출력된 이미지 신호(IMS)는 아날로그 비닝 없이 픽셀 어레이(140)로부터의 로우(raw) 이미지 신호일 수도 있고, 아날로그 비닝이 이미 수행된 이미지 신호(IMS)일 수도 있다.

몇몇 실시예에서, 이미지 센서(100)와 이미지 프로세서(900)는 도시된 것과 같이 서로 분리되어 배치될 수 있다. 예를 들어, 이미지 센서(100)가 제1 칩에 탑재되고, 이미지 프로세서(900)가 제2 칩에 탑재되어 소정의 인터페이스를 통해 서로 통신할 수 있다. 하지만, 실시예들이 이에 제한되는 것은 아니며, 이미지 센서(100)와 이미지 프로세서(900)는 하나의 패키지, 예컨대 MCP(multi-chip package)로 구현될 수 있도 있다.

이미지 센서(100)는, 컨트롤 레지스터 블록(110), 타이밍 제네레이터(120), 로우(row) 드라이버(130), 픽셀 어레이(140), 리드 아웃 회로(150), 램프신호 생성기(160), 버퍼부(170)를 포함할 수 있다.

컨트롤 레지스터 블록(110)은 이미지 센서(100)의 동작을 전체적으로 제어할 수 있다. 특히, 컨트롤 레지스터 블록(110)은 타이밍 제네레이터(120), 램프신호 생성기(160) 및 버퍼부(170)에 직접적으로 동작 신호를 전송할 수 있다.

타이밍 제네레이터(120)는 이미지 센서(100)의 여러 구성 요소들의 동작 타이밍의 기준이 되는 신호를 발생할 수 있다. 타이밍 제네레이터(120)에서 발생된 동작 타이밍 기준 신호는 로우 드라이버(130), 리드 아웃 회로(150), 램프신호 생성기(160) 등에 전달될 수 있다.

램프신호 생성기(160)는 리드 아웃 회로(150)에 사용되는 램프 신호를 생성하고 전송할 수 있다. 예를 들어, 리드 아웃 회로(150)는 상관 이중 샘플러(CDS), 비교기 등을 포함할 수 있는데, 램프신호 생성기(160)는 상관 이중 샘플러(CDS), 비교기 등에 사용되는 램프 신호를 생성하고 전송할 수 있다.

버퍼부(170)는 예를 들어, 래치부를 포함할수 있다. 버퍼부(170)는 외부로 제공할 이미지 신호(IMS)를 임시적으로 저장할 수 있으며, 이미지 신호(IMS)를 외부 메모리 또는 외부 장치로 전송할 수 있다.

픽셀 어레이(140)는 외부 이미지를 센싱할 수 있다. 픽셀 어레이(140)는 복수의 픽셀(또는 단위 픽셀)을 포함할 수 있다. 로우 드라이버(130)는 픽셀 어레이(140)의 로우(row)를 선택적으로 활성화시킬 수 있다.

리드 아웃 회로(150)는 픽셀 어레이(140)로부터 제공받은 픽셀 신호를 샘플링하고, 이를 램프 신호와 비교한 후, 비교 결과를 바탕으로 아날로그 이미지 신호(데이터)를 디지털 이미지 신호(데이터)로 변환할 수 있다.

도 2는 도 1의 이미지 센서의 개념적인 레이아웃을 도시한 도면이다.

도 2를 참조하면, 이미지 센서(100)는 제1 방향(Z, 예를 들어, 수직 방향)으로 적층된 제1 및 제2 영역(S1, S2)을 포함할 수 있다. 제1 및 제2 영역(S1, S2)은 도시된 것과 같이 제2 방향(X)과 제3 방향(Y)으로 연장될 수 있으며, 제1 및 제2 영역(S1, S2)에는 도 1에 도시된 블록들이 배치될 수 있다.

도면에 도시하지는 않았으나, 제2 영역(S2) 하부에는 메모리가 배치된 제3 영역이 배치될 수도 있다. 이 때, 제3 영역에 배치된 메모리는 제1 및 제2 영역(S1, S2)으로부터 이미지 데이터를 전송받아, 이를 저장하거나 처리하고, 이미지 데이터를 제1 및 제2 영역(S1, S2)으로 재전송할 수 있다. 이 때, 메모리는 DRAM(dynamic random access memory) 소자, SRAM(static random access memory) 소자, STT-MRAM(spin transfer torque magnetic random access memory) 소자 및 플래시(flash) 메모리 소자와 같은 메모리 소자를 포함할 수 있다. 메모리가 예를 들어, DRAM 소자를 포함하는 경우, 이미지 데이터를 상대적으로 고속으로 전송받아 처리할 수 있다. 또한, 몇몇 실시예에서, 메모리는 제2 영역(S2)에 배치될 수도 있다.

제1 영역(S1)은 픽셀 어레이 영역(PA) 및 제1 주변 영역(PH1)을 포함하고, 제2 영역(S2)은 로직회로 영역(LC) 및 제2 주변 영역(PH2)을 포함할 수 있다. 제1 및 제2 영역(S1, S2)은 순차적으로 상하로 적층되어 배치될 수 있다.

제1 영역(S1)에서, 픽셀 어레이 영역(PA)은 도 1을 참조하여 설명한 픽셀 어레이(도 1의 140)가 배치되는 영역일 수 있다. 픽셀 어레이 영역(PA)은 매트릭스(matrix) 형태로 배열된 복수의 단위 픽셀들(도 3의 PX(i, j))을 포함할 수 있다. 각 픽셀은 포토 다이오드 및 트랜지스터들을 포함할 수 있다. 이에 관한 보다 구체적인 설명은 후술한다.

제1 주변 영역(PH1)은 복수의 패드들을 포함할 수 있으며, 픽셀 어레이 영역(PA)의 주변에 배치될 수 있다. 복수의 패드들은 외부 장치 등과 전기적 신호를 송수신할 수 있다.

제2 영역(S2)에서, 로직 회로 영역(LC)은 복수의 트랜지스터들을 포함하는 전자 소자들을 포함할 수 있다. 로직 회로 영역(LC)에 포함된 전자 소자들은 픽셀 어레이 영역(PA)과 전기적으로 연결되어, 픽셀 어레이 영역(PA)의 각 단위 픽셀(PX)에 일정한 신호를 제공하거나 출력 신호를 제어할 수 있다.

로직 회로 영역(LC)에는 예를 들어, 도 1을 참조하여 설명한 컨트롤 레지스터 블록(110), 타이밍 제네레이터(120), 로우 드라이버(130), 리드 아웃 회로(150), 램프신호 생성기(160), 버퍼부(170) 등이 배치될 수 있다. 로직 회로 영역(LC)에는 예를 들어, 도 1의 블록들에서, 픽셀 어레이(140) 이외의 블록들이 배치될 수 있다.

제2 영역(S2)에도 제1 영역(S1)의 제1 주변 영역(PH1)에 대응되는 영역에 제2 주변 영역(PH2)이 배치될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

도 3은 도 1의 픽셀 어레이를 설명하기 위한 예시적인 도면이다.

도 3을 참조하면, 픽셀 어레이(140)의 픽셀(PX(i, j))들은 예를 들어, 베이어 패턴으로 배열될 수 있다. 하지만, 실시예들이 이에 제한되는 것은 아니며, 픽셀(PX(i, j))들은 예를 들어, 테트라 패턴 혹은 노나 패턴 등으로 배열될 수도 있다.

도 3에서는 베이어 패턴을 설명하기 위해, 4행과 4열의 16개의 필터만 도시하였으나, 이는 설명을 위해 일부 필터 영역만 도시한 것이고, 실시예들이 이에 제한되는 것은 아니다. 즉, 베이어 패턴의 필터 개수는 얼마든지 다르게 변형되어 실시될 수 있다.

베이어 패턴은 Red, Green, 및 Blue 세가지 색상으로 이루어진 필터를 포함할 수 있다. R 필터(R)는 빨간색만을 투과시키는 광학 필터이고, G 필터(Gr, Gb)는 초록색만을 투과시키는 광학 필터이고, B 필터(B)는 파란색만을 투과시키는 광학 필터이다. 베이어 패턴은 도 3과 같이 각각의 R, G, B 필터들(R, Gb, Gr, B)이 일정한 패턴을 가지며 배치될 수 있다. 인간의 시각 특성에 따라 G 필터는 도 3에 도시된 것과 같이, R 필터(R) 옆에 위치한 Gr 필터(Gr)와 B 필터(B) 옆에 위치한 GB 필터(Gb)를 포함할 수 있다.

도시된 것과 같이 각각의 칼러 필터(예를 들어, R, Gr, Gb, 또는 B 각각)가 1 x 1 행렬로 구성된 영역을 형성하여 베이어 패턴을 형성할 수 있다.

도 4는 도 3의 A-A'선을 따라 절단한 단면도이다.

도 4를 참조하면, 이미지 센서는 기판(146R, 146Gr), 광전 트랜지스터(148R, 148Gr), 반사 방지막(147), 측면 반사 방지막(144), 칼러 필터(R, Gr), 상부 평탄화막(142), 하부 평탄화막(145), 마이크로 렌즈(141-1, 141-2))를 포함한다.

기판(146R, 146Gr)은 예를 들어, P형 또는 N형 벌크 기판을 사용하거나, P형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용하거나, N형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용할 수도 있다. 또한, 기판(146R, 146Gr)은 반도체 기판 이외에도 유기(organic) 플라스틱 기판과 같은 기판도 사용할 수 있다.

광전 트랜지스터(148R, 148Gr)은 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드 또는 이들의 조합일 수 있다. 이하에서는 광전 소자로 포토 다이오드를 예를 들어 설명할 것이나, 실시예들이 이에 제한되는 것은 아니다.

반사 방지막(147)과 측면 반사 방지막(144)은 외부에서 마이크로 렌즈(141-1, 141-2)로 입사하는 빛이 R 영역과 Gr 영역으로 서로 침투하지 않도록 막아줄 수 있다. 반사 방지막(147)과 측면 반사 방지막(144)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 수지 및 이들의 조합물, 이들의 적층물과 같은 절연막으로 이루어질 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

상부 평탄화막(142)과 하부 평탄화막(145)은 칼러 필터(R, Gr)를 사이에 두고 평탄하게 형성될 수 있다. 상부 평탄화막(142)과 하부 평탄화막(145)은 실리콘 산화막 계열의 물질, 실리콘 질화막 계열의 물질, 수지 또는 이들의 조합 중 적어도 하나를 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

도 5는 도 1의 픽셀 어레이에 포함된 단위 픽셀 회로도이다.

도 5를 참조하면, 픽셀(PX)은 광전 소자(PD), 전하 전송 트랜지스터(CT), 리셋 트랜지스터(RT), 구동 트랜지스터(DT), 선택 트랜지스터(ST) 및 DCG(Dual Conversion Gain) 트랜지스터(GT)를 포함할 수 있다.

광전 소자(PD)는 외부 이미지(또는 광)를 센싱하여 전하를 생성할 수 있다. 광전 소자(PD)의 캐소드(cathode)는 전하 전송 트랜지스터(CT)를 통해 플로팅 노드(FD)에 연결될 수 있고, 광전 소자(PD)의 애노드(anode)는 접지될 수 있다.

광전 소자(PD)는 예를 들어, 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드 또는 이들의 조합일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

몇몇 실시예에서, 광전 소자(PD)는 유기 포토 다이오드(organic photo diode)를 포함할 수 있다.

광전 소자(PD)가 유기 포토 다이오드일 경우, 광전 소자(PD)는 서로 평행하게 배치되는 제1, 제2 전극 및 그 사이에 마련되는 유기 광변환층을 포함할 수 있으며, 유기 광변환층은 소정 파장 대역의 빛을 받아들여 전하를 생성할 수 있다.

전하 전송 트랜지스터(CT)는 예를 들어, 로우 드라이버(도 1의 130)가 제공하는 전송 신호(TG)에 의해 턴 온(turn on)되어, 광전 소자(PD)가 생성한 전하를 플로팅 디퓨전(FD)에 전달할 수 있다.

플로팅 디퓨전(FD)은 소정의 캐패시턴스를 가지는 일종의 캐패시터(C1) 역할을 할 수 있으며, 광전 소자(PD)가 생성한 전하를 저장할 수 있다.

구동 트랜지스터(DT)의 게이트 단자는 플로팅 디퓨전(FD)과 연결될 수 있다. 구동 트랜지스터(DT)는 플로팅 디퓨전(FD)에 저장된 전하에 의해 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier)로 동작할 수 있다. 즉, 구동 트랜지스터(DT)는 전원 전압(VDD)을 이용하여 광전 소자(PD)에서 생성되어 플로팅 디퓨전(FD)에 전달된 전하를 증폭시켜 선택 트랜지스터(ST)에 전달할 수 있다.

선택 트랜지스터(ST)는 예를 들어, 로우 드라이버(도 1의 130)가 제공하는 선택 신호(SEL)에 의해 턴 온될 수 있으며, 스위칭 및 어드레싱 동작을 수행할 수 있다. 로우 드라이버로(도 1의 130)부터 선택 신호(SEL)가 인가되면, 선택 트랜지스터(ST)에 연결된 칼럼 라인으로 픽셀 신호(VO)가 출력될 수 있다. 이러한 픽셀 신호(VO)는 리드 아웃 회로(도 1의 150)에 의해 검출될 수 있다.

리셋 트랜지스터(RT)는 예를 들어, 로우 드라이버(도 1의 130)가 입력하는 리셋 신호(RG)에 의해 턴 온될 수 있다. 리셋 신호(RG)에 의해 리셋 트랜지스터(RT)가 턴 온될 경우, 플로팅 디퓨전(FD)과 캐패시터(C2)가 전원 전압(VDD)으로 리셋될 수 있다.

DCG 트랜지스터(GT)는 예를 들어, 리드 아웃 회로(도 1의 150)로부터 제공되는 게인 제어 신호(CGCS)에 의해 턴 온될 수 있다. 구체적으로, DCG 트랜지스터(GT)는 예를 들어, 로우 드라이버(도 1의 130)로부터 제공되는 리셋 신호(RG)와 리드 아웃 회로(도 1의 150)로부터 제공되는 게인 제어 신호(CGCS) 중 적어도 하나에 의해 턴 온될 수 있다. 이를 위해 예를 들어, DCG 트랜지스터(GT)의 게이트는 OR게이트(ORG)의 출력에 연결되고, OR게이트(ORG)는 리셋 신호(RG)와 게인 제어 신호(CGCS)를 OR 연산하여 DCG 트랜지스터(GT)의 게이트에 제공할 수 있다.

DCG 트랜지스터(GT)가 턴 온될 경우, 플로팅 디퓨전(FD)이 전원 전압(VDD)으로 리셋될 수 있으며, 플로팅 디퓨전(FD)의 캐패시턴스가 캐패시터(C1)의 캐패시턴스와 캐패시터(C2)의 캐패시턴스의 합으로 증가될 수 있다. 즉, DCG 트랜지스터(GT)가 턴 오프된 경우, 플로팅 디퓨전(FD)은 캐패시터(C1)의 캐패시턴스를 가지므로 이미지 센서(100)가 하이 컨버전 게인(High Conversion Gain) 모드로 이미지 신호를 생성하고, DCG 트랜지스터(GT)가 턴 온된 경우, 플로팅 디퓨전(FD)의 캐패시턴스는 캐피시터(C2)의 캐패시턴스 만큼 증가하므로, 이미지 센서(100)가 로우 컨버전 게인(Low Conversion Gain) 모드로 이미지 신호를 생성할 수 있다.

몇몇 실시예에서, 캐패시터(C1)의 캐패시턴스와 캐패시터(C2)의 캐패시턴스의 비는 약 1:3일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

본 실시예에서는, 리셋 트랜지스터(RT)와 구동 트랜지스터(DT)가 각각 전원 전압(VDD)을 제공받는 것으로 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니다. 필요에 따라, 리셋 트랜지스터(RT)와 구동 트랜지스터(DT)에 제공되는 전압은 도시된 것과 다른 형태로 변형될 수도 있다. 예를 들어, 본 발명의 몇몇 실시예에서, 리셋 트랜지스터(RT)에는 제1 전압이 제공되고, 구동 트랜지스터(DT)에는 제1 전압과 다른 제2 전압이 인가될 수 있다.

도 6은 도 1의 픽셀 어레이와 리드 아웃 회로를 도시한 블록도이다.

도 6을 참조하면, 픽셀 어레이(140)는 복수의 픽셀(PX(i,j))을 포함할 수 있다. 복수의 픽셀(PX(i,j))은 복수의 로우(i)와 복수의 컬럼(j)으로 정렬될 수 있다. 복수의 로우(i) 각각마다 로우 라인이 배치되고, 복수의 컬럼(j)마다 컬럼 라인이 배치될 수 있다. 각 픽셀(PX(i,j))은 전송 신호(TG(i), TG(i+1), TG(i+2)) 및 선택 신호(SEL(i), SEL(i+1), SEL(i+2))에 의해 선택되어, 픽셀 신호(VO(j), VO(j+1), VO(j+2))를 출력할 수 있다.

리드 아웃 회로(150)는 픽셀 어레이(140)의 복수의 컬럼(j)과 연결된 복수의 비교기(152(j), 152(j+1), 152(j+2))와 복수의 카운터(154(j), 154(j+1), 154(j+2))를 포함할 수 있다. 리드 아웃 회로(150)는 예를 들어, 이러한 복수의 비교기(152(j), 152(j+1), 152(j+2))와 복수의 카운터(154(j), 154(j+1), 154(j+2))를 통해 상관 이중 샘플링과 아날로그 디지털 변환 동작을 수행할 수 있다.

램프신호 생성기(160)는 램프신호(VR)를 생성할 수 있다. 램프신호(VR)는 아날로그 신호인 픽셀 신호(VO(j), VO(j+1), VO(j+2))를 디지털 신호(OD(j), OD(j+1), OD(j+2))로 변환하기 위한 신호로서, 예를 들어, 삼각파의 형태를 가질 수 있다.

램프신호 생성기(160)는 예를 들어, 컨트롤 레지스터 블록(110)에서 생성된 램프 인에이블 신호(R_EN)에 응답하여 램프신호(VR)를 생성할 수 있다. 몇몇 실시예에서, 램프신호 생성기(160)는, 램프 인에이블 신호(R_EN)가 인에이블되는 구간동안, 램프 신호(VR)에 전압 강하에 따른 펄스가 생성되도록 함으로써 램프 신호(VR)를 제어할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

램프신호 생성기(160)에 의해 생성된 램프 신호(VR)는 각각의 비교기(152(j), 152(j+1), 152(j+2))에 제공될 수 있다. 각각의 비교기(152(j), 152(j+1), 152(j+2))는 하나의 픽셀(PX(i,j))의 컬럼 라인(j)에 1대1로 대응될 수 있다.

비교기(152(j), 152(j+1), 152(j+2))는 램프 신호(VR)와 픽셀 신호(VO(j), VO(j+1), VO(j+2))를 비교할 수 있다. 구체적으로, 비교기(152(j), 152(j+1), 152(j+2))는 램프 신호(VR)와 픽셀 신호(VO(j), VO(j+1), VO(j+2))의 리셋 전압을 비교하고, 램프 신호(VR)와 픽셀 신호(VO(j), VO(j+1), VO(j+2))의 시그널 전압을 1차 비교하고, 램프 신호(VR)와 픽셀 신호(VO(j), VO(j+1), VO(j+2))의 시그널 전압을 2차 비교할 수 있다. 이에 관한 구체적인 설명은 후술한다.

몇몇 실시예에서, 비교기(152(j), 152(j+1), 152(j+2))는 램프 신호(VR)와 픽셀 신호(VO(j), VO(j+1), VO(j+2))를 비교하고, 그 결과에 따른 비교 신호를 출력할 수 있다. 이러한 비교 신호는 램프 신호(VR)와 픽셀 신호(VO(j), VO(j+1), VO(j+2)) 중 어느 쪽이 큰지를 바이너리 신호로 나타낼 수 있다. 예를 들어, 램프 신호(VR)가 큰 경우에는 "1"을 출력하고, 픽셀 신호(VO(j), VO(j+1), VO(j+2))가 큰 경우에는 "0"을 출력할 수 있다. 또는 이와 반대로 출력하도록 구성하는 것도 가능하다.

각각의 카운터(154(j), 154(j+1), 154(j+2))는 비교기(152(j), 152(j+1), 152(j+2))에 1대1로 대응할 수 있다. 즉, 하나의 비교 신호가 하나의 카운터(154(j), 154(j+1), 154(j+2))에 의해서 카운팅될 수 있다. 단, 실시예들이 이에 제한되는 것은 아니다.

카운터(154(j), 154(j+1), 154(j+2))는 예를 들어, 램프 인에이블 신호(R_EN)가 인에이블된 시점을 기준으로(또는 별도의 카운터 신호가 인에이블된 시점을 기준으로), 비교기(152(j), 152(j+1), 152(j+2))에서 출력한 비교 신호가 얼마동안 같은 값을 유지하는 지를 카운팅할 수 있다. 그리고 그 카운팅 결과를 바탕으로, 아날로그 신호인 픽셀 신호(VO(j), VO(j+1), VO(j+2))에 대한 디지털 신호(OD(j), OD(j+1), OD(j+2))를 출력할 수 있다.

제어 신호 생성기(156(j), 156(j+1), 156(j+2))는 각각 게인 제어 신호(CGCS(j), CGCS(j+1), CGCS(j+2))를 생성할 수 있다. 구체적으로, 제어 신호 생성기(156(j), 156(j+1), 156(j+2))는 비교기(152(j), 152(j+1), 152(j+2))의 출력을 바탕으로 게인 제어 신호(CGCS(j), CGCS(j+1), CGCS(j+2))를 생성할 수 있다. 이에 관한 보다 구체적인 설명은 후술한다.

제어 신호 생성기(156(j), 156(j+1), 156(j+2))로부터 생성된 게인 제어 신호(CGCS(j), CGCS(j+1), CGCS(j+2))는 컬럼 라인을 통해 복수의 픽셀(PX(i,j))에 제공될 수 있다.

도 6에서는 제어 신호 생성기(156(j), 156(j+1), 156(j+2))는 비교기(152(j), 152(j+1), 152(j+2))의 출력을 바탕으로 게인 제어 신호(CGCS(j), CGCS(j+1), CGCS(j+2))를 생성하는 구성을 도시하고 있으나, 실시예들이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제어 신호 생성기(156(j), 156(j+1), 156(j+2))는 카운터(154(j), 154(j+1), 154(j+2))의 출력을 바탕으로 게인 제어 신호(CGCS(j), CGCS(j+1), CGCS(j+2))를 생성할 수도 있다.

이하, 도 5 내지 도 8을 참조하여, 몇몇 실시예에 따른 이미지 센싱 장치의 동작을 설명한다.

도 7은 몇몇 실시예에 따른 이미지 센싱 장치의 동작을 설명하기 위한 타이밍도이다. 도 8은 도 6의 리드 아웃 회로로부터 출력되는 디지털 신호의 구조를 설명하기 위한 도면이다.

도 7에 도시된 램프 신호(VR)는 선택 신호(SEL)가 논리 하이 레벨(이하, H레벨)을 유지하는 1센싱 주기(1H) 동안 비교기(152)에 제공되는 신호이다.

즉, 램프 신호 생성기(160)는, 선택 신호(SEL)가 H레벨을 유지하는 1센싱 주기(1H) 동안, 기준 전압으로부터 램프 리셋 전압(V1)까지 제1 레벨(dV1)만큼 하강하는 제1 펄스(P1)와, 기준 전압으로부터 램프 레퍼런스 전압(REF)까지 제2 레벨(dV2)만큼 하강하는 제2 펄스(P1)와, 기준 전압으로부터 램프 시그널 전압(V3)까지 제3 레벨(dV3)만큼 하강하는 제3 펄스(P3)가 순차적으로 인가되는 램프 신호(VR)를 비교기(152)에 제공할 수 있다.

구체적으로, 램프 신호 생성기(160)는, 1센싱 주기(1H) 동안, 램프 인에이블 신호(R_EN)에 응답하여, 제1 크기를 갖는 제1 펄스(P1)와 제1 크기보다 큰 제2 크기를 갖는 제2 펄스(P2)와, 제2 크기보다 큰 제3 크기를 갖는 제3 펄스(P3)를 순차적으로 램프 신호(VR)로 생성하고, 이를 비교기(152)에 제공할 수 있다.

여기서, 램프 레퍼런스 전압(REF)은 램프 리셋 전압(V1)과 램프 시그널 전압(V3)의 사이에서 결정될 수 있다. 즉, 램프 신호(VR)의 제2 펄스(P2)는 기준 전압으로부터 제1 레벨(dV1)보다는 더 하강하고, 제3 레벨(dV3)보다는 덜 하강할 수 있다.

몇몇 실시예에서, 램프 레퍼런스 전압(REF)은 리드 아웃 회로(150)에 포함된 아날로그 디지털 컨버터의 포화 전압(saturation voltage)으로 결정될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

도 7에 도시된 선택 신호(SEL), 리셋 신호(RG), 전송 신호(TG) 등은 예를 들어, 컨트롤 레지스터 블록(도 1의 110)의 제어를 받는 타이밍 제너레이터(도 1의 120)로부터 제공받을 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

도 5 내지 도 7을 참조하면, 제1 구간(T1)에서, 리셋 신호(RG)가 H레벨이 되어, 리셋 트랜지스터(RT)가 턴 온된다. 그리고, DCG 트랜지스터(GT)의 게이트에 연결된 OR게이트(ORG)에도 H레벨의 리셋 신호(RG)가 제공되므로, OR게이트(ORG)의 출력도 H레벨이 된다. 따라서, DCG 트랜지스터(GT)도 턴온된다.

이에 따라 리셋 전압이 플로팅 디퓨전(FD)과 캐패시터(C2)에 제공되어, 플로팅 디퓨전(FD)과 캐패시터(C2)가 리셋된다. 본 실시예에서, 리셋 전압을 예를 들어, 전원 전압(VDD)일 수 있다. 이하, 리셋 전압이 전원 전압(VDD)인 것을 예로 들어 설명한다.

다음, 리셋 신호(RG)가 H레벨에서 논리 로우 레벨(이하, L레벨)로 천이하면, 리셋 트랜지스터(RT)와 DCG 트랜지스터(GT)가 턴 오프된다. 한편, 구동 트랜지스터는(DT)는 플로팅 디퓨전(FD)에 저장된 전하(전원 전압(VDD)에 의해 리셋된 전하)를 기초로 픽셀 신호(VO)를 생성하고, 선택 트랜지스터(ST)가 턴 온되어 있으므로 생성된 픽셀 신호(VO)는 컬럼 라인을 따라 리드 아웃 회로(150)로 출력된다.

픽셀 신호(VO)를 제공받은 리드 아웃 회로(150)는 제공받은 픽셀 신호(VO)를 제1 펄스(P1)와 비교하여 픽셀(PX)의 리셋 신호를 디지털 신호(OD)로 변환한다.

다음, 제2 구간(T2)에서, 전송 신호(TG)가 L레벨에서 H레벨로 천이하면, 전하 전송 트랜지스터(CT)가 턴 온된다. 전하 전송 트랜지스터(CT)가 턴 온되면, 광전 소자(PD)에 의해 생성된 전하가 플로팅 디퓨전(FD)에 제공된다(또는, 광전 소자(PD)에 입사되는 광에 의해 플로팅 디퓨전(FD)에 저장되었던 전하량이 변경된다).

구동 트랜지스터는(DT)는 플로팅 디퓨전(FD)에 저장된 전하(광전 소자(PD)에 의해 생성된 전하)를 기초로 픽셀 신호(VO)를 생성하고, 선택 트랜지스터(ST)가 턴 온되어 있으므로 생성된 픽셀 신호(VO)는 컬럼 라인을 따라 리드 아웃 회로(150)로 출력된다.

만약, 센싱된 이미지의 광파워가 낮다면(예를 들어, 어두운 환경이라면), 픽셀 신호(VO)의 전압 레벨은 로우 픽셀 신호(VOL)와 같이 리셋 신호 대비 조금만 변하나, 센싱된 이미지의 광파워가 높다면(예를 들어, 밝은 환경이라면), 픽셀 신호(VO)의 전압 레벨은 하이 픽셀 신호(VOH)와 같이 리셋 신호 대비 많이 변한다.

이러한 로우 픽셀 신호(VOL)는 센싱 효율을 극대화하기 위해, 플로팅 디퓨전(FD)의 캐패시턴스를 증가시키지 않고 하이 컨버전 게인(HCG; High Conversion Gain)으로 이미지 신호를 생성하는 것이 바람직하고, 하이 픽셀 신호(VOH)는 센싱 포화 레벨(sensing saturation level)을 극대화하기 위해, 플로팅 디퓨전(FD)의 캐패시턴스를 증가시켜 로우 컨버전 게인(LCG; Low Conversion Gain)으로 이미지 신호를 생성하는 것이 바람직할 수 있다.

이를 결정하기 위해, 픽셀 신호(VO)를 제공받은 리드 아웃 회로(150)는 제공받은 픽셀 신호(VO)를 제2 펄스(P2)와 비교하여 게인 제어 신호(CGCS)의 신호 레벨을 결정할 수 있다.

제2 구간(T2)에서, 제2 펄스(P2)가 램프 레퍼런스 전압(REF)까지 하강한 후, 제3 구간(T3)에서, 제2 펄스(P2)는 램프 레퍼런스 전압(REF)을 유지한다.

이 때, 제어 신호 생성기(156)는 비교기(152)의 신호를 모니터링하여, 제2 구간(T2)에서 픽셀(PX)로부터 제공된 픽셀 신호(VO)가 로우 픽셀 신호(VOL)인 지, 하이 픽셀 신호(VOH)인지 결정한다.

예를 들어, 픽셀(PX)로부터 제공된 픽셀 신호(VO)가 로우 픽셀 신호(VOL)라면, 비교기(152)는 픽셀 신호(VO)가 램프 신호(VR)보다 큰 상태임을 지시하는 0을 출력할 것이고, 제어 신호 생성기(156)는 이를 제공받아 이번 센싱 주기(1H)에서는 하이 컨버전 게인으로 이미지 신호를 생성해야함을 알 수 있다. 또한, 픽셀(PX)로부터 제공된 픽셀 신호(VO)가 하이 픽셀 신호(VOH)라면, 비교기(152)는 픽셀 신호(VO)가 램프 신호(VR)보다 작은 상태임을 지시하는 1을 출력할 것이고, 제어 신호 생성기(156)는 이를 제공받아 이번 센싱 주기(1H)에서는 로우 컨버전 게인으로 이미지 신호를 생성해야함을 알 수 있다.

다음, 제4 구간(T4)에서, 제어 신호 생성기(156)가 H레벨 또는 L레벨의 게인 제어 신호(CGCS)를 생성하고 출력한다.

픽셀(PX)로부터 제공된 픽셀 신호(VO)가 로우 픽셀 신호(VOL)라면 제어 신호 생성기(156)는 L레벨의 게인 제어 신호(CGCS)를 출력하여 DCG 트랜지스터(GT)가 턴 오프 상태를 유지하도록 한다. 제4 구간(T4)에서 리셋 신호(RG)는 L레벨을 유지하므로, DCG 트랜지스터(GT)는 게인 제어 신호(CGCS)의 신호 레벨에 의해 턴 온 또는 턴 오프가 결정된다.

픽셀 신호(VO)를 제공받은 리드 아웃 회로(150)는 제공받은 픽셀 신호(VO)를 제3 펄스(P3)와 비교하여 픽셀(PX)의 이미지 신호를 디지털 신호(OD)로 변환한다.

구체적으로, 비교기(152)는 특정 시점(예를 들어, 비교기(152)가 인에이블되는 시점)부터 램프 신호(VR)와 픽셀 신호(VO)를 비교하고, 그 비교 결과를 비교 신호로 카운터(154)에 출력할 수 있다. 카운터(154)는 비교 신호를 카운트하여 픽셀 신호(VO)를 디지털 신호(OD)로 변환할 수 있다.

반대로, 픽셀(PX)로부터 제공된 픽셀 신호(VO)가 하이 픽셀 신호(VOH)라면 제어 신호 생성기(156)는 H레벨의 게인 제어 신호(CGCS)를 출력하여 DCG 트랜지스터(GT)를 턴 온 시킨다. 이에 따라, 플로팅 디퓨전(FD)의 캐피시턴스가 캐피시터(C2)의 영향으로 증가하며, 플로팅 디퓨전(FD)의 캐피시턴스 변화에 따라 픽셀 신호(VO)의 신호 레벨이 변화할 수 있다.

도 8을 참조하면, 1개의 센싱 주기(1H) 마다 리드 아웃 회로(150)로부터 출력되는 디지털 신호(OD)는 디지털 이미지 데이터(DID)와 컨버전 게인 정보(GI)를 포함할 수 있다.

디지털 이미지 데이터(DID)는 예를 들어, 픽셀(PX)의 이미지 신호와 픽셀(PX)의 리셋 신호의 차이를 바탕으로 생성된 데이터이고, 컨버전 게인 정보(GI)는 디지털 이미지 데이터(DID)가 로우 컨버전 게인으로 생성된 데이터인지, 아니면 하이 컨버전 게인으로 생성된 데이터인지를 지시하는 정보일 수 있다.

이렇게 생성된 디지털 신호(OD)는 이미지 신호(도 1의 IMS)의 형태로 이미지 센서(100) 외부의 이미지 프로세서(900)에 제공될 수 있다. 이미지 프로세서(900)는 컨버전 게인 정보(GI)를 기초로 디지털 이미지 데이터(DID)에 대해 필요한 처리를 결정하고 이를 수행할 수 있다.

도 9는 몇몇 실시예에 따른 이미지 센싱 장치의 효과를 설명하기 위한 도면이다.

도 8 및 도 9를 참조하면, 본 실시예에 따른 이미지 센싱 장치는, 선택 신호(SEL)가 H레벨을 유지하는 1센싱 주기(1H) 내에서, 센싱된 이미지의 광파워와 램프 레퍼런스 전압(REF)을 비교함으로써, 서로 다른 게인 모드에서 디지털 신호(OD)를 생성할 수 있다.

만약, 센싱된 이미지의 광파워가 램프 레퍼런스 전압(REF)보다 낮다면 다이나믹 레인지보다 광효율이 더 중요하므로, 센싱 효율을 극대화하기 위해, 하이 컨버전 게인으로 디지털 신호(OD)를 생성한다. 반대로, 센싱된 이미지의 광파워가 램프 레퍼런스 전압(REF)보다 높다면, 다이나믹 레인지를 최대한 크게하도록 하기 위해, 로우 컨버전 게인으로 디지털 신호(OD)를 생성한다.

본 실시예에서는, 이전 프레임의 이미지나 다른 센싱 주기의 이미지 신호를 기초로 하이 컨버전 게인 또는 로우 컨버전 게인을 결정하지 않고, 1센싱 주기(1H) 내에서 하이 컨버전 게인 또는 로우 컨버전 게인을 결정하는 동작과, 디지털 신호(OD)를 생성하는 동작이 모두 수행된다. 따라서, 이미지 센서의 고속 동작이 가능하다.

이하, 도 10 및 도 11을 참조하여, 몇몇 실시예에 따른 이미지 센싱 장치에 대해 설명한다. 이하에서는 앞서 설명한 실시예와 동일한 구성에 대한 설명은 생략하고 차이점을 위주로 설명한다.

도 10은 다른 몇몇 실시예에 따른 이미지 센싱 장치의 블록도이다. 도 11은 도 10의 타이밍 제어기의 예시적인 회로도이다.

도 10을 참조하면, 이미지 센서(200)의 리드 아웃 회로(150)는 타이밍 제어기(158(j), 158(j+1), 158(j+2))를 더 포함할 수 있다.

타이밍 제어기(158(j), 158(j+1), 158(j+2))는 제어 신호 생성기(156(j), 156(j+1), 156(j+2))로부터 제1 게인 제어 신호(CGCS1(j), CGCS1(j+1), CGCS1(j+2))를 제공받고, DCG 트랜지스터(도 5의 GT)에 제2 게인 제어 신호(CGCS2(j), CGCS2(j+1), CGCS2(j+2))를 제공할 수 있다. DCG 트랜지스터(도 5의 GT)는 제2 게인 제어 신호(CGCS2(j), CGCS2(j+1), CGCS2(j+2))의 신호 레벨에 따라 턴 온 또는 턴 오프될 수 있다.

타이밍 제어기(158(j), 158(j+1), 158(j+2))는 제어 신호 생성기(156(j), 156(j+1), 156(j+2))가 생성하는 제1 게인 제어 신호(CGCS1(j), CGCS1(j+1), CGCS1(j+2))의 타이밍을 조절하여, 제2 게인 제어 신호(CGCS2(j), CGCS2(j+1), CGCS2(j+2))의 형태로 DCG 트랜지스터(도 5의 GT)에 제공할 수 있다. 즉, 제1 게인 제어 신호(CGCS1(j), CGCS1(j+1), CGCS1(j+2))와 제2 게인 제어 신호(CGCS2(j), CGCS2(j+1), CGCS2(j+2))는 그 신호 레벨은 서로 동일하나, 신호의 천이(transition) 타이밍이 서로 다를 수 있다.

이러한 타이밍 제어기(158(j), 158(j+1), 158(j+2))는 여러 형태로 실시될 수 있다. 이하, 도 11을 참조하여, 타이밍 제어기(158(j), 158(j+1), 158(j+2))의 일 예에 대해 설명한다.

도 11을 참조하면, 타이밍 제어기(158)는 제1 스위치(158a), 저장부(158b), 제2 스위치(158c)를 포함할 수 있다.

제1 스위치(158a)는 제1 스위치 신호(SW1)에 의해 제어되고, 제1 스위치(158a)가 턴 온되면, 예를 들어, 제어 신호 생성기(156)로부터 제공된 게인 제어 신호(CGCS)를 저장부(158b)에 저장할 수 있다.

제2 스위치(158c)는 제2 스위치 신호(SW2)에 의해 제어되고, 제2 스위치(158c)가 턴 온되면, 저장부(158b)에 저장된 게인 제어 신호(CGCS)를 예를 들어, DCG 트랜지스터(도 5의 GT)에 제공할 수 있다.

이에 따라, 타이밍 제어기(158)에 제공된 게인 제어 신호(CGCS)는 그 타이밍이 조절되어(예를 들어, 지연되어) 외부로 제공될 수 있다.

도 12는 다른 몇몇 실시예에 따른 이미지 센싱 장치의 동작을 설명하기 위한 타이밍도이다. 이하에서도, 설명한 실시예와 동일한 동작에 대한 설명은 생략하고 차이점을 위주로 설명한다.

도 10 내지 도 12를 참조하면, 제3 구간(T3)에서, 제어 신호 생성기(156)가 제1 게인 제어 신호(CGCS1)를 생성하는 동안, 제1 스위치 신호(SW1)는 H레벨로 천이하고, 제2 스위치 신호(SW2)는 L레벨을 유지한다. 이에 따라, 제1 게인 제어 신호(CGCS1)는 타이밍 제어기(158)의 저장부(158b)에 저장될 수 있다. 이 때, 제2 스위치(158c)가 턴 오프상태이므로, 제1 게인 제어 신호(CGCS1)가 DCG 트랜지스터(도 5의 GT)에 제공되지는 않는다.

이이서, 제1 스위치 신호(SW1)는 L레벨로 천이하고, 제2 스위치 신호(SW2)는 H레벨로 천이한다. 이에 따라, 타이밍 제어기(158)의 저장부(158b)에 저장된 제1 게인 제어 신호(CGCS1)가 제2 게인 제어 신호(CGCS2)로 DCG 트랜지스터(도 5의 GT)에 제공된다.

이처럼, 게인 제어 신호(CGCS)가 생성되는 타이밍과 게인 제어 신호(CGCS)가 DCG 트랜지스터(도 5의 GT)에 제공되는 타이밍을 서로 분리시킴으로써, 픽셀(PX)에 리드 아웃 회로(150)의한 네거티브 피드백(negative feedback)이 발생하는 것을 방지할 수 있다.

이상에서는 이미지 센서에서, 픽셀 신호를 생성 및 출력하는 단위 센싱 유닛이 하나의 픽셀(PX)에 대응되는 예에 대해 설명하였으나, 실시예들이 이에 제한되는 것은 아니다. 이미지 센서의 단위 센싱 유닛이 이와 달리 복수의 픽셀(PX)에 대응되는 형태로 발명이 실시될 수도 있다. 이하, 그 일부 실시예에 대해 설명할 것이나, 실시예들이 아래의 예시에 제한되는 것은 아니다.

도 13은 또 다른 몇몇 실시예에 따른 이미지 센싱 장치의 픽셀 어레이를 설명하기 위한 예시적인 도면이다.

도 13을 참조하면, 이미지 센서(300)의 픽셀 어레이는 테트라(tetra) 패턴으로 구성될 수 있다. 도 13의 테트라 패턴은 4행과 4열의 16개의 필터만 가진 것으로 도시하였으나, 이는 편의상 일부 필터 영역만 도시한 것에 불과하고, 실시예가 이에 제한되는 것은 아니다. 즉, 테트라 패턴의 필터 개수는 얼마든지 다르게 적용될 수 있다.

테트라 패턴은 Red, Green, 및 Blue 세가지 색상으로 이루어진 필터를 포함할 수 있다. 즉, R 필터(R)는 빨간색만을, G 필터(Gr, Gb)는 초록색만을, 그리고 B 필터(B)는 파란색만을 투과시키는 광학 필터일 수 있다.

테트라 패턴은 도 13과 같이 각각의 R, G, B 필터들(R, Gb, Gr, B)이 일정한 패턴을 가지고 배치될 수 있다. 인간의 시각 특성을 고려하여 G 필터는 도 13과 같이, R 필터(R) 옆에 위치한 Gr 필터(Gr)와 B 필터(B) 옆에 위치한 GB 필터(B)를 포함할 수 있다.

각각의 칼러 필터(예를 들어, R, Gr, Gb, 또는 B 각각)가 2 x 2 행렬로 구성된 단위 센싱 유닛을 형성하여 테트라 패턴을 형성할 수 있다. 테트라 패턴은 동일 칼러 필터(예를 들어, R, Gr, Gb, 또는 B) 각각이 서로 인접하여 공간 유사도가 높아질 수 있다. 이를 통해, 예를 들어, 비닝 수행에 따른 노이즈를 효과적으로 저감시킬 수 있다.

도 14는 또 다른 몇몇 실시예에 따른 이미지 센싱 장치의 픽셀 회로를 도시한 회로도이다.

도 14를 참조하면, 도 13을 참조하여 설명한 테트라 패턴에서는 예를 들어, 4개의 광전 소자(PD1, PD2, PD3, PD4)가 1개의 플로팅 디퓨전(FD)을 공유할 수 있다. 그리고, 도시된 것과 같이, 4개의 광전 소자(PD1, PD2, PD3, PD4)가 리셋 트랜지스터(RT), 구동 트랜지스터(DT) 및 선택 트랜지스터(ST) 역시 공유할 수 있다.

광전 소자(PD1)는 전송 신호(TG(i))가 H레벨이 되면, 전하 전송 트랜지스터(TG)가 턴 온되어 플로팅 디퓨전(FD)에 연결될 수 있다. 광전 소자(PD2)는 전송 신호(TG(i+1))가 H레벨이 되면, 전하 전송 트랜지스터(TG)가 턴 온되어 플로팅 디퓨전(FD)에 연결될 수 있다. 광전 소자(PD3)는 전송 신호(TG(i+2))가 H레벨이 되면, 전하 전송 트랜지스터(TG)가 턴 온되어 플로팅 디퓨전(FD)에 연결될 수 있다. 광전 소자(PD4)는 전송 신호(TG(i+3))가 H레벨이 되면, 전하 전송 트랜지스터(TG)가 턴 온되어 플로팅 디퓨전(FD)에 연결될 수 있다.

전송 신호들(TG(i), TG(i+1), TG(i+2), TG(i+4))의 타이밍을 조절하여, 4개의 광전 소자(PD1, PD2, PD3, PD4)를 포함하는 단위 센싱 유닛 별로 컨버전 게인 모드를 결정하고, 결정된 컨버전 게인 모드에 따른 이미지 데이터를 생성할 수 있다.

한편, 이미지 센서의 센서 어레이는, 앞서 설명한 실시예들과 달리, N*N(N은 3 이상의 자연수)의 픽셀이 동일한 칼라 필터를 갖는 단위 센싱 유닛을 형성하여, 각 단위 센싱 유닛 별로 독립된 이미지 신호를 생성하도록 변형되어 실시될 수도 있다.

도 15는 또 다른 몇몇 실시예에 따른 이미지 센싱 장치의 픽셀 어레이를 설명하기 위한 예시적인 도면이다. 이하에서도 앞서 설명한 실시예들과 차이점을 위주로 설명한다.

도 15를 참조하면, 이미지 센서(400)의 각 픽셀에는 픽셀 회로(PC)와 리드 아웃 회로(ROC)가 배치될 수 있다.

여기서, 각 픽셀에 배치된 픽셀 회로(PC)는 예를 들어, 도 5에 도시된 픽셀 회로(PX)를 포함할 수 있으며, 리드 아웃 회로(ROC)는 도 6에 도시된 비교기(152), 카운터(154) 및 제어 신호 생성기(156)를 포함할 수 있다. 또한, 몇몇 실시예에서, 리드 아웃 회로(ROC)는 도 10에 도시된 비교기(152), 카운터(154), 제어 신호 생성기(156) 및 타이밍 제어기(158)를 포함할 수 있다.

본 실시예에서는, 각 픽셀에 리드 아웃 회로(ROC)가 배치되어 있으므로, 각 픽셀이 아날로그 신호가 아닌 디지털 신호(OD)를 출력할 수 있다. 이 때, 각 픽셀로부터 출력되는 디지털 신호(OD)는 각 픽셀에서 센싱한 디지털 이미지 데이터(도 8의 DID)에 대응하는 컨버전 게인 정보(도 8의 GI)를 포함할 수 있다. 이에 따라, 각 픽셀에서 출력되는 디지털 신호(OD)는 서로 다른 컨버전 게인 정보(도 8의 GI)를 포함할 수 있다.

예를 들어, 1 프레임의 이미지를 센싱할 때, 픽셀(PX(a,b))은 로우 컨버전 게인에 대응하는 컨버전 게인 정보(도 8의 GI)와, 로우 컨버전 게인으로 센싱된 디지털 이미지 데이터(도 8의 DID)를 포함하는 디지털 신호(OD)를 출력하고, 픽셀(PX(c,d))은 하이 컨버전 게인에 대응하는 컨버전 게인 정보(도 8의 GI)와, 하이 컨버전 게인으로 센싱된 디지털 이미지 데이터(도 8의 DID)를 포함하는 디지털 신호(OD)를 출력할 수 있다.

몇몇 실시예에서, 이미지 센서(400)가 서로 적층된 상부 기판과 하부 기판을 포함할 경우, 각 픽셀에 포함되는 리드 아웃 회로(ROC)는 하부 기판에 배치될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

도 16은 멀티 카메라 모듈을 포함하는 전자 장치의 블록도이다. 도 17은 도 16의 카메라 모듈의 상세 블록도이다.

도 16을 참조하면, 전자 장치(1000)는 카메라 모듈 그룹(1100), 애플리케이션 프로세서(1200), PMIC(1300) 및 외부 메모리(1400)를 포함할 수 있다.

카메라 모듈 그룹(1100)은 복수의 카메라 모듈(1100a, 1100b, 1100c)을 포함할 수 있다. 비록 도면에는 3개의 카메라 모듈(1100a, 1100b, 1100c)이 배치된 실시예가 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 카메라 모듈 그룹(1100)은 2개의 카메라 모듈만을 포함하도록 변형되어 실시될 수 있다. 또한, 몇몇 실시예에서, 카메라 모듈 그룹(1100)은 n개(n은 4 이상의 자연수)의 카메라 모듈을 포함하도록 변형되어 실시될 수도 있다.

이하, 도 17을 참조하여, 카메라 모듈(1100b)의 상세 구성에 대해 보다 구체적으로 설명할 것이나, 이하의 설명은 실시예에 따라 다른 카메라 모듈들(1100a, 1100c)에 대해서도 동일하게 적용될 수 있다.

도 17을 참조하면, 카메라 모듈(1100b)은 프리즘(1105), 광학 경로 폴딩 요소(Optical Path Folding Element, 이하, ˝OPFE˝)(1110), 액츄에이터(1130), 이미지 센싱 장치(1140) 및 저장부(1150)를 포함할 수 있다.

프리즘(1105)은 광 반사 물질의 반사면(1107)을 포함하여 외부로부터 입사되는 광(L)의 경로를 변형시킬 수 있다.

몇몇 실시예에서, 프리즘(1105)은 제1 방향(X)으로 입사되는 광(L)의 경로를 제1 방향(X)에 수직인 제2 방향(Y)으로 변경시킬 수 있다. 또한, 프리즘(1105)은 광 반사 물질의 반사면(1107)을 중심축(1106)을 중심으로 A방향으로 회전시키거나, 중심축(1106)을 B방향으로 회전시켜 제1 방향(X)으로 입사되는 광(L)의 경로를 수직인 제2 방향(Y)으로 변경시킬 수 있다. 이때, OPFE(1110)도 제1 방향(X)및 제2 방향(Y)과 수직인 제3 방향(Z)로 이동할 수 있다.

몇몇 실시예에서, 도시된 것과 같이, 프리즘(1105)의 A방향 최대 회전 각도는 플러스(+) A방향으로는 15도(degree)이하이고, 마이너스(-) A방향으로는 15도보다 클 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

몇몇 실시예에서, 프리즘(1105)은 플러스(+) 또는 마이너스(-) B방향으로 20도 내외, 또는 10도에서 20도, 또는 15도에서 20도 사이로 움직일 수 있고, 여기서, 움직이는 각도는 플러스(+) 또는 마이너스(-) B방향으로 동일한 각도로 움직이거나, 1도 내외의 범위로 거의 유사한 각도까지 움직일 수 있다.

몇몇 실시예에서, 프리즘(1105)은 광 반사 물질의 반사면(1106)을 중심축(1106)의 연장 방향과 평행한 제3 방향(예를 들어, Z방향)으로 이동할 수 있다.

OPFE(1110)는 예를 들어 m(여기서, m은 자연수)개의 그룹으로 이루어진 광학 렌즈를 포함할 수 있다. m개의 렌즈는 제2 방향(Y)으로 이동하여 카메라 모듈(1100b)의 광학 줌 배율(optical zoom ratio)을 변경할 수 있다. 예를 들어, 카메라 모듈(1100b)의 기본 광학 줌 배율을 Z라고할 때, OPFE(1110)에 포함된 m개의 광학 렌즈를 이동시킬 경우, 카메라 모듈(1100b)의 광학 줌 배율은 3Z 또는 5Z 또는 5Z 이상의 광학 줌 배율로 변경될 수 있다.

액츄에이터(1130)는 OPFE(1110) 또는 광학 렌즈(이하, 광학 렌즈로 지칭)를 특정 위치로 이동시킬 수 있다. 예를 들어 액츄에이터(1130)는 정확한 센싱을 위해 이미지 센서(1142)가 광학 렌즈의 초점 거리(focal length)에 위치하도록 광학 렌즈의 위치를 조정할 수 있다.

이미지 센싱 장치(1140)는 이미지 센서(1142), 제어 로직(1144) 및 메모리(1146)을 포함할 수 있다. 이미지 센서(1142)는 광학 렌즈를 통해 제공되는 광(L)을 이용하여 센싱 대상의 이미지를 센싱할 수 있다. 몇몇 실시예에서, 이미지 센서(1142)는 앞서 설명한 이미지 센서들(100, 200, 300, 400) 중 적어도 하나를 포함할 수 있다.

제어 로직(1144)은 카메라 모듈(1100b)의 전반적인 동작을 제어할 수 있다. 예를 들어, 제어 로직(1144)은 제어 신호 라인(CSLb)을 통해 제공된 제어 신호에 따라 카메라 모듈(1100b)의 동작을 제어할 수 있다.

메모리(1146)는 캘리브레이션 데이터(1147)와 같은 카메라 모듈(1100b)의 동작에 필요한 정보를 저장할 수 있다. 캘리브레이션 데이터(1147)는 카메라 모듈(1100b)이 외부로부터 제공된 광(L)을 이용하여 이미지 데이터를 생성하는데 필요한 정보를 포함할 수 있다. 캘리브레이션 데이터(1147)는 예를 들어, 앞서 설명한 회전도(degree of rotation)에 관한 정보, 초점 거리(focal length)에 관한 정보, 광학 축(optical axis)에 관한 정보 등을 포함할 수 있다. 카메라 모듈(1100b)이 광학 렌즈의 위치에 따라 초점 거리가 변하는 멀티 스테이트(multi state) 카메라 형태로 구현될 경우, 캘리브레이션 데이터(1147)는 광학 렌즈의 각 위치별(또는 스테이트별) 초점 거리 값과 오토 포커싱(auto focusing)과 관련된 정보를 포함할 수 있다.

저장부(1150)는 이미지 센서(1142)를 통해 센싱된 이미지 데이터를 저장할 수 있다. 저장부(1150)는 이미지 센싱 장치(1140)의 외부에 배치될 수 있으며, 이미지 센싱 장치(1140)를 구성하는 센서 칩과 스택된(stacked) 형태로 구현될 수 있다. 몇몇 실시예에서, 저장부(1150)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있으나 실시예들이 이에 제한되는 것은 아니다.

도 16과 도 17을 함께 참조하면, 몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 액추에이터(1130)를 포함할 수 있다. 이에 따라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 그 내부에 포함된 액추에이터(1130)의 동작에 따른 서로 동일하거나 서로 다른 캘리브레이션 데이터(1147)를 포함할 수 있다.

몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100b)은 앞서 설명한 프리즘(1105)과 OPFE(1110)를 포함하는 폴디드 렌즈(folded lens) 형태의 카메라 모듈이고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100c)은 프리즘(1105)과 OPFE(1110)가 포함되지 않은 버티칼(vertical) 형태의 카메라 모듈일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100c)은 예를 들어, IR(Infrared Ray)을 이용하여 깊이(depth) 정보를 추출하는 버티컬 형태의 깊이 카메라(depth camera)일 수 있다. 이 경우, 애플리케이션 프로세서(1200)는 이러한 깊이 카메라로부터 제공받은 이미지 데이터와 다른 카메라 모듈(예를 들어, 1100a 또는 1100b)로부터 제공받은 이미지 데이터를 병합(merge)하여 3차원 깊이 이미지(3D depth image)를 생성할 수 있다.

몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 1100a, 1100b)은 서로 다른 관측 시야(Field of View, 시야각)를 가질 수 있다. 이 경우, 예를 들어, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 1100a, 1100b)의 광학 렌즈가 서로 다를 수 있으나, 이에 제한되는 것은 아니다.

또한, 몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 시야각은 서로 다를 수 있다. 이 경우, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 포함된 광학 렌즈 역시 서로 다를 수 있으나, 이에 제한되는 것은 아니다.

몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 서로 물리적으로 분리되어 배치될 수 있다. 즉, 하나의 이미지 센서(1142)의 센싱 영역을 복수의 카메라 모듈(1100a, 1100b, 1100c)이 분할하여 사용하는 것이 아니라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 내부에 독립적인 이미지 센서(1142)가 배치될 수 있다.

다시 도 16을 참조하면, 애플리케이션 프로세서(1200)는 이미지 처리 장치(1210), 메모리 컨트롤러(1220), 내부 메모리(1230)를 포함할 수 있다. 애플리케이션 프로세서(1200)는 복수의 카메라 모듈(1100a, 1100b, 1100c)과 분리되어 구현될 수 있다. 예를 들어, 애플리케이션 프로세서(1200)와 복수의 카메라 모듈(1100a, 1100b, 1100c)은 별도의 반도체 칩으로 서로 분리되어 구현될 수 있다.

이미지 처리 장치(1210)는 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c), 이미지 생성기(1214) 및 카메라 모듈 컨트롤러(1216)를 포함할 수 있다.

이미지 처리 장치(1210)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 개수에 대응하는 개수의 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c)를 포함할 수 있다.

각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터는 서로 분리된 이미지 신호 라인(ISLa, ISLb, ISLc)를 통해 대응되는 서브 이미지 프로세서(1212a, 1212b, 1212c)에 제공될 수 있다. 예를 들어, 카메라 모듈(1100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 프로세서(1212a)에 제공되고, 카메라 모듈(1100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 프로세서(1212b)에 제공되고, 카메라 모듈(1100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 프로세서(1212c)에 제공될 수 있다. 이러한 이미지 데이터 전송은 예를 들어, MIPI(Mobile Industry Processor Interface)에 기반한 카메라 직렬 인터페이스(CSI; Camera Serial Interface)를 이용하여 수행될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

몇몇 실시예에서, 각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터는 앞서 설명한 단위 센싱 유닛별 컨버전 게인 정보(도 8의 GI)를 포함할 수 있다. 이러한 컨버전 게인 정보(도 8의 GI)는 서브 이미지 프로세서(1212a, 1212b, 1212c) 또는 이미지 생성기(1214)에 제공되어 이미지 프로세싱에 이용될 수 있다.

몇몇 실시예에서, 각각의 카메라 모듈(1100a, 1100b, 1100c)은 1 프레임 이미지를 구성하는 제1 및 제2 이미지 신호를 생성하되, 제1 컨버전 게인 정보를 포함하는 제1 이미지 신호를 서브 이미지 프로세서(1212a, 1212b, 1212c) 또는 이미지 생성기(1214)에 제공하고, 제1 컨버전 게인 정보와 다른 제2 컨버전 게인 정보를 포함하는 제2 이미지 신호를 서브 이미지 프로세서(1212a, 1212b, 1212c) 또는 이미지 생성기(1214)에 제공할 수 있다. 즉, 1 프레임을 이미지를 구성하는 제1 및 제2 이미지 신호가 서로 다른 컨버전 게인 정보를 포함할 수 있다.

서브 이미지 프로세서(1212a, 1212b, 1212c) 또는 이미지 생성기(1214)는 제1 이미지 신호에 포함된 제1 컨버전 게인 정보를 이용하여 제1 이미지 프로세싱을 수행하고, 제2 이미지 신호에 포함된 제2 컨버전 게인 정보를 이용하여 제2 이미지 프로세싱을 수행할 수 있다.

한편, 몇몇 실시예에서, 하나의 서브 이미지 프로세서가 복수의의 카메라 모듈에 대응되도록 배치될 수도 있다. 예를 들어, 서브 이미지 프로세서(1212a)와 서브 이미지 프로세서(1212c)가 도시된 것처럼 서로 분리되어 구현되는 것이 아니라 하나의 서브 이미지 프로세서로 통합되어 구현되고, 카메라 모듈(1100a)과 카메라 모듈(1100c)로부터 제공된 이미지 데이터는 선택 소자(예를 들어, 멀티플렉서) 등을 통해 선택된 후, 통합된 서브 이미지 프로세서에 제공될 수 있다.

각각의 서브 이미지 프로세서(1212a, 1212b, 1212c)에 제공된 이미지 데이터는 이미지 생성기(1214)에 제공될 수 있다. 이미지 생성기(1214)는 이미지 생성 정보(Generating Information) 또는 모드 신호(Mode Signal)에 따라 각각의 서브 이미지 프로세서(1212a, 1212b, 1212c)로부터 제공된 이미지 데이터를 이용하여 출력 이미지를 생성할 수 있다.

구체적으로, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 적어도 일부를 병합(merge)하여 출력 이미지를 생성할 수 있다. 또한, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다.

몇몇 실시예에서, 이미지 생성 정보는 줌 신호(zoom signal or zoom factor)를 포함할 수 있다. 또한, 몇몇 실시예에서, 모드 신호는 예를 들어, 유저(user)로부터 선택된 모드에 기초한 신호일 수 있다.

이미지 생성 정보가 줌 신호(줌 팩터)이고, 각각의 카메라 모듈(1100a, 1100b, 1100c)이 서로 다른 관측 시야(시야각)를 갖는 경우, 이미지 생성기(1214)는 줌 신호의 종류에 따라 서로 다른 동작을 수행할 수 있다. 예를 들어, 줌 신호가 제1 신호일 경우, 카메라 모듈(1100a)로부터 출력된 이미지 데이터와 카메라 모듈(1100c)로부터 출력된 이미지 데이터를 병합한 후, 병합된 이미지 신호와 병합에 사용하지 않은 카메라 모듈(1100b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다. 만약, 줌 신호가 제1 신호와 다른 제2 신호일 경우, 이미지 생성기(1214)는 이러한 이미지 데이터 병합을 수행하지 않고, 각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 출력된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다. 하지만 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 이미지 데이터를 처리하는 방법은 얼마든지 변형되어 실시될 수 있다.

몇몇 실시예에서, 이미지 생성기(1214)는 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c) 중 적어도 하나로부터 노출 시간이 상이한 복수의 이미지 데이터를 수신하고, 복수의 이미지 데이터에 대하여 HDR(high dynamic range) 처리를 수행함으로서, 다이나믹 레인지가 증가된 병합된 이미지 데이터를 생성할 수 있다.

카메라 모듈 컨트롤러(1216)는 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제어 신호를 제공할 수 있다. 카메라 모듈 컨트롤러(1216)로부터 생성된 제어 신호는 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.

복수의 카메라 모듈(1100a, 1100b, 1100c) 중 어느 하나는 줌 신호를 포함하는 이미지 생성 정보 또는 모드 신호에 따라 마스터(master) 카메라(예를 들어, 1100b)로 지정되고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100c)은 슬레이브(slave) 카메라로 지정될 수 있다. 이러한 정보는 제어 신호에 포함되어, 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.

줌 팩터 또는 동작 모드 신호에 따라 마스터 및 슬레이브로서 동작하는 카메라 모듈이 변경될 수 있다. 예를 들어, 카메라 모듈(1100a)의 시야각이 카메라 모듈(1100b)의 시야각보다 넓고, 줌 팩터가 낮은 줌 배율을 나타낼 경우, 카메라 모듈(1100b)이 마스터로서 동작하고, 카메라 모듈(1100a)이 슬레이브로서 동작할 수 있다. 반대로, 줌 팩터가 높은 줌 배율을 나타낼 경우, 카메라 모듈(1100a)이 마스터로서 동작하고, 카메라 모듈(1100b)이 슬레이브로서 동작할 수 있다.

몇몇 실시예에서, 카메라 모듈 컨트롤러(1216)로부터 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 싱크 인에이블 신호(sync enable) 신호를 포함할 수 있다. 예를 들어, 카메라 모듈(1100b)이 마스터 카메라이고, 카메라 모듈들(1100a, 1100c)이 슬레이브 카메라인 경우, 카메라 모듈 컨트롤러(1216)는 카메라 모듈(1100b)에 싱크 인에이블 신호를 전송할 수 있다. 이러한 싱크 인에이블 신호를 제공받은 카메라 모듈(1100b)은 제공받은 싱크 인에이블 신호를 기초로 싱크 신호(sync signal)를 생성하고, 생성된 싱크 신호를 싱크 신호 라인(SSL)을 통해 카메라 모듈들(1100a, 1100c)에 제공할 수 있다. 카메라 모듈(1100b)과 카메라 모듈들(1100a, 1100c)은 이러한 싱크 신호에 동기화되어 이미지 데이터를 애플리케이션 프로세서(1200)에 전송할 수 있다.

몇몇 실시예에서, 카메라 모듈 컨트롤러(1216)로부터 복수의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 모드 신호에 따른 모드 정보를 포함할 수 있다. 이러한 모드 정보에 기초하여 복수의 카메라 모듈(1100a, 1100b, 1100c)은 센싱 속도와 관련하여 제1 동작 모드 및 제2 동작 모드로 동작할 수 있다.

복수의 카메라 모듈(1100a, 1100b, 1100c)은 제1 동작 모드에서, 제1 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트의 이미지 신호를 생성)하여 이를 제1 속도보다 높은 제2 속도로 인코딩(예를 들어, 제1 프레임 레이트보다 높은 제2 프레임 레이트의 이미지 신호를 인코딩)하고, 인코딩된 이미지 신호를 애플리케이션 프로세서(1200)에 전송할 수 있다. 이때, 제2 속도는 제1 속도의 30배 이하일 수 있다.

애플리케이션 프로세서(1200)는 수신된 이미지 신호, 다시 말해서 인코딩된 이미지 신호를 내부에 구비되는 메모리(1230) 또는 애플리케이션 프로세서(1200) 외부의 스토리지(1400)에 저장하고, 이후, 메모리(1230) 또는 스토리지(1400)로부터 인코딩된 이미지 신호를 독출하여 디코딩하고, 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터를 디스플레이할 수 있다. 예컨대 이미지 처리 장치(1210)의 복수의 서브 프로세서들(1212a, 1212b, 1212c) 중 대응하는 서브 프로세서가 디코딩을 수행할 수 있으며, 또한 디코딩된 이미지 신호에 대하여 이미지 처리를 수행할 수 있다.

복수의 카메라 모듈(1100a, 1100b, 1100c)은 제2 동작 모드에서, 제1 속도보다 낮은 제3 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트보다 낮은 제3 프레임 레이트의 이미지 신호를 생성)하고, 이미지 신호를 애플리케이션 프로세서(1200)에 전송할수 있다. 애플리케이션 프로세서(1200)에 제공되는 이미지 신호는 인코딩되지 않은 신호일 수 있다. 애플리케이션 프로세서(1200)는 수신되는 이미지 신호에 대하여 이미지 처리를 수행하거나 또는 이미지 신호를 메모리(1230) 또는 스토리지(1400)에 저장할 수 있다.

PMIC(1300)는 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 전력, 예컨대 전원 전압을 공급할 수 있다. 예를 들어, PMIC(1300)는 애플리케이션 프로세서(1200)의 제어 하에, 파워 신호 라인(PSLa)을 통해 카메라 모듈(1100a)에 제1 전력을 공급하고, 파워 신호 라인(PSLb)을 통해 카메라 모듈(1100b)에 제2 전력을 공급하고, 파워 신호 라인(PSLc)을 통해 카메라 모듈(1100c)에 제3 전력을 공급할 수 있다.

PMIC(1300)는 애플리케이션 프로세서(1200)로부터의 전력 제어 신호(PCON)에 응답하여, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 대응하는 전력을 생성하고, 또한 전력의 레벨을 조정할 수 있다. 전력 제어 신호(PCON)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 동작 모드 별 전력 조정 신호를 포함할 수 있다. 예를 들어, 동작 모드는 저전력 모드(low power mode)를 포함할 수 있으며, 이때, 전력 제어 신호(PCON)는 저전력 모드로 동작하는 카메라 모듈 및 설정되는 전력 레벨에 대한 정보를 포함할 수 있다. 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 제공되는 전력들의 레벨은 서로 동일하거나 또는 서로 상이할 수 있다. 또한, 전력의 레벨은 동적으로 변경될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

PD: 광전 소자
FD: 플로팅 디퓨전
RT: 리셋 트랜지스터
GT: DCG(Dual Conversion Gain) 트랜지스터
DT: 구동 트랜지스터
ST: 선택 트랜지스터
C2: 캐패시터
CGCS: 게인 제어 신호
152: 비교기
154: 카운터
156: 제어 신호 생성기
158: 타이밍 제어기

Claims

광전 소자에 의해 생성된 전하를 저장하는 플로팅 디퓨전;
상기 플로팅 디퓨전에 저장된 전하를 기초로 픽셀 신호를 생성하는 구동 트랜지스터;
선택 신호를 기초로 상기 구동 트랜지스터가 생성한 픽셀 신호를 컬럼 라인으로 출력하는 선택 트랜지스터; 및
게인 제어 신호를 기초로 상기 플로팅 디퓨전의 캐피시턴스를 변경하는 DCG(Dual Conversion Gain) 트랜지스터를 포함하되,
상기 선택 트랜지스터는 상기 DCG 트랜지스터가 턴 오프된 상태에서 상기 플로팅 디퓨전에 저장된 전하를 기초로 제1 픽셀 신호를 상기 컬럼 라인으로 출력하고, 상기 DCG 트랜지스터는 상기 출력된 제1 픽셀 신호를 기초로 결정된 게인 제어 신호를 제공받고,
상기 제1 픽셀 신호가 상기 컬럼 라인으로 출력되는 동작과, 상기 DCG 트랜지스터가 상기 게인 제어 신호를 제공받는 동작은 상기 선택 신호가 제1 레벨을 유지하는 동안 수행되는 이미지 센싱 장치.
제1항에 있어서,
리셋 신호를 기초로 상기 플로팅 디퓨전에 리셋 전압을 제공하는 리셋 트랜지스터; 및
상기 리셋 트랜지스터와 상기 DCG 트랜지스터 사이에 연결된 캐피시터를 더 포함하고,
상기 DCG 트랜지스터는 상기 캐패시터를 이용하여 상기 플로팅 디퓨전의 캐패시턴스를 변경하는 이미지 센싱 장치.
제2항에 있어서,
상기 캐피시터의 캐패시턴스는 상기 플로팅 디퓨전의 캐피서턴스보다 큰 이미지 센싱 장치.
제2항에 있어서,
상기 리셋 신호에 기초하여 상기 리셋 트랜지스터와 상기 DCG 트랜지스터는 동시에 턴 온(turn on)되는 이미지 센싱 장치.
제2항에 있어서,
상기 게인 제어 신호와 상기 리셋 신호를 제공받고, OR 연산을 수행하여 그 결과를 상기 DCG 트랜지스터에 제공하는 OR게이트를 더 포함하는 이미지 센싱 장치.
제1항에 있어서,
전송 신호를 기초로 상기 광전 소자에 의해 생성된 전하를 상기 플로팅 디퓨전에 제공하는 전하 전송 트랜지스터를 더 포함하고,
상기 광전 소자는 서로 분리된 제1 내지 제4 광전 소자를 포함하고,
상기 전하 전송 트랜지스터는,
상기 제1 광전 소자와 상기 플로팅 디퓨전에 연결된 제1 전하 전송 트랜지스터와,
상기 제2 광전 소자와 상기 플로팅 디퓨전에 연결된 제2 전하 전송 트랜지스터와,
상기 제3 광전 소자와 상기 플로팅 디퓨전에 연결된 제3 전하 전송 트랜지스터와,
상기 제4 광전 소자와 상기 플로팅 디퓨전에 연결된 제4 전하 전송 트랜지스터를 포함하는 이미지 센싱 장치.
선택 신호에 응답하여 픽셀 신호를 출력하는 픽셀 회로;
상기 픽셀 회로부터 제공받은 상기 픽셀 신호에 대응하는 디지털 신호를 출력하는 리드 아웃 회로를 포함하되,
상기 리드 아웃 회로는,
상기 픽셀 회로로부터 제1 픽셀 신호를 제공받고 이를 기초로 게인 제어 신호를 생성하여 상기 픽셀 회로에 제공하고,
상기 픽셀 회로가 상기 게인 제어 신호를 이용하여 출력한 제2 픽셀 신호를 제공받고 상기 제2 픽셀 신호에 대응하는 디지털 신호를 출력하되,
상기 리드 아웃 회로가 상기 게인 제어 신호를 상기 픽셀 회로에 제공하는 동작과, 상기 픽셀 회로가 상기 제2 픽셀 신호를 상기 리드 아웃 회로에 출력하는 동작은 상기 픽셀 회로 제공되는 상기 선택 신호가 제1 레벨을 유지하는 동안에 수행되는 이미지 센싱 장치.
제7항에 있어서,
상기 리드 아웃 회로는,
램프 신호와 상기 제1 픽셀 신호를 비교하여 비교 신호를 출력하는 비교기와,
상기 비교 신호를 기초로 상기 게인 제어 신호를 생성하는 제어 신호 생성기를 포함하는 이미지 센싱 장치.
제8항에 있어서,
상기 리드 아웃 회로는,
상기 제어 신호 생성기가 생성한 제1 게인 제어 신호를 제공받고, 상기 제1 게인 제어 신호의 타이밍을 조절한 제2 게인 제어 신호를 상기 픽셀 회로에 제공하는 타이밍 제어기를 더 포함하는 이미지 센싱 장치.
제9항에 있어서,
상기 타이밍 제어기는, 제1 스위치가 턴 온되어 상기 제1 게인 제어 신호를 저장하고, 제2 스위치가 턴 온되어 상기 저장된 제1 게인 제어 신호를 상기 제2 게인 제어 신호로 출력하는 저장부를 포함하는 이미지 센싱 장치.
제7항에 있어서,
상기 리드 아웃 회로로부터 출력되는 상기 제2 픽셀 신호에 대응하는 디지털 신호는, 상기 제1 픽셀 신호를 기초로 생성된 게인 제어 신호에 대응하는 컨버전 게인(conversion gain) 정보를 포함하는 이미지 센싱 장치.
제11항에 있어서,
복수의 픽셀을 포함하는 픽셀 어레이를 더 포함하고,
상기 복수의 픽셀 중 제1 픽셀은 제3 픽셀 신호를 출력하고,
상기 복수의 픽셀 중 제2 픽셀은 제4 픽셀 신호를 출력하고,
상기 제3 픽셀 신호와 상기 제4 픽셀 신호는 동일한 프레임의 이미지를 구성하고,
상기 리드 아웃 회로는,
상기 제3 픽셀 신호에 대응하는 제1 디지털 신호를 출력하고, 상기 제4 픽셀 신호에 대응하는 제2 디지털 신호를 출력하되,
상기 제1 디지털 신호와 상기 제2 디지털 신호는 서로 다른 컨버전 게인 정보를 포함하는 이미지 센싱 장치.
제7항에 있어서,
복수의 픽셀을 포함하는 픽셀 어레이를 더 포함하고,
상기 픽셀 어레이의 각 픽셀은 상기 픽셀 회로와 상기 리드 아웃 회로를 포함하는 이미지 센싱 장치.
선택 신호에 응답하여 픽셀 신호를 출력하는 픽셀 회로;
램프 신호를 생성하는 램프 신호 생성기; 및
상기 픽셀 회로로부터 상기 픽셀 신호를 제공받고, 이를 상기 램프 신호 생성기로부터 제공받은 상기 램프 신호와 비교하여 상기 픽셀 신호에 대응하는 디지털 신호를 출력하는 리드 아웃 회로를 포함하되,
상기 램프 신호 생성기는, 기준 전압으로부터 제1 레벨만큼 하강하는 제1 펄스와, 상기 기준 전압으로부터 상기 제1 레벨과 다른 제2 레벨만큼 하강하는 제2 펄스와, 상기 기준 전압으로부터 상기 제2 레벨과 다른 제3 레벨만큼 하강하는 제3 펄스를 포함하는 램프 신호를 상기 리드 아웃 회로에 제공하되,
상기 램프 신호 생성기는, 상기 픽셀 회로에 제공되는 상기 선택 신호가 제1 레벨을 유지하는 동안에 상기 제1 내지 제3 펄스를 상기 리드 아웃 회로에 제공하는 이미지 센싱 장치.
제14항에 있어서,
상기 제1 레벨은 상기 제2 레벨보다 작고, 상기 제2 레벨은 상기 제3 레벨보다 작은 이미지 센싱 장치.
제14항에 있어서,
상기 리드 아웃 회로는,
상기 램프 신호와 상기 픽셀 신호를 비교하여 비교 신호를 출력하는 비교기와,
상기 비교 신호를 기초로 게인 제어 신호를 생성하여 상기 픽셀 회로에 제공하는 제어 신호 생성기를 포함하고,
상기 게인 제어 신호는 상기 픽셀 신호와 상기 제2 펄스의 비교 결과에 따라 결정되는 이미지 센싱 장치.
제16항에 있어서,
상기 픽셀 회로는,
광전 소자와,
상기 광전 소자에 의해 생성된 전하를 저장하는 플로팅 디퓨전과,
리셋 신호를 기초로 상기 플로팅 디퓨전에 리셋 전압을 제공하는 리셋 트랜지스터와,
상기 리셋 트랜지스터에 연결된 캐패시터와,
상기 캐패시터에 연결되고, 상기 게인 제어 신호를 기초로 상기 캐패시터의 캐패시턴스를 이용하여 상기 플로팅 디퓨전의 캐피시턴스를 변경하는 DCG 트랜지스터와,
상기 플로팅 디퓨전에 저장된 전하를 기초로 상기 픽셀 신호를 생성하는 구동 트랜지스터와,
상기 선택 신호를 기초로 상기 구동 트랜지스터가 생성한 픽셀 신호를 상기 리드 아웃 회로에 출력하는 선택 트랜지스터를 포함하는 이미지 센싱 장치.
제14항에 있어서,
상기 제1 펄스는 상기 기준 전압으로부터 램프 리셋 전압까지 하강하고,
상기 제2 펄스는 상기 기준 전압으로부터 램프 레퍼런스 전압까지 하강하고,
상기 제3 펄스는 상기 기준 전압으로부터 램프 시그널 전압까지 하강하되,
상기 제2 펄스는 상기 램프 레퍼런스 전압이 일정 시간 유지되는 유지 구간을 갖는 이미지 센싱 장치.
제18항에 있어서,
상기 리드 아웃 회로는,
상기 램프 신호와 상기 픽셀 신호를 비교하여 비교 신호를 출력하는 비교기와,
상기 비교 신호를 기초로 제1 게인 제어 신호를 생성하는 제어 신호 생성기와,
상기 제어 신호 생성기가 생성한 제1 게인 제어 신호를 제공받고, 상기 유지 구간 동안 상기 제1 게인 제어 신호의 타이밍을 조절한 제2 게인 제어 신호를 생성하여 상기 픽셀 회로에 제공하는 타이밍 제어기를 포함하는 이미지 센싱 장치.
복수의 센싱 유닛을 포함하고, 상기 각 센싱 유닛에 제공되는 광을 센싱하여 이미지 신호를 출력하는 이미지 센서; 및
상기 이미지 센서로부터 상기 이미지 신호를 제공받고, 상기 이미지 신호에 대해 이미지 프로세싱을 수행하는 프로세서를 포함하되,
상기 이미지 센서는, 상기 각 센싱 유닛 별 컨버전 게인 정보를 포함하는 이미지 신호를 상기 프로세서에 제공하고,
상기 프로세서는 상기 이미지 신호에 포함된 상기 각 센싱 유닛 별 상기 컨버전 게인 정보를 이용하여 이미지 프로세싱을 수행하는 전자 장치.