CN117061894A - 图像传感器以及图像传感方法 - Google Patents

图像传感器以及图像传感方法 Download PDF

Info

Publication number
CN117061894A
CN117061894A CN202310279001.3A CN202310279001A CN117061894A CN 117061894 A CN117061894 A CN 117061894A CN 202310279001 A CN202310279001 A CN 202310279001A CN 117061894 A CN117061894 A CN 117061894A
Authority
CN
China
Prior art keywords
digital
circuit
reset
sensing signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310279001.3A
Other languages
English (en)
Inventor
印秉宏
王佳祥
王鼎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Tyrafos Semiconductor Technologies Co Ltd
Original Assignee
Guangzhou Tyrafos Semiconductor Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Tyrafos Semiconductor Technologies Co Ltd filed Critical Guangzhou Tyrafos Semiconductor Technologies Co Ltd
Publication of CN117061894A publication Critical patent/CN117061894A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Electroluminescent Light Sources (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Facsimile Heads (AREA)

Abstract

本发明提供一种图像传感器以及图像传感方法。在重置信号读出期间中，读出电路根据经过重置阶段重置后的第一像素电路的浮动扩散节点电压以及经过重置阶段重置后的第二像素电路的浮动扩散节点电压输出第一数字传感信号。在传感信号读出期间中，读出电路根据第一像素电路的传感电压结果以及经过同一重置阶段重置后的该第二像素电路的浮动扩散节点电压输出第二数字传感信号。图像处理电路判断第一数字传感信号以及第二数字传感信号的至少其中之一的数字值是否异常，以决定保留原数字值，或直接设定像素值或重新设定第二数字传感信号。

Description

图像传感器以及图像传感方法
技术领域
本发明涉及一种传感器，尤其涉及一种图像传感器以及图像传感方法。
背景技术
一般来说，在图像传感器使用差动读取电路进行传感的过程中，若有强光照射图像传感器，或图像传感器用于传感强光时，图像传感器可能发生暗阳(Dark sun)效应。对此，图像传感器的像素阵列中的部分像素在传送晶体管未导通的情况下，其浮动扩散节点可能发生放电的情况，而导致后续的读取误差。例如，图像传感器所产生的图像中原本应是极亮的区域将变暗。然而，传统上都是透过在像素电路中设计额外的钳位电路(clampcircuit)的方式来解决，但会造成晶片制造成本的增加以及电路尺寸无法进一步微缩的问题。
发明内容
本发明是针对一种图像传感器以及图像传感方法，可有效解决图像传感器若使用差动读取电路的暗阳(Dark sun)效应。
根据本发明的实施例，本发明的图像传感器包括第一像素电路、第二像素电路、读出电路以及图像处理电路。图像处理电路耦接读出电路。在重置信号读出期间中，读出电路根据经过重置阶段重置后的第一像素电路的浮动扩散节点电压以及经过重置阶段重置后的第二像素电路的浮动扩散节点电压输出第一数字传感信号至图像处理电路。在传感信号读出期间中，读出电路根据第一像素电路的传感电压结果以及经过同一重置阶段重置后的第二像素电路的浮动扩散节点电压输出第二数字传感信号至图像处理电路。图像处理电路判断第一数字传感信号以及第二数字传感信号的至少其中之一的数字值是否异常，以决定保留原数字值，或直接设定像素值或重新设定第二数字传感信号。
根据本发明的实施例，本发明的图像传感方法包括以下步骤：在重置信号读出期间中，通过读出电路根据经过重置阶段重置后的第一像素电路的浮动扩散节点电压以及经过重置阶段重置后的第二像素电路的浮动扩散节点电压输出第一数字传感信号至图像处理电路；在传感信号读出期间中，通过读出电路根据第一像素电路的传感结果以及经过同一重置阶段重置后的第二像素电路的浮动扩散节点电压输出第二数字传感信号至图像处理电路；以及通过图像处理电路判断第一数字传感信号以及第二数字传感信号的至少其中之一的数字值是否异常，以决定保留原数字值，或直接设定像素值或重新设定第二数字传感信号。
基于上述，本发明的图像传感器以及图像传感方法，可自动判断传感信号的数字值，以直接设定像素值或重新设定第二数字传感信号，以有效解决图像传感器的暗阳(Darksun)效应。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是本发明的一实施例的图像传感器的电路示意图；
图2是本发明的一实施例的图像传感方法的流程图；
图3是本发明的一实施例的多个信号的信号波形图；
图4A是本发明的一实施例的对应于第一数字传感信号在正常情况下的计数示意图；
图4B是本发明的一实施例的对应于第一数字传感信号在异常情况下的计数示意图；
图4C是本发明的一实施例的对应于第二数字传感信号在正常情况下的计数示意图；
图4D是本发明的一实施例的对应于第二数字传感信号在异常情况下的计数示意图；
图5是本发明的另一实施例的图像传感器的电路示意图；
图6是本发明的另一实施例的图像传感方法的流程图；
图7是本发明的另一实施例的图像传感方法的流程图。
附图标记说明
100、500:图像传感器；
110、510:第一像素电路；
120、520:第二像素电路；
130、530:读出电路；
131:差动运算电路；
132:模拟至数字转换电路；
140:图像处理电路；
S210～S230、S601～S608、S701～S708:步骤；
t0～t9:时间；
T11、T12、TH21、TH22:临界值；
T1～T8:晶体管；
C0、C1:电容；
VDD:操作电压；
PD0、PD1:传感单元；
Vr_0、Vr_1:斜坡信号；
rst:控制信号；
FD0、FD1:浮动扩散节点；
sel:选择信号。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是本发明的一实施例的图像传感器的电路示意图。参考图1，图像传感器100包括第一像素电路110、第二像素电路120、读出电路130以及图像处理电路140。在本实施例中，图像传感器100可为CMOS图像传感器(CIS)，并且可为一种主动式像素传感器(Activepixel sensor，APS)。图像传感器100可包括像素阵列，并且像素阵列可包括多个像素组，其中每一个像素组可包括如第一像素电路110以及第二像素电路120。图像处理电路130可根据这些像素组的多个传感结果输出多个像素值，以产生传感图像。像素阵列可设置在图像传感器100的主动区(Active Area，AA)。读出电路130以及图像处理电路140可设置在图像传感器100的周边区。
在本实施例中，第一像素电路110以及第二像素电路120可对应于相邻的两个像素，并且可例如以差动(differential)的相关二次取样(Correlated double sampling)电路的方式实现。第一像素电路110以及第二像素电路120耦接读出电路130。读出电路130还耦接图像处理电路140。读出电路130包括差动运算电路131以及模拟至数字转换电路(Analog to Digital Converter，ADC)132。第一像素电路110以及第二像素电路120耦接差动运算电路131。差动运算电路131还耦接模拟至数字转换电路132。模拟至数字转换电路132还耦接图像处理电路140。第一像素电路110、第二像素电路120、差动运算电路131以及模拟至数字转换电路132可组成差动数字相关双重取样(Differential Delta DoubleSampling)电路。差动运算电路131可包括差动放大器(Differential amplifier)。
图2是本发明的一实施例的图像传感方法的流程图。参考图1以及图2，图像传感器100可执行如以下步骤S210～S230。在步骤S210，在第一重置信号读出期间中(这里的重置信号是指第一像素电路110以及第二像素电路120分别的浮动扩散节点(floating node)未有传感单元的结果)，读出电路130可根据经过重置阶段重置后的第一像素电路110的浮动扩散节点电压以及经过重置阶段重置后的第二像素电路120的浮动扩散节点电压输出第一数字传感信号至图像处理电路140。在本实施例中，第一像素电路110以及第二像素电路120可分别接收重置信号，并且第一像素电路110以及第二像素电路120可分别根据上斜坡信号(施加在第一像素电路110的浮动扩散节点)以及下斜坡信号(施加在第二像素电路120的浮动扩散节点)来读出各自的重置结果至差动运算电路131的第一输入端以及第二输入端，以使差动运算电路131经过重置阶段重置后的第一像素电路110的浮动扩散节点电压以及经过同一重置阶段重置后的第二像素电路120的浮动扩散节点电压输出第一模拟传感信号至模拟至数字转换电路132。并且，模拟至数字转换电路132可根据第一模拟传感信号输出第一数字传感信号至图像处理电路140。
在步骤S220，在第一传感信号读出期间中，读出电路130可根据第一像素电路110的传感电压结果以及经过同一重置阶段重置后的第二像素电路120的浮动扩散节点电压输出第二数字传感信号至图像处理电路140。在本实施例中，第一像素电路110可接收传送信号，并且第一像素电路110以及第二像素电路120可分别根据上斜坡信号(施加在第一像素电路110的浮动扩散节点)以及下斜坡信号(施加在第二像素电路120的浮动扩散节点)来读出第一像素电路110的传感电压结果以及第二像素电路120的浮动扩散节点电压至差动运算电路131的第一输入端以及第二输入端，以使差动运算电路131可根据第一像素电路110的传感电压结果以及经过重置阶段重置后的第二像素电路120的浮动扩散节点电压输出第二模拟传感信号至至模拟至数字转换电路132。并且，模拟至数字转换电路132可根据第二模拟传感信号输出第二数字传感信号至图像处理电路140。
在步骤S230，图像处理电路140可判断第一数字传感信号以及第二数字传感信号的至少其中之一的数字值是否异常，以决定保留原数字值，或直接设定像素值或重新设定第二数字传感信号。在本实施例中，图像处理电路140及其图像传感方法可先自动判断第一数字传感信号以及第二数字传感信号的至少其中之一的数字值是否异常，以自动校正在图像处理电路140所欲输出的传感图像中所对应于第一像素电路110的像素的像素值或重新设定第二数字传感信号，以使图像处理电路140所输出的传感图像中对应于第一像素电路110的像素可具有正确的像素值。
同样的，在第二重置信号读出期间中(这里的重置信号是指第一像素电路110以及第二像素电路120分别的浮动扩散节点(floating node)未有传感单元的结果)，读出电路130可根据经过重置阶段重置后的第一像素电路110的浮动扩散节点电压以及经过重置阶段重置后的第二像素电路120的浮动扩散节点电压输出第三数字传感信号至图像处理电路140。在本实施例中，第一像素电路110以及第二像素电路120可分别接收重置信号，并且第一像素电路110以及第二像素电路120可分别根据下斜坡信号(施加在第一像素电路110的浮动扩散节点)以及上斜坡信号(施加在第二像素电路120的浮动扩散节点)来读出各自的重置结果至差动运算电路131的第一输入端以及第二输入端，以使差动运算电路131可根据经过重置阶段重置后的第一像素电路110的浮动扩散节点电压以及经过同一重置阶段重置后的第二像素电路120的浮动扩散节点电压输出第三模拟传感信号至模拟至数字转换电路132。并且，模拟至数字转换电路132可根据第三模拟传感信号输出第三数字传感信号至图像处理电路140。
在第二传感信号读出期间中，读出电路130可根据第二像素电路120的传感电压结果以及经过同一重置阶段重置后的第一像素电路110的浮动扩散节点电压输出第四数字传感信号至图像处理电路140。在本实施例中，第二像素电路120可接收传送信号，并且第一像素电路110以及第二像素电路120可分别根据下斜坡信号(施加在第一像素电路110的浮动扩散节点)以及上斜坡信号(施加在第二像素电路120的浮动扩散节点)来读出第二像素电路120的传感电压结果以及第一像素电路110的浮动扩散节点电压至差动运算电路131的第一输入端以及第二输入端，以使差动运算电路131可根据第二像素电路120的传感电压结果以及经过重置阶段重置后的第一像素电路110的浮动扩散节点电压输出第四模拟传感信号至模拟至数字转换电路132。并且，模拟至数字转换电路132可根据第四模拟传感信号输出第四数字传感信号至图像处理电路140。
图像处理电路140可判断第三数字传感信号以及第四数字传感信号的至少其中之一的数字值是否异常，以决定保留原数字值，或直接设定像素值或重新设定第四数字传感信号。在本实施例中，图像处理电路140及其图像传感方法可先自动判断第三数字传感信号以及第四数字传感信号的至少其中之一的数字值是否异常，以自动校正在图像处理电路140所欲输出的传感图像中所对应于第二像素电路120的像素的像素值或重新设定第四数字传感信号，以使图像处理电路140所输出的传感图像中对应于第二像素电路120的像素可具有正确的像素值。
图3是本发明的一实施例的多个信号的信号波形图。图4A是本发明的一实施例的对应于第一数字传感信号在正常情况下的计数示意图。图4B是本发明的一实施例的对应于第一数字传感信号在异常情况下的计数示意图。图4C是本发明的一实施例的对应于第二数字传感信号在正常情况下的计数示意图。图4D是本发明的一实施例的对应于第二数字传感信号在异常情况下的计数示意图。图5是本发明的另一实施例的图像传感器的电路示意图。参考图3至图5，图1的第一像素电路110、第二像素电路120以及读出电路130可实现如图5所示的第一像素电路510、第二像素电路520以及读出电路530。
先参考图5，在本实施例中，第一像素电路510包括传感单元PD0、传送晶体管T1、重置晶体管T2、读出晶体管T3、选择晶体管T4以及斜坡电容C0。传感单元PD0可为光电二极体(photodiode)。传送晶体管T1的第一端耦接传感单元PD0的一端。传感单元PD0的另一端耦接参考电压(例如接地电压)。传送晶体管T1的第二端耦接浮动扩散节点FD0。传送晶体管T1耦接在传感单元PD0以及浮动扩散节点FD0之间。传送晶体管T1的控制端接收传送信号tx0。重置晶体管T2的第一端耦接操作电压VDD。重置晶体管T2的第二端耦接浮动扩散节点FD0。重置晶体管T2的控制端接收控制信号rst。读出晶体管T3的第一端耦接操作电压VDD。读出晶体管T3的第二端耦接选择晶体管T4的第一端。读出晶体管T3的控制端耦接浮动扩散节点FD0。选择晶体管T4的第一端耦接读出晶体管T3的第二端。选择晶体管T4的第二端耦接读出电路530。选择晶体管T4的控制端接收选择信号sel。斜坡电容C0的一端接收第一斜坡信号Vr_0。斜坡电容C0的另一端耦接浮动扩散节点FD0。
在本实施例中，第二像素电路520包括传感单元PD1、传送晶体管T5、重置晶体管T6、读出晶体管T7、选择晶体管T8以及斜坡电容C1。传感单元PD1可为光电二极体(photodiode)。传送晶体管T5的第一端耦接传感单元PD1的一端。传感单元PD1的另一端耦接参考电压(例如接地电压)。传送晶体管T5的第二端耦接浮动扩散节点FD1。传送晶体管T5耦接在传感单元PD1以及浮动扩散节点FD1之间。传送晶体管T5的控制端接收传送信号tx1。重置晶体管T6的第一端耦接操作电压VDD。重置晶体管T6的第二端耦接浮动扩散节点FD1。重置晶体管T6的控制端接收控制信号rst。读出晶体管T7的第一端耦接操作电压VDD。读出晶体管T7的第二端耦接选择晶体管T8的第一端。读出晶体管T7的控制端耦接浮动扩散节点FD1。选择晶体管T8的第一端耦接读出晶体管T7的第二端。选择晶体管T8的第二端耦接读出电路530。选择晶体管T8的控制端接收选择信号sel。斜坡电容C1的一端接收第二斜坡信号Vr_1。斜坡电容C1的另一端耦接浮动扩散节点FD1。
在本实施例中，传送晶体管T1、重置晶体管T2、读出晶体管T3、选择晶体管T4、传送晶体管T5、重置晶体管T6、读出晶体管T7、选择晶体管T8可分别为N型晶体管，但本发明并不限于此。
参考图3，在时间t0至时间t16的期间选择信号sel为高电压电平，以导通选择晶体管T4及选择晶体管T8。在时间t0至时间t1的第一重置阶段的期间，传送信号tx0以及传送信号tx1可为低电压电平，并且控制信号rst可为高电压电平，以关断传送晶体管T1以及传送晶体管T5，并且导通重置晶体管T2以及重置晶体管T6。浮动扩散节点FD0以及浮动扩散节点FD1的电压可被重置为操作电压VDD。
时间t1至时间t4为第一重置信号读出期间。应注意的是，这里所指的重置信号是指第一像素电路110以及第二像素电路120分别的浮动扩散节点未有传感单元的传感结果。在时间t1至时间t4的期间，传送信号tx0、传送信号tx1以及控制信号rst可为低电压电平，以关断传送晶体管T1、传送晶体管T5、重置晶体管T2以及重置晶体管T6。浮动扩散节点FD0以及浮动扩散节点FD1的电压可根据由斜坡电容C0以及斜坡电容C1耦合的电压，而被下拉或上拉。
在时间t2至时间t3的期间，传送信号tx0、传送信号tx1以及控制信号rst可为低电压电平，以关断传送晶体管T1、传送晶体管T5、重置晶体管T2以及重置晶体管T6。浮动扩散节点FD0可透过斜坡电容C0耦合第一斜坡信号Vr_0，并且浮动扩散节点FD1可透过斜坡电容C1耦合第二斜坡信号Vr_1。浮动扩散节点FD0以及浮动扩散节点FD1的电压可被斜坡信号逐步上拉及下拉。第一斜坡信号Vr_0以及第二斜坡信号Vr_1为上下斜坡信号对。在此期间中，第一斜坡信号Vr_0可形成上斜坡信号，并且第一斜坡信号Vr_0可形成下斜坡信号。读出电路530可透过操作为源极随耦器(source follower)的读出晶体管T3以及读出晶体管T7来读出浮动扩散节点FD0以及浮动扩散节点FD1的电荷(未包括传感单元PD0以及传感单元PD1的传感结果)，以产生第一数字传感信号(即对应于浮动扩散节点FD0的重置结果)。
在时间t4至时间t5的期间，传送信号tx0可为高电压电平，并且传送信号tx1以及控制信号rst可为低电压电平，以导通传送晶体管T1，并且关闭传送晶体管T5、重置晶体管T2以及重置晶体管T6。传感单元PD0的传感结果可被传递至浮动扩散节点FD0。
时间t5至时间t8为第一传感信号读出期间。在时间t6至时间t7的期间，浮动扩散节点FD0可透过斜坡电容C0耦合第一斜坡信号Vr_0，并且浮动扩散节点FD1可透过斜坡电容C1耦合第二斜坡信号Vr_1。浮动扩散节点FD0以及浮动扩散节点FD1的电压可被斜坡信号逐步上拉及下拉。在此期间中，第一斜坡信号Vr_0可形成上斜坡信号，并且第一斜坡信号Vr_0可形成下斜坡信号。读出电路530可透过操作为源极随耦器(source follower)的读出晶体管T3以及读出晶体管T7来读出浮动扩散节点FD0以及浮动扩散节点FD1的电荷(即传感单元PD0的传感电压以及浮动扩散节点FD1的参考电压)，以产生第二数字传感信号(即根据传感单元PD0的传感电压以及浮动扩散节点FD1的参考电压所产生的传感结果)。
在时间t8至时间t9的重置阶段的期间，传送信号tx0以及传送信号tx1可为低电压电平，并且控制信号rst可为高电压电平，以关断传送晶体管T1以及传送晶体管T5，并且导通重置晶体管T2以及重置晶体管T6。浮动扩散节点FD0以及浮动扩散节点FD1的电压可被重置为操作电压VDD。
时间t9至时间t12为第二重置信号读出期间。应注意的是，这里所指的重置信号是指第一像素电路110以及第二像素电路120分别的浮动扩散节点未有传感单元的传感结果。在时间t9至时间t12的期间，传送信号tx0、传送信号tx1以及控制信号rst可为低电压电平，以关断传送晶体管T1、传送晶体管T5、重置晶体管T2以及重置晶体管T6。浮动扩散节点FD0以及浮动扩散节点FD1的电压可根据由斜坡电容C0以及斜坡电容C1耦合的电压，而先被下拉或上拉。
在时间t10至时间t13的期间，传送信号tx0、传送信号tx1以及控制信号rst可为低电压电平，以关断传送晶体管T1、传送晶体管T5、重置晶体管T2以及重置晶体管T6。浮动扩散节点FD0可透过斜坡电容C0耦合第一斜坡信号Vr_0，并且浮动扩散节点FD1可透过斜坡电容C1耦合第二斜坡信号Vr_1。浮动扩散节点FD0以及浮动扩散节点FD1的电压可被斜坡信号逐步上拉及下拉。第一斜坡信号Vr_0以及第二斜坡信号Vr_1为上下斜坡信号对。在此期间中，第一斜坡信号Vr_0可形成较小的下斜坡信号，并且第一斜坡信号Vr_0可形成较小的上斜坡信号。读出电路530可透过操作为源极随耦器(source follower)的读出晶体管T3以及读出晶体管T7来读出浮动扩散节点FD0以及浮动扩散节点FD1的电荷(未包括传感单元PD0以及传感单元PD1的传感结果)，以产生第三数字传感信号(即对应于浮动扩散节点FD1的重置结果)。
在时间t12至时间t13的期间，传送信号tx1可为高电压电平，并且传送信号tx0以及控制信号rst可为低电压电平，以导通传送晶体管T5，并且关闭传送晶体管T1、重置晶体管T2以及重置晶体管T6。传感单元PD1的传感结果可被传递至浮动扩散节点FD1。
时间t13至时间t16为第二传感信号读出期间。在时间t14至时间t15的期间，浮动扩散节点FD0可透过斜坡电容C0耦合第一斜坡信号Vr_0，并且浮动扩散节点FD1可透过斜坡电容C1耦合第二斜坡信号Vr_1。浮动扩散节点FD0以及浮动扩散节点FD1的电压可被斜坡信号逐步上拉及下拉。在此期间中，第一斜坡信号Vr_0可形成较大的下斜坡信号，并且第一斜坡信号Vr_0可形成较大的上斜坡信号。读出电路530可透过操作为源极随耦器(sourcefollower)的读出晶体管T3以及读出晶体管T7来读出浮动扩散节点FD0以及浮动扩散节点FD1的电荷(即传感单元PD1的传感电压以及浮动扩散节点FD0的参考电压)，以产生第四数字传感信号(即根据传感单元PD1的传感电压以及浮动扩散节点FD0的参考电压所产生的传感结果)。
参考图4A，在一实施例中，若第一像素电路510以及第二像素电路520未被照射强光，则读出电路530在计数从浮动扩散节点FD0(浮动扩散节点FD1亦同)读出的重置结果的过程中(在重置信号读出期间)，数字值(Digital Number，DN)的最高值不会超过TH12和/或最低值不会低于TH11。(因为在传送晶体管T1以及传送晶体管T5未导通的期间，其浮动扩散节点FD0以及浮动扩散节点FD1没有因照射强光而发生大量放电的情况)。因此，当后续的图像处理电路判断第一数字传感信号的数字值未大于第一最高临界值TH12且未小于第一最低临界值TH11时，图像处理电路可判断第一数字传感信号为正常。并且，图像处理电路可直接产生校正后的传感信号(例如以下步骤S608或步骤S708)。
或者，参考图4B，在一实施例中，若第一像素电路510以及第二像素电路520被照射强光，则读出电路530在计数从浮动扩散节点FD0(浮动扩散节点FD1亦同)读出的重置结果的过程中(在重置信号读出期间)，数字值(Digital Number，DN)的最高值可能会超过TH12和/或最低值可能会低于TH11。(因为在传送晶体管T1以及传送晶体管T5未导通的期间，其浮动扩散节点FD0以及浮动扩散节点FD1可能因照射强光而发生大量放电的情况)，而造成读出电路530误判而发生读取误差(原本应该读出对应于正常峰值的计数值的数字值结果)。因此，当后续的图像处理电路判断第一数字传感信号的数字值出现大于第一最高临界值TH12或小于第一最低临界值TH11时，图像处理电路可判断第一数字传感信号为异常。并且，图像处理电路可据此而自动进行后续的调整(例如以下步骤S607或步骤S707)。
或者，参考图4C，读出电路530在计数从浮动扩散节点FD0(浮动扩散节点FD1亦同)读出的传感结果的过程中(在传感信号读出期间)，在数字值(Digital Number，DN)的最高值和/或最低值的计数结果也可能出异常峰值(因为在传送晶体管T1以及传送晶体管T5未导通的期间，其浮动扩散节点FD0以及浮动扩散节点FD1可能没有因照射强光而发生大量放电的情况)。因此，当后续的图像处理电路判断第二数字传感信号的数字值未大于第二最高临界值TH22，且未小于第二最低临界值TH21时，图像处理电路可判断第二数字传感信号为正常。并且，图像处理电路可直接产生校正后的传感信号(例如以下步骤S608或步骤S708)。
或者，参考图4D，读出电路530在计数从浮动扩散节点FD0(浮动扩散节点FD1亦同)读出的传感结果的过程中(在传感信号读出期间)，在数字值(Digital Number，DN)也可能出现异常(因为在传送晶体管T1以及传送晶体管T5未导通的期间，其浮动扩散节点FD0以及浮动扩散节点FD1可能因照射强光而发生大量放电的情况)，而造成读出电路530误判而发生读取误差(原本应该读出对应于正常峰值的计数值的数字值结果)。因此，当后续的图像处理电路判断第二数字传感信号的数字值出现大于第二最高临界值TH22或小于第二最低临界值TH21时，图像处理电路可判断第二数字传感信号为异常。并且，图像处理电路可据此而自动进行后续的调整(例如以下步骤S607或步骤S707)。
另外，本发明各实施例所述的临界值为在读取信号前，给定适当的最高数字门槛值以及最低数为门槛值至图像处理电路，以用于图像处理电路中的数字逻辑进行判断传感信号是否异常。此外，传感信号的判断皆在数字电路中完成，因此数字电路的制程微缩结果不会局限本发明的功能。而且本电路的成本/面积将可随制程微缩而降低。
图6是本发明的另一实施例的图像传感方法的流程图。参考图1以及图6，图像传感器110可执行如以下步骤S601～S608。在步骤S601，第一像素电路110以及第二像素电路120分别进行曝光。在步骤S602，分别在第一重置信号读出期间以及第二重置信号读出期间中，读出电路130从第一像素电路110以及第二像素电路120的浮动扩散节点读出重置信号(即第一模拟传感信号及第三模拟传感信号)。在步骤S603，读出电路130输入重置信号至暂存器。暂存器可设置在读出电路130中。在步骤S604，分别在第一传感信号读出期间以及第二传感信号读出期间中，读出电路130的差动运算电路以及模拟至数字转换电路可根据第一像素电路110以及第二像素电路120分别的传感结果读出传感信号(即第二模拟传感信号及第四模拟传感信号)。
在步骤S605，读出电路130输入传感信号至暂存器。暂存器可设置在读出电路130中。读出电路130可将模拟重置信号以及模拟传感信号转换为数字的重置结果(即第一数字传感信号及第二数字传感信号)以及数字的传感结果(即第三数字传感信号及第四数字传感信号)，并将数字的重置结果以及数字的传感结果分别的数字值存储在暂存器中。在步骤S606，图像处理电路140判断数字的重置结果以及数字的传感结果的至少其中之一的数字值是否异常。图像处理电路140对数字的重置结果以及数字的传感结果的至少其中之一对应于传感图像中的每一个像素的数字值进行判断。
若否，在步骤S608，图像处理电路140根据数字的重置结果以及数字的传感结果的数字值来产生校正后的传感信号。图像处理电路140可将分别在第一数字传感信号以及第二数字传感信号中对应于传感图像中对应于第一像素电路110的像素的两像素值进行相减，以获得传感图像中对应于第一像素电路110的像素的像素值(即校正后的传感信号)。应注意的是，数字的重置结果可代表背景杂讯，并且背景杂讯可指的是浮动扩散节点与传感单元之间的线路上的杂讯。并且，图像处理电路140可将分别在第三数字传感信号以及第四数字传感信号中对应于传感图像中对应于第二像素电路120的像素的两像素值进行相减，以获得传感图像中对应于第二像素电路120的像素的像素值(即校正后的传感信号)。
若是，在步骤S607，图像处理电路140可将发生数字值异常的像素，直接设定其像素值为最大像素值(表示对应于发生数字值异常的像素接收强光，而在传感图像上的对应于第一像素电路110和/或第二像素电路120像素的亮度为最高)。接着，在步骤S608，图像处理电路140根据数字的重置结果以及数字的传感结果的数字值产生校正后的传感信号。图像处理电路140可将分别在数字的重置结果以及数字的传感结果中对应于传感图像中的其他像素的两像素值进行相减，以获得传感图像中的其他像素的像素值。
因此，图像处理电路140可先自动判断数字的重置结果以及数字的传感结果的至少其中之一的数字值是否异常，以直接自动校正在图像处理电路140所欲输出的传感图像中所对应的像素的像素值(直接设为对应最高亮度的最高像素值)，以使图像处理电路140所输出的传感图像的每一个像素可具有正确的像素值。
图7是本发明的另一实施例的图像传感方法的流程图。参考图1以及图7，图像传感器110可执行如以下步骤S701～S708。在步骤S701，第一像素电路110以及第二像素电路120分别进行曝光。在步骤S702，读出电路130从第一像素电路110以及第二像素电路120的浮动扩散节点读出重置信号(即第一模拟传感信号)。在步骤S703，读出电路130输入重置信号至暂存器。暂存器可设置在读出电路130中。在步骤S704，读出电路130的差动运算电路以及模拟至数字转换电路可根据第一像素电路110以及第二像素电路120分别的传感结果读出传感信号(即第二模拟传感信号)。
在步骤S705，读出电路130输入传感信号至暂存器。暂存器可设置在读出电路130中。读出电路130可将模拟的重置结果以及模拟的传感结果转换为数字的重置结果(即第一数字传感信号及第二数字传感信号)以及数字的传感结果(即第三数字传感信号及第四数字传感信号)，并将数字的重置结果以及数字的重置结果分别的数字值存储在暂存器中。在步骤S706，图像处理电路140判断数字的重置结果以及数字的传感结果的至少其中之一的数字值是否异常。图像处理电路140对数字的重置结果以及数字的传感结果的至少其中之一对应于传感图像中的每一个像素的数字值进行判断。
若否，在步骤S708，图像处理电路140根据数字的重置结果以及数字的传感结果的数字值产生校正后的传感信号。图像处理电路140可将分别在第一数字传感信号以及第二数字传感信号中对应于传感图像中对应于第一像素电路110的像素的两像素值进行相减，以获得传感图像中对应于第一像素电路110的像素的像素值(即校正后的传感信号)。应注意的是，数字的重置结果可代表背景杂讯，并且背景杂讯可指的是浮动扩散节点与传感单元之间的线路上的杂讯。并且，图像处理电路140可将分别在第三数字传感信号以及第四数字传感信号中对应于传感图像中对应于第二像素电路120的像素的两像素值进行相减，以获得传感图像中对应于第二像素电路120的像素的像素值(即校正后的传感信号)。
若是，在步骤S707，图像处理电路140可重新设定第二传感信号(即重新设定第二数字传感信号和/或第四数字传感信号)中对应于发生数字值异常的第一像素电路110和/或第二像素电路120的像素的部分为对应于最亮传感结果的信号(表示对应于发生数字值异常的像素接收强光，而在传感图像上的对应于第一像素电路110和/或第二像素电路120像素的亮度为最高)。接着，在步骤S708，图像处理电路140根据数字的重置结果以及重新设定后的第二数字传感信号和/或第四数字传感信号产生校正后的传感信号。图像处理电路140可将分别在数字的重置结果以及重新设定后的第二数字传感信号和/或第四数字传感信号中对应于传感图像中的其他像素的两像素值进行相减，以获得传感图像中的其他像素的像素值。
因此，图像处理电路140可先自动判断数字的重置结果以及数字的传感结果的至少其中之一的数字值是否异常，以自动校正在数字传感信号中所对应的像素的像素值(直接设为对应最高亮度的最高像素值)，以使图像处理电路140所输出的传感图像的每一个像素可具有正确的像素值。
综上所述，本发明的图像传感器以及图像传感方法可先自动判断每一像素的数字的重置结果以及数字的传感结果的至少其中之一的数字值是否异常。并且，本发明的图像传感器以及图像传感方法可自动校正在图像处理电路所欲输出的传感图像中所对应的像素的像素值或重新设定数字传感信号，以使图像处理电路所输出的传感图像的每一个像素具有正确的像素值，以有效解决图像传感器的暗阳(Dark sun)效应。并且本发明的电路可随制程微缩而降低面积/成本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种图像传感器，其特征在于，包括：
第一像素电路；
第二像素电路；
读出电路；以及
图像处理电路，耦接所述读出电路，
其中在重置信号读出期间中，所述读出电路根据经过重置阶段重置后的所述第一像素电路的浮动扩散节点电压以及经过重置阶段重置后的所述第二像素电路的浮动扩散节点电压输出第一数字传感信号至所述图像处理电路，
其中在传感信号读出期间中，所述读出电路根据所述第一像素电路的传感电压结果以及经过同重置阶段重置后的所述第二像素电路的浮动扩散节点电压输出第二数字传感信号至所述图像处理电路，
其中所述图像处理电路判断所述第一数字传感信号以及所述第二数字传感信号的至少其中之一的数字值是否异常，以决定保留原数字值，或直接设定像素值或重新设定所述第二数字传感信号。
2.根据权利要求1所述的图像传感器，其特征在于，当所述图像处理电路判断所述第一数字传感信号以及所述第二数字传感信号的至少其中之一的数字值是否异常时，所述图像处理电路直接设定像素值为最大像素值。
3.根据权利要求1所述的图像传感器，其特征在于，当所述图像处理电路判断所述第一数字传感信号以及所述第二数字传感信号的至少其中之一的数字值是否异常时，所述图像处理电路重新设定所述第二数字传感信号为对应于最亮传感结果的信号。
4.根据权利要求1所述的图像传感器，其特征在于，当所述图像处理电路的数字逻辑判断所述第一数字传感信号的数字值大于第一最高临界值或小于第一最低临界值时，所述图像处理电路判断所述第一数字传感信号为异常。
5.根据权利要求1所述的图像传感器，其特征在于，当所述图像处理电路的数字逻辑判断所述第二数字传感信号的数字值大于第二最高临界值或小于第二最低临界值时，所述图像处理电路判断所述第二数字传感信号为异常。
6.根据权利要求1所述的图像传感器，其特征在于，所述读出电路包括：
差动运算电路，耦接所述第一像素电路以及所述第二像素电路；以及
模拟至数字转换电路，耦接所述图像处理电路，
其中在所述重置信号读出期间中，所述差动运算电路根据经过重置阶段重置后的所述第一像素电路的浮动扩散节点电压以及经过同重置阶段重置后的所述第二像素电路的浮动扩散节点电压输出第一模拟传感信号至所述模拟至数字转换电路，并且所述模拟至数字转换电路根据所述第一模拟传感信号输出所述第一数字传感信号至所述图像处理电路，
其中在所述传感信号读出期间中，所述差动运算电路根据所述第一像素电路的传感电压结果以及经过重置阶段重置后的所述第二像素电路的浮动扩散节点电压输出第二模拟传感信号至所述模拟至数字转换电路，并且所述模拟至数字转换电路根据所述第二模拟传感信号输出所述第二数字传感信号至所述图像处理电路。
7.根据权利要求6所述的图像传感器，其特征在于，所述第一像素电路、所述第二像素电路、所述差动运算电路以及所述模拟至数字转换电路组成差动数字相关双重取样电路。
8.根据权利要求1所述的图像传感器，其特征在于，还包括：
多个像素组，耦接所述读出电路，并且分别包括所述第一像素电路以及所述第二像素电路，
其中所述图像处理电路根据所述多个像素组的多个传感结果输出多个像素值，以产生传感图像。
9.根据权利要求1所述的图像传感器，其特征在于，所述第一像素电路以及所述第二像素电路分别包括：
传感单元；
传送晶体管，耦接在所述传感单元以及浮动扩散节点之间；
重置晶体管，耦接所述浮动扩散节点；
读出晶体管，耦接所述浮动扩散节点；
选择晶体管，耦接所述读出晶体管；以及
斜坡电容，耦接所述浮动扩散节点。
10.根据权利要求9所述的图像传感器，其特征在于，所述第一像素电路的所述斜坡电容接收第一斜坡信号，并且所述第二像素电路的所述斜坡电容接收第二斜坡信号，其中所述第一斜坡信号以及所述第二斜坡信号为上下斜坡信号对，并且在所述重置信号读出期间以及所述传感信号读出期间，所述第二像素电路的所述传送晶体管未导通，
其中下一传感信号读出期间中，所述第一像素电路的所述斜坡电容在接收所述第二斜坡信号，并且所述第二像素电路的所述斜坡电容接收所述第一斜坡信号，并且所述第一像素电路的所述传送晶体管未导通。
11.一种图像传感方法，其特征在于，包括：
在重置信号读出期间中，通过读出电路根据经过重置阶段重置后的第一像素电路的浮动扩散节点电压以及经过重置阶段重置后的第二像素电路的浮动扩散节点电压输出第一数字传感信号至图像处理电路；
在传感信号读出期间中，通过读出电路根据第一像素电路的传感电压结果以及经过同重置阶段重置后的所述第二像素电路的浮动扩散节点电压输出第二数字传感信号至所述图像处理电路；以及
通过所述图像处理电路判断所述第一数字传感信号以及所述第二数字传感信号的至少其中之一的数字值是否异常，以决定保留原数字值，或直接设定像素值或重新设定所述第二数字传感信号。
12.根据权利要求11所述的图像传感方法，其特征在于，判断所述第一数字传感信号以及所述第二数字传感信号的至少其中之一的数字值是否异常，以直接设定所述像素值或重新设定所述第二数字传感信号的步骤包括：
当所述图像处理电路判断所述第一数字传感信号以及所述第二数字传感信号的至少其中之一的数字值是否异常时，通过所述图像处理电路直接设定像素值为最大像素值。
13.根据权利要求11所述的图像传感方法，其特征在于，判断所述第一数字传感信号以及所述第二数字传感信号的至少其中之一的数字值是否异常，以直接设定所述像素值或重新设定所述第二数字传感信号的步骤包括：
当所述图像处理电路判断所述第一数字传感信号以及所述第二数字传感信号的至少其中之一的数字值是否异常时，通过所述图像处理电路重新设定所述第二数字传感信号为对应于最亮传感结果的信号。
14.根据权利要求11所述的图像传感方法，其特征在于，判断所述第一数字传感信号以及所述第二数字传感信号的至少其中之一的数字值是否异常，以直接设定所述像素值或重新设定所述第二数字传感信号的步骤包括：
当所述第一数字传感信号的数字值大于第一最高临界值或小于第一最低临界值时，通过所述图像处理电路判断所述第一数字传感信号为异常。
15.根据权利要求11所述的图像传感方法，其特征在于，判断所述第一数字传感信号以及所述第二数字传感信号的至少其中之一的数字值是否异常，以直接设定所述像素值或重新设定所述第二数字传感信号的步骤包括：
当所述第二数字传感信号的数字值大于第二最高临界值或小于第二最低临界值时，通过所述图像处理电路判断所述第二数字传感信号为异常。
CN202310279001.3A 2022-05-13 2023-03-21 图像传感器以及图像传感方法 Pending CN117061894A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263341423P 2022-05-13 2022-05-13
US63/341,423 2022-05-13

Publications (1)

Publication Number Publication Date
CN117061894A true CN117061894A (zh) 2023-11-14

Family

ID=88656041

Family Applications (9)

Application Number Title Priority Date Filing Date
CN202310279004.7A Pending CN117061895A (zh) 2022-05-13 2023-03-21 图像传感器以及图像传感方法
CN202310278999.5A Pending CN117061889A (zh) 2022-05-13 2023-03-21 影像传感器、电压电平转换器电路及其操作方法
CN202310279001.3A Pending CN117061894A (zh) 2022-05-13 2023-03-21 图像传感器以及图像传感方法
CN202310278912.4A Pending CN117059637A (zh) 2022-05-13 2023-03-21 驱动芯片
CN202310278077.4A Pending CN117061896A (zh) 2022-05-13 2023-03-21 图像传感器及其操作方法
CN202310285186.9A Pending CN117061897A (zh) 2022-05-13 2023-03-22 图像传感器及其操作方法
CN202310388362.1A Pending CN117059638A (zh) 2022-05-13 2023-04-12 图像传感器以及图像传感方法
CN202310387464.1A Pending CN117060895A (zh) 2022-05-13 2023-04-12 具有自动时脉信号校正的芯片及自动校正方法
CN202310435559.6A Pending CN117061890A (zh) 2022-05-13 2023-04-21 图像传感器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202310279004.7A Pending CN117061895A (zh) 2022-05-13 2023-03-21 图像传感器以及图像传感方法
CN202310278999.5A Pending CN117061889A (zh) 2022-05-13 2023-03-21 影像传感器、电压电平转换器电路及其操作方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
CN202310278912.4A Pending CN117059637A (zh) 2022-05-13 2023-03-21 驱动芯片
CN202310278077.4A Pending CN117061896A (zh) 2022-05-13 2023-03-21 图像传感器及其操作方法
CN202310285186.9A Pending CN117061897A (zh) 2022-05-13 2023-03-22 图像传感器及其操作方法
CN202310388362.1A Pending CN117059638A (zh) 2022-05-13 2023-04-12 图像传感器以及图像传感方法
CN202310387464.1A Pending CN117060895A (zh) 2022-05-13 2023-04-12 具有自动时脉信号校正的芯片及自动校正方法
CN202310435559.6A Pending CN117061890A (zh) 2022-05-13 2023-04-21 图像传感器

Country Status (3)

Country Link
US (9) US20230370067A1 (zh)
CN (9) CN117061895A (zh)
TW (8) TWI836939B (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7489352B2 (en) * 2002-11-15 2009-02-10 Micron Technology, Inc. Wide dynamic range pinned photodiode active pixel sensor (APS)
US7728896B2 (en) * 2005-07-12 2010-06-01 Micron Technology, Inc. Dual conversion gain gate and capacitor and HDR combination
KR100911653B1 (ko) * 2007-12-13 2009-08-10 삼성전자주식회사 시간기반 씨모스 이미지 센서와 그 리셋 방법 및 이를포함하는 구동 방법
JP5489681B2 (ja) * 2009-12-02 2014-05-14 キヤノン株式会社 固体撮像装置
TWI438889B (zh) * 2010-12-01 2014-05-21 Hon Hai Prec Ind Co Ltd 發光二極體封裝結構
US20120249851A1 (en) * 2011-03-28 2012-10-04 Aptina Imaging Corporation Eclipse detection using double reset sampling for column parallel adc
US9319612B2 (en) * 2013-07-08 2016-04-19 Semiconductor Components Industries, Llc Imagers with improved analog-to-digital circuitry
US20150123173A1 (en) * 2013-11-01 2015-05-07 Silicon Optronics, Inc. 3d stacked image sensor with pmos components
EP3101812B1 (en) * 2015-06-05 2022-10-26 Cmosis Bvba In-pixel differential transconductance amplifier for adc and image sensor architecture
FR3046298B1 (fr) * 2015-12-23 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique d’emission de lumiere
US20180012069A1 (en) * 2016-07-06 2018-01-11 Samsung Electronics Co., Ltd. Fingerprint sensor, fingerprint sensor package, and fingerprint sensing system using light sources of display panel
WO2018198691A1 (ja) * 2017-04-25 2018-11-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN108989715B (zh) * 2017-06-01 2021-02-12 飞瑞菲尼克斯公司 图像传感器
WO2019227067A1 (en) * 2018-05-24 2019-11-28 Gigajot Technology Llc Image sensor having column-level correlated-double-sampling charge transfer amplifier
TW202005357A (zh) * 2018-05-25 2020-01-16 原相科技股份有限公司 改善像素感測效率的電路
TW202034478A (zh) * 2019-02-04 2020-09-16 日商索尼半導體解決方案公司 電子裝置
EP4020448A4 (en) * 2019-08-21 2022-09-07 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE, DISPLAY DEVICE AND METHOD OF MAKING DISPLAY SUBSTRATE
KR20210156458A (ko) * 2020-06-18 2021-12-27 삼성전자주식회사 이미지 센싱 장치 및 이를 포함하는 전자 장치
KR20220036634A (ko) * 2020-09-16 2022-03-23 삼성전자주식회사 네거티브 레벨 쉬프터 및 이를 포함하는 비휘발성 메모리 장치

Also Published As

Publication number Publication date
US20230369372A1 (en) 2023-11-16
TWI828577B (zh) 2024-01-01
CN117061890A (zh) 2023-11-14
CN117061897A (zh) 2023-11-14
US20230370743A1 (en) 2023-11-16
US20230370751A1 (en) 2023-11-16
TW202345576A (zh) 2023-11-16
TWI836939B (zh) 2024-03-21
CN117061889A (zh) 2023-11-14
TWI826304B (zh) 2023-12-11
TWI827491B (zh) 2023-12-21
US20230370067A1 (en) 2023-11-16
TW202345581A (zh) 2023-11-16
US20230370750A1 (en) 2023-11-16
TWI822615B (zh) 2023-11-11
CN117060895A (zh) 2023-11-14
TW202345337A (zh) 2023-11-16
US20230370749A1 (en) 2023-11-16
TW202345585A (zh) 2023-11-16
US20230370747A1 (en) 2023-11-16
TW202345582A (zh) 2023-11-16
TW202410691A (zh) 2024-03-01
TW202345525A (zh) 2023-11-16
CN117059638A (zh) 2023-11-14
CN117059637A (zh) 2023-11-14
TW202345580A (zh) 2023-11-16
TWI826292B (zh) 2023-12-11
CN117061896A (zh) 2023-11-14
CN117061895A (zh) 2023-11-14
TWI827488B (zh) 2023-12-21
US20230370744A1 (en) 2023-11-16
US20230370073A1 (en) 2023-11-16
TW202345586A (zh) 2023-11-16
TW202345583A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
CN100426849C (zh) 固态摄像设备和处理来自固态摄像设备的信号的方法
EP2552105B1 (en) Solid-state imaging apparatus
US8314868B2 (en) Solid state imaging device, imaging apparatus, electronic apparatus, AD converter, and AD conversion method
KR100399954B1 (ko) 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
US8264580B2 (en) Solid state imaging device, signal processing method of solid-state imaging device and imaging apparatus capable of removing vertical smears
US9584739B2 (en) CMOS image sensor with processor controlled integration time
EP1770987A1 (en) Improvements in or relating to image sensor artifact elimination
EP2182722A2 (en) Solid-state image pickup apparatus, image pickup system, and driving method of the solid-state image pickup apparatus
US20070229126A1 (en) Offset Adjustment Methods of Signal Converting Circuits
JP6226551B2 (ja) 撮像装置
KR100616074B1 (ko) 씨모스 타입 이미지 센서내의 아날로그/디지털 변환기의 자동 교정
US20090002527A1 (en) Solid-state image sensor and method of removing dark current component
US7012557B2 (en) Ramp modulation ADC for imagers
US11477405B2 (en) Solid-state image sensor
CN108605106B (zh) 固体摄像装置以及摄像装置
CN117061894A (zh) 图像传感器以及图像传感方法
US10819934B2 (en) Image sensor system
JP6843190B2 (ja) 固体撮像素子
KR20040093876A (ko) 리셋전압 보상부를 구비한 이미지센서
US10931890B2 (en) Image sensor system
JP7243765B2 (ja) 撮像素子及び撮像装置
Guo et al. Offset-free Column Buffer for CMOS image sensor
CN115514904A (zh) 固态图像感测设备
CN117278870A (zh) 一种高帧速率3t aps像素阵列的读出电路及方法
CN116057952A (zh) 固体摄像装置、摄像装置以及距离测量装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination