KR101145075B1 - 가변 동적 범위 픽셀 센서 셀, 설계 구조 및 방법 - Google Patents
가변 동적 범위 픽셀 센서 셀, 설계 구조 및 방법 Download PDFInfo
- Publication number
- KR101145075B1 KR101145075B1 KR1020100016710A KR20100016710A KR101145075B1 KR 101145075 B1 KR101145075 B1 KR 101145075B1 KR 1020100016710 A KR1020100016710 A KR 1020100016710A KR 20100016710 A KR20100016710 A KR 20100016710A KR 101145075 B1 KR101145075 B1 KR 101145075B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel sensor
- sensor cell
- circuit
- floating diffusion
- transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000013461 design Methods 0.000 title claims abstract description 52
- 238000009792 diffusion process Methods 0.000 claims abstract description 66
- 238000007667 floating Methods 0.000 claims abstract description 66
- 238000012546 transfer Methods 0.000 claims abstract description 47
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000013500 data storage Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 34
- 239000007787 solid Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 11
- 238000012938 design process Methods 0.000 description 9
- 230000000295 complement effect Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 241000287531 Psittacidae Species 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010200 validation analysis Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
- H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
열 회로(column circuit)를 포함하는 픽셀 센서 셀, 열 회로를 포함하는 픽셀 센서 셀을 제조하기 위한 설계 구조, 및 열 회로를 포함하는 픽셀 센서 셀을 동작시키기 위한 방법은, 플로팅 확산으로부터의 기준 데이터 포인트와 신호 데이터 포인트의 다수의 쌍들의 다양한 용량에서의 측정에 입각하고 있다. 플로팅 확산 용량에 전송 게이트 트랜지스터 용량을 배제하거나 포함함으로써, 가변 용량이 제공된다. 이러한 가변 용량은 열 회로를 포함하는 픽셀 센서 셀에 가변의 동적 범위를 제공한다.
Description
본 발명은 일반적으로 픽셀 센서 셀, 픽셀 센서 셀의 제조를 위한 설계 구조, 및 픽셀 센서 셀의 동작을 위한 방법에 관한 것이다. 보다 구체적으로, 본 발명은 개선된 동적 범위 능력을 갖는 픽셀 센서 셀에 관한 것이다.
고체 센서들은 특히 이미징 기술 애플리케이션을 포함하는 다양한 기술 애플리케이션에서 사용하는 대중적인 광전자 구성요소이다. 특히, 고체 센서들은 디지털 카메라 내에서 광 포착 및 이미징 능동 소자들로서 사용되는 것이 보통이다.
고체 이미지 센서들은 광 포착 및 이미징 능동 소자들을 위한 여러 반도체 기술들 중 임의의 기술을 이용하여 제조될 수 있다. 전하 결합 장치(charge coupled device; CCD)는 보다 전형적인 고체 이미지 센서의 광 포착 및 이미징 소자들로서 알려져 있다. 상보성 금속 산화막 반도체(complementary metal oxide semiconductor; CMOS) 장치는 고체 이미지 센서 내에서 사용하기 위한 또 다른 반도체 기반 광 포착 및 이미징 능동 소자를 제공한다. 일반적으로, 이러한 CMOS 기반 고체 이미지 센서들이 다른 타입의 고체 이미지 센서들과 비교하여 적은 전력을 소모할 수 있는 한, CMOS 반도체 장치에 입각하는 고체 이미지 센서들이 바람직하다. 더욱이, CMOS 기반 고체 이미지 센서들은 CMOS 기반 고체 이미지 센서 구성요소와 동시에 CMOS 기반 전기 지원 회로 구성요소의 제조를 허용한다.
일반적으로는 고체 이미지 센서들 및 구체적으로는 CMOS 이미지 센서들은 광전자 구성요소 제조 기술 분야에서 바람직하지만, 일반적으로는 고체 이미지 센서들 및 구체적으로는 CMOS 이미지 센서들이 전적으로 문제가 없는 것은 아니다. 특히, 동적 범위 성능 개선과 같은 성능 개선이, 정확하고 높은 콘트라스트 이미지를 제공하기 위해, 일반적으로는 고체 센서들 및 구체적으로는 CMOS 이미지 센서들에 대체로 바람직하다.
다양한 고체 센서 구조들 및 설계들, 및 고체 센서를 제조하기 위한 방법들이 광전자 기술 분야에 공지되어 있다.
예를 들어, 미국 특허 공개 번호 제2004/0436784호에서 Bock은, 다른 특징들 중에서도 넓은 동적 범위를 포함하는 CMOS 픽셀 센서 셀을 교시한다. 이 특정한 CMOS 픽셀 센서 셀은 3 위상 동작 방법의 이용을 통해 넓은 동적 범위를 제공한다.
게다가, 미국 특허 공개 번호 제2005/0224843호, 미국 특허 번호 제 7,091,531호 및 미국 특허 공개 번호 제2006/0243887호에서 Boemler는, 넓은 동적 범위를 갖는 또 다른 CMOS 픽셀 센서 셀을 교시한다. 이 특정한 CMOS 픽셀 센서 셀은 가변 정전용량을 갖는 플로팅 확산의 이용을 통해 넓은 동적 범위를 제공한다.
전하 결합 장치(CCD) 이미지 센서를 포함하고 특히 상보성 금속 산화막 반도체(CMOS) 이미지 센서를 또한 포함하는 고체 센서들은, 고체 센서 기술이 발전함에 따라 지속적으로 관심 대상이고 지속적으로 중요한 것일 수 있다. 따라서, 개선된 동적 범위 능력을 포함하는 개선된 성능을 제공하는, 고체 센서들, 고체 센서들의 제조를 위한 설계 구조, 및 고체 센서들의 동작을 위한 방법은 물론, 관련된 구성요소 서브구조가 바람직하다.
본 발명은 열 회로(column circuit)를 포함하는 픽셀 센서 셀, 열 회로를 포함하는 픽셀 센서 셀을 제조하기 위한 설계 구조, 및 열 회로를 포함하는 픽셀 센서 셀을 동작시키기 위한 방법을 포함한다. 앞서 말한 픽셀 센서 셀, 설계 구조 및 방법의 각각은 픽셀 센서 셀의 동작시에 다양한 용량의 로딩 스테이지에서 픽셀 센서 셀 내의 플로팅 확산 상에 저장된 전하에 관한 복수의 데이터 포인터들의 세트(즉, 기준 데이터 포인트와 신호 데이터 포인트의 쌍)의 사용에 입각하고 있고, 플로팅 확산에서부터 열 회로까지 판독되는 경우, 복수의 데이터 포인터들의 세트가 픽셀 센서 셀에 가변적이고 넓은 동적 범위를 제공하도록 해준다.
본 발명에 따른 열 회로를 포함하는 특정한 픽셀 센서 셀은 전송 게이트 트랜지스터의 제1 소스/드레인 영역에 직렬로 결합된 광다이오드를 포함한다. 픽셀 센서 셀은 또한 전송 게이트 트랜지스터의 제2 소스/드레인 영역에 직렬로 결합된 플로팅 확산을 포함한다. 픽셀 센서 셀은 또한 플로팅 확산에 연결된 소스 팔로워 트랜지스터의 게이트를 통해 플로팅 확산에 결합된 열 회로 출력을 포함하고, 이 소스 팔로워 트랜지스터는 소스/드레인 영역이 열 회로 출력을 제공하는 행 선택 트랜지스터에 직렬로 결합된다. 픽셀 센서 셀은 또한 열 회로 출력에 연결된 열 회로를 포함한다. 열 회로는 열 회로 출력에 병렬로 연결된 제1 소스/드레인 영역을 갖는 적어도 2개의 패스 게이트 트랜지스터를 포함하고, 각각의 패스 게이트 트랜지스터는 또한 개별적인 데이터 저장 커패시터에 직렬로 연결된 제2 소스/드레인 영역을 갖는다.
열 회로를 포함하는 픽셀 센서 셀을 제조하기 위한 특정하 설계 구조는, 기계 판독가능한 매체 내에 내장되고, 전송 게이트 트랜지스터의 제1 소스/드레인 영역에 직렬로 결합된 광다이오드를 포함한다. 설게 구조는 또한 전송 게이트 트랜지스터의 제2 소스/드레인 영역에 직렬로 결합된 플로팅 확산을 포함한다. 설계 구조는 또한 플로팅 확산에 연결된 소스 팔로워 트랜지스터의 게이트를 통해 플로팅 확산에 결합된 열 회로 출력을 포함하고, 이 소스 팔로워 트랜지스터는 소스/드레인 영역이 열 회로 출력을 제공하는 행 선택 트랜지스터에 직렬로 결합된다. 설계 구조는 또한 열 회로 출력에 연결된 열 회로를 포함한다. 열 회로는 열 회로 출력에 병렬로 연결된 제1 소스/드레인 영역을 갖는 적어도 2개의 패스 게이트 트랜지스터를 포함하며, 각각의 패스 게이트 트랜지스터는 또한 개별적인 데이터 저장 커패시터에 직렬로 연결된 제2 소스/드레인 영역을 갖는다.
열 회로를 포함하는 픽셀 센서 셀을 동작시키기 위한 특별한 방법은, (1) 전송 게이트 트랜지스터의 제1 소스/드레인 영역에 직렬로 결합된 광다이오드; (2) 전송 게이트 트랜지스터의 제2 소스/드레인 영역에 직렬로 결합된 플로팅 확산; (3) 플로팅 확산에 연결된 소스 팔로워 트랜지스터의 게이트를 통해 플로팅 확산에 결합된 열 회로 출력(이 소스 팔로워 트랜지스터는 소스/드레인 영역이 열 회로 출력을 제공하는 열 선택 트랜지스터에 직렬로 결합됨); 및 (4) 열 회로 출력에 연결된 열 회로(이 열 회로는 열 회로 출력에 병렬로 연결된 제1 소스/드레인 영역을 갖는 적어도 2개의 패스 게이트 트랜지스터를 포함하고, 각각의 패스 게이트 트랜지스터는 또한 개별적인 데이터 저장 커패시터에 직렬로 연결된 제2 소스/드레인 영역을 갖음)를 포함하는 픽셀 센서 셀을 제공하는 단계를 포함한다. 또한, 이 특정한 방법은, 적어도, (1) 전송 게이트 트랜지스터가 오프(off)인 경우 플로팅 확산으로부터의 제1 기준 전하 및 제1 신호 전하; (2) 전송 게이트 트랜지스터가 온(on)인 경우 플로팅 확산으로부터의 제2 기준 전하 및 제1 신호 전하와는 상이한 제2 신호 전하를, 개별적인 데이터 저장 커패시터에서 판독하는 단계를 포함한다.
본 발명에 따라, 열 회로(column circuit)를 포함하는 픽셀 센서 셀, 열 회로를 포함하는 픽셀 센서 셀을 제조하기 위한 설계 구조, 및 열 회로를 포함하는 픽셀 센서 셀을 동작시키기 위한 방법은, 플로팅 확산으로부터의 기준 데이터 포인트와 신호 데이터 포인트의 다수의 쌍들을 측정할 수 있다. 플로팅 확산 용량에 전송 게이트 트랜지스터 용량을 배제하거나 포함함으로써, 가변 용량이 제공되어, 열 회로를 포함하는 픽셀 센서 셀에 가변의 동적 범위를 제공할 수 있다.
본 발명의 목적, 특징들 및 이점들이 이하에 기술되는 바와 같이, 바람직한 실시예의 설명에 있는 내용으로 이해된다. 바람직한 실시예의 설명은 본 개시의 재료 부분을 형성하는 첨부 도면의 내용으로 이해된다.
도 1은 본 발명의 실시예에 따른 픽셀 센서 셀의 개략적인 회로 레이아웃도를 도시하고, 일반적으로 도 1에 도시된 바와 같은 특정한 픽셀 센서 셀은 종래 기술에 해당한다.
도 2는 도 1에 도시된 개략적인 회로 레이아웃도를 갖는 픽셀 센서 셀과 함께 사용되는 본 발명의 실시예에 따른 열 회로의 개략적인 회로 레이아웃도를 도시한다.
도 3은 본 발명의 실시예에 따른 열 회로를 포함하는 픽셀 센서 셀을 동작시키기 위한 특정한 방법을 따르는 프로세스 단계들을 나타내는 프로세스 흐름도를 도시한다.
도 4는 본 발명의 실시예에 따른 열 회로를 포함하는 픽셀 센서 셀에 대한 높은 이득 좁은 동적 범위 상태 및 낮은 이득 넓은 동적 범위 상태를 나타내는 잡음 대 신호의 그래프를 도시한다.
도 5는 본 발명을 따르지 않는 열 회로를 포함하는 픽셀 센서 셀에 대한 동적 범위 상태를 나타내는 평균 측정 신호 대 LED 구동 전압의 그래프를 도시한다.
도 6은 본 발명에 따른 열 회로를 포함하는 픽셀 센서 셀에 대한 개선된 동적 범위 상태를 나타내는 평균 측정 신호 대 LED 구동 전압의 그래프를 도시한다.
도 7은 반도체 설계, 제조 및/또는 테스트에서 사용되는 설계 프로세스의 흐름도를 도시한다.
도 1은 본 발명의 실시예에 따른 픽셀 센서 셀의 개략적인 회로 레이아웃도를 도시하고, 일반적으로 도 1에 도시된 바와 같은 특정한 픽셀 센서 셀은 종래 기술에 해당한다.
도 2는 도 1에 도시된 개략적인 회로 레이아웃도를 갖는 픽셀 센서 셀과 함께 사용되는 본 발명의 실시예에 따른 열 회로의 개략적인 회로 레이아웃도를 도시한다.
도 3은 본 발명의 실시예에 따른 열 회로를 포함하는 픽셀 센서 셀을 동작시키기 위한 특정한 방법을 따르는 프로세스 단계들을 나타내는 프로세스 흐름도를 도시한다.
도 4는 본 발명의 실시예에 따른 열 회로를 포함하는 픽셀 센서 셀에 대한 높은 이득 좁은 동적 범위 상태 및 낮은 이득 넓은 동적 범위 상태를 나타내는 잡음 대 신호의 그래프를 도시한다.
도 5는 본 발명을 따르지 않는 열 회로를 포함하는 픽셀 센서 셀에 대한 동적 범위 상태를 나타내는 평균 측정 신호 대 LED 구동 전압의 그래프를 도시한다.
도 6은 본 발명에 따른 열 회로를 포함하는 픽셀 센서 셀에 대한 개선된 동적 범위 상태를 나타내는 평균 측정 신호 대 LED 구동 전압의 그래프를 도시한다.
도 7은 반도체 설계, 제조 및/또는 테스트에서 사용되는 설계 프로세스의 흐름도를 도시한다.
열 회로를 포함하는 픽셀 센서 셀, 열 회로를 포함하는 픽셀 센서 셀을 제조하기 위한 설계 구조, 및 열 회로를 포함하는 픽셀 센서 셀을 동작시키기 위한 방법을 포함하는, 본 발명은 이하에 기술되는 설명의 내용으로 이해된다. 이하에 기술되는 설명은 앞서 기술된 도면의 내용으로 이해된다.
도 1은 본 발명의 실시예에 따른 픽셀 센서 셀의 개략적인 회로 레이아웃도를 도시하고, 일반적으로 도 1에 도시된 바와 같은 특정한 픽셀 센서 셀은 종래 기술에 해당한다.
도 1은 광다이오드(PD)를 도시하며, 이 광다이오드(PD) 내에서 전하 생성을 제공하는 유입되는 복사선(IR)이 광다이오드(PD) 상에 입사된다. 광다이오드(PD)의 전기적 출력은 전송 게이트(TG) 트랜지스터(T1)의 제1 소스/드레인 영역에 연결된다. 전송 게이트(TG) 트랜지스터(T1)의 다른 소스/드레인 영역은 플로팅 확산(FD)에 연결된다. 또한, 리셋 게이트(RG) 트랜지스터(T2)의 소스/드레인 영역 및 소스 팔로워(SF) 트랜지스터(T3)의 게이트가 플로팅 확산(FD)에 연결된다. 리셋 게이트(RG) 트랜지스터(T2)의 다른 소스/드레인 영역 및 소스 팔로워(SF) 트랜지스터(T3)의 제1 소스/드레인의 영역은 전원 공급기(Vdd)에 연결된다. 소스 팔로워(SF) 트랜지스터(T3)의 제2 소스/드레인 영역은 열 선택(RS) 트랜지스터(T4)의 제1 소스/드레인 영역에 연결된다. 열 선택(RS) 트랜지스터(T4)의 나머지 소스/드레인 영역은 도 1에 도시된 개략적인 회로 레이아웃도를 갖는, 픽셀 센서 셀에 대한 출력 신호를 제공한다.
도 2는 도 1에 도시된 개략적인 회로 레이아웃도를 갖는, 픽셀 센서 셀에 연결된 본 발명의 특정한 실시예에 따른 열 회로를 도시한다. 도 1 및 도 2에 도시된 바와 같이, 도 1의 픽셀 센서 셀과 도 2의 열 회로는 노드(CC-OUT)를 경유하여 연결된다(즉, 도 2의 CC-OUT 노드는 도 1의 픽셀 센서 셀 출력에 연결됨).
도 2에서, 열 회로 출력(CC-OUT)은 열 인에이블(CE) 트랜지스터(T6)의 소스/드레인 영역에 연결되고, 이 열 인에이블(CE) 트랜지스터(T6)의 소스/드레인 영역은 전류 미러(CM) 트랜지스터(T5)의 제1 소스/드레인 영역에 직렬로 연결된다. 전류 미러(CM) 트랜지스터(T5)의 제2 소스/드레인 영역은 그라운드에 연결된다. 또한, 상보성 패스 게이트로서 의도되는 병렬로 짝을 이루는 상보성 트랜지스터들의 쌍들(ref/refbar, sig/sigbar, ref2/ref2bar 및 sig2/sig2bar)이 연결되는 버스는 열 회로 출력(CC-OUT)에 연결된다. 앞서 말한 병렬로 짝을 이루는 상보성 트랜지스터들의 쌍들의 각각의 말단부에, 특별히 지정된 커패시터들(Cref, Csig, Cref2 또는 Csig2)이 연결된다.
일반적으로, 도 1 및 도 2의 개략적인 회로 레이아웃도에서 도시되는 특정한 광다이오드(PD), 트랜지스터들(T1-T6), 병렬로 짝을 이루는 상보성 트랜지스터들의 쌍들(ref/refbar, sig/sigbar, ref2/ref2bar 및 sig2/sig2bar), 및 커패시터들(Cref, Csig, Cref2 및 Csig2)은 이와 다른 언급이 없는 한, 반도제 제조 기술 분야에서 통상적인 것들이다. 통상, 광다이오드(PD)는 p형 반도체 기판 내에서 입방 센티미터 당 약 5e15에서 약 5e17개의 n 도펀트 원자들을 포함하는 도펀트 농도를 갖는 n형 광다이오드를 포함하고, p형 반도체 기판은 입방 센티미터 당 약 1e13에서 약 1e17개의 p 도펀트 원자들을 포함하는 p 도펀트 농도를 갖는다. 대안적인 도펀트 극성 및 농도가 실시예의 내용 및 본 발명 내에서 또한 사용될 수 있다.
당업자라면 이해할 수 있는 바와 같이, 도 1의 개략적인 회로 레이아웃도를 갖는 픽셀 센서 셀 및 도 2에 도시된 개략적인 회로 레이아웃도를 갖는 열 회로를 포함하는 복합 전기 회로의 동작에 대한 논의가 도 3의 개략적인 프로세스 흐름도의 내용으로 또한 이해된다.
(도 1 및 도 2에서 도시된 개략적인 회로 레이아웃도를 갖는 복합 전기 회로 내에 가변적이고 개선된 동적 범위 능력을 제공하는) 도 3의 개략적인 프로세스 흐름도 내의 첫 프로세스 단계(10)로서, 광다이오드(PD) 및 플로팅 확산(FD) 양자 모두는 리셋된다. 광다이오드(PD) 및 플로팅 확산(FD)의 이러한 리셋은, 리셋 게이트(RG) 트랜지스터(T2) 및 전송 게이트(TG) 트랜지스터(T1)를 작동시킴으로써, 광다이오드(PD) 상의 저장된 전하를 제거하고 플로팅 확산(FD)을 공지된 전위까지 이르게하여, 광다이오드(PD)를 완전히 공핍시키는 것을 의도한다. 광다이오드(PD) 및 플로팅 확산(FD)의 리셋이 완료되면, 전송 게이트(TG) 트랜지스터(T1) 및 리셋 게이트(RG) 트랜지스터(T2) 양자 모두는 턴오프된다.
도 3의 개략적인 프로세스 흐름도 내의 다음 프로세스 단계(20)로서, 광다이오드(PD)는 광으로 조사되어, 광다이오드(PD) 상에 전하가 생성되고 저장된다. 도 1의 개략적인 회로 레이아웃도 내에 도시된 바와 같은 기술을 따르는 일반적인 셀 센서 셀의 경우, 광다이오드(PD)로의 조사로 입사되어 광다이오드(PD) 상에 생성되고 저장된 전하의 양은, 통상적으로 약 5에서 약 30000개의 전자들의 범위를 가질 것이다.
도 3의 개략적인 프로세스 흐름도 내의 다음 프로세스 단계(30)로서, 플로팅 확산(FD)만을 리셋하고, 광다이오드(PD)는 리셋하지 않는다. 플로팅 확산(FD)만을 리셋하고, 광다이오드(PD)는 리셋하지 않는 것은, 광다이오드(PD)와 플로팅 확산(FD)을 리셋하기 위한 프로세스 단계(10)의 내용에 있는 앞서 설명한 바와 같은 방법을 이용하여 이루어지지만, 오직 리셋 게이트(RG) 트랜지스터(T2)만을 작동 및 이용하고 전송 게이트(TG) 트랜지스터(T1)는 작동 및 이용하지 않는다.
도 3의 개략적인 프로세스 흐름도 내의 다음 프로세스 단계(40)로서, 리셋 이후에, 전송 게이트(TG) 트랜지스터(T1)가 오프이면, 플로팅 확산(FD) 상의 전위 전압값은, 제1 기준 전압으로서 커패시터(Cref) 상으로 판독된다.
도 3의 개략적인 프로세스 흐름도 내의 다음 프로세스 단계(50)로서, 광다이오드(PD)로부터의 전하는 부분적으로 플로팅 확산(FD)으로 전송된다. 광다이오드(PD)로부터 플로팅 확산(FD)으로 전하의 이러한 부분적 전송은, 전송 게이트(TG) 트랜지스터(T1)에 대한 상이한 동작 전압(즉, TGHi)의 사용에 의해 이루어질 수 있다. 특정한 실시예의 내용에 있는 이러한 상이한 동작 전압은, 도 1의 픽셀 센서 셀의 상이한 동적 범위 옵션을 지정하기 위해 사용될 수 있다.
도 3의 개략적인 프로세스 흐름도 내의 다음 프로세스 단계(60)로서, 광다이오드(PD)로부터 플로팅 확산(FD)으로 새롭게 전송되는 전하는, 플로팅 확산의 전압에 변화를 일으킨다. 이러한 플로팅 확산 전압은 전송 게이트(TG) 트랜지스터(T1)가 온이면, 제2 신호로서 커패시터(Csig2) 상에서 판독된다.
도 3의 개략적인 프로세스 흐름도 내의 다음 프로세스 단계(70)로서, 전송 게이트(TG) 트랜지스터(T1)는 턴오프된다.
도 3의 개략적인 프로세스 흐름도 내의 다음 프로세스 단계(80)로서, 플로팅 확산(FD)의 전압값은, 전송 게이트(TG) 트랜지스터(T1)가 오프이면, 제1 신호로서 커패시터(Csig) 상에서 판독된다.
도 3의 개략적인 프로세스 흐름도 내의 다음 프로세스 단계(90)로서, 광다이오드(PD)를 다시 한번 리셋하고 플로팅 확산(FD)을 리셋하기 위해서, 전송 게이트(TG) 트랜지스터(T1) 및 리셋 게이트(RG) 트랜지스터(T2)가 턴온 된다.
도 3의 개략적인 프로세스 흐름도 내의 다음 프로세스 단계(100)로서, 리셋 게이트(RG) 트랜지스터(T2)가 턴오프 된다.
도 3의 개략적인 프로세스 흐름도 내의 최종 프로세스 단계(110)로서, 플로팅 확산(FD) 상의 전압값은 전송 게이트(TG) 트랜지스터(T1)가 턴온이면 제2 기준 용량으로서 커패시터(Cref2) 상에서 판독된다.
도 3의 개략적인 프로세스 흐름도 내의 앞서 말한 프로세스 단계들의 결과로서, 커패시터(Cref) 상의 제1 기준 전압 및 커패시터(Csig) 상의 제1 신호 전압을 획득하고, 이들값 모두는 전송 게이트(TG) 트랜지스터(T1)가 오프이면, 플로팅 확산(FD)으로부터 특정 커패시터(Cref 또는 Csig)로 판독된다. 또한, 도 3의 개략적인 프로세스 흐름도 내의 앞서 말한 프로세스 단계들로부터의 결과는, 전송 게이트(TG) 트랜지스터(T1)가 온이면, 플로팅 확산(FD)으로부터 특정 커패시터(Cref2 또는 Csig2)로 판독되는, 커패시터(Cref2) 상의 제2 기준 전압 및 커패시터(Csig2) 상의 제2 신호 전압이다.
당업자에 의해 이해되는 바와 같이, 도 3의 프로세스 흐름도의 내용에서 플로팅 확산(FD)으로부터 특정 커패시터(Cref, Csig, Cref2 또는 Csig2)로의 전압의 "판독"은, 행 선택(RS) 트랜지스터(T4)(도 1에 도시됨)를 턴온하고, 열 인에이블(CE) 트랜지스터(T6)(도 2에 도시됨)를 턴온하며, 적합한 상보성 패스 게이트 트랜지스터(Cref 상의 전위를 판독하기 위한 REF, 및 REFBAR; Csig 상의 전위를 판독하기 위한 SIG 및 SIGBAR, 등)를 턴온함으로써 착수된다. 트랜지스터(T5)는 보통 당해 기술에 공지된 바와 같은 노드(CM)에 부착된 전류 미러 회로로부터 적절하게 바이어스된다(통상, 트랜지스터(T5)를 통해 약 1uA에서부터 100uA의 전류를 허용하도록 바이어스됨).
도 3의 개략적인 프로세스 흐름도 내의 앞서 말한 프로세스 순서로부터, V(Csig)?V(Cref) 및 V(Csig2)?V(Cref2)에 대한 차등 전압값이 용이하게 측정되고 결정될 수 있다. 따라서, V(Csig)?V(Cref) 차등 전압값은 높은 이득, 낮은 잡음 및 좁은 동적 범위를 제공하는 보통의 낮은 잡음 상관된 더블 샘플링 방법의 결과이다. 이 특정한 데이터 세트는 광다이오드 상의 낮은 레벨의 전하에 대해서 최상의 높은 이득을 획득하기 위해서 낮은 용량의 플로팅 확산(FD)을 요구한다. V(Csig2)?V(Cref2) 데이터 세트는 비교적 낮은 이득 넓은 동적 범위를 제공하기 위해서 전송 게이트(TG) 트랜지스터(T1) 용량의 값만큼 플로팅 확산(FD) 용량을 효과적으로 증가시키는 비상관된 더블 샘플링 모드에 대응한다. 이 특정한 제2 데이터 세트는 또한, 전송 게이트(TG) 트랜지스터(T1)의 가능한 특정 바이어스(즉, TGHi)에 의해서 플로팅 확산 전압의 레벨 시프트를 제공할 수 있다.
앞서 말한 실시예 및 본 발명에 대한 관점을 제공하기 위해 실용적인 예가 도움이 된다. 이와 같은 실용적인 예에 있어서, 광다이오드(PD) 상에서 20개 전자들의 신호를 가정할 수 있다. 또한, 1 펨토 패럿의 플로팅 확산(FD) 용량을 가정할 수 있다. 광다이오드(PD)의 전자 20개의 전하를 플로팅 확산 상으로 전송할 시에, 20개 (전자) x 1.6e-19 (전자 당 쿨롱) / 1e-15 (패럿) = 3 mV의 플로팅 확산(FD) 상에서 전압의 변화를 관찰할 수 있고, 이것은 종래의 소스 팔로워 회로에 의해 해결 가능하고, 커패시터들(Csig 및 Cref) 상의 전위들 간의 차이로서 측정된다. 표준 증폭기 회로는, 1 펨토 패럿의 플로팅 확산(FD) 용량을 포함하고, Csig 및 Cref를 이용하여 약 6250개 전자들의 전하를 해결하기 위한 능력을 제공하여, 앞서 말한 수학적 분석의 내용으로, 약 1 볼트의 동적 범위를 가질 수 있음을 또한 가정된다.
추가의 예로서, 전자 20,000개의 전하를 갖는 광다이오드를 가정하면, 1 펨토 패럿의 플로팅 확산(FD) 용량 및 2.5 펨토 패럿의 전송 게이트(TG) 트랜지스터(T1) 용량(전송 게이트(TG) 트랜지스터(T1)가 온인 경우)을 또한 가정할 수 있다. 오직 1 펨토 패럿의 플로팅 확산(FD) 용량만을 고려하는 경우, 전자 20000개의 전하는 플로팅 확산 상의 전압 변화를 일으킬 것이다(20000 x 1.6e-19 (전자 당 쿨롱) / 1e-15 (패럿) = 3.2 V). 이것은 표준 3.3 볼트 기술의 증폭기가 동작할 수 있는 범위 이상이다. 그러나, 커패시터(Csig2) 상으로 플로팅 확산(FD) 전하를 판독할 경우에 1 펨토 패럿의 플로팅 확산(FD) 용량에 대한 2.5 펨토 패럿의 전송 게이트(TG) 트랜지스터(T1) 용량을 포함하면, 정확하게 측정될 수 있는 전자 전하의 갯수의 3.5배 증가가 실현될 수 있다. 따라서, 이 예의 경우, Csig2 및 Cref2 상에서 측정되는 차등 전압은 20000 x 1.6e-19 (전자 당 쿨롱) / 3.5e-15 (패럿) = 0.91 V가 될 것이다.
도 4는 앞서 말한 예에 따라서 열 회로를 포함하는 픽셀 센서 셀에 대한 잡음 특성(즉, 잡음 대 신호)을 나타내는 그래프를 도시한다. 도 4는 낮은 이득 잡음(LGN) 및 높은 이득 잡음(HGN)을 도시하고, 이들은 둘 다 판독 체인 잡음과 결합된 전자들의 갯수의 제곱근으로서 결정된다. 도 4는 또한 낮은 이득 리셋 잡음(LGRN)[볼츠만 상수, 온도 및 플로팅 확산(FD)과 전송 게이트(TG) 트랜지스터의 총 용량에 대한 곱의 제곱근(즉, sqrt (kT (Cfd + Ctg))으로서 결정됨], 및 대응하는 높은 이득 리셋 잡음(HGRN)[전송 게이트(TG) 트랜지스터 용량이 없음(즉, sqrt (kT Cfd))]을 도시한다.
도 5는 본 발명의 방법에 따라 동작되는 열 회로를 포함하지 않는, 종래의 모드(즉, 높은 이득)에서 동작하는 CMOS 이미지 센서에 대한 평균 응답 대 발광 다이오드(LED) 구동 전압의 그래프를 도시한다. 도 5의 그래프에 도시된 바와 같이, 신호는 약 1.8 V의 LED 전압까지의 광 응답을 정확하게 측정할 수 있고, 이 전압 이상에서 광 응답은 비선형이 된다.
도 6은 본 발명의 방법에 따라 낮은 이득 모드로 동작되는 열 회로를 포함하는 CMOS 이미지 센서에 대한 평균 측정 응답 대 LED 구동 전압의 그래프를 도시한다. 도 6의 그래프에 도시된 바와 같이, 신호 판별은 1.5와 3.8 V사이에서 허용될 수 있고, 낮은 이득 모드와 조합되는 경우, 0에서 부터 3.8 V까지의 측정을 허용한다.
보다 구체적으로 앞서 말한 실시예 및 보다 일반적으로 본 발명은, 실시예 및 본 발명에 대한 몇 가지 확장 및 개선 사항이 있을 수 있음을 고려한다. 특히, 플로팅 확산(FD) 용량은 예를 들어 1 펨토 패럿보다 작게 더 낮아질 수 있고, 그리하여 좁은 동적 범위 영역에서 CMOS 이미지 센서의 감도가 증가될 수 있다.
게다가, 전송 게이트(TG) 트랜지스터(T1) 용량은 또한 증가될 수 있고, 그 결과로 플로팅 확산(FD) 및 전송 게이트(TG) 트랜지스터(T1)의 보다 높은 총 용량비는 CMOS 이미지 센서에 대한 넓은 동적 범위에서 보다 좁은 감도를 산출할 것이다.
더욱이, 앞서 제시된 바와 같이, 전송 게이트(TG) 트랜지스터의 작동 전압(즉, TGHi)에 대한 특정한 중간값의 사용은, 플로팅 확산 전하 또는 전위가 다음 스테이지 증폭기에 존재할 때의 차이를 제공할 레벨 시프터로서의 사용에 대해 고려될 수 있다.
개략적인 회로 레이아웃도 및 회로 동작적 관점에서부터, 본 실시예 및 본 발명은 기준 신호의 초기 판독을 증폭기에 제공함으로써, 4개보다 적은 커패시터들(Cref, Csig, Cref2 및 Csig2), 그러나 적어도 2개의 커패시터 또는 대안적으로 적어도 3개의 커패시터들의 사용을 또한 고려한다.
또한, 회로도 레이아웃 및 회로 동작적 관점에서부터, 본 실시예 및 본 발명은 도 1(즉, 회로도 레이아웃이 도 2에 도시된 열 회로 내에 포함된 트랜지스터들을 포함하는 것으로 의도되지 않은 4개의 트랜지스터들을 포함함)에 도시된 개략적인 회로 레이아웃도를 갖는 픽셀 센서 셀 이외의 셀 사용을 고려한다. 따라서, 본 실시예 및 본 발명은 또한 전송 게이트(TG) 트랜지스터(T1) 및 플로팅 확산(FD)의 픽셀 센서 셀 내에서 적절하게 포함되는, 4개의 트랜지스터들 보다 많고 최대 적어도 7개의 트랜지스터들을 갖는 픽셀 센서 셀에 대한 적용 가능성을 고려한다.
회로 설계의 관점으로부터, 본 발명은 또한 공유된 픽셀 아키텍처(즉, 2개의 픽셀은 예를 들어 1개의 리셋 게이트(RG) 트랜지스터, 1개의 소스 팔로워(SF) 트랜지스터, 및 1개의 행 선택(RS) 트랜지스터, 그러나 2개 또는 4개의 전송 게이트(TG) 트랜지서들의 제공 및 사용을 위해 동일한 플로팅 확산을 공유함)를 고려한다. 본 발명은 또한 행 선택 트랜지스터가 제거되는 경우(즉, 비공유 버전은 3개의 트랜지스터들을 포함함, 2개의 공유 버전은 2개의 전송 게이트 트랜지스터들을 포함하는 4개의 트랜지스터들을 포함함, 그리고 4개의 공유 버전은 4개의 전송 게이트 트랜지스터들을 포함하는 6개의 트랜지스터들을 포함함)인 스위칭된 레일 아키텍처를 고려한다.
게다가, 본 발명에 따른 열 회로 구조는, 수 많은 다른 보통의 CMOS 이미지 센서 아키텍처에 적용될 수 있다. 본 발명에 따른 열 회로는 비공유 4T 픽셀 센서 셀뿐만 아니라 공유 픽셀 센서 셀 아키텍처(2개의 공유 트랜지스터들, 4개의 공유 트랜지스터들)로 이용될 수 있다. 본 발명에 따른 열 회로는 또한 행 선택 트랜지스터로 이용될 수 있고, 또한 스위칭 레일 아키텍처(공유 및 비공유 양자 모두)로 이용될 수도 있다. 본 발명에 따른 열 회로는 일반적으로 전압 변환을 위해 전하를 플로팅 확산으로 전송하는 광다이오드/광게이트에 있는 전하에 의존하는 임의의 픽셀 센서 셀 아키텍처로 이용될 수 있다.
도 7은 예를 들어 반도체 설계, 제조 및/또는 테스트에 이용되는 예시적인 설계 흐름도(900)의 블럭도를 도시한다. 설계 흐름도(900)는 설계되는 IC의 타입에 따라 변할 수 있다. 예를 들어, ASIC(application specific IC)을 생성하기 위한 설계 흐름도(900)는 표준 구성요소를 설계하기 위한 설계 흐름도(900)와 상이할 수 있다. 바람직하게, 설계 구조(920)는 설계 프로세스(910)에 대한 입력이고, IP 제공자, 코어 개발자, 또는 기타의 설계 회사로부터의 결과일 수 있거나, 설계 흐름도의 운영자에 의해 생성될 수 있고, 또는 다른 소스로부터 생성될 수도 있다. 설계 구조(920)는 도 1 및 도 2에 도시된 바와 같은 본 발명의 실시예를 스케매틱 또는 HDL, 하드웨어 기술 언어(예컨대, 베릴로그, VHDL 등)의 형태로 포함한다.
설계 구조(920)는 하나 이상의 기계 판독가능한 매체 상에 포함될 수 있다. 예를 들어, 설계 구조(920)는 도 1 및 도 2에 도시된 바와 같이 본 발명의 실시예의 텍스트 파일 또는 그래픽 표현일 수 있다. 바람직하게, 설계 프로세스(910)는 도 1 및 도 2에 도시된 바와 같은 본 발명의 실시예를 네트리스트(980) 내로 합성하고(또는 바꿈), 이 네트리스트(980)는 집적 회로 설계에서 다른 소자들 및 회로들로의 연결을 기술하고 적어도 하나의 기계 판독가능한 매체 상에 기록되는 예를 들어 와이어, 트랜지스터, 로직 게이트, 제어 회로, I/O, 모듈 등의 리스트이다. 이것은 네트리스트(980)가 회로에 대한 설계 사양 및 파라미터들에 따라서 한번 이상 재합성되는 반복 프로세스일 수 있다.
설계 프로세스(910)는 다양한 입력들, 예를 들어 제공된 제조 기술(예컨대, 32nm, 45 nm, 90 nm 등의 상이한 기술 노드들)에 대해 공통적으로 사용되는 소자들, 회로, 및 장치들의 세트를 하우징하여 모델, 레이아웃, 및 심볼 표현을 포함할 수 있는 라이브러리 소자(930), 설계 사양(940), 특징 데이터(950), 검증 데이터(960), 설계 규칙(970), 및 테스트 데이터 파일(985)(테스트 패턴 및 기타 테스팅 정보를 포함할 수 있음)로부터의 입력을 이용하는 것을 포함할 수 있다. 설계 프로세스(910)는 또한, 예를 들어 타이밍 분석, 검증, 설계 규칙 체킹, 배치 및 배선 동작 등과 같은 표준 회로 설계 프로세스를 포함할 수 있다. 집적 회로 설계의 당업자라면, 본 발명의 범위 및 사상으로부터 벗어나지 않고 설계 프로세스(910)에서 사용될 수 있는 가능한 전자 설계 자동화 툴 및 애플리케이션의 범위를 이해할 수 있다. 본 발명의 설계 구조는 임의의 특정한 설계 흐름으로 제한되지 않는다.
바람직하게, 설계 프로세스(910)는 (가능하다면) 임의의 부가적인 집적 회로 설계 또는 데이터와 함께, 도 1 및 도 2에 도시된 바와 같은 본 발명의 실시예를 제2 설계 구조(990)로 바꾼다. 설계 구조(990)는 집적 회로의 레이아웃 데이터의 교환을 위해 사용되는 데이터 포맷 및/또는 심볼 데이터 포맷(예컨대, GDSII (GDS2), GL1, OASIS, 맵 파일, 또는 이와 같은 설계 구조를 저장하기 위한 임의의 기타 적합한 포맷으로 저장되는 정보)으로 저장 매체 상에 존재한다. 설계 구조(990)는 예를 들어, 심볼 데이터, 맵 파일, 테스트 데이터 파일, 설계 콘텐츠 파일, 제조 데이터, 레이아웃 파라미터, 와이어, 메탈의 레벨, 비아, 모양, 제조 라인을 통한 라우팅을 위한 데이터, 및 도 1 및 도 2에 도시된 바와 같은 본 발명의 실시예를 생성하기 위해 반도체 제조자에 의해 요구되는 임의의 기타 데이터와 같은 정보를 포함할 수 있다. 그 다음에, 설계 구조(990)는 스테이지(995)로 진행할 수 있고, 여기서 설계 구조(990)는 예를 들어, 테이프-아웃으로 진행하고, 제조를 위해 배포되고, 마스크 하우스에 배포되고, 다른 설계 하우스로 보내지고, 소비자에게 되돌려 보낸다.
바람직한 실시예는 본 발명을 제한하기 보다는 본 발명을 설명하기 위한 것이다. 본 발명에 따라 또한 첨부된 특허 청구의 범위에 따라, 열 회로를 포함하는 픽셀 센서 셀, 열 회로를 포함하는 픽셀 센서 셀을 제조하기 위한 설계 구조, 또는 열 회로를 포함하는 픽셀 센서 셀의 동작을 위한 방법을 여전히 제공하지만, 바람직한 실시예에 따라 열 회로를 포함하는 픽셀 센서 셀의 방법, 재료, 구조 또는 크기에 대한 변경 및 변형이 행해질 수 있다.
PD: 광다이오드 IR: 유입되는 복사선
FD: 플로팅 확산 TG: 전송 게이트
RG: 리셋 게이트 SF: 소스 팔로워
RS: 행 선택 CE: 열 인에이블
CM: 전류 미러
900: 설계 흐름도 910: 설계 프로세스
920: 설계 구조 930: 라이브러리 소자
940: 설계 사양 950: 특징 데이터
960: 검증 데이터 970: 설계 규칙
980: 네트리스트 985: 테스트 파일
990: 제2 설계 구조
FD: 플로팅 확산 TG: 전송 게이트
RG: 리셋 게이트 SF: 소스 팔로워
RS: 행 선택 CE: 열 인에이블
CM: 전류 미러
900: 설계 흐름도 910: 설계 프로세스
920: 설계 구조 930: 라이브러리 소자
940: 설계 사양 950: 특징 데이터
960: 검증 데이터 970: 설계 규칙
980: 네트리스트 985: 테스트 파일
990: 제2 설계 구조
Claims (10)
- 픽셀 센서 셀 회로로서,
전송 게이트 트랜지스터의 제1 소스/드레인 영역에 직렬로 결합된 광다이오드;
상기 전송 게이트 트랜지스터의 제2 소스/드레인 영역에 직렬로 결합된 플로팅 확산부;
상기 플로팅 확산부에 연결된 소스 팔로워 트랜지스터 - 상기 소스 팔로워 트랜지스터는 소스/드레인 영역이 열(column) 회로 출력부를 제공하는 행(row) 선택 트랜지스터에 직렬로 결합됨 - 의 게이트를 통해 상기 플로팅 확산부에 결합된 상기 열 회로 출력부; 및
상기 열 회로 출력부에 연결된 열 회로 - 상기 열 회로는 상기 열 회로 출력부에 병렬로 연결된 제1 소스/드레인 영역을 갖는 적어도 2개의 패스 게이트 트랜지스터들을 포함하고, 각각의 패스 게이트 트랜지스터는 또한 개별적인 데이터 저장 커패시터에 직렬로 연결된 제2 소스/드레인 영역을 가짐 -
를 포함하고,
상기 개별적인 데이터 저장 커패시터에 대해서, 적어도,
상기 전송 게이트 트랜지스터가 오프(off)인 경우에 상기 플로팅 확산부로부터의 제1 기준 전하 및 제1 신호 전하; 및
상기 전송 게이트 트랜지스터가 온(on)인 경우에 상기 플로팅 확산부로부터의 제2 기준 전하 및 상기 제1 신호 전하와 상이한 제2 신호 전하
를 판독하는 것인, 픽셀 센서 셀 회로. - 제1항에 있어서, 상기 열 회로는 2개의 개별적인 데이터 저장 커패시터들을 포함하는 것인, 픽셀 센서 셀 회로.
- 제1항에 있어서, 상기 열 회로는 적어도 3개의 개별적인 데이터 저장 커패시터들을 포함하는 것인, 픽셀 센서 셀 회로.
- 제1항에 있어서, 상기 픽셀 센서 셀 회로는 상기 열 회로 내에 포함되지 않은 적어도 4개의 트랜지스터들을 포함하는 것인, 픽셀 센서 셀 회로.
- 제1항에 있어서, 상기 픽셀 센서 셀 회로는 상기 열 회로 내에 포함되지 않은 적어도 6개의 트랜지스터들을 포함하는 것인, 픽셀 센서 셀 회로.
- 제1항에 있어서, 상기 픽셀 센서 셀 회로는 공유된 픽셀 아키텍처를 포함하는 것인, 픽셀 센서 셀 회로.
- 제1항에 있어서, 상기 픽셀 센서 셀 회로는 스위칭된 레일(rail) 아키텍처를 포함하는 것인, 픽셀 센서 셀 회로.
- 기계 판독 가능한 매체 내에 내장된 설계 구조물로서, 제1항 내지 제7항 중 어느 한 항에 기재된 픽셀 센서 셀 회로를 포함하는 설계 구조물.
- 픽셀 센서 셀 회로를 동작시키기 위한 방법으로서,
전송 게이트 트랜지스터의 제1 소스/드레인 영역에 직렬로 결합된 광다이오드;
상기 전송 게이트 트랜지스터의 제2 소스/드레인 영역에 직렬로 결합된 플로팅 확산부;
상기 플로팅 확산부에 연결된 소스 팔로워 트랜지스터 - 상기 소스 팔로워 트랜지스터는 소스/드레인 영역이 열(column) 회로 출력부를 제공하는 행(row) 선택 트랜지스터에 직렬로 결합됨 - 의 게이트를 통해 상기 플로팅 확산부에 결합된 상기 열 회로 출력부; 및
상기 열 회로 출력부에 연결된 열 회로 - 상기 열 회로는 상기 열 회로 출력부에 병렬로 연결된 제1 소스/드레인 영역을 갖는 적어도 2개의 패스 게이트 트랜지스터들을 포함하고, 각각의 패스 게이트 트랜지스터는 또한 개별적인 데이터 저장 커패시터에 직렬로 연결된 제2 소스/드레인 영역을 가짐 -
를 포함하는 픽셀 센서 셀을 제공하고;
적어도,
상기 전송 게이트 트랜지스터가 오프(off)인 경우에 상기 플로팅 확산부로부터의 제1 기준 전하 및 제1 신호 전하; 및
상기 전송 게이트 트랜지스터가 온(on)인 경우에 상기 플로팅 확산부로부터의 제2 기준 전하 및 상기 제1 신호 전하와 상이한 제2 신호 전하
를 상기 개별적인 데이터 저장 커패시터에 대해서 판독하는 것
을 포함하는 픽셀 센서 셀 회로의 동작 방법. - 제9항에 있어서,
상기 픽셀 센서 셀의 제1 동적 범위와 연관된 제1 차등 전압을 제공하기 위해 상기 제1 기준 전하 및 상기 제1 신호 전하를 차등적으로 판독하고;
상기 픽셀 센서 셀의 제1 동적 범위와는 상이한 상기 픽셀 센서 셀의 제2 동적 범위와 연관된 제2 차등 전압을 제공하기 위해 상기 제2 기준 전하 및 상기 제2 신호 전하를 차등적으로 판독하는 것
을 더 포함하는 픽셀 센서 셀 회로의 동작 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16388809P | 2009-03-27 | 2009-03-27 | |
| US61/163,888 | 2009-03-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100108202A KR20100108202A (ko) | 2010-10-06 |
| KR101145075B1 true KR101145075B1 (ko) | 2012-05-11 |
Family
ID=42783720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100016710A KR101145075B1 (ko) | 2009-03-27 | 2010-02-24 | 가변 동적 범위 픽셀 센서 셀, 설계 구조 및 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8233070B2 (ko) |
| JP (1) | JP5501036B2 (ko) |
| KR (1) | KR101145075B1 (ko) |
| CN (1) | CN101917558B (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009053281B4 (de) * | 2009-11-13 | 2022-04-28 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Bildsensor |
| KR101294386B1 (ko) * | 2011-04-13 | 2013-08-08 | 엘지이노텍 주식회사 | 픽셀, 픽셀 어레이 및 픽셀 어레이를 포함하는 이미지센서 |
| US8629926B2 (en) | 2011-11-04 | 2014-01-14 | Honeywell International, Inc. | Imaging apparatus comprising image sensor array having shared global shutter circuitry |
| US10263031B2 (en) * | 2017-02-01 | 2019-04-16 | Omnivision Technologies, Inc. | Feedback capacitor and method for readout of hybrid bonded image sensors |
| KR102435674B1 (ko) | 2017-12-06 | 2022-08-24 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US11436823B1 (en) * | 2019-01-21 | 2022-09-06 | Cyan Systems | High resolution fast framing infrared detection system |
| US11448483B1 (en) | 2019-04-29 | 2022-09-20 | Cyan Systems | Projectile tracking and 3D traceback method |
| US11637972B2 (en) | 2019-06-28 | 2023-04-25 | Cyan Systems | Fast framing moving target imaging system and method |
| CN112449129B (zh) * | 2019-08-28 | 2023-02-10 | 天津大学青岛海洋技术研究院 | 一种具有环绕驱动的网状像素结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060030513A (ko) * | 2003-07-15 | 2006-04-10 | 마이크론 테크놀로지, 인크 | 플로팅 확산 게이트 캐패시터를 가지는 4ｔ 씨모스 이미지센서 |
| KR20060065671A (ko) * | 2003-08-08 | 2006-06-14 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 증폭회로, 능동 매트릭스형 디바이스, 능동 매트릭스형디스플레이 디바이스 및 신호 증폭 방법 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869857A (en) * | 1997-04-07 | 1999-02-09 | Chen; Pao-Jung | CMOS photodetectors with wide range operating region |
| JP3592106B2 (ja) * | 1998-11-27 | 2004-11-24 | キヤノン株式会社 | 固体撮像装置およびカメラ |
| US6850278B1 (en) * | 1998-11-27 | 2005-02-01 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus |
| JP2001318955A (ja) * | 2000-05-08 | 2001-11-16 | Sony Corp | 論理設計システム |
| JP4048415B2 (ja) * | 2002-03-13 | 2008-02-20 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
| US20030183891A1 (en) * | 2002-03-27 | 2003-10-02 | Xinping He | Column readout circuit with increased signal range for CMOS image sensor |
| US20040036784A1 (en) * | 2002-08-23 | 2004-02-26 | Bock Nikolai E. | High dynamic range pixel with gain and true shutter capability |
| US7075049B2 (en) * | 2003-06-11 | 2006-07-11 | Micron Technology, Inc. | Dual conversion gain imagers |
| US7091531B2 (en) * | 2004-04-07 | 2006-08-15 | Micron Technology, Inc. | High dynamic range pixel amplifier |
| US20060103749A1 (en) * | 2004-11-12 | 2006-05-18 | Xinping He | Image sensor and pixel that has switchable capacitance at the floating node |
| KR100682829B1 (ko) * | 2005-05-18 | 2007-02-15 | 삼성전자주식회사 | 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서 |
| US7238926B2 (en) * | 2005-06-01 | 2007-07-03 | Eastman Kodak Company | Shared amplifier pixel with matched coupling capacitances |
| JP4650249B2 (ja) * | 2005-12-13 | 2011-03-16 | 船井電機株式会社 | 撮像装置 |
| JP4915127B2 (ja) * | 2006-04-10 | 2012-04-11 | ソニー株式会社 | 固体撮像装置 |
| JP4467542B2 (ja) * | 2006-06-15 | 2010-05-26 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置 |
| JP5173171B2 (ja) * | 2006-09-07 | 2013-03-27 | キヤノン株式会社 | 光電変換装置、撮像装置及び信号読出方法 |
| DE102007045448A1 (de) * | 2007-09-24 | 2009-04-02 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Bildsensor |
-
2009
- 2009-09-03 US US12/553,457 patent/US8233070B2/en not_active Expired - Fee Related
-
2010
- 2010-02-24 KR KR1020100016710A patent/KR101145075B1/ko not_active IP Right Cessation
- 2010-03-05 JP JP2010049341A patent/JP5501036B2/ja not_active Expired - Fee Related
- 2010-03-24 CN CN2010101482357A patent/CN101917558B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060030513A (ko) * | 2003-07-15 | 2006-04-10 | 마이크론 테크놀로지, 인크 | 플로팅 확산 게이트 캐패시터를 가지는 4ｔ 씨모스 이미지센서 |
| KR20060065671A (ko) * | 2003-08-08 | 2006-06-14 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 증폭회로, 능동 매트릭스형 디바이스, 능동 매트릭스형디스플레이 디바이스 및 신호 증폭 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101917558A (zh) | 2010-12-15 |
| JP2010233216A (ja) | 2010-10-14 |
| US20100245644A1 (en) | 2010-09-30 |
| JP5501036B2 (ja) | 2014-05-21 |
| CN101917558B (zh) | 2012-09-19 |
| KR20100108202A (ko) | 2010-10-06 |
| US8233070B2 (en) | 2012-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101145075B1 (ko) | 가변 동적 범위 픽셀 센서 셀, 설계 구조 및 방법 | |
| US8009215B2 (en) | Pixel sensor cell with frame storage capability | |
| US7948535B2 (en) | High dynamic range imaging cell with electronic shutter extensions | |
| US8009216B2 (en) | Pixel sensor cell with frame storage capability | |
| US8159585B2 (en) | Image sensor pixel with gain control | |
| US8023021B2 (en) | High efficiency CMOS image sensor pixel employing dynamic voltage supply | |
| KR101214268B1 (ko) | 고체 촬상 장치 | |
| US8217328B2 (en) | Low noise pixel readout circuit with high conversion gain | |
| US20180234652A1 (en) | Optical sensor, signal reading method therefor, solid-state imaging device, and signal reading method therefor | |
| KR20180014193A (ko) | 광 센서의 신호 판독방법, 및 촬상장치의 신호 판독방법 | |
| US10535695B2 (en) | Stacked wafer arrangement for global shutter pixels utilizing capacitive deep trench isolations | |
| US20080315272A1 (en) | Image sensor with gain control | |
| US7800667B2 (en) | Photo-detecting apparatus | |
| KR20070046790A (ko) | 광검출 장치 | |
| JP2008252695A (ja) | イメージセンサのための画素及びイメージセンサデバイス | |
| KR100809680B1 (ko) | Ｃｍｏｓ 이미지 센서의 클램프 회로 | |
| EP1874044B1 (en) | Solid state imaging device | |
| TWI827488B (zh) | 影像感測器及其操作方法 | |
| Sarhangnejad | Per-Pixel Coded-Exposure CMOS Image Sensors | |
| TWI543618B (zh) | 像素電路 | |
| JP2004260186A (ja) | トンネルフローティングゲート型ａｐｓ画素 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150427 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170330 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |