KR100809680B1

KR100809680B1 - Ｃｍｏｓ 이미지 센서의 클램프 회로

Info

Publication number: KR100809680B1
Application number: KR1020040007214A
Authority: KR
Inventors: 한준수
Original assignee: 삼성전자주식회사
Priority date: 2004-02-04
Filing date: 2004-02-04
Publication date: 2008-03-06
Also published as: JP2005223908A; US7423680B2; US20050168607A1; KR20050079095A; JP4654046B2

Abstract

CMOS 이미지 센서의 리셋 전압을 보정하는 클램프 회로가 개시된다. 본 발명의 클램프 회로는 CMOS 이미지 센서의 액티브 영역과 광학적 블랙 영역 내 픽셀 어레이의 매 칼럼 마다 독출되는 리셋 전압들을 이용하여 CDS 방식에서 요구되는 리셋 전압을 발생한다. 이에 따라, CMOS 이미지 센서는 왜곡없는 비디오 신호를 발생시키고, 매 칼럼 마다 독출되는 리셋 전압으로 리셋 레벨의 정확성을 향상시킨다.

CMOS 이미지 센서, CDS, 클램프 회로, 광학적 블랙 영역, 오프셋 전압

Description

ＣＭＯＳ 이미지 센서의 클램프 회로{Clamp circuit for CMOS image sensor}

도 1은 통상적인 CMOS 이미지 센서의 단위 화소를 설명하는 도면이다.

도 2는 종래의 기술인 CMOS 이미지 센서와 연결되는 클램프 회로를 설명하는 도면이다.

도 3은 본 발명의 일실시예에 따른 CMOS 이미지 센서와 연결되는 클램프 회로를 설명하는 도면이다.

도 4는 도 3의 클램프 회로의 동작 그래프를 설명하는 도면이다.

본 발명은 CMOS 이미지 센서에 관한 것으로, 특히 CMOS 이미지 센서의 리셋 전압을 보정하는 클램프 회로에 관한 것이다.

이미지 센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 전하 결합 소자(Charge Coupled Device: 이하 "CCD"라고 칭한다)와 CMOS 이미지 센서가 있다. CCD는 개개의 MOS 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이다. CMOS 이미지 센서는 제어 회로(Control circuit)와 신호 처리 회로(Signal processing circuit)를 주변 회로로 사용하고, CMOS 기술을 이용하여 화소수 만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식의 소자이다.

CCD는 구동 방식이 복잡하고 전력 소모가 많으며 반도체 제조 공정상 마스크 스텝 수가 많아 공정이 복잡한 단점을 지닌다. 그리고, CCD는 신호 처리 회로를 CCD 내에 구현할 수 없어 원-칩(One-Chip)화가 곤란한 단점을 지닌다. 이러한 CCD의 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조 기술을 이용한 CMOS 이미지 센서의 개발이 많이 연구되고 있다.

CMOS 이미지 센서는 단위 화소(Unit Pixel) 내에 포토 다이오드와 MOS 트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현한다. CCD 이미지 센서는 CMOS 제조 기술을 이용하므로 전력 소모가 적고 마스크 수도 20개 정도로 30 내지 40개의 마스크 수를 필요로 하는 CCD 공정에 비해 그 공정이 단순하다. 그릭고 CMOS 이미지 센서는 여러개의 신호 처리 회로와 원-칩화가 가능하여 차세대 이미지 센서로 각광을 받고 있다.

도 1은 통상적인 CMOS 이미지 센서의 단위 화소를 설명하는 도면이다. 이를 참조하면, 단위 화소(100)는 빛을 받아 광전하를 생성하는 포토 다이오드(PD)와 포토 다이오드(PD)에서 모아진 광 전하를 플로팅 확산 영역(FD)으로 운송하기 위한 트랜스퍼 트랜지스터(101), 플로팅 확산 영역(FD)의 전위를 원하는 값으로 셋팅하고 전하를 배출하여 플로팅 확산 영역(FD)을 리셋시키기 위한 리셋 트랜지스터(102), 소스 팔로우 버퍼 증폭기(Source Follower Buffer Amplifier) 역확을 하는 드라이브 트랜지스터(103) 그리고 스위칭 역활로 어드레싱(Addressing) 을 할 수 있도록 하는 셀렉트 트랜지스터(104)로 구성된다. 단위 화소(100) 밖에는 출력 전압(Vout)을 읽을 수 있도록 로드 트랜지스터가 형성되어 있다.

CMOS 이미지 센서 단위 화소(100)의 동작은 다음과 같이 이루어진다. 초기에 리셋 트랜지스터(102)와 트랜스퍼 트랜지스터(101)를 턴온시켜 단위 화소(100)를 리셋시킨다. 이 때, 포토 다이오드(PD)는 공핍되기 시작하여 포토 다이오드(PD)에 전하 축적(carrier charging)이 발생하고, 플로팅 확산 영역(FD)은 공급 전압(VDD)에 비례하여 전하 축적된다.

이 후, 트랜스퍼 트랜지스터(101)를 턴오프시키고 셀렉트 트랜지스터(104)를 턴온시킨 다음, 리셋 트랜지스터(102)를 턴오프시킨다. 이 때 단위 화소(100) 출력단(Vout)으로부터 제1 출력 전압(V1)을 읽어 버퍼(미도시)에 저장시키고 난 후, 트랜스퍼 트랜지스터(101)를 턴온시켜 빛의 세기에 따라 변화된 포토 다이오드(PD)의 전하들을 플로팅 확산 영역(FD)으로 이동시킨 다음, 다시 출력단(Vout)에서 제2 출력 전압을 읽어들여 두 전압차(V2-V1)에 대한 아날로그 데이터를 디지털 데이터로 변환시키는 동작으로 단위 화소에 대한 한 동작 주기가 완료된다.

이와 같은 CMOS 이미지 센서의 동작에서, 먼저 잡음으로 인한 전압 즉, 제1 출력 전압(V1)을 측정한 다음, 잡음 성분과 이미지 정보가 합쳐진 전압 즉, 제2 출력 전압(V2)을 측정하여 여기서 잡음으로 인한 제1 출력 전압(V1)을 빼면 정확한 이미지 정보를 얻을 수 있다. 이를 상호 관련 이중 샘플링(Correlated Double Sampling: 이하 "CDS"라고 칭한다)이라 한다.

CDS 기법을 이용하여 포토 다이오드(PD)에 축적된 광전하를 읽어내는 동작을 수행하기 전에, 앞서 기술한 바와 같이 트랜스퍼 크랜지스터(101)와 리셋 트랜지스터(102)를 이용하여 포토 다이오드(PD)를 리셋시키는 동작을 수행하게 되는 데, 단위 픽셀(100)에서 출력되는 제1 출력 전압(V1)은 주변의 강한 광원 등의 외부 환경에 따라 그 전압 레벨이 적정한 범위를 벗어나기도 한다. 이렇게 되면 CMOS 이미지 센서는 CDS 기법을 이용하더러도 화상의 왜곡이 발생되는 등 문제점이 생긴다.

단위 픽셀(100)에서 출력되는 제1 출력 전압(V1) 즉, 리셋 전압을 적정한 범위로 유지시키기 위해 외부에서 직접 제어하여 리셋 전압을 제공하는 클램프 회로가 개발되었다.

도 2는 CMOS 이미지 센서와 연결되는 종래의 클램프 회로를 설명하는 도면이다. 이를 참조하면, 클램프 회로(200)는 제1 내지 제3 저항(R1-R3)에 의한 전압 분배를 통해 결정되는 클램핑 전압(Vclamp)을 발생시킨다. 이 클래핑 전압(Vclamp)은 고정된 값으로 단위 픽셀(100)의 출력단(Vout)으로 제공된다. 여기에서, 참조부호 105 및 106 트랜지스터들은 107 트랜지스터에 따라서 소정의 전류를 흘림으로써 출력 전압(Vout)을 발생시키는 로드 트랜지스터들이 된다.

그러나, 이러한 방법은 CMOS 이미지 센서의 외부 환경이 바뀔 때마다 단위 픽셀의 리셋 전압(V1) 분포를 참고하여 적절한 클램핑 전압(Vclamp) 값을 정해야 하는 데 고정된 값으로 제공되기 때문에, CMOS 이미지 센서의 리셋 전압 값을 정확하게 보상하지 못하는 문제가 있다. 또한, 외부 환경의 변화가 없는 경우에도 CMOS 이미지 센서의 제조 공정 상의 변화에 의해 발생되는 리셋 전압의 차이를 보상하지 못하는 문제도 있다.

그러므로, 외부 환경 변화 및 제조 공정 상의 변화에 대하여 보상된 리셋 전압을 제공하는 CMOS 이미지 센서의 클램프 회로의 존재가 요구된다.

본 발명의 목적은 광학적 블랙 영역 내 픽셀들로부터 매 칼럼 마다 독출되는 리셋 전압을 이용하는 CMOS 이미지 센서의 클램프 회로를 제공하는 데 있다.

본 발명의 다른 목적은 상기 CMOS 이미지 센서의 리셋 전압 클림핑 방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 CMOS 이미지 센서의 클램프 회로는 CMOS 이미지 센서의 액티브 영역 내 픽셀들로부터 독출되는 제1 리셋 전압; CMOS 이미지 센서의 광학적 블랙 영역 내 픽셀들로부터 독출되는 제2 리셋 전압; 제1 리셋 전압과 제2 리셋 전압을 비교하는 비교기; 및 비교기 출력에 응답하여 제1 또는 제2 리셋 전압을 출력 전압으로 전달하는 전송부를 포함한다.

상기 목적을 달성하기 위하여, 본 발명의 다른 일면에 따른 CMOS 이미지 센서의 클램프 회로는 CMOS 이미지 센서의 액티브 영역 내 픽셀들로부터 독출되는 제1 리셋 전압; CMOS 이미지 센서의 광학적 블랙 영역 내 픽셀들로부터 독출되는 제2 리셋 전압; 제1 리셋 전압을 소정의 오프셋 전압으로 보상하는 오프셋 보상부; 오프셋 전압 보상부의 출력과 제2 리셋 전압을 비교하는 비교기; 및 비교기 출력에 응답하여 제1 또는 제2 리셋 전압을 출력 전압으로 전달하는 전송부를 포함한다.

바람직하기로, 전송부는 제2 리셋 전압이 그 소스에 연결되고 비교기 출력에 그 게이트가 연결되고 그 드레인으로 출력 전압을 발생하는 피모스 트랜지스터; 및 제1 리셋 전압에 그 소스가 연결되고 비교기 출력에 그 게이트가 연결되고 피모스 트랜지스터의 드레인에 그 드레인이 연결되는 엔모스 트랜지스터로 구성된다.

상기 다른 목적을 달성하기 위하여, 본 발명의 CMOS 이미지 센서의 리셋 전압 클램핑 방법은 CMOS 이미지 센서의 액티브 영역 내 픽셀들로부터 제1 리셋 전압을 독출하는 단계; CMOS 이미지 센서의 광학적 블랙 영역 내 픽셀들로부터 제2 리셋 전압을 독출하는 단계; 제1 리셋 전압을 소정의 오프셋 전압으로 보상하는 단계; 오프셋 전압으로 보상된 제1 리셋 전압과 제2 리셋 전압을 비교하는 단계; 오프셋 전압으로 보상된 제1 리셋 전압이 제2 리셋 전압 보다 높을 경우 제2 리셋 전압으로 출력 전압을 발생하는 단계; 및 제2 리셋 전압이 오프셋 전압으로 보상된 제1 리셋 전압 보다 높을 경우 제1 리셋 전압으로 출력 전압을 발생하는 단계를 포함한다. 특별하게, 제1 및 제2 리셋 전압은 액티브 영역 및 상기 광학적 블랙 영역 내 픽셀들 어레이의 매 칼럼 마다 독출된다.

따라서, 본 발명에 의하면, CMOS 이미지 센서의 CDS 방식에서 요구되는 리셋 전압을 빛이 과도하게 들어오는 구간에서는 빛의 영향을 받지 않는 OB 영역에서 독출되는 리셋 전압으로 사용하여 왜곡없는 비디오 신호를 발생시키고, 매 칼럼 마다 리셋 전압을 독출하기 때문에 리셋 레벨의 정확성을 향상시킨다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 3은 본 발명의 일실시예에 따른 클램프 회로와 연결되는 CMOS 이미지 센서를 설명하는 도면이다. 이를 참조하면, CMOS 이미지 센서(300)는 매트릭스 형태로 배치되는 다수개의 픽셀들(100, 그 중 일부만 예시됨)을 포함하고 있는 직사각형 영역(302)을 갖는다. 직사각형 영역(302)는 그 중앙에 직사각형 영역(302) 보다 작은 작사각형의 액티브 영역(304)과 액티브 영역(304)을 둘러싸고 있는 광학적 블랙 영역(Optical Black: 이하 "OB 영역"이라 칭한다)을 포함한다. 직사각형 영역은 빛이 액티브 영역(304)에는 입사되지만 OB 영역(306)에는 완전히 차단되도록 구성된다.

클램프 회로들(310, 320)은 픽셀들(100)의 칼럼(column) 별로 각각 존재하며, 액티브 영역(304)의 픽셀들로부터 독출되는 제1 리셋 레벨(RL1)과 OB 영역(306)의 픽셀들로부터 독출되는 리셋 레벨(RL2)에 응답하여 소정의 출력 전압(Vout)을 발생한다. 제2 리셋 레벨(RL2)은 빛의 영향을 받지 않는 OB 영역에서 제공되기 때문에, 비교적 안정된 낮은 전압 레벨을 갖는다. 제1 및 제2 리셋 전압들(RL1, RL2)은 픽셀들(100) 어레이의 매 칼럼 마다 독출되기 때문에, CMOS 이미지 센서(300)의 리셋 전압이 더욱 정확해진다.

대표적으로, 제1 클램프 회로(310)를 살펴보면, 제1 리셋 레벨(RL1)을 입력하는 오프셋 보상부(312), 제2 리셋 레벨(RL2)과 오프셋 보상부(312)의 출력을 입 력하는 비교기(314), 그리고 비교기(314) 출력에 게이팅되는 직렬 연결된 피모스 트랜지스터(316)와 엔모스 트랜지스터(318)를 포함한다. 피모스 트랜지스터(316)의 소스는 제2 리셋 레벨(RL2)과 연결되고 엔모스 트랜지스터(318)의 소스는 제1 리셋 레벨(RL1)과 연결되며, 피모스 트랜지스터(316)와 엔모스 트랜지스터(318)의 드레인은 로드 트랜지스터(105)와 연결되며 출력 전압(Vout)이 된다.

제1 클램프 회로(310)의 동작은 다음과 같이 정리된다. 먼저, 제1 리셋 레벨(RL1)이 제2 레셋 레벨(RL2) 보다 높은 경우, 비교기(314)는 로직 로우레벨로 발생되어 피모스 트랜지스터(316)가 턴온된다. 이에 따라, 제1 리셋 레벨(RL1) 보다 낮은 제2 리셋 레벨(RL2)이 출력 전압(Vout)으로 전달된다. 한편, 제2 리셋 레벨(RL2)이 제1 레셋 레벨(RL1) 보다 높은 경우에느 비교기(314) 출력은 로직 하이레벨로 발생되어 엔모스 트랜지스터(318)가 턴온된다. 제2 리셋 전압(RL2) 보다 낮은 제1 리셋 전압(RL1)이 턴온된 엔모스 트랜지스터(318)을 통해 출력 전압(Vout)으로 전달된다.

따라서, 본 실시예의 클램프 회로는 CMOS 이미지 센서의 CDS 방식에서 기준이 되는 리셋 전압을 낮은 전압 레벨을 갖는 제1 또는 제2 리셋 전압(RL1, RL2)으로 발생시킨다. 이에 따라 CDS 회로(미도시)에 의해 데이터 전압에서 리셋 전압을 뺀 전압 차가 루미넌스(luminance) 신호가 되어, 루미넌스 신호는 자동 이득 제어(Automatic Gain Control) 회로와 디지털 아날로그 변환부(미도시)에 의해 디지털 신호로 변환된다.

여기에서, 액티브 영역(304)의 픽셀들(100)의 정보가 순차적으로 독출되는 노멀 동작 모드에서는 오프셋 보상부(312)에 의해 설정되는 소정의 오프셋 전압에 의해 제1 리셋 전압(RL1)이 오프셋 전압 만큼 낮추어져서 비교기(314)로 제공된다. 비교기(314)는 제2 리셋 전압(RL2) 보다 낮은 제1 리셋 전압(RL1)이 안가되는 것으로 판단하여 그 출력으로 로직 하이레벨을 출력한다. 이에 따라 엔모스 트랜지스터(318)를 통해 제1 리셋 전압(RL1)이 출력 전압(Vout)으로 전달된다. 이 때의 제1 리셋 전압(RL1)은 소정의 행 어드레스 및 행 어드레스에 의해 선택되는 해당 픽셀(100)의 비디오 신호가 된다.

도 4는 도 3의 클램프 회로의 동작을 설명하는 그래프이다. 이를 참조하면, 제2 리셋 전압(RL2)을 일정한 값, 예컨대 1.2V 정도로 설정하고 제1 리셋 전압(RL1)을 0V 에서 3V 정도로 스윙시키면, 출력 전압(Vout)은 제1 구간에서는 제2 리셋 전압(RL2)으로 나타나고, 제2 구간에서는 제1 리셋 전압(RL1)을 따라 나타나고, 제3 구간에서는 일정 전압, 예컨대 2V 정도로 나타난다. 제1 구간은 빛이 과도하게 많이 들어오는 구간으로 빛의 영향을 받지 않는 OB 영역에서 제공되는 제2 리셋 전압(RL2)으로 리셋 전압이 결정되고, 제2 구간은 노멀 동작 구간으로 제1 리셋 전압(RL1)과 제2 리셋 전압(RL2)이 같은 시점으로부터 오프셋 보상부(312)에 의해 제공된 오프셋 전압, 예컨대, 0.22V 낮은 시점에서 제1 리셋 전압(RL1)으로 리셋 전압이 결정된다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 본 발명의 클램프 회로에 의하면, CMOS 이미지 센서의 CDS 방식에서 요구되는 리셋 전압을 빛이 과도하게 들어오는 구간에서는 빛의 영향을 받지 않는 OB 영역에서 독출되는 리셋 전압으로 사용하여 왜곡없는 비디오 신호를 발생시키고, 매 칼럼 마다 리셋 전압을 독출하기 때문에 리셋 레벨의 정확성을 향상시킨다.

Claims

CMOS 이미지 센서의 클램프 회로에 있어서,

상기 CMOS 이미지 센서의 액티브 영역 내 픽셀들로부터 독출되는 제1 리셋 전압;

상기 CMOS 이미지 센서의 광학적 블랙 영역 내 픽셀들로부터 독출되는 제2 리셋 전압;

상기 제1 리셋 전압과 상기 제2 리셋 전압을 비교하는 비교기; 및

상기 비교기 출력에 응답하여 상기 제1 또는 제2 리셋 전압을 출력 전압으로 전달하는 전송부를 구비하는 것을 특징으로 하는 클램프 회로.
제1항에 있어서, 상기 제1 및 제2 리셋 전압은

상기 액티브 영역 및 상기 광학적 블랙 영역 내 상기 픽셀들 어레이의 매 칼 럼 마다 독출하는 것을 특징으로 하는 클램프 회로.
제1항에 있어서, 상기 전송부는

상기 제1 리셋 전압이 상기 제2 리셋 전압보다 높을 경우 상기 제2 리셋 전압으로 상기 출력 전압을 발생하는 것을 특징으로 하는 클램프 회로.
제1항에 있어서, 상기 전송부는

상기 제2 리셋 전압이 상기 제1 리셋 전압보다 높을 경우 상기 제1 리셋 전압으로 상기 출력 전압을 발생하는 것을 특징으로 하는 클램프 회로.
제1항에 있어서, 상기 전송부는

상기 제2 리셋 전압이 그 소스에 연결되고, 상기 비교기 출력에 그 게이트가 연결되고 그 드레인으로 출력 전압을 발생하는 피모스 트랜지스터; 및

상기 제1 리셋 전압에 그 소스가 연결되고, 상기 비교기 출력에 그 게이트가 연결되고 상기 피모스 트랜지스터의 드레인에 그 드레인이 연결되는 엔모스 트랜지스터인 것을 특징으로 하는 클램프 회로.
CMOS 이미지 센서의 클램프 회로에 있어서,

상기 CMOS 이미지 센서의 액티브 영역 내 픽셀들로부터 독출되는 제1 리셋 전압;

상기 CMOS 이미지 센서의 광학적 블랙 영역 내 픽셀들로부터 독출되는 제2 리셋 전압;

상기 제1 리셋 전압을 소정의 오프셋 전압으로 보상하는 오프셋 보상부;

상기 오프셋 전압 보상부의 출력과 상기 제2 리셋 전압을 비교하는 비교기; 및

상기 비교기 출력에 응답하여 상기 제1 또는 제2 리셋 전압을 출력 전압으로 전달하는 전송부를 구비하는 것을 특징으로 하는 클램프 회로.
제6항에 있어서, 상기 제1 및 제2 리셋 전압은

상기 액티브 영역 및 상기 광학적 블랙 영역 내 상기 픽셀들 어레이의 매 칼럼 마다 독출하는 것을 특징으로 하는 클램프 회로.
제6항에 있어서, 상기 전송부는

상기 오프셋 전압 보상부의 출력 전압이 상기 제2 리셋 전압 보다 높을 경우 상기 제2 리셋 전압으로 상기 출력 전압을 발생하는 것을 특징으로 하는 클램프 회로.
제6항에 있어서, 상기 전송부는

상기 제2 리셋 전압이 상기 오프셋 전압 보상부의 출력 전압보다 높을 경우 상기 제1 리셋 전압으로 상기 출력 전압을 발생하는 것을 특징으로 하는 클램프 회 로.
제6항에 있어서, 상기 전송부는

상기 제2 리셋 전압이 그 소스에 연결되고, 상기 비교기 출력에 그 게이트가 연결되고 그 드레인으로 출력 전압을 발생하는 피모스 트랜지스터; 및

상기 제1 리셋 전압에 그 소스가 연결되고, 상기 비교기 출력에 그 게이트가 연결되고 상기 피모스 트랜지스터의 드레인에 그 드레인이 연결되는 엔모스 트랜지스터인 것을 특징으로 하는 클램프 회로.
CMOS 이미지 센서의 리셋 전압 클램핑 방법에 있어서,

상기 CMOS 이미지 센서의 액티브 영역 내 픽셀들로부터 제1 리셋 전압을 독출하는 단계;

상기 CMOS 이미지 센서의 광학적 블랙 영역 내 픽셀들로부터 제2 리셋 전압을 독출하는 단계;

상기 제1 리셋 전압을 소정의 오프셋 전압으로 보상하는 단계;

상기 오프셋 전압으로 보상된 제1 리셋 전압과 상기 제2 리셋 전압을 비교하는 단계;

상기 오프셋 전압으로 보상된 제1 리셋 전압이 상기 제2 리셋 전압 보다 높을 경우 상기 제2 리셋 전압으로 출력 전압을 발생하는 단계; 및

상기 제2 리셋 전압이 상기 오프셋 전압으로 보상된 제1 리셋 전압 보다 높 을 경우 상기 제1 리셋 전압으로 상기 출력 전압을 발생하는 단계를 구비하는 것을 특징으로 하는 CMOS 이미지 센서의 클램핑 방법.
제11항에 있어서, 상기 제1 및 제2 리셋 전압은

상기 액티브 영역 및 상기 광학적 블랙 영역 내 상기 픽셀들 어레이의 매 칼럼 마다 독출하는 것을 특징으로 하는 CMOS 이미지 센서 클램핑 방법.
제11항에 있어서, 상기 오프셋 전압은

외부에서 제어 가능한 것을 특징으로 하는 CMOS 이미지 센서 클램핑 방법.