JP2001318955A - 論理設計システム - Google Patents
論理設計システムInfo
- Publication number
- JP2001318955A JP2001318955A JP2000134813A JP2000134813A JP2001318955A JP 2001318955 A JP2001318955 A JP 2001318955A JP 2000134813 A JP2000134813 A JP 2000134813A JP 2000134813 A JP2000134813 A JP 2000134813A JP 2001318955 A JP2001318955 A JP 2001318955A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- description language
- circuit
- timing chart
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 大規模な論理回路の設計にも適用することが
でき、かつ効率的な論理設計システムを提供する。 【解決手段】 論理回路の動作を示すタイミングチャー
ト5の入力又は編集を行ってタイミングチャート5を作
成するタイミングチャート作成手段1と、作成されたタ
イミングチャート5から論理回路の各信号の特性及びタ
イミングが記述されたタイミング記述言語6を作成する
タイミング記述言語作成手段2と、タイミング記述言語
6からハードウェア記述言語15へ変換するハードウェ
ア記述言語変換手段3とを有する論理設計システム10
を構成する。
でき、かつ効率的な論理設計システムを提供する。 【解決手段】 論理回路の動作を示すタイミングチャー
ト5の入力又は編集を行ってタイミングチャート5を作
成するタイミングチャート作成手段1と、作成されたタ
イミングチャート5から論理回路の各信号の特性及びタ
イミングが記述されたタイミング記述言語6を作成する
タイミング記述言語作成手段2と、タイミング記述言語
6からハードウェア記述言語15へ変換するハードウェ
ア記述言語変換手段3とを有する論理設計システム10
を構成する。
Description
【0001】
【発明の属する技術分野】本発明は、例えば固体撮像素
子のタイミングジェネレータ等のタイミングパルスを使
用する論理回路の設計に用いて好適な論理設計システム
に係わる。
子のタイミングジェネレータ等のタイミングパルスを使
用する論理回路の設計に用いて好適な論理設計システム
に係わる。
【0002】
【従来の技術】LSI等の論理回路の設計は、論理回路
の機能や動作を設計する論理設計工程と回路素子の配置
を設計するレイアウト設計工程とに大別される。
の機能や動作を設計する論理設計工程と回路素子の配置
を設計するレイアウト設計工程とに大別される。
【0003】論理設計工程においては、例えば回路図面
入力ツールを使用して、設計者が直接論理ネットリスト
を入力するようにしている。最近では、例えばハードウ
ェア記述言語(HDL)によって論理回路の構成を記述
し、さらに得られた記述を満足する回路を論理合成ツー
ル等を使用して自動的に変換・合成して論理ネットリス
トを作成する方法も行われている。
入力ツールを使用して、設計者が直接論理ネットリスト
を入力するようにしている。最近では、例えばハードウ
ェア記述言語(HDL)によって論理回路の構成を記述
し、さらに得られた記述を満足する回路を論理合成ツー
ル等を使用して自動的に変換・合成して論理ネットリス
トを作成する方法も行われている。
【0004】レイアウト設計工程においては、論理設計
工程において作成した論理ネットリストを基にして、回
路素子の配置や配線を行うようにしている。
工程において作成した論理ネットリストを基にして、回
路素子の配置や配線を行うようにしている。
【0005】ところで、上述の論理回路として、例えば
CCD固体撮像素子のタイミングジェネレータを設計す
る場合には、次のような論理設計スタイルが採られてい
る。
CCD固体撮像素子のタイミングジェネレータを設計す
る場合には、次のような論理設計スタイルが採られてい
る。
【0006】まず、タイミングジェネレータの仕様の作
成者が、回路動作のタイミングの仕様書を作成する。
成者が、回路動作のタイミングの仕様書を作成する。
【0007】そして、作成されたタイミングの仕様書及
び/又はその仕様によるタイミングチャート図に基づい
て、アナログ的な要素も含まれるために、設計者が回路
図面入力ツール等を利用してゲート回路を組み合わせ
て、1つのIC回路を設計するようにしている。即ち上
述した、設計者が直接論理ネットリストを入力するスタ
イルが採られている。
び/又はその仕様によるタイミングチャート図に基づい
て、アナログ的な要素も含まれるために、設計者が回路
図面入力ツール等を利用してゲート回路を組み合わせ
て、1つのIC回路を設計するようにしている。即ち上
述した、設計者が直接論理ネットリストを入力するスタ
イルが採られている。
【0008】この場合の設計手順のフローチャートを図
6に示す。まず、図6のステップS101において作成
された仕様書に基づいて、ステップS102で回路図面
入力ツール等を用いて回路図面の入力を行う。これによ
り、回路図面データ111が得られる。
6に示す。まず、図6のステップS101において作成
された仕様書に基づいて、ステップS102で回路図面
入力ツール等を用いて回路図面の入力を行う。これによ
り、回路図面データ111が得られる。
【0009】次に、ステップS103において、回路図
面データ111に対してネットリスト変換を行って、ネ
ットリストファイル112(論理ネットリストに相当す
る)を作成する。
面データ111に対してネットリスト変換を行って、ネ
ットリストファイル112(論理ネットリストに相当す
る)を作成する。
【0010】次に、ステップS104において、設計さ
れた回路について、正しく機能・動作するか検証する目
的でシミュレーションを行う。このシミュレーションに
は、各種のシミュレータ例えば論理シミュレータを使用
することができる。また、このシミュレーションは、通
常はコンピュータ上で実行されるプログラムにより行わ
れる。
れた回路について、正しく機能・動作するか検証する目
的でシミュレーションを行う。このシミュレーションに
は、各種のシミュレータ例えば論理シミュレータを使用
することができる。また、このシミュレーションは、通
常はコンピュータ上で実行されるプログラムにより行わ
れる。
【0011】また、他の従来技術として、例えば特開平
9−212545号公報には、タイミングチャートファ
イルを作成し、状態遷移図とハードウェア記述言語の作
成を行う論理合成システムが提案されている。この論理
合成システムの概要は、信号処理の回路動作を示すタイ
ミングチャートを作成し、このタイミングチャートを状
態遷移図への変換を経て、さらにハードウェア言語(H
DL)に変換するものである。
9−212545号公報には、タイミングチャートファ
イルを作成し、状態遷移図とハードウェア記述言語の作
成を行う論理合成システムが提案されている。この論理
合成システムの概要は、信号処理の回路動作を示すタイ
ミングチャートを作成し、このタイミングチャートを状
態遷移図への変換を経て、さらにハードウェア言語(H
DL)に変換するものである。
【0012】
【発明が解決しようとする課題】しかしながら、上述の
提案された従来の技術は、下記のような問題点を有す
る。第1の問題点は、論理回路の仕様となるタイミング
チャート図は、ドローツール(お絵描きソフトウェア)
等を用いて、タイミングの変化点等を1本1本描いて作
成されることである。このため、タイミングチャートの
作成時に細かいミスが生じやすく、また回路設計に時間
を費やしてしまう。
提案された従来の技術は、下記のような問題点を有す
る。第1の問題点は、論理回路の仕様となるタイミング
チャート図は、ドローツール(お絵描きソフトウェア)
等を用いて、タイミングの変化点等を1本1本描いて作
成されることである。このため、タイミングチャートの
作成時に細かいミスが生じやすく、また回路設計に時間
を費やしてしまう。
【0013】第2の問題点は、CCD固体撮像素子のタ
イミングジェネレータの論理設計システムとしては不十
分であることである。その理由は、提案されているシス
テムは、信号処理用の論理設計システムとなっており、
設計効率は考慮されているものの、小規模な回路の生成
しか行うことができないからである。
イミングジェネレータの論理設計システムとしては不十
分であることである。その理由は、提案されているシス
テムは、信号処理用の論理設計システムとなっており、
設計効率は考慮されているものの、小規模な回路の生成
しか行うことができないからである。
【0014】即ちCCD固体撮像素子のタイミングジェ
ネレータは、電荷の蓄積、読み出し、転送やリセット等
の各種動作を可能にするために複雑なタイミングチャー
トとなるため、タイミングチャートから状態遷移図への
変換は単純にはできない。
ネレータは、電荷の蓄積、読み出し、転送やリセット等
の各種動作を可能にするために複雑なタイミングチャー
トとなるため、タイミングチャートから状態遷移図への
変換は単純にはできない。
【0015】また、CCD固体撮像素子においては、例
えばフィールド読み出しのモードとフレーム読み出しの
モード、或いは各種の信号処理のモード等複数のモード
を使用する場合があり、このときモードによって異なる
タイミングチャートが必要なことがある。この場合、例
えば上述の提案された方法を採用すると、各モードに対
してそれぞれ状態遷移図を作成する必要がある。さら
に、ハードウェア記述言語に変換する際には、この複数
の状態遷移図の条件をいずれも満たすようにしなければ
ならないため、小規模な回路のように単純に変換するこ
とができない。
えばフィールド読み出しのモードとフレーム読み出しの
モード、或いは各種の信号処理のモード等複数のモード
を使用する場合があり、このときモードによって異なる
タイミングチャートが必要なことがある。この場合、例
えば上述の提案された方法を採用すると、各モードに対
してそれぞれ状態遷移図を作成する必要がある。さら
に、ハードウェア記述言語に変換する際には、この複数
の状態遷移図の条件をいずれも満たすようにしなければ
ならないため、小規模な回路のように単純に変換するこ
とができない。
【0016】一方、図6に示したフローチャートに示し
た従来のCCD固体撮像素子のタイミングジェネレータ
の設計スタイルでは、ステップS102の論理回路の設
計において設計者が直接論理ネットリストの入力を行う
ため、論理ネットリストの作成までに多大な時間を費や
す。このため、仕様書作成から論理合成が可能となる回
路を作成するまでの効率がよくない。さらに、上述のよ
うに複数のモードを必要とする場合もあり、効率的な論
理設計を行うことが困難であった。
た従来のCCD固体撮像素子のタイミングジェネレータ
の設計スタイルでは、ステップS102の論理回路の設
計において設計者が直接論理ネットリストの入力を行う
ため、論理ネットリストの作成までに多大な時間を費や
す。このため、仕様書作成から論理合成が可能となる回
路を作成するまでの効率がよくない。さらに、上述のよ
うに複数のモードを必要とする場合もあり、効率的な論
理設計を行うことが困難であった。
【0017】従って、特に大規模な論理回路を設計する
際に、上述の従来のシステムやスタイルを採用すると、
回路の設計に非常に多くの時間を要してしまい、設計効
率が悪くなる。
際に、上述の従来のシステムやスタイルを採用すると、
回路の設計に非常に多くの時間を要してしまい、設計効
率が悪くなる。
【0018】上述した問題の解決のために、本発明にお
いては、大規模な論理回路の設計にも適用することがで
き、かつ効率的な論理設計システムを提供するものであ
る。
いては、大規模な論理回路の設計にも適用することがで
き、かつ効率的な論理設計システムを提供するものであ
る。
【0019】
【課題を解決するための手段】本発明の論理設計システ
ムは、論理回路の動作を示すタイミングチャートの入力
又は編集を行ってタイミングチャートを作成するタイミ
ングチャート作成手段と、作成されたタイミングチャー
トから論理回路の各信号の特性及びタイミングが記述さ
れたタイミング記述言語を作成するタイミング記述言語
作成手段と、上記タイミング記述言語からハードウェア
記述言語へ変換するハードウェア記述言語変換手段とを
有するものである。
ムは、論理回路の動作を示すタイミングチャートの入力
又は編集を行ってタイミングチャートを作成するタイミ
ングチャート作成手段と、作成されたタイミングチャー
トから論理回路の各信号の特性及びタイミングが記述さ
れたタイミング記述言語を作成するタイミング記述言語
作成手段と、上記タイミング記述言語からハードウェア
記述言語へ変換するハードウェア記述言語変換手段とを
有するものである。
【0020】上述の本発明の構成によれば、タイミング
チャートの入力又は編集を行えば、タイミングチャート
作成手段とタイミング記述言語作成手段とハードウェア
記述言語変換手段とを通じて、タイミング記述言語が作
成されて、さらにハードウェア記述言語に変換される。
また、タイミング記述言語が、論理回路の各信号の特性
及びタイミングが記述されたものであるため、ハードウ
ェア記述言語に変換可能となっている。
チャートの入力又は編集を行えば、タイミングチャート
作成手段とタイミング記述言語作成手段とハードウェア
記述言語変換手段とを通じて、タイミング記述言語が作
成されて、さらにハードウェア記述言語に変換される。
また、タイミング記述言語が、論理回路の各信号の特性
及びタイミングが記述されたものであるため、ハードウ
ェア記述言語に変換可能となっている。
【0021】
【発明の実施の形態】本発明は、論理回路の設計を行う
もので、論理回路の動作を示すタイミングチャートの入
力又は編集を行ってタイミングチャートを作成するタイ
ミングチャート作成手段と、作成されたタイミングチャ
ートから論理回路の各信号の特性及びタイミングが記述
されたタイミング記述言語を作成するタイミング記述言
語作成手段と、上記タイミング記述言語からハードウェ
ア記述言語へ変換するハードウェア記述言語変換手段と
を有する論理設計システムである。
もので、論理回路の動作を示すタイミングチャートの入
力又は編集を行ってタイミングチャートを作成するタイ
ミングチャート作成手段と、作成されたタイミングチャ
ートから論理回路の各信号の特性及びタイミングが記述
されたタイミング記述言語を作成するタイミング記述言
語作成手段と、上記タイミング記述言語からハードウェ
ア記述言語へ変換するハードウェア記述言語変換手段と
を有する論理設計システムである。
【0022】また本発明は、上記論理設計システムにお
いて、タイミングチャート作成手段により作成されたタ
イミングチャートをドキュメントとして出力する手段を
備えた構成とする。
いて、タイミングチャート作成手段により作成されたタ
イミングチャートをドキュメントとして出力する手段を
備えた構成とする。
【0023】また本発明は、上記論理設計システムにお
いて、予め論理回路の設計ルールを記録しておく記録手
段を有し、この記録された設計ルールを読み出し、ハー
ドウェア記述言語変換手段において設計ルールを基にし
てタイミング記述言語からハードウェア記述言語への変
換が行われる構成とする。
いて、予め論理回路の設計ルールを記録しておく記録手
段を有し、この記録された設計ルールを読み出し、ハー
ドウェア記述言語変換手段において設計ルールを基にし
てタイミング記述言語からハードウェア記述言語への変
換が行われる構成とする。
【0024】また本発明は、上記論理設計システムにお
いて、ハードウェア記述言語変換手段により、固体撮像
素子のタイミングジェネレータ用の論理回路用のハード
ウェア記述言語を作成する構成とする。
いて、ハードウェア記述言語変換手段により、固体撮像
素子のタイミングジェネレータ用の論理回路用のハード
ウェア記述言語を作成する構成とする。
【0025】本発明の実施の形態の説明に先立ち、本発
明の概要について簡単に説明する。本発明の論理設計シ
ステムは、タイミングチャートの入力又は編集を行って
タイミングチャートを作成するタイミングチャート入力
手段と、タイミングチャート入力手段において作成され
たタイミングチャートからタイミング記述言語を作成す
るタイミング記述言語作成手段と、タイミング記述言語
からハードウェア記述言語へ変換する手段とを有して構
成される。
明の概要について簡単に説明する。本発明の論理設計シ
ステムは、タイミングチャートの入力又は編集を行って
タイミングチャートを作成するタイミングチャート入力
手段と、タイミングチャート入力手段において作成され
たタイミングチャートからタイミング記述言語を作成す
るタイミング記述言語作成手段と、タイミング記述言語
からハードウェア記述言語へ変換する手段とを有して構
成される。
【0026】特に、本発明の特徴であるタイミング記述
言語は、論理回路における各信号の特性及びタイミング
が記述された言語とする。
言語は、論理回路における各信号の特性及びタイミング
が記述された言語とする。
【0027】上述の各手段は、例えばコンピュータ上で
実行されるプログラム制御により、実現することができ
る。また、コンピュータをこれらの手段として機能させ
るためのプログラムを、コンピュータ読み取り可能な記
録媒体に記録されたプログラムより実行することができ
る。尚、記録媒体としては、ネットワーク上に散在する
計算機中に記録されたものであって、これよりユーザコ
ンピュータがダウンロードするものであっても構わな
い。
実行されるプログラム制御により、実現することができ
る。また、コンピュータをこれらの手段として機能させ
るためのプログラムを、コンピュータ読み取り可能な記
録媒体に記録されたプログラムより実行することができ
る。尚、記録媒体としては、ネットワーク上に散在する
計算機中に記録されたものであって、これよりユーザコ
ンピュータがダウンロードするものであっても構わな
い。
【0028】このような構成により、回路動作を示すタ
イミングチャートの入力・編集から、ハードウェア記述
言語(HDL)、例えばRTL(レジスタトランスファ
ーレベル)言語により記述された回路を自動作成する機
能を有する。
イミングチャートの入力・編集から、ハードウェア記述
言語(HDL)、例えばRTL(レジスタトランスファ
ーレベル)言語により記述された回路を自動作成する機
能を有する。
【0029】そして、自動作成されたハードウェア記述
言語で記述された回路を用いて、論理合成ツール等によ
り容易に回路の論理ネットリストを作成することができ
る。従って、論理設計工程を容易に短時間で行うことが
できるものである。
言語で記述された回路を用いて、論理合成ツール等によ
り容易に回路の論理ネットリストを作成することができ
る。従って、論理設計工程を容易に短時間で行うことが
できるものである。
【0030】次に、本発明の具体的な実施の形態を説明
する。本実施の形態は、設計対象の論理回路として、C
CD固体撮像素子のタイミングジェネレータに適用した
場合である。
する。本実施の形態は、設計対象の論理回路として、C
CD固体撮像素子のタイミングジェネレータに適用した
場合である。
【0031】図1は、本実施の形態の論理設計システム
の概略構成及び実行される処理の流れを示す図である。
本実施の形態の論理設計システム10は、タイミングチ
ャート入力部1と、タイミング記述言語部2と、RTL
(レジスタトランスファーレベル)回路生成部3とを有
する。
の概略構成及び実行される処理の流れを示す図である。
本実施の形態の論理設計システム10は、タイミングチ
ャート入力部1と、タイミング記述言語部2と、RTL
(レジスタトランスファーレベル)回路生成部3とを有
する。
【0032】まず、タイミングチャート入力部1は、上
述のタイミングチャート作成手段に該当するものであ
り、仕様書11を基にして、タイミング入力手段12を
通じて、仕様であるタイミングチャート入力ツール4を
用いて入力又は編集を行って、タイミングチャート5を
作成する。
述のタイミングチャート作成手段に該当するものであ
り、仕様書11を基にして、タイミング入力手段12を
通じて、仕様であるタイミングチャート入力ツール4を
用いて入力又は編集を行って、タイミングチャート5を
作成する。
【0033】尚、この場合の仕様書11には、信号の変
化のタイミング又はタイミングチャートの原稿等が記載
される。いずれも手書きの草稿であっても構わない。タ
イミング入力手段12としては、例えばキーボードやマ
ウス等を用いることができる。
化のタイミング又はタイミングチャートの原稿等が記載
される。いずれも手書きの草稿であっても構わない。タ
イミング入力手段12としては、例えばキーボードやマ
ウス等を用いることができる。
【0034】そして、タイミングチャート入力部1か
ら、作成されたタイミングチャート5の各信号の特性や
タイミングのデータ5Aがタイミング記述言語部2へ出
力される。
ら、作成されたタイミングチャート5の各信号の特性や
タイミングのデータ5Aがタイミング記述言語部2へ出
力される。
【0035】尚、設計対象の論理回路が、前述したCC
D固体撮像素子のように複数の動作モードを有している
場合には、各動作モード毎に信号タイミングを入力・編
集する。
D固体撮像素子のように複数の動作モードを有している
場合には、各動作モード毎に信号タイミングを入力・編
集する。
【0036】タイミング記述言語部2は、上述のタイミ
ング記述言語作成手段に該当するものである。タイミン
グ記述言語部2においては、タイミングチャート入力部
1から出力された前述のデータ5Aが入力されて、この
データ5Aを基にしてタイミング記述言語6のファイル
が作成される。このタイミング記述言語6は、タイミン
グチャート入力部1で作成されたタイミングチャートに
おける論理回路の各信号の特性やタイミングのデータ5
Aを、後述するように図3に示すテキスト形式に変換し
たものであり、内部回路の情報も含まれている。
ング記述言語作成手段に該当するものである。タイミン
グ記述言語部2においては、タイミングチャート入力部
1から出力された前述のデータ5Aが入力されて、この
データ5Aを基にしてタイミング記述言語6のファイル
が作成される。このタイミング記述言語6は、タイミン
グチャート入力部1で作成されたタイミングチャートに
おける論理回路の各信号の特性やタイミングのデータ5
Aを、後述するように図3に示すテキスト形式に変換し
たものであり、内部回路の情報も含まれている。
【0037】RTL回路生成部3は、上述のハードウェ
ア記述言語変換手段に該当するものであり、入力データ
であるタイミング記述言語6を解析し、熟知した設計者
のノウハウが組み込まれた論理回路の構成の設計ルール
14に従って、タイミング記述言語6を変換してハード
ウェア記述言語としてRTL言語15を自動生成するハ
ードウェア記述言語作成プログラム7により構成され
る。そして、論理回路の構成の設計ルール14は、好ま
しくは予め例えばファイルとして記録媒体等の記録手段
に記録しておいて、RTL回路生成部3で変換を行う際
にこの設計ルール14を読み出すようにする。
ア記述言語変換手段に該当するものであり、入力データ
であるタイミング記述言語6を解析し、熟知した設計者
のノウハウが組み込まれた論理回路の構成の設計ルール
14に従って、タイミング記述言語6を変換してハード
ウェア記述言語としてRTL言語15を自動生成するハ
ードウェア記述言語作成プログラム7により構成され
る。そして、論理回路の構成の設計ルール14は、好ま
しくは予め例えばファイルとして記録媒体等の記録手段
に記録しておいて、RTL回路生成部3で変換を行う際
にこの設計ルール14を読み出すようにする。
【0038】次に、本発明の実施の形態について、ビデ
オカメラ又はスチルカメラに用いられるCCD固体撮像
素子のタイミングジェネレータに適用して、さらに詳細
に説明する。
オカメラ又はスチルカメラに用いられるCCD固体撮像
素子のタイミングジェネレータに適用して、さらに詳細
に説明する。
【0039】タイミングチャート入力部1では、仕様書
11に記載された基本仕様を基にして、タイミング入力
手段12を通じて各信号のタイミングの入力を行う。こ
のとき、タイミングチャート入力ツール4を用いる。こ
のタイミングチャート入力ツール4における入力方式を
以下に説明する。
11に記載された基本仕様を基にして、タイミング入力
手段12を通じて各信号のタイミングの入力を行う。こ
のとき、タイミングチャート入力ツール4を用いる。こ
のタイミングチャート入力ツール4における入力方式を
以下に説明する。
【0040】図2にタイミングチャート入力ツール4の
編集画面を示す。この図2に示すタイミングチャートの
編集画面21においては、入力編集や保存、印刷等を行
うための各種コマンドを選択することができるコマンド
メニュー22と、時間や周期を示すタイミング単位系2
3と、入力される信号の名称と型を示す信号名24と、
回路動作を示すタイミングチャート25が表示されてい
る。
編集画面を示す。この図2に示すタイミングチャートの
編集画面21においては、入力編集や保存、印刷等を行
うための各種コマンドを選択することができるコマンド
メニュー22と、時間や周期を示すタイミング単位系2
3と、入力される信号の名称と型を示す信号名24と、
回路動作を示すタイミングチャート25が表示されてい
る。
【0041】図2においては、信号名24として入力信
号FLD,TGVD,TGHDと、出力信号ID,V
2,V4,SHT,PBLK,CLPDMと、内部信号
V1,V3,CCDOUTとが表示されており、これら
の信号のタイミングを入力又は編集する場合を示してい
る。
号FLD,TGVD,TGHDと、出力信号ID,V
2,V4,SHT,PBLK,CLPDMと、内部信号
V1,V3,CCDOUTとが表示されており、これら
の信号のタイミングを入力又は編集する場合を示してい
る。
【0042】コマンドメニュー22としては、ファイル
処理等の通常のコマンド群の他、例えば信号の追加、変
化点の追加、反転、ズームの倍率変更等、タイミングチ
ャート25の入力・編集に好適なコマンド群が表示され
ている。
処理等の通常のコマンド群の他、例えば信号の追加、変
化点の追加、反転、ズームの倍率変更等、タイミングチ
ャート25の入力・編集に好適なコマンド群が表示され
ている。
【0043】タイミング単位系23としては、時間単位
(ms;ミリ秒)と水平走査期間Hの数を併記してい
る。このタイミング単位系の上には、現在編集中のカー
ソル位置をクロックCKの数で記載している。
(ms;ミリ秒)と水平走査期間Hの数を併記してい
る。このタイミング単位系の上には、現在編集中のカー
ソル位置をクロックCKの数で記載している。
【0044】信号名24の欄では、上述の各種信号の名
称が、その信号の特性を()内に付記して記載されてい
る。−(ハイフン)の前は、入力信号i或いは出力信号
oの区別を示し、−の後ろは初期値が高レベルH或いは
低レベルLであるかの区別を示している。()内がou
tのものは後述する内部信号である。そして、タイミン
グチャート25では、信号名24の欄の右に該当する信
号のタイミングを表示している。
称が、その信号の特性を()内に付記して記載されてい
る。−(ハイフン)の前は、入力信号i或いは出力信号
oの区別を示し、−の後ろは初期値が高レベルH或いは
低レベルLであるかの区別を示している。()内がou
tのものは後述する内部信号である。そして、タイミン
グチャート25では、信号名24の欄の右に該当する信
号のタイミングを表示している。
【0045】尚、信号名24の欄に記載された信号のう
ち、最終的に回路の論理ネットリストを作成する際に利
用される信号は、出力信号oのタイミングのみであり、
入力信号iと内部信号のタイミングは回路の論理ネット
リストの作成時には無視されるものである。
ち、最終的に回路の論理ネットリストを作成する際に利
用される信号は、出力信号oのタイミングのみであり、
入力信号iと内部信号のタイミングは回路の論理ネット
リストの作成時には無視されるものである。
【0046】しかし、図1の仕様書(ドキュメント)1
3として入力したデータを用いたい場合を考慮して、ど
のような信号でも入力できるようにしている。
3として入力したデータを用いたい場合を考慮して、ど
のような信号でも入力できるようにしている。
【0047】例えばCCDOUT信号は、映像信号のタ
イミングを示していて、ドキュメント13用に作成して
いるものである。そして、どこの画素の映像信号かわか
るように例えば何行目の画素かを示す数字(図2では1
3〜19)が添えられている。
イミングを示していて、ドキュメント13用に作成して
いるものである。そして、どこの画素の映像信号かわか
るように例えば何行目の画素かを示す数字(図2では1
3〜19)が添えられている。
【0048】尚、前提条件として、本実施の形態では前
述のようにビデオカメラ等に用いられるCCD固体撮像
素子に適用しているため、入力システムの単位系が垂直
方向と水平方向といった方向毎に単位系が異なってい
る。
述のようにビデオカメラ等に用いられるCCD固体撮像
素子に適用しているため、入力システムの単位系が垂直
方向と水平方向といった方向毎に単位系が異なってい
る。
【0049】ここで、本実施の形態における垂直方向と
水平方向の単位系の関係を、図5を用いて説明する。図
5では、例としてNTSCモードで垂直方向を525
H、水平方向を910ckとした場合である。1クロッ
ク(ck)は43.7ns(ナノ秒)である。即ち91
0ckの長さの1水平走査期間(1H)が525H繰り
返して1画面の走査が行われる。
水平方向の単位系の関係を、図5を用いて説明する。図
5では、例としてNTSCモードで垂直方向を525
H、水平方向を910ckとした場合である。1クロッ
ク(ck)は43.7ns(ナノ秒)である。即ち91
0ckの長さの1水平走査期間(1H)が525H繰り
返して1画面の走査が行われる。
【0050】次に、タイミングチャート入力ツール4を
用いたタイミングチャート5の作成方法について簡単に
説明する。まず、手書きの仕様書11を見ながら、タイ
ミング入力手段12を通じてタイミングチャートを入力
する。
用いたタイミングチャート5の作成方法について簡単に
説明する。まず、手書きの仕様書11を見ながら、タイ
ミング入力手段12を通じてタイミングチャートを入力
する。
【0051】このタイミングチャート入力ツール4は、
以下の2つの入力方法を機能として備えている。
以下の2つの入力方法を機能として備えている。
【0052】第1の入力方法は、任意のクロック箇所に
マウス操作によって、信号の変化点即ち信号が例えばH
からLに或いはLからHに変化する点を入力する方法で
ある。この入力方法は、例えば図2で表示されているF
LD信号やTGVD信号といった比較的変化点の少ない
信号を入力する場合に適した方法である。
マウス操作によって、信号の変化点即ち信号が例えばH
からLに或いはLからHに変化する点を入力する方法で
ある。この入力方法は、例えば図2で表示されているF
LD信号やTGVD信号といった比較的変化点の少ない
信号を入力する場合に適した方法である。
【0053】第2の入力方法は、所定の書式に従った式
を指定する式値指定入力である。この入力方法は、例え
ば図2で表示されているTGHD信号のように、ある一
定のタイミング等を繰り返す信号を入力する場合に適し
た方法である。以下に式の例を記述する。
を指定する式値指定入力である。この入力方法は、例え
ば図2で表示されているTGHD信号のように、ある一
定のタイミング等を繰り返す信号を入力する場合に適し
た方法である。以下に式の例を記述する。
【0054】例えばTGHD信号を、86クロックの間
Hレベルの状態であり、その後の772クロックの間L
レベルの状態にする操作を、0クロックから525回繰
り返したいタイミングを作成する場合には、 TGHD 0=(525)<86−772> と指定する。
Hレベルの状態であり、その後の772クロックの間L
レベルの状態にする操作を、0クロックから525回繰
り返したいタイミングを作成する場合には、 TGHD 0=(525)<86−772> と指定する。
【0055】次に、内部信号、例えば図2で表示されて
いるV1信号とV3信号は、複数の信号をOR処理或い
はAND処理して得られた信号である。尚、V1信号と
V3信号は、図2に示していない他の信号も含めて合成
された信号である。これらの内部信号V1,V3は、信
号名24の欄の()内がoutとしてある。
いるV1信号とV3信号は、複数の信号をOR処理或い
はAND処理して得られた信号である。尚、V1信号と
V3信号は、図2に示していない他の信号も含めて合成
された信号である。これらの内部信号V1,V3は、信
号名24の欄の()内がoutとしてある。
【0056】上述の2つの入力方法等を利用して、タイ
ミングチャート25を入力することができる。
ミングチャート25を入力することができる。
【0057】また、ここで、タイミングチャート25か
ら仕様書のデータ5Bを作成して、これを印刷すること
により、図1に示すドキュメント13即ち仕様書の清書
を作成することができる。
ら仕様書のデータ5Bを作成して、これを印刷すること
により、図1に示すドキュメント13即ち仕様書の清書
を作成することができる。
【0058】次に、タイミング記述言語部2で作成され
るタイミング記述言語6は、前述したようにタイミング
チャート5のタイミングのデータ5Aをテキスト形式の
ファイルに変換したものである。
るタイミング記述言語6は、前述したようにタイミング
チャート5のタイミングのデータ5Aをテキスト形式の
ファイルに変換したものである。
【0059】このテキスト形式のファイル記述を、図3
に示すテキスト形式のファイルの一形態を参照して説明
する。
に示すテキスト形式のファイルの一形態を参照して説明
する。
【0060】図3のT1の部分は、タイミングジェネレ
ータの回路内部で動作させる垂直方向Vと水平方向Hの
カウンタ回路(図4参照)の情報である。カウンタの種
類(H又はV)、扱うカウンタ信号名(hcount,
vcount)、最大カウント数、カウンタ回路の型等
が記載されている。カウンタ回路の型は、ジョンソンカ
ウンタとバイナリカウンタの2種類の指定が可能であ
る。
ータの回路内部で動作させる垂直方向Vと水平方向Hの
カウンタ回路(図4参照)の情報である。カウンタの種
類(H又はV)、扱うカウンタ信号名(hcount,
vcount)、最大カウント数、カウンタ回路の型等
が記載されている。カウンタ回路の型は、ジョンソンカ
ウンタとバイナリカウンタの2種類の指定が可能であ
る。
【0061】図3のT2の部分は、データを有効とする
タイミングを記述している。この場合は、vdi信号の
立ち下がり後、10クロック目からカウンタ動作を有効
とするような指定である。
タイミングを記述している。この場合は、vdi信号の
立ち下がり後、10クロック目からカウンタ動作を有効
とするような指定である。
【0062】図3のT3の部分は、各出力信号、この場
合はvdi信号及びv2信号の回路情報である。上から
順番に信号名、入出力の区別、回路タイプ、初期状態、
立ち上がりと立ち下がりタイミングのデコード値という
情報を設定することができる。
合はvdi信号及びv2信号の回路情報である。上から
順番に信号名、入出力の区別、回路タイプ、初期状態、
立ち上がりと立ち下がりタイミングのデコード値という
情報を設定することができる。
【0063】尚、図3に示すテキストファイルは、説明
しやすいようにモードが1つである場合としている。複
数のモードを有する場合には、2つのモードを有する場
合を以下に示すように、例えばmode a=,mod
e bとモード名を付して、モード毎に (スペース)
で区切って並べて、或いは改行して記述する。また、例
えば2つのモードで同じ内容の場合でも、スペースで区
切って記述することにより、一方の内容を変更すること
が可能である。尚、全てのモードに共通な(不変な)情
報はモード名を記述していない。
しやすいようにモードが1つである場合としている。複
数のモードを有する場合には、2つのモードを有する場
合を以下に示すように、例えばmode a=,mod
e bとモード名を付して、モード毎に (スペース)
で区切って並べて、或いは改行して記述する。また、例
えば2つのモードで同じ内容の場合でも、スペースで区
切って記述することにより、一方の内容を変更すること
が可能である。尚、全てのモードに共通な(不変な)情
報はモード名を記述していない。
【0064】 Counter:H Name : hcount Max : mode a=910 mode b=908 System: mode a=TG mode b=TG Type : Jonson Test : Standard Load Field : Down Clock : 12 Name : AVD Read Frame : mode a 9 Frame : mode b 15 Signal Name : AVD IO : IN Type : SETRESET Standby: mode a=H mode b=H Rise : mode a Dec : hcount 0 vcount 9 Dec : hcount 455 vcount 271 Rise : mode b Dec : hcount 0 vcount 8 Dec : hcount 454 vcount 320
【0065】このように記述することにより、1つのテ
キスト形式のファイル内に、複数のモードのタイミング
動作の情報を含ませることができる。
キスト形式のファイル内に、複数のモードのタイミング
動作の情報を含ませることができる。
【0066】次に、RTL回路生成部3では、タイミン
グ記述言語部2で作成されたタイミング記述言語(テキ
スト形式のファイル)6をハードウェア記述言語作成プ
ログラム7を用いて変換し、RTL言語で記載されたハ
ードウェア記述言語15を自動生成する。
グ記述言語部2で作成されたタイミング記述言語(テキ
スト形式のファイル)6をハードウェア記述言語作成プ
ログラム7を用いて変換し、RTL言語で記載されたハ
ードウェア記述言語15を自動生成する。
【0067】こうして生成されたハードウェア記述言語
15を基にして、論理合成ツール等を用いて論理ネット
リストを作成することができる。これにより、引き続き
CCD固体撮像素子のタイミングジェネレータの論理回
路のシミュレーション工程やレイアウト設計工程を実行
することができる。
15を基にして、論理合成ツール等を用いて論理ネット
リストを作成することができる。これにより、引き続き
CCD固体撮像素子のタイミングジェネレータの論理回
路のシミュレーション工程やレイアウト設計工程を実行
することができる。
【0068】ここで、図4Aは、本実施の形態において
生成されるタイミングジェネレータを含むトップブロッ
クの概略構成図である。この図4Aは、RTL言語で記
載されたハードウェア記述言語を基にして作成される回
路構造図を各ブロックの接続状態で示した図である。こ
の図4Aに示したトップブロック30が例えば1チップ
内に形成される。
生成されるタイミングジェネレータを含むトップブロッ
クの概略構成図である。この図4Aは、RTL言語で記
載されたハードウェア記述言語を基にして作成される回
路構造図を各ブロックの接続状態で示した図である。こ
の図4Aに示したトップブロック30が例えば1チップ
内に形成される。
【0069】このトップブロック30は、マイコンイン
ターフェース回路ブロック31、シャッター回路ブロッ
ク32、TG(タイミングジェネレータ)・SG(シン
クジェネレータ;同期信号発生器)ブロック33の3つ
のブロック回路から構成される。
ターフェース回路ブロック31、シャッター回路ブロッ
ク32、TG(タイミングジェネレータ)・SG(シン
クジェネレータ;同期信号発生器)ブロック33の3つ
のブロック回路から構成される。
【0070】TG・SG回路ブロック33は、マイコン
インターフェース回路ブロック31及びシャッター回路
ブロック32に接続されている。マイコンインターフェ
ース回路ブロック31は、左の2本の線(実際には複数
の線が集まったポート等)P1,P2を介して、シリア
ル接続或いはパラレル接続でDSBへ接続される。シャ
ッター回路ブロック32からは、同様に左の2本の線P
3,P4を介してシャッターに接続される。TG・SG
回路ブロック33は、右の線OUTから外部に接続され
る。尚、左の2本の線の組P1・P2とP3・P4の一
部又は全部を兼用するように構成しても良い。
インターフェース回路ブロック31及びシャッター回路
ブロック32に接続されている。マイコンインターフェ
ース回路ブロック31は、左の2本の線(実際には複数
の線が集まったポート等)P1,P2を介して、シリア
ル接続或いはパラレル接続でDSBへ接続される。シャ
ッター回路ブロック32からは、同様に左の2本の線P
3,P4を介してシャッターに接続される。TG・SG
回路ブロック33は、右の線OUTから外部に接続され
る。尚、左の2本の線の組P1・P2とP3・P4の一
部又は全部を兼用するように構成しても良い。
【0071】尚、さらにマイコンインターフェース回路
ブロック31とシャッター回路ブロック32とを接続し
て、マイコンからシャッター回路ブロック32が制御さ
れるようにしてもよい。
ブロック31とシャッター回路ブロック32とを接続し
て、マイコンからシャッター回路ブロック32が制御さ
れるようにしてもよい。
【0072】続いて、TG・SG回路ブロック33の構
成について図4Bを参照して説明する。この図4Bは、
RTL言語で記載されたハードウェア記述言語を基にし
て作成される回路構造図を各回路の接続状態で示した図
である。TG・SG回路ブロック33は、垂直方向Vと
水平方向H毎にそれぞれカウンタ回路34V,34Hと
デコード回路35V,35Hと信号回路36V,36H
とを有し、それぞれ右端の線から図4Aの線OUTを経
て外部の例えば図示しない信号処理部に接続される。ま
た、ロード回路37は、Vカウンタ回路34V及びHカ
ウンタ回路34Hに接続されて、これらのカウンタ回路
34V,34Hを制御する信号を外部からロードするも
のである。
成について図4Bを参照して説明する。この図4Bは、
RTL言語で記載されたハードウェア記述言語を基にし
て作成される回路構造図を各回路の接続状態で示した図
である。TG・SG回路ブロック33は、垂直方向Vと
水平方向H毎にそれぞれカウンタ回路34V,34Hと
デコード回路35V,35Hと信号回路36V,36H
とを有し、それぞれ右端の線から図4Aの線OUTを経
て外部の例えば図示しない信号処理部に接続される。ま
た、ロード回路37は、Vカウンタ回路34V及びHカ
ウンタ回路34Hに接続されて、これらのカウンタ回路
34V,34Hを制御する信号を外部からロードするも
のである。
【0073】尚、これら図4A及び図4Bに示した回路
構成は、従来の設計スタイルにおいて熟知した設計者に
より確立されたノウハウ技術が組み込まれて、回路の配
置がなされているものである。
構成は、従来の設計スタイルにおいて熟知した設計者に
より確立されたノウハウ技術が組み込まれて、回路の配
置がなされているものである。
【0074】そして、このノウハウ技術を反映した設計
ルール14を予め記録しておき、ハードウェア記述言語
作成プログラム7によりハードウェア記述言語15を作
成する際に、この設計ルール14を読み出して参照しな
がら、ハードウェア記述言語15を作成するようにす
る。
ルール14を予め記録しておき、ハードウェア記述言語
作成プログラム7によりハードウェア記述言語15を作
成する際に、この設計ルール14を読み出して参照しな
がら、ハードウェア記述言語15を作成するようにす
る。
【0075】上述の本実施の形態によれば、仕様書11
からタイミングチャート入力ツールを用いてタイミング
チャート5を入力すれば、その後タイミング記述言語部
2とRTL回路生成部3を経て、自動的にRTL言語に
よるハードウェア記述言語15が生成される。
からタイミングチャート入力ツールを用いてタイミング
チャート5を入力すれば、その後タイミング記述言語部
2とRTL回路生成部3を経て、自動的にRTL言語に
よるハードウェア記述言語15が生成される。
【0076】従って、熟知していた設計者でしか行えな
かった論理設計の段階が不要となり、誰でも仕様書11
に記載された回路動作仕様を入力することにより、容易
にハードウェア記述言語15で記述された回路の生成を
行うことができる。これにより、論理回路例えばCCD
固体撮像素子のタイミングジェネレータの論理設計を容
易に行うことができる。
かった論理設計の段階が不要となり、誰でも仕様書11
に記載された回路動作仕様を入力することにより、容易
にハードウェア記述言語15で記述された回路の生成を
行うことができる。これにより、論理回路例えばCCD
固体撮像素子のタイミングジェネレータの論理設計を容
易に行うことができる。
【0077】また、タイミング記述言語6は、論理回路
の各信号の特性及びタイミングが記述されたものである
ため、複数のモードを有する論理回路や複雑なタイミン
グを有する構成の論理回路であっても、信号の特性やタ
イミングを記載することが可能である。そして、さらに
RTL回路生成部3のハードウェア記述言語作成プログ
ラム7により、設計ルール14等を利用してハードウェ
ア記述言語(RTL言語)15に容易に変換することが
できる。
の各信号の特性及びタイミングが記述されたものである
ため、複数のモードを有する論理回路や複雑なタイミン
グを有する構成の論理回路であっても、信号の特性やタ
イミングを記載することが可能である。そして、さらに
RTL回路生成部3のハードウェア記述言語作成プログ
ラム7により、設計ルール14等を利用してハードウェ
ア記述言語(RTL言語)15に容易に変換することが
できる。
【0078】また、タイミングチャート25(5)の入
力編集が、コマンドメニュー22に表示されたタイミン
グチャートの入力編集に適したコマンドを利用して行わ
れるため、一般的なドローツールを使用する場合よりも
容易にタイミングチャートを作成することができ、入力
時の誤りの発生を防ぐことができる。
力編集が、コマンドメニュー22に表示されたタイミン
グチャートの入力編集に適したコマンドを利用して行わ
れるため、一般的なドローツールを使用する場合よりも
容易にタイミングチャートを作成することができ、入力
時の誤りの発生を防ぐことができる。
【0079】さらに、仕様書11からタイミングチャー
ト5を入力することにより、自動的にRTL言語による
ハードウェア記述言語15が生成されるため、仕様書1
1の作成から回路生成まで即ち回路の動作のシミュレー
ションが可能となるまでの設計時間を短縮することがで
きる。これにより、作業工数を縮減して設計効率を向上
することができる。
ト5を入力することにより、自動的にRTL言語による
ハードウェア記述言語15が生成されるため、仕様書1
1の作成から回路生成まで即ち回路の動作のシミュレー
ションが可能となるまでの設計時間を短縮することがで
きる。これにより、作業工数を縮減して設計効率を向上
することができる。
【0080】上述の実施の形態では、CCD固体撮像素
子のタイミングジェネレータの設計に適用した例であっ
たが、その他の論理回路(ASIC等)の設計において
も、本発明を適用することができる。特に、大規模な論
理回路や複雑なタイミングチャートとなる論理回路の設
計に適用すると、設計効率を向上する効果が大きい。
子のタイミングジェネレータの設計に適用した例であっ
たが、その他の論理回路(ASIC等)の設計において
も、本発明を適用することができる。特に、大規模な論
理回路や複雑なタイミングチャートとなる論理回路の設
計に適用すると、設計効率を向上する効果が大きい。
【0081】このような論理回路の構成として、例えば
1つもしくはごく少数のタイミングジェネレータにおい
て多様な信号を扱う構成が考えられる。具体的には、例
えばMOS型の固体撮像素子、或いはX−Yマトリクス
状に配列された画素を有する画像表示装置(例えば液晶
表示装置やプラズマディスプレイ等)が考えられる。こ
のような構成の論理回路に本発明を適用して設計を行う
ことにより、設計効率を向上する効果が大きい。
1つもしくはごく少数のタイミングジェネレータにおい
て多様な信号を扱う構成が考えられる。具体的には、例
えばMOS型の固体撮像素子、或いはX−Yマトリクス
状に配列された画素を有する画像表示装置(例えば液晶
表示装置やプラズマディスプレイ等)が考えられる。こ
のような構成の論理回路に本発明を適用して設計を行う
ことにより、設計効率を向上する効果が大きい。
【0082】本発明は、上述の実施の形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲でその他
様々な構成が取り得る。
ものではなく、本発明の要旨を逸脱しない範囲でその他
様々な構成が取り得る。
【0083】
【発明の効果】上述の本発明によれば、熟知していた設
計者でしか行えなかった論理設計の段階が不要となり、
誰でも回路動作仕様を入力することにより、回路生成を
行うことができる。
計者でしか行えなかった論理設計の段階が不要となり、
誰でも回路動作仕様を入力することにより、回路生成を
行うことができる。
【0084】また、タイミング記述言語を介してハード
ウェア記述言語に変換するので、複数のモードや複雑な
タイミングを有する論理回路であっても、容易にハード
ウェア記述言語に変換して回路生成を行うことができ
る。
ウェア記述言語に変換するので、複数のモードや複雑な
タイミングを有する論理回路であっても、容易にハード
ウェア記述言語に変換して回路生成を行うことができ
る。
【0085】従って、CCD固体撮像素子のタイミング
ジェネレータ等の大規模かつ複雑なタイミングを必要と
する論理回路の設計を容易に行うことができる。
ジェネレータ等の大規模かつ複雑なタイミングを必要と
する論理回路の設計を容易に行うことができる。
【0086】また本発明により、設計時間を短縮するこ
とができるため、設計効率を向上することができる。
とができるため、設計効率を向上することができる。
【図1】本発明の一実施の形態の論理設計システムの概
略構成及び実行される処理の流れを示す図である。
略構成及び実行される処理の流れを示す図である。
【図2】本発明の一実施の形態におけるタイミングチャ
ートの入力及び編集を行う編集画面を示す図である。
ートの入力及び編集を行う編集画面を示す図である。
【図3】図1のタイミング記述言語部で作成されるテキ
スト形式のファイルの一形態を示す図である。
スト形式のファイルの一形態を示す図である。
【図4】A 本発明の一実施の形態において生成される
回路のトップブロックを説明する概略構成図である。 B 図4AのTG・SG回路ブロックの構成を示すブロ
ック図である。
回路のトップブロックを説明する概略構成図である。 B 図4AのTG・SG回路ブロックの構成を示すブロ
ック図である。
【図5】本発明の一実施の形態で使用する垂直方向と水
平方向の単位系の関係を説明する図である。
平方向の単位系の関係を説明する図である。
【図6】従来採用されていた論理設計スタイルの手順を
示すフローチャートである。
示すフローチャートである。
1 タイミングチャート入力部、2 タイミング記述言
語部、3 RTL回路生成部、4 タイミングチャート
入力ツール、5,25 タイミングチャート、6タイミ
ング記述言語、7 ハードウェア記述言語作成プログラ
ム、10 論理設計システム、11 仕様書、12 タ
イミング入力手段、13 ドキュメント、14 設計ル
ール、15 ハードウェア記述言語(RTL言語)、2
1 タイミングチャートの編集画面、22 コマンドメ
ニュー、23 タイミング単位系、24 信号名、30
トップブロック、31 マイコンインターフェース回
路ブロック、32 シャッター回路ブロック、33 T
G・SG回路ブロック、34V Vカウンタ回路、34
H Hカウンタ回路、35V Vデコード回路、35H
Hデコード回路、36V,36H 信号回路、37
ロード回路
語部、3 RTL回路生成部、4 タイミングチャート
入力ツール、5,25 タイミングチャート、6タイミ
ング記述言語、7 ハードウェア記述言語作成プログラ
ム、10 論理設計システム、11 仕様書、12 タ
イミング入力手段、13 ドキュメント、14 設計ル
ール、15 ハードウェア記述言語(RTL言語)、2
1 タイミングチャートの編集画面、22 コマンドメ
ニュー、23 タイミング単位系、24 信号名、30
トップブロック、31 マイコンインターフェース回
路ブロック、32 シャッター回路ブロック、33 T
G・SG回路ブロック、34V Vカウンタ回路、34
H Hカウンタ回路、35V Vデコード回路、35H
Hデコード回路、36V,36H 信号回路、37
ロード回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内田 豊 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニー・エルエスアイ・デザイン株式会 社内 (72)発明者 寺戸 洋子 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニー・エルエスアイ・デザイン株式会 社内 Fターム(参考) 5B046 AA08 BA03
Claims (4)
- 【請求項1】 論理回路の設計を行う論理設計システム
であって、 論理回路の動作を示すタイミングチャートの入力又は編
集を行ってタイミングチャートを作成するタイミングチ
ャート作成手段と、 上記タイミングチャート作成手段により作成されたタイ
ミングチャートから、上記論理回路の各信号の特性及び
タイミングが記述されたタイミング記述言語を作成する
タイミング記述言語作成手段と、 上記タイミング記述言語からハードウェア記述言語へ変
換するハードウェア記述言語変換手段とを有することを
特徴とする論理設計システム。 - 【請求項2】 上記タイミングチャート作成手段により
作成された上記タイミングチャートを、ドキュメントと
して出力する手段を備えたことを特徴とする請求項1に
記載の論理設計システム。 - 【請求項3】 予め上記論理回路の設計ルールを記録し
ておく記録手段を有し、該記録手段に記録された設計ル
ールを読み出し、上記ハードウェア記述言語変換手段に
おいて、該設計ルールを基にして上記タイミング記述言
語からハードウェア記述言語への変換が行われることを
特徴とする請求項1に記載の論理設計システム。 - 【請求項4】 上記ハードウェア記述言語変換手段によ
り、固体撮像素子のタイミングジェネレータ用の論理回
路用のハードウェア記述言語を作成することを特徴とす
る請求項1に記載の論理設計システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000134813A JP2001318955A (ja) | 2000-05-08 | 2000-05-08 | 論理設計システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000134813A JP2001318955A (ja) | 2000-05-08 | 2000-05-08 | 論理設計システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001318955A true JP2001318955A (ja) | 2001-11-16 |
Family
ID=18643016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000134813A Pending JP2001318955A (ja) | 2000-05-08 | 2000-05-08 | 論理設計システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001318955A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010233216A (ja) * | 2009-03-27 | 2010-10-14 | Internatl Business Mach Corp <Ibm> | 可変ダイナミックレンジの画素センサ・セル、設計構造体及び方法 |
WO2019123543A1 (ja) * | 2017-12-19 | 2019-06-27 | 三菱電機株式会社 | タイミングチャート判定補助装置、タイミングチャート判定補助方法およびタイミングチャート判定補助プログラム |
-
2000
- 2000-05-08 JP JP2000134813A patent/JP2001318955A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010233216A (ja) * | 2009-03-27 | 2010-10-14 | Internatl Business Mach Corp <Ibm> | 可変ダイナミックレンジの画素センサ・セル、設計構造体及び方法 |
WO2019123543A1 (ja) * | 2017-12-19 | 2019-06-27 | 三菱電機株式会社 | タイミングチャート判定補助装置、タイミングチャート判定補助方法およびタイミングチャート判定補助プログラム |
JPWO2019123543A1 (ja) * | 2017-12-19 | 2020-04-02 | 三菱電機株式会社 | タイミングチャート判定補助装置、タイミングチャート判定補助方法およびタイミングチャート判定補助プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3027009B2 (ja) | 設計取り込みシステム | |
USRE40925E1 (en) | Methods for automatically pipelining loops | |
JP3005538B1 (ja) | 機能ブロックのモデル作成によるlsi設計システム及びそのlsi設計方法 | |
US7663778B2 (en) | Document processor, image forming apparatus, document processing method, and computer program | |
JP4747034B2 (ja) | 検証シナリオ作成プログラム、記録媒体、検証シナリオ作成装置および検証シナリオ作成方法 | |
JP2001318955A (ja) | 論理設計システム | |
JP5114877B2 (ja) | 設計データ作成方法、設計データ作成装置および設計データ作成プログラム | |
CN109885850B (zh) | 一种局部寄存器的生成方法及生成系统 | |
JP5104356B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
JP2003114914A (ja) | ソフトウェア/ハードウェア協調設計方法 | |
JP5835498B2 (ja) | Lsi及びlsi製造方法 | |
JP2011186835A (ja) | 画像処理装置及び画像処理プログラム | |
JP2551935B2 (ja) | 図的言語処理方式 | |
JP2003173360A (ja) | 論理回路設計装置および設計方法 | |
JPH09186836A (ja) | ディジタル複写機 | |
EP0276017A2 (en) | Stored data high speed processing apparatus | |
JP2002318991A (ja) | 帳票出力方法、帳票出力装置及びプログラム | |
JP2001101327A (ja) | 情報処理方法及び装置及び印刷システム | |
JP4578183B2 (ja) | 画像表示方法、画像表示プログラムおよび画像表示装置 | |
JP2008129921A (ja) | 論理機能検証装置及び論理機能検証方法 | |
JP2001038954A (ja) | カラーレーザプリンタ制御装置およびカラーレーザプリンタ制御方法 | |
JPH11331560A (ja) | 画像処理装置 | |
JP2004013483A (ja) | 情報処理方法及びその制御方法 | |
JPS63115270A (ja) | Cadシステム | |
JPH07182398A (ja) | ハードウエア機能設計支援装置 |