JP5114877B2 - 設計データ作成方法、設計データ作成装置および設計データ作成プログラム - Google Patents
設計データ作成方法、設計データ作成装置および設計データ作成プログラム Download PDFInfo
- Publication number
- JP5114877B2 JP5114877B2 JP2006177264A JP2006177264A JP5114877B2 JP 5114877 B2 JP5114877 B2 JP 5114877B2 JP 2006177264 A JP2006177264 A JP 2006177264A JP 2006177264 A JP2006177264 A JP 2006177264A JP 5114877 B2 JP5114877 B2 JP 5114877B2
- Authority
- JP
- Japan
- Prior art keywords
- design
- data
- display
- design constraint
- control data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
ここでは図1に示すごとく、回路設計者は回路図CADで作成するデータ(後述するEDIF等)とは別文書として実装設計指示書を作成し、これを管理する。この方法では設計制約条件は図2に示すごとくの実装指示書の紙上でのみ示され、実装設計者はこの実装指示書を見ながら実装設計を行う。
これは図3に示すごとく、回路設計者は上記実装指示書とは別に、設計制約条件をコメントとして回路図上に手入力にて書き込む。その結果回路図を見た際に設計制約条件を容易に確認できる。実装設計者は上記実装指示書や上記のごとく回路図上にコメントとして記載された設計制約条件を参照し、それに従った実装設計を行う。また回路設計者自身もこの回路図上に直接コメントとして書き込んだ設計制約条件を、実装設計者による実装設計後の確認作業のために利用することができる。
がDRC(デザイン・ルール・チェック)を行う。その結果設計制約条件を満たした設計が容易に実現され得るようになる。このように従来の手順では回路設計者が制御データと表示データとの両方を手入力で作成していた。
(付記1)
所定の設計制約条件を付加した設計データを作成するための設計データ作成方法であって、
入力された設計制約条件を、表示装置に表示された設計図上で表示するための表示データへ変換する表示データ変換ステップと、
入力された設計制約条件を、CPUを制御可能な制御データに変換する制御データ変換ステップとよりなる設計データ作成方法。
(付記2)
さらに設計者が設計制約条件を入力するためのフォーマットを表示装置に表示するステップを含む付記1に記載の設計データ作成方法。
(付記3)
さらに表示装置に表示された設計図上に表示された設計制約条件の表示データの表示内容を変更する表示データ変更ステップと、
表示データ変更ステップにてなされた設計制約条件の表示データの表示内容の変更を、対応する設計制約条件の制御データに反映させる制御データ反映ステップとよりなる付記1又は2に記載の設計データ作成方法。
(付記4)
さらに表示装置に表示された設計図上に表示された設計制約条件の表示データを複写する表示データ複写ステップと、
表示データ複写ステップにてなされた設計制約条件の表示データの複写処理に応じ、対応する設計制約条件の制御データを複写する制御データ複写ステップとよりなる付記1乃至3のうちのいずれかに記載の設計データ作成方法。
(付記5)
前記設計制約条件の制御データを対応する設計制約条件の表示データに自動的に変換し、表示装置に表示された設計図上に表示するステップを有する付記1乃至4のうちのいずれかに記載の設計データ作成方法。
(付記6)
所定の設計制約条件を付加した設計データを作成するための設計データ作成装置であって、
入力された設計制約条件を、表示装置に表示された設計図上で表示するための表示データへ自動的に変換する表示データ変換手段と、
入力された設計制約条件を、CPUを制御可能な制御データに自動的に変換する制御データ変換手段とよりなる設計データ作成装置。
(付記7)
さらに設計者が設計制約条件を入力するためのフォーマットを表示装置に表示する手段を含む付記6に記載の設計データ作成装置。
(付記8)
さらに表示装置に表示された設計図上に表示された設計制約条件の表示データの表示内容を変更する表示データ変更手段と、
表示データ変更手段にてなされた設計制約条件の表示データの表示内容の変更を、対応する設計制約条件の制御データに自動的に反映させる制御データ反映手段とよりなる付記6又は7に記載の設計データ作成装置。
(付記9)
さらに表示装置に表示された設計図上に表示された設計制約条件の表示データを複写する表示データ複写手段と、
表示データ複写手段にてなされた設計制約条件の表示データの複写処理に応じ、対応する設計制約条件の制御データを自動的に複写する制御データ複写手段とよりなる付記6乃至8のうちのいずれかに記載の設計データ作成装置。
(付記10)
前記設計制約条件の制御データを対応する設計制約条件の表示データに変換し、表示装置に表示された設計図上に表示する手段を有する付記6乃至9のうちのいずれかに記載の設計データ作成装置。
(付記11)
所定の設計制約条件を付加した設計データを作成する動作をコンピュータに実行させるための命令よりなるプログラムであって、
入力された設計制約条件を、表示装置に表示された設計図上で表示するための表示データへ自動的に変換する表示データ変換ステップと、
入力された設計制約条件を、CPUを制御可能な制御データに自動的に変換する制御データ変換ステップとをコンピュータに実行させるための命令よりなる設計データ作成プログラム。
(付記12)
さらに設計者が設計制約条件を入力するためのフォーマットを表示装置に自動的に表示するステップをコンピュータに実行させるための命令を含む付記11に記載の設計データ作成プログラム。
(付記13)
さらに表示装置に表示された設計図上に表示された設計制約条件の表示データの表示内容を変更する表示データ変更ステップと、
表示データ変更ステップにてなされた設計制約条件の表示データの表示内容の変更を、対応する設計制約条件の制御データに自動的に反映させる制御データ反映ステップとをコンピュータに実行させるための命令よりなる付記11又は12に記載の設計データ作成プログラム。
(付記14)
さらに表示装置に表示された設計図上に表示された設計制約条件の表示データを複写する表示データ複写ステップと、
表示データ複写ステップにてなされた設計制約条件の表示データの複写処理に応じ、対応する設計制約条件の制御データを自動的に複写する制御データ複写ステップとをコンピュータに実行させるための命令よりなる付記11乃至13のうちのいずれかに記載の設計データ作成プログラム。
(付記15)
前記設計制約条件の制御データを対応する設計制約条件の表示データに自動的に変換し、表示装置に表示された設計図上に表示するステップをコンピュータに実行させるための命令を有する付記11乃至14のうちのいずれかに記載の設計データ作成プログラム。
2 実装設計CAD
10 操作入力部
20 表示データ
30 表示装置
40 データ変換部
50 回路データ
51 EDIF
52 制御データ
Claims (3)
- 回路設計支援装置が所定の設計制約条件を付加した設計データを作成する設計データ作成方法であって、
表示データ変換手段が、入力された設計制約条件を、表示装置に表示された設計図上で表示する表示データへ変換する表示データ変換ステップと、
制御データ変換手段が、入力された設計制約条件であって、電気的なノイズ対策を考慮した実装設計を行う際に設計上必要な設計制約条件であり、配線幅、配線長さ、配線経路に関する設計制約条件を、実装設計支援装置のCPUを制御可能で前記実装設計支援装置が制御データにしたがってデザインルールチェック処理を実施し、その結果、当該設計制約条件を満たす実装設計が実現されるように制御される制御データであって前記回路設計支援装置から前記実装設計支援装置に渡す制御データに変換する制御データ変換ステップと、
表示データ変更手段が、前記表示装置に表示された設計図上に表示された設計制約条件の表示データの表示内容を変更する表示データ変更ステップと、
制御データ反映手段が、表示データ変更ステップにてなされた設計制約条件の表示データの表示内容の変更を、対応する設計制約条件の制御データに反映させる制御データ反映ステップとを有する、設計データ作成方法。 - 所定の設計制約条件を付加した設計データを作成する、回路設計支援装置である設計データ作成装置であって、
入力された設計制約条件を、表示装置に表示された設計図上で表示する表示データへ変換する表示データ変換手段と、
入力された設計制約条件であって、電気的なノイズ対策を考慮した実装設計を行う際に設計上必要な設計制約条件であり、配線幅、配線長さ、配線経路に関する設計制約条件を、実装設計支援装置のCPUを制御可能で前記実装設計支援装置が制御データにしたがってデザインルールチェック処理を実施し、その結果、当該設計制約条件を満たす実装設計が実現されるように制御される制御データであって前記回路設計支援装置から前記実装設計支援装置に渡す制御データに変換する制御データ変換手段と、
前記表示装置に表示された設計図上に表示された設計制約条件の表示データの表示内容を変更する表示データ変更手段と、
表示データ変更手段にてなされた設計制約条件の表示データの表示内容の変更を、対応する設計制約条件の制御データに反映させる制御データ反映手段とを有する、設計データ作成装置。 - 所定の設計制約条件を付加した設計データを作成するプログラムであって、
入力された設計制約条件を、表示装置に表示された設計図上で表示する表示データへ変換する表示データ変換ステップと、
入力された設計制約条件であって、電気的なノイズ対策を考慮した実装設計を行う際に設計上必要な設計制約条件であり、配線幅、配線長さ、配線経路に関する設計制約条件を、実装設計支援装置のCPUを制御可能で前記実装設計支援装置が制御データにしたがってデザインルールチェック処理を実施し、その結果、当該設計制約条件を満たす実装設計が実現されるように制御される制御データであって回路設計支援装置から前記実装設計支援装置に渡す制御データに変換する制御データ変換ステップと、
前記表示装置に表示された設計図上に表示された設計制約条件の表示データの表示内容を変更する表示データ変更ステップと、
表示データ変更ステップにてなされた設計制約条件の表示データの表示内容の変更を、対応する設計制約条件の制御データに反映させる制御データ反映ステップとを前記回路設計支援装置のコンピュータに実行させる命令を有する設計データ作成プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006177264A JP5114877B2 (ja) | 2006-06-27 | 2006-06-27 | 設計データ作成方法、設計データ作成装置および設計データ作成プログラム |
EP06121826A EP1873664A1 (en) | 2006-06-27 | 2006-10-05 | Design data creating method, apparatus and computer readable information recording medium |
US11/583,775 US7574684B2 (en) | 2006-06-27 | 2006-10-20 | Design data creating method, design data creating apparatus and computer readable information recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006177264A JP5114877B2 (ja) | 2006-06-27 | 2006-06-27 | 設計データ作成方法、設計データ作成装置および設計データ作成プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008009563A JP2008009563A (ja) | 2008-01-17 |
JP5114877B2 true JP5114877B2 (ja) | 2013-01-09 |
Family
ID=37781912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006177264A Active JP5114877B2 (ja) | 2006-06-27 | 2006-06-27 | 設計データ作成方法、設計データ作成装置および設計データ作成プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7574684B2 (ja) |
EP (1) | EP1873664A1 (ja) |
JP (1) | JP5114877B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080235497A1 (en) * | 2006-11-26 | 2008-09-25 | Tomblin Jimmy J | Parallel Data Output |
TW201248440A (en) * | 2011-05-26 | 2012-12-01 | Hon Hai Prec Ind Co Ltd | Circuit board wiring system and method |
JP6488911B2 (ja) * | 2015-06-24 | 2019-03-27 | 富士通株式会社 | 回路設計支援プログラム、回路設計支援方法、および情報処理装置 |
US10706204B2 (en) | 2018-10-02 | 2020-07-07 | International Business Machines Corporation | Automated generation of surface-mount package design |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5544067A (en) * | 1990-04-06 | 1996-08-06 | Lsi Logic Corporation | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation |
US5222030A (en) * | 1990-04-06 | 1993-06-22 | Lsi Logic Corporation | Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof |
JP2888107B2 (ja) | 1993-09-21 | 1999-05-10 | 三菱電機株式会社 | Cad/cam装置 |
JP3234378B2 (ja) * | 1993-12-16 | 2001-12-04 | 松下電器産業株式会社 | 配線基板cad装置と配線基板設計方法 |
JP2954894B2 (ja) * | 1996-12-13 | 1999-09-27 | 株式会社半導体理工学研究センター | 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置 |
JPH10293778A (ja) * | 1997-04-21 | 1998-11-04 | Mitsubishi Electric Corp | プリント基板配線装置 |
JP3037232B2 (ja) * | 1997-10-24 | 2000-04-24 | 日本電気通信システム株式会社 | 回路図データ編集装置における回路図の表示方法 |
US6917909B1 (en) * | 1998-05-18 | 2005-07-12 | Lev A. Markov | Facilitating guidance provision for an architectural exploration based design creation process |
JPH11353350A (ja) | 1998-06-10 | 1999-12-24 | Pfu Ltd | 基板図作成装置 |
US7100133B1 (en) * | 2000-06-23 | 2006-08-29 | Koninklijke Philips Electronics N.V | Computer system and method to dynamically generate system on a chip description files and verification information |
US6904392B1 (en) | 2000-10-13 | 2005-06-07 | Dassault Systemes | Annotation management |
US7039875B2 (en) * | 2000-11-30 | 2006-05-02 | Lucent Technologies Inc. | Computer user interfaces that are generated as needed |
JP2002230067A (ja) * | 2001-02-05 | 2002-08-16 | Toshiba Corp | プリント板回路部品配置支援装置 |
JP2003006251A (ja) * | 2001-06-26 | 2003-01-10 | Prime Gate:Kk | 設計支援システム |
JP2003141206A (ja) * | 2001-11-06 | 2003-05-16 | Fujitsu Ltd | Lsiテスト・データのタイミング検証方法およびlsiテスト・データのタイミング検証プログラム |
US20030145300A1 (en) * | 2002-01-28 | 2003-07-31 | Tran Trung M. | Layout tracking solutions |
WO2003073472A2 (en) * | 2002-02-22 | 2003-09-04 | Flextronics International Usa, Inc. | Electronic component design, procurement and manufacturing collaboration |
JP2004111530A (ja) * | 2002-09-17 | 2004-04-08 | Seiko Epson Corp | マスクデータ作成方法、マスク製造方法、半導体装置の製造方法及び半導体装置 |
-
2006
- 2006-06-27 JP JP2006177264A patent/JP5114877B2/ja active Active
- 2006-10-05 EP EP06121826A patent/EP1873664A1/en not_active Withdrawn
- 2006-10-20 US US11/583,775 patent/US7574684B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7574684B2 (en) | 2009-08-11 |
EP1873664A1 (en) | 2008-01-02 |
JP2008009563A (ja) | 2008-01-17 |
US20070300199A1 (en) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3027009B2 (ja) | 設計取り込みシステム | |
US8089653B2 (en) | Document processing apparatus, method and program for variable printing with document file dividing | |
JP2006079447A (ja) | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム | |
JP4962841B2 (ja) | 操作画面生成装置、電子機器、プログラム | |
JP5114877B2 (ja) | 設計データ作成方法、設計データ作成装置および設計データ作成プログラム | |
JP2008146180A (ja) | 情報処理装置、情報処理方法 | |
JP2004086774A (ja) | 画面構造図モデリング装置、プログラム、画面構造図モデリング方法 | |
JP2003067373A (ja) | プログラム、文書処理装置及び文書処理方法 | |
JPH0744558A (ja) | 文書編集装置 | |
JPH11328161A (ja) | 文書編集装置および方法 | |
JP2009223696A (ja) | 情報処理装置、情報処理方法、情報処理プログラム、及び情報処理プログラムを記録した記録媒体 | |
JP4735425B2 (ja) | 画像処理装置、画像処理方法 | |
JP2004013683A (ja) | 半導体集積回路の開発方法、レイアウトエディタ、及び記録媒体 | |
JP2522096B2 (ja) | 半導体集積回路のレイアウト設計の検証方法 | |
CN114281324A (zh) | 页面生成方法、装置、计算机设备及存储介质 | |
JP4275639B2 (ja) | レイアウト設計装置、およびレイアウト設計プログラム | |
JPH08185403A (ja) | 構造化文書のレイアウト・表示方法および文書処理システム | |
JP2005284396A (ja) | 回路図作成装置および回路図作成方法とそのプログラム、該プログラムを格納した記録媒体 | |
JP2006103280A (ja) | 印刷装置、印刷装置の制御方法、制御プログラム及び記憶媒体 | |
JP2000090129A (ja) | レイアウト設計装置およびレイアウト設計方法 | |
JPH08249373A (ja) | システム検証装置及びシステム検証方法 | |
JP2004280144A (ja) | 帳票作成装置、帳票処理装置、プログラム及び記憶媒体 | |
JP2006135863A (ja) | 画像編集装置及びその制御方法及びそのプログラム及びそのプログラムをコンピュータ装置読み出し可能に記憶した記憶媒体 | |
JP2006139624A (ja) | 情報処理装置及びその制御方法 | |
JP2003280857A (ja) | 印刷方法及び印刷システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120710 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5114877 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |