CN109885850B - 一种局部寄存器的生成方法及生成系统 - Google Patents
一种局部寄存器的生成方法及生成系统 Download PDFInfo
- Publication number
- CN109885850B CN109885850B CN201811182556.1A CN201811182556A CN109885850B CN 109885850 B CN109885850 B CN 109885850B CN 201811182556 A CN201811182556 A CN 201811182556A CN 109885850 B CN109885850 B CN 109885850B
- Authority
- CN
- China
- Prior art keywords
- local register
- target local
- register
- information
- file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本申请公开了一种局部寄存器的生成方法及生成系统，其中，所述局部寄存器的生成方法基于预设脚本实现局部寄存器的快速设计，降低了局部寄存器在设计过程中需要消耗的时间和人力成本，有效减少了人员投入并且缩短了设计周期。
Description
技术领域
本申请涉及非易失存储器技术领域，更具体地说，涉及一种局部寄存器的生成方法及生成系统。
背景技术
非易失性存储器(Non-Volatile Memory，NVM)是指当失电后，所存储的数据不会消失的电脑存储器。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维非易失性存储器很难做到进一步提高其集成度和数据存储密度，因此，三维(3D)存储器应运而生。
三维存储器的全定制逻辑设计方法主要包括基于MCU(Microcontroller Unit，微控制单元)的设计方法和基于FSM(Finite State Machine，状态机)的设计方法，其中，基于MCU的设计方法相较于基于FSM的设计方法具有灵活性和可扩展性较好的特点，并且基于MCU的设计方法在三维存储器设计完成后的测试过程中也占有较大优势。
在基于MCU的存储器设计方法中，需要大量局部寄存器来存储模拟电路中各种配置及调节信息。根据模拟电路在上电过程中对初始值的需求不同以及测试模式时MCU总线是否需要读取内部配置信息的不同，需要设计多种具有相应功能的局部寄存器。另外，还需要为局部寄存器设计相应的控制电路和时钟脉宽产生电路。这些局部寄存器电路设计在传统的基于MCU的存储器设计过程中需要消耗大量时间和人力，因此需要一种快速的设计方法来有效减少人员投入和缩短设计周期。
发明内容
为解决上述技术问题，本申请提供了一种局部寄存器的生成方法及生成系统，以实现降低局部寄存器在设计过程中需要消耗的时间和人力成本的目的，有效减少了人员投入并且缩短了设计周期。
为实现上述技术目的，本申请实施例提供了如下技术方案：
一种局部寄存器的生成方法，应用于基于MCU的三维存储器，所述局部寄存器的生成方法包括：
获取目标局部寄存器的表格模板文件信息，所述表格模板文件信息根据所述目标局部寄存器创建，存储有所述目标局部寄存器的模拟电路的结构信息；
利用预设脚本提取所述表格模板文件信息，以获得所述目标局部寄存器的模拟电路的结构信息；
利用所述预设脚本，根据所述目标局部寄存器的模拟电路的结构信息，生成关于所述目标局部寄存器的硬件描述语言文件；
利用电子设计自动化EDA工具，根据预设的多个库文件综合所述硬件描述语言文件中的寄存器转换级电路，利用标准单元搭建所述目标局部寄存器的控制电路，所述多个库文件根据多种类型的预设器件的电路及版图生成，每个所述库文件与一种类型的预设器件对应，且包含与对应的预设器件的时序信息，所述预设器件为基本寄存器或脉冲生成器；
利用所述控制电路，例化基本寄存器和脉冲生成器，以获得所述目标寄存器的门级网表。
可选的，所述多个库文件的生成过程包括：
将所述预设器件的版图导出为时序提供格式文件，并从所述预设器件的电路中导出电路网表；
根据所述预设器件的时序提供格式文件和电路网表生成与所述预设器件对应的包含时序信息的库文件。
可选的，所述时序提供格式文件为GDSII文件。
可选的，所述目标局部寄存器的模拟电路的结构信息包括模块信息、寄存器编号信息、接口名称、数据总线宽度、寄存器类型和上电初始值。
可选的，获得所述目标寄存器的门级网表之后还包括：
根据所述目标局部寄存器的门级网表形成目标局部寄存器的原理图，并根据所述目标局部寄存器的原理图绘制所述目标局部寄存器的版图；
或
根据所述目标局部寄存器的门级网表布局布线形成所述目标局部寄存器的版图。
一种局部寄存器的生成系统，应用于基于MCU的三维存储器，所述局部寄存器的生成系统包括：
表格模板文件获取模块，获取目标局部寄存器的表格模板文件信息，所述表格模板文件信息根据所述目标局部寄存器创建，存储有所述目标局部寄存器的模拟电路的结构信息；
第一调用模块，用于利用预设脚本提取所述表格模板文件信息，以获得所述目标局部寄存器的模拟电路的结构信息；
第二调用模块，用于利用所述预设脚本，根据所述目标局部寄存器的模拟电路的结构信息，生成关于所述目标局部寄存器的硬件描述语言文件；
第三调用模块，用于利用电子设计自动化EDA工具，根据预设的多个库文件综合所述硬件描述语言文件中的寄存器转换级电路，利用标准单元搭建所述目标局部寄存器的控制电路，所述多个库文件根据多种类型的预设器件的电路及版图生成，每个所述库文件与一种类型的预设器件对应，且包含与对应的预设器件的时序信息，所述预设器件为基本寄存器或脉冲生成器；
第四调用模块，用于利用所述控制电路，例化基本寄存器和脉冲生成器，以获得所述目标寄存器的门级网表。
可选的，所述多个库文件的生成过程包括：
将所述预设器件的版图导出为时序提供格式文件，并从所述预设器件的电路中导出电路网表；
根据所述预设器件的时序提供格式文件和电路网表生成与所述预设器件对应的包含时序信息的库文件。
可选的，所述时序提供格式文件为GDSII文件。
可选的，所述目标局部寄存器的模拟电路的结构信息包括模块信息、寄存器编号信息、接口名称、数据总线宽度、寄存器类型和上电初始值。
可选的，还包括：版图生成模块；
所述版图生成模块，用于根据所述目标局部寄存器的门级网表形成目标局部寄存器的原理图，并根据所述目标局部寄存器的原理图绘制所述目标局部寄存器的版图；
或
根据所述目标局部寄存器的门级网表布局布线形成所述目标局部寄存器的版图。
从上述技术方案可以看出，本申请实施例提供了一种局部寄存器的生成方法及生成系统，其中，所述局部寄存器的生成方法基于预设脚本实现局部寄存器的快速设计，具体地，该方法利用预设脚本提取存储有目标局部寄存器的模拟电路的结构信息的表格模板文件信息，以获得目标局部寄存器的模拟电路的结构信息，并根据该模拟电路的结构信息，生成关于所述目标局部寄存器的硬件描述语言文件，然后即可利用EDA工具进行目标局部寄存器的控制电路的生成，最后利用该控制电路获得目标寄存器的门级网表。利用该方法设计目标局部寄存器，只需设计人员根据目标局部寄存器进行目标局部寄存器的表格目标文件信息的创建，即可利用预设脚本和EDA工具实现局部寄存器的生成，降低了局部寄存器在设计过程中需要消耗的时间和人力成本，有效减少了人员投入并且缩短了设计周期。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请的一个实施例提供的一种局部寄存器的生成方法的流程示意图；
图2为本申请的一个实施例提供的一种预设脚本的示意图；
图3为本申请的一个实施例提供的一种多个库文件的生成流程示意图；
图4为本申请的另一个；
图5为本申请的一个实施例提供的一种脉冲产生电路的电路结构示意图；
图6为利用本申请实施例提供的局部寄存器的生成方法生成的图5所示的电路对应的版图结构示意图；
图7为本申请的一个实施例提供的一种寄存器电路的电路结构示意图；
图8为利用本申请实施例提供的局部寄存器的生成方法生成的图7所示的电路对应的版图结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种局部寄存器的生成方法，如图1所示，应用于基于MCU的三维存储器，所述局部寄存器的生成方法包括：
S101：获取目标局部寄存器的表格模板文件信息，所述表格模板文件信息根据所述目标局部寄存器创建，存储有所述目标局部寄存器的模拟电路的结构信息；
所述目标局部寄存器的表格模板文件信息需要设计人员进行维护，当目标局部寄存器的模拟电路的结构信息发生调整时，需要设计人员对目标局部寄存器的表格目标文件信息进行相应调整。
所述目标局部寄存器的表格模板文件信息中主要包括的信息(即所述目标局部寄存器的模拟电路的结构信息)包括模块信息、寄存器编号信息、接口名称、数据总线宽度、寄存器类型和上电初始值。
参考表1，表1为本申请的一个实施例提供的一种目标局部寄存器的表格模板文件信息；
表1：目标局部寄存器的表格模板文件信息
在表1中，Module Name表示模块名称，Index表示寄存器编号，IO*表示接口名称，Bus Width表示数据总线宽度，Reg Type表示寄存器类型，PORInitial Value表示上电初始值。
S102：利用预设脚本提取所述表格模板文件信息，以获得所述目标局部寄存器的模拟电路的结构信息；
在步骤S102中，主要利用预设脚本将如表1所示格式的表格模板文件信息中的各项关于目标局部寄存器的模拟电路的结构信息提取出来。
参考图2，图2为本申请的一个实施例提供的一种可行的预设脚本的接口定义部分。
S103：利用所述预设脚本，根据所述目标局部寄存器的模拟电路的结构信息，生成关于所述目标局部寄存器的硬件描述语言文件；
在步骤S103中，在提取出所述目标局部寄存器的模拟电路的结构信息后，仍然利用所述预设脚本生成关于所述目标局部寄存器的硬件描述语言(Hardware DescriptionLanguage，HDL)文件，在本申请的一个可选实施例中，所述硬件描述语言可以为verilog。在这个过程中，所述预设脚本会根据提取到的接口名称定义输入端口和输出端口等操作。
硬件描述语言是电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言，数字电路系统的设计可以从顶层到底层(从抽象到具体)逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。
S104：利用电子设计自动化EDA工具，根据预设的多个库文件综合所述硬件描述语言文件中的寄存器转换级电路，利用标准单元搭建所述目标局部寄存器的控制电路，所述多个库文件根据多种类型的预设器件的电路及版图生成，每个所述库文件与一种类型的预设器件对应，且包含与对应的预设器件的时序信息，所述预设器件为基本寄存器或脉冲生成器；
在步骤S104中应用到的多个库文件是根据多种类型的预设器件的电路及版图预先生成的。所述EDA(Electronics Design Automation)工具可大致可分为芯片设计辅助软件、可编程芯片辅助设计软件、系统设计辅助软件等三类。在每类EDA工具中都包括多种可行的软件，在本申请的一个可选实施例中，所述EDA工具为std-cell。本申请所述EDA工具的具体种类并不做限定，具体视实际情况而定。
S105：利用所述控制电路，例化基本寄存器和脉冲生成器，以获得所述目标寄存器的门级网表。
在电路设计中，网表(netlist)是用于描述电路元件相互之间连接关系的，一般来说是一个遵循某种比较简单的标记语法的文本文件。门级(gate-level)指的是网表描述的电路综合级别。顾名思义，门级网表中，描述的电路元件基本是门(gate)或与此同级别的元件
在上述实施例的基础上，在本申请的一个实施例中，如图3所示，所述多个库文件的生成过程包括：
S201：将所述预设器件的版图导出为时序提供格式文件，并从所述预设器件的电路中导出电路网表；
S202：根据所述预设器件的时序提供格式文件和电路网表生成与所述预设器件对应的包含时序信息的库文件。
在步骤S021中，所述预设器件的版图在导出为时序提供格式文件之前，还需进行LVS(Layout Versus Schematics)验证，LVS验证用来验证版图和逻辑图是否匹配。只有通过LVS验证的版图才可进行库文件的提取过程。
可选的，所述时序提供格式文件为GDSII文件。
步骤S202可以利用siliconsmart工具实现。
在上述实施例的基础上，在本申请的另一个实施例中，如图4所示，所述局部寄存器的生成方法包括：
S301：获取目标局部寄存器的表格模板文件信息，所述表格模板文件信息根据所述目标局部寄存器创建，存储有所述目标局部寄存器的模拟电路的结构信息；
S302：利用预设脚本提取所述表格模板文件信息，以获得所述目标局部寄存器的模拟电路的结构信息；
S303：利用所述预设脚本，根据所述目标局部寄存器的模拟电路的结构信息，生成关于所述目标局部寄存器的硬件描述语言文件；
S304：利用电子设计自动化EDA工具，根据预设的多个库文件综合所述硬件描述语言文件中的寄存器转换级电路，利用标准单元搭建所述目标局部寄存器的控制电路，所述多个库文件根据多种类型的预设器件的电路及版图生成，每个所述库文件与一种类型的预设器件对应，且包含与对应的预设器件的时序信息，所述预设器件为基本寄存器或脉冲生成器；
S305：利用所述控制电路，例化基本寄存器和脉冲生成器，以获得所述目标寄存器的门级网表。
S306：根据所述目标局部寄存器的门级网表形成目标局部寄存器的原理图，并根据所述目标局部寄存器的原理图绘制所述目标局部寄存器的版图；
或
S307：根据所述目标局部寄存器的门级网表布局布线形成所述目标局部寄存器的版图。
在获得了目标局部寄存器的门级网表后，可以通过S306或S307的两种方式实现目标局部寄存器的版图的获取。
在下面的一些实施例中，主要验证利用本申请实施例提供的局部寄存器的生成方法对一些具体的目标局部寄存器进行版图设计的效果。
如图5所示，图5为一种脉冲产生电路，主要用于产生3ns的时钟脉冲，图5中的IN表示信号输入，OUT表示信号输出，利用本申请实施例提供的局部寄存器的生成方法生成的图5所示的电路的版图参考图6；
如图7所示，图7为一种寄存器电路，可设置上电初始值，并能将存储信息写入到MCU总线。图8为利用本申请实施例提供的局部寄存器的生成方法生成的图7所示的电路的版图。
通过上述验证可以发现，利用本申请实施例提供的局部寄存器的生成方法可快速地实现局部寄存器的设计，降低了局部寄存器在设计过程中需要消耗的时间和人力成本，有效减少了人员投入并且缩短了设计周期。
下面对本申请实施例提供的局部寄存器的生成系统进行说明，下文描述的局部寄存器的生成系统可与上文描述的局部寄存器的生成方法相互对应参照。
可选的，本申请实施例还提供了一种局部寄存器的生成系统，应用于基于MCU的三维存储器，所述局部寄存器的生成系统包括：
表格模板文件获取模块，获取目标局部寄存器的表格模板文件信息，所述表格模板文件信息根据所述目标局部寄存器创建，存储有所述目标局部寄存器的模拟电路的结构信息；
第一调用模块，用于利用预设脚本提取所述表格模板文件信息，以获得所述目标局部寄存器的模拟电路的结构信息；
第二调用模块，用于利用所述预设脚本，根据所述目标局部寄存器的模拟电路的结构信息，生成关于所述目标局部寄存器的硬件描述语言文件；
第三调用模块，用于利用电子设计自动化EDA工具，根据预设的多个库文件综合所述硬件描述语言文件中的寄存器转换级电路，利用标准单元搭建所述目标局部寄存器的控制电路，所述多个库文件根据多种类型的预设器件的电路及版图生成，每个所述库文件与一种类型的预设器件对应，且包含与对应的预设器件的时序信息，所述预设器件为基本寄存器或脉冲生成器；
第四调用模块，用于利用所述控制电路，例化基本寄存器和脉冲生成器，以获得所述目标寄存器的门级网表。
可选的，所述多个库文件的生成过程包括：
将所述预设器件的版图导出为时序提供格式文件，并从所述预设器件的电路中导出电路网表；
根据所述预设器件的时序提供格式文件和电路网表生成与所述预设器件对应的包含时序信息的库文件。
可选的，所述时序提供格式文件为GDSII文件。
可选的，所述目标局部寄存器的模拟电路的结构信息包括模块信息、寄存器编号信息、接口名称、数据总线宽度、寄存器类型和上电初始值。
可选的，还包括：版图生成模块；
所述版图生成模块，用于根据所述目标局部寄存器的门级网表形成目标局部寄存器的原理图，并根据所述目标局部寄存器的原理图绘制所述目标局部寄存器的版图；
或
根据所述目标局部寄存器的门级网表布局布线形成所述目标局部寄存器的版图。
综上所述，本申请实施例提供了一种局部寄存器的生成方法及生成系统，其中，所述局部寄存器的生成方法基于预设脚本实现局部寄存器的快速设计，具体地，该方法利用预设脚本提取存储有目标局部寄存器的模拟电路的结构信息的表格模板文件信息，以获得目标局部寄存器的模拟电路的结构信息，并根据该模拟电路的结构信息，生成关于所述目标局部寄存器的硬件描述语言文件，然后即可利用EDA工具进行目标局部寄存器的控制电路的生成，最后利用该控制电路获得目标寄存器的门级网表。利用该方法设计目标局部寄存器，只需设计人员根据目标局部寄存器进行目标局部寄存器的表格目标文件信息的创建，即可利用预设脚本和EDA工具实现局部寄存器的生成，降低了局部寄存器在设计过程中需要消耗的时间和人力成本，有效减少了人员投入并且缩短了设计周期。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种局部寄存器的生成方法，其特征在于，应用于基于MCU的三维存储器，所述局部寄存器的生成方法包括：
获取目标局部寄存器的表格模板文件信息，所述表格模板文件信息根据所述目标局部寄存器创建，存储有所述目标局部寄存器的模拟电路的结构信息；
利用预设脚本提取所述表格模板文件信息，以获得所述目标局部寄存器的模拟电路的结构信息；
利用所述预设脚本，根据所述目标局部寄存器的模拟电路的结构信息，生成关于所述目标局部寄存器的硬件描述语言文件；
利用电子设计自动化EDA工具，根据预设的多个库文件综合所述硬件描述语言文件中的寄存器转换级电路，利用标准单元搭建所述目标局部寄存器的控制电路，所述多个库文件根据多种类型的预设器件的电路及版图生成，每个所述库文件与一种类型的预设器件对应，且包含对应的预设器件的时序信息，所述预设器件为基本寄存器或脉冲生成器；
利用所述控制电路，例化基本寄存器和脉冲生成器，以获得所述目标局部寄存器的门级网表；
根据所述目标局部寄存器的门级网表形成目标局部寄存器的原理图，并根据所述目标局部寄存器的原理图绘制所述目标局部寄存器的版图；
或
根据所述目标局部寄存器的门级网表布局布线形成所述目标局部寄存器的版图。
2.根据权利要求1所述的方法，其特征在于，所述多个库文件的生成过程包括：
将所述预设器件的版图导出为时序提供格式文件，并从所述预设器件的电路中导出电路网表；
根据所述预设器件的时序提供格式文件和电路网表生成与所述预设器件对应的包含时序信息的库文件。
3.根据权利要求2所述的方法，其特征在于，所述时序提供格式文件为GDSII文件。
4.根据权利要求1所述的方法，其特征在于，所述目标局部寄存器的模拟电路的结构信息包括模块信息、寄存器编号信息、接口名称、数据总线宽度、寄存器类型和上电初始值。
5.一种局部寄存器的生成系统，其特征在于，应用于基于MCU的三维存储器，所述局部寄存器的生成系统包括：
表格模板文件获取模块，获取目标局部寄存器的表格模板文件信息，所述表格模板文件信息根据所述目标局部寄存器创建，存储有所述目标局部寄存器的模拟电路的结构信息；
第一调用模块，用于利用预设脚本提取所述表格模板文件信息，以获得所述目标局部寄存器的模拟电路的结构信息；
第二调用模块，用于利用所述预设脚本，根据所述目标局部寄存器的模拟电路的结构信息，生成关于所述目标局部寄存器的硬件描述语言文件；
第三调用模块，用于利用电子设计自动化EDA工具，根据预设的多个库文件综合所述硬件描述语言文件中的寄存器转换级电路，利用标准单元搭建所述目标局部寄存器的控制电路，所述多个库文件根据多种类型的预设器件的电路及版图生成，每个所述库文件与一种类型的预设器件对应，且包含对应的预设器件的时序信息，所述预设器件为基本寄存器或脉冲生成器；
第四调用模块，用于利用所述控制电路，例化基本寄存器和脉冲生成器，以获得所述目标局部寄存器的门级网表；
版图生成模块，用于根据所述目标局部寄存器的门级网表形成目标局部寄存器的原理图，并根据所述目标局部寄存器的原理图绘制所述目标局部寄存器的版图；
或
根据所述目标局部寄存器的门级网表布局布线形成所述目标局部寄存器的版图。
6.根据权利要求5所述的系统，其特征在于，所述多个库文件的生成过程包括：
将所述预设器件的版图导出为时序提供格式文件，并从所述预设器件的电路中导出电路网表；
根据所述预设器件的时序提供格式文件和电路网表生成与所述预设器件对应的包含时序信息的库文件。
7.根据权利要求6所述的系统，其特征在于，所述时序提供格式文件为GDSII文件。
8.根据权利要求5所述的系统，其特征在于，所述目标局部寄存器的模拟电路的结构信息包括模块信息、寄存器编号信息、接口名称、数据总线宽度、寄存器类型和上电初始值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811182556.1A CN109885850B (zh) | 2018-10-11 | 2018-10-11 | 一种局部寄存器的生成方法及生成系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811182556.1A CN109885850B (zh) | 2018-10-11 | 2018-10-11 | 一种局部寄存器的生成方法及生成系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109885850A CN109885850A (zh) | 2019-06-14 |
| CN109885850B true CN109885850B (zh) | 2023-01-24 |
Family
ID=66924872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811182556.1A Active CN109885850B (zh) | 2018-10-11 | 2018-10-11 | 一种局部寄存器的生成方法及生成系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109885850B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111198523A (zh) * | 2019-12-27 | 2020-05-26 | 广东高云半导体科技股份有限公司 | 基于结果导向的逻辑推理控制方法及装置、系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102129493B (zh) * | 2011-03-02 | 2013-03-06 | 福州瑞芯微电子有限公司 | 数字ic设计流程中实现自动化eco网表的方法 |
| CN103838892B (zh) * | 2012-11-26 | 2018-06-15 | 恩智浦美国有限公司 | 多电压域电路设计验证方法 |
| US9223912B1 (en) * | 2014-09-10 | 2015-12-29 | Helic, Inc. | Systems, methods and devices for providing RLCK parasitic extraction back-annotation in electronic design automation |
| US10678985B2 (en) * | 2016-08-31 | 2020-06-09 | Arm Limited | Method for generating three-dimensional integrated circuit design |
-
2018
- 2018-10-11 CN CN201811182556.1A patent/CN109885850B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109885850A (zh) | 2019-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109684755B (zh) | 一种数模混合芯片异步电路全定制方法及系统 | |
| US9703921B1 (en) | Naturally connecting mixed-signal power networks in mixed-signal simulations | |
| US7788625B1 (en) | Method and apparatus for precharacterizing systems for use in system level design of integrated circuits | |
| US9355211B2 (en) | Unified tool for automatic design constraints generation and verification | |
| CN101539958B (zh) | 一种标准单元库和集成电路的设计方法和装置 | |
| US8239795B2 (en) | Timing analyzing system for clock delay | |
| US7689964B2 (en) | System and method for routing connections | |
| WO2005119441A2 (en) | Methods and systems for structured asic eletronic design automation | |
| JP3005538B1 (ja) | 機能ブロックのモデル作成によるｌｓｉ設計システム及びそのｌｓｉ設計方法 | |
| US20100275168A1 (en) | Design method of semiconductor integrated circuit device and program | |
| US10846449B1 (en) | Conversion of block model-based circuit designs into circuit implementations | |
| US8671374B2 (en) | Information processing apparatus | |
| CN109885850B (zh) | 一种局部寄存器的生成方法及生成系统 | |
| CN106709116B (zh) | 一种生成rtl级ip核方法及装置 | |
| CN112733478B (zh) | 用于对设计进行形式验证的装置 | |
| Wu et al. | A method to transform synchronous pipeline circuits to bundled-data asynchronous circuits using commercial EDA tools | |
| Khvatov et al. | Development of an IP-cores Libraries as Part of the Design Flow of Integrated Circuits on FPGA | |
| Zhou et al. | Synthesis of asynchronous QDI circuits using synchronous coding specifications | |
| Abbes et al. | IP integration methodology for SoC design | |
| CN113688587B (zh) | 一种电路布图的生成方法、装置、计算机设备及存储介质 | |
| Kanase et al. | Physical implementation of shift register with respect to timing and dynamic drop | |
| Gordon et al. | An N-bus datapath compiler for IC design | |
| US7284217B2 (en) | Method of LSI designing and a computer program for designing LSIS | |
| US11023646B2 (en) | Hierarchical clock tree construction based on constraints | |
| Tang et al. | OpenFPGA: Towards Automated Prototyping for Versatile FPGAs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |