CN109684755B - 一种数模混合芯片异步电路全定制方法及系统 - Google Patents
一种数模混合芯片异步电路全定制方法及系统 Download PDFInfo
- Publication number
- CN109684755B CN109684755B CN201811622081.3A CN201811622081A CN109684755B CN 109684755 B CN109684755 B CN 109684755B CN 201811622081 A CN201811622081 A CN 201811622081A CN 109684755 B CN109684755 B CN 109684755B
- Authority
- CN
- China
- Prior art keywords
- digital
- layout
- circuit
- circuit module
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种数模混合芯片异步电路全定制方法及系统，基于数模混合芯片的设计指标确定的工艺，建立满足预设条件的数字单元库，使数字单元库包含的数字单元数量最少，基于数字单元库和元器件库设计数模混合芯片的电路原理图，采用同步电路自动布局布线工具对异步电路结构的数字电路模块进行自动布局布线得到版图，在确定版图满足设计规则以及版图与电路原理图一致后，对包含寄生参数的版图层级网表与仿真模型，进行电路模拟仿真。本发明通过建立包含的数字单元数量最少的数字单元库，来减少建立数字单元库的设计周期以及工作量；基于数字单元库，采用同步电路自动布局布线工具对异步电路结构的数字电路模块进行自动布局布线来提高布线效率。
Description
技术领域
本发明涉及电子技术领域，更具体的说，涉及一种数模混合芯片异步电路全定制方法及系统。
背景技术
数模混合芯片一般由模拟电路模块、数字电路模块、输入输出(I/O)模块、存储模块等组成。其中，模拟电路模块包括：模数转换器、数模转换器、锁相环、振荡器、稳压器、比较器、运算放大器、带隙基准等。数字电路模块包括：数字内核、协议接口模块、定时模块、看门狗等。存储模块包括：一次烧写(OTP)、多次烧写(MTP)、随机存储(RAM)、只读存储(ROM)、闪存(Flash)等。
目前，数模混合芯片主要采用全定制+半定制相结合的设计方式，针对数模混合芯片中的模拟电路模块，若模拟电路模块已有成熟电路，则模拟电路模块采用半定制方式，直接调用成熟的模拟电路模块；反之，若模拟电路模块没有成熟电路，则模拟电路模块采用全定制方式，从电路模拟开始，完成整个模拟电路模块的版图设计和测试设计。针对数模混合芯片中的数字电路模块，则基于同步电路采用半定制设计方式，使用硬件描述语言描述数字电路模块，并基于工艺厂商提供的标准单元库，完成逻辑综合、时序分析、功耗分析、自动布局布线等设计流程。
但是，现有技术中基于同步电路的半定制设计存在诸多问题，比如：(1)为了尽量满足各类应用需求，标准单元库和标准IO库的设计成本、试错成本、纠错成本、测试成本昂贵，故授权费也相对较高，对于量不大，但却有市场需求的产品，只能望而却步。(2)在多电压域的应用需求中，一般只提供最低电压域的标准单元库，无法满足其他电压域的标准单元库需求。(3)对于特殊应用需求，仅需要相对较少的逻辑单元和IO单元即可，但由于标准单元库和标准IO库的不可更改性，导致其不可灵活应用。(4)半定制设计是基于同步电路设计方法，通过编译器来综合出满足约束的电路，并结合自动布局布线工具，完成布图设计，对时序同步要求较高。
基于此，现有技术人员又提出了一种数模混合芯片异步电路全定制方法，虽然该方法可以解决基于同步电路的半定制设计存在的问题，但是，在项目总设计周期中，采用手工绘制版图的设计周期占总设计周期比例较大，尤其是数字电路模块部分。随着数模混合芯片的功能越来越复杂，数字电路模块的面积占数模混合芯片的总面积比例越来越大，若还以手工绘制版图的方式设计数字电路模块，会大大延长数模混合芯片的设计周期。
发明内容
有鉴于此，本发明公开一种数模混合芯片异步电路全定制方法及系统，以实现通过建立包含的数字单元数量最少的数字单元库，来减少建立数字单元库的设计周期以及工作量，具有较高的可移植性以及复用性；基于数字单元库，采用同步电路自动布局布线工具对数字电路模块进行自动布局布线，从而提高布线效率。
一种数模混合芯片异步电路全定制方法，包括：
确定数模混合芯片的设计指标，所述设计指标包括：所述数模混合芯片的功能和性能；
基于所述设计指标确定工艺，建立满足预设条件的数字单元库，使所述数字单元库包含的数字单元数量最少；
基于所述数字单元库和预先获取的元器件库，确定所述数模混合芯片的电路原理图；
基于原理图层级网表与预先获取的仿真模型，进行电路模拟仿真，以确定所述电路原理图是否合理，其中，所述原理图层级网表根据所述电路原理图导出；
采用同步电路自动布局布线工具，基于所述数字单元库与原理图硬件描述语言层级网表，对异步电路结构的数字电路模块进行自动布局布线得到版图，其中，所述原理图硬件描述语言层级网基于所述电路图导出；
对所述版图进行设计规则检查以及所述版图与所述电路原理图的一致性检查；
当所述版图满足预设设计规则，且所述版图与所述电路原理图一致时，对所述版图进行寄生参数提取，并基于包含所述寄生参数的版图层级网表与所述仿真模型，进行电路模拟仿真，其中，所述版图层级网表根据所述版图导出。
可选的，所述预设条件包括：
所述数字单元库中的每个数字单元均为最小单元；
同种功能的组合逻辑单元或时序单元只保留一种驱动能力，当需要不同驱动能力时，以添加不同驱动能力的反相器的方式来组合搭建电路；
最高门输入数定为4，若有更高的门输入要求，则使用所述最小单元组合搭建；
只保留时序单元，所述时序单元的复位端的低电平信号有效并能够输出所述低电平信号，置位端的低电平信号有效并能够输出高电平信号；当需要使所述复位端的高电平信号有效或使所述复位端输出高电平信号时，在所述复位端添加反相器；当需要所述置位端的高电平信号有效或使所述置位端输出低电平信号时，在所述置位端添加反相器。
可选的，所述数字单元包括：原理图视图schematic、符号视图symbol、数字电路描述语言视图verilog、版图视图layout、物理信息库交换格式lef和带寄生参数的版图视图extracted。
可选的，
当所述数字电路模块为：模拟电路模块中的数字电路模块时，所述基于原理图层级网表与预先获取的仿真模型，进行电路模拟仿真，具体包括：
基于模拟电路模块原理图层级网表与所述仿真模型，进行电路模拟仿真；
当所述数字电路模块为：数模混合芯片中的数字电路模块时，所述基于原理图层级网表与预先获取的仿真模型，进行电路模拟仿真，具体包括：
基于数模混合芯片原理图层级网表与所述仿真模型，进行电路模拟仿真。
可选的，当所述数字电路模块为：模拟电路模块中的数字电路模块时，所述采用同步电路自动布局布线工具，基于所述数字单元库与原理图硬件描述语言层级网表，对异步电路结构的数字电路模块进行自动布局布线得到版图，具体包括：
提取数字电路模块顶层设计硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件与所述数字电路模块顶层硬件描述语言层级网表，评估所述数字电路模块的面积，得到评估面积；
按照所述模拟电路模块的原理图，结合所述评估面积，对所述模拟电路模块的模拟电路部分进行版图布局布线，得到所述数字电路模块的布局形状与电源地布局布线规划文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件、所述数字电路模块顶层硬件描述语言层级网表文件、所述布局形状与电源地布局布线规划文件，对所述数字电路模块进行自动布局布线；
采用所述同步电路自动布局布线工具，导出数字电路模块顶层的数据库格式文件；
导入所述数字电路模块顶层的数据库格式文件，进行模拟电路模块整图的布局布线得到版图。
可选的，当所述数字电路模块为：数模混合芯片中的数字电路模块时，所述采用同步电路自动布局布线工具，基于所述数字单元库与原理图硬件描述语言层级网表，对异步电路结构的数字电路模块进行自动布局布线得到版图，具体包括：
提取数字电路模块顶层设计硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件与所述数字电路模块顶层硬件描述语言层级网表，评估所述数字电路模块的面积，得到评估面积；
按照所述数模混合芯片的原理图，结合所述评估面积，对电源地以及所述数模混合芯片的数字电路模块、模拟电路模块和输入输出模块的进行版图布局布线，得到电源地布局布线规划文件、数字电路模块的布局形状、模拟电路模块布局位置信息文件以及输入输出模块的布局位置信息文件；
提取数模混合芯片顶层的硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件、所述数模混合芯片顶层的硬件描述语言层级网表文件、所述电源地布局布线规划文件、所述数字电路模块的布局形状、所述模拟电路模块布局位置信息文件以及所述输入输出模块的布局位置信息文件，对所述数字电路模块进行自动布局布线；
采用所述同步电路自动布局布线工具，导出数模混合芯片顶层的数据库格式文件；
导入所述数模混合芯片顶层的数据库格式文件，进行数模混合芯片整图的布局布线得到版图。
一种数模混合芯片异步电路全定制系统，包括：
第一确定单元，用于确定数模混合芯片的设计指标，所述设计指标包括：所述数模混合芯片的功能和性能；
建立单元，用于基于所述设计指标确定工艺，建立满足预设条件的数字单元库，使所述数字单元库包含的数字单元数量最少；
第二确定单元，用于基于所述数字单元库和预先获取的元器件库，确定所述数模混合芯片的电路原理图；
第一仿真单元，用于基于原理图层级网表与预先获取的仿真模型，进行电路模拟仿真，以确定所述电路原理图是否合理，其中，所述原理图层级网表根据所述电路原理图导出；
布局布线单元，用于采用同步电路自动布局布线工具，基于所述数字单元库与原理图硬件描述语言层级网表，对异步电路结构的数字电路模块进行自动布局布线得到版图，其中，所述原理图硬件描述语言层级网基于所述电路图导出；
检查单元，用于对所述版图进行设计规则检查以及所述版图与所述电路原理图的一致性检查；
第二仿真单元，用于当所述版图满足预设设计规则，且所述版图与所述电路原理图一致时，对所述版图进行寄生参数提取，并基于包含所述寄生参数的版图层级网表与所述仿真模型，进行电路模拟仿真，其中，所述版图层级网表根据所述版图导出。
可选的，所述预设条件包括：
所述数字单元库中的每个数字单元均为最小单元；
同种功能的组合逻辑单元或时序单元只保留一种驱动能力，当需要不同驱动能力时，以添加不同驱动能力的反相器的方式来组合搭建电路；
最高门输入数定为4，若有更高的门输入要求，则使用所述最小单元组合搭建；
只保留时序单元，所述时序单元的复位端的低电平信号有效并能够输出所述低电平信号，置位端的低电平信号有效并能够输出高电平信号；当需要使所述复位端的高电平信号有效或使所述复位端输出高电平信号时，在所述复位端添加反相器；当需要所述置位端的高电平信号有效或使所述置位端输出低电平信号时，在所述置位端添加反相器。
可选的，所述数字单元包括：原理图视图schematic、符号视图symbol、数字电路描述语言视图verilog、版图视图layout、物理信息库交换格式lef和带寄生参数的版图视图extracted。
可选的，所述第一仿真单元具体用于：
当所述数字电路模块为：模拟电路模块中的数字电路模块时，基于模拟电路模块原理图层级网表与所述仿真模型，进行电路模拟仿真；
当所述数字电路模块为：数模混合芯片中的数字电路模块时，基于数模混合芯片原理图层级网表与所述仿真模型，进行电路模拟仿真。
可选的，所述布局布线单元具体用于：
当所述数字电路模块为：模拟电路模块中的数字电路模块时，提取数字电路模块顶层设计硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件与所述数字电路模块顶层硬件描述语言层级网表，评估所述数字电路模块的面积，得到评估面积；
按照所述模拟电路模块的原理图，结合所述评估面积，对所述模拟电路模块的模拟电路部分进行版图布局布线，得到所述数字电路模块的布局形状与电源地布局布线规划文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件、所述数字电路模块顶层硬件描述语言层级网表文件、所述布局形状与电源地布局布线规划文件，对所述数字电路模块进行自动布局布线；
采用所述同步电路自动布局布线工具，导出数字电路模块顶层的数据库格式文件；
导入所述数字电路模块顶层的数据库格式文件，进行模拟电路模块整图的布局布线得到版图。
可选的，所述布局布线单元具体用于：
当所述数字电路模块为：数模混合芯片中的数字电路模块时，提取数字电路模块顶层设计硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件与所述数字电路模块顶层硬件描述语言层级网表，评估所述数字电路模块的面积，得到评估面积；
按照所述数模混合芯片的原理图，结合所述评估面积，对电源地以及所述数模混合芯片的数字电路模块、模拟电路模块和输入输出模块的进行版图布局布线，得到电源地布局布线规划文件、数字电路模块的布局形状、模拟电路模块布局位置信息文件以及输入输出模块的布局位置信息文件；
提取数模混合芯片顶层的硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件、所述数模混合芯片顶层的硬件描述语言层级网表文件、所述电源地布局布线规划文件、所述数字电路模块的布局形状、所述模拟电路模块布局位置信息文件以及所述输入输出模块的布局位置信息文件，对所述数字电路模块进行自动布局布线；
采用所述同步电路自动布局布线工具，导出数模混合芯片顶层的数据库格式文件；
导入所述数模混合芯片顶层的数据库格式文件，进行数模混合芯片整图的布局布线得到版图。
从上述的技术方案可知，本发明公开了一种数模混合芯片异步电路全定制方法及系统，基于数模混合芯片的设计指标确定的工艺，建立满足预设条件的数字单元库，使数字单元库包含的数字单元数量最少，基于数字单元库和元器件库设计数模混合芯片的电路原理图，在确定电路原理图合理后，采用同步电路自动布局布线工具，对异步电路结构的数字电路模块进行自动布局布线得到版图，在确定版图满足设计规则以及版图与电路原理图一致后，对包含寄生参数的版图层级网表与仿真模型，进行电路模拟仿真。本发明通过建立包含的数字单元数量最少的数字单元库，来减少建立数字单元库的设计周期以及工作量，具有较高的可移植性以及复用性；基于数字单元库，采用同步电路自动布局布线工具对数字电路模块进行自动布局布线，可以提高布线效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据公开的附图获得其他的附图。
图1为本发明实施例公开的一种数模混合芯片异步电路全定制方法流程图；
图2为本发明实施例公开的一种数模混合芯片异步电路全定制系统的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本申请中半定制设计方法是相对于全定制设计方法的一种设计方法，为方便理解，现对本申请中涉及到的一些概念解释如下：
同步电路：所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与输入的时钟脉冲信号同步。
异步电路：各级触发器的状态变化不是在统一的时钟作用下完成的，电路的状态直接由输入信号决定。
全定制设计方法：是指基于晶体管级、所有器件和互连版图都用手工生成的设计方法，这种方法比较适合大批量生产、要求集成度高、速度快、面积小、功耗低的通用IC(Integrated Circuit集成电路)芯片或ASIC(Application Specific IntegratedCircuit)。
半定制设计方法：大量地复用标准单元(standardcell)，如D触发器、NAND、NOR、INV、RAM、DSP等这些基本电路单元的版图是预先设计好的(一般由全定制方法设计出来)，并放在EDA工具的版图库(PDK)中，由于部分版图无需由设计者自行设计，因此称为“半定制”。半定制与全定制方法相比，基于标准单元库，实现逻辑功能的到门级的自动映射(综合)，自动布局布线，生成版图，自动化程度较高，一般用来设计大规模的数字电路。
本发明实施例公开了一种数模混合芯片异步电路全定制方法及系统，基于数模混合芯片的设计指标确定的工艺，建立满足预设条件的数字单元库，使数字单元库包含的数字单元数量最少，基于数字单元库和元器件库设计数模混合芯片的电路原理图，在确定电路原理图合理后，采用同步电路自动布局布线工具，对异步电路结构的数字电路模块进行自动布局布线得到版图，在确定版图满足设计规则以及版图与电路原理图一致后，对包含寄生参数的版图层级网表与仿真模型，进行电路模拟仿真。本发明通过建立包含的数字单元数量最少的数字单元库，来减少建立数字单元库的设计周期以及工作量，具有较高的可移植性以及复用性；基于数字单元库，采用同步电路自动布局布线工具对数字电路模块进行自动布局布线，可以提高布线效率。
参见图1，本发明一实施例公开的一种数模混合芯片异步电路全定制方法流程图，该方法包括步骤：
步骤S101、确定数模混合芯片的设计指标；
其中，数模混合芯片的设计指标包括：数模混合芯片的功能和性能，性能主要包括：功耗、延时、电流放大能力、信噪比等。
步骤S102、基于设计指标确定工艺，建立满足预设条件的数字单元库，使数字单元库包含的数字单元数量最少；
其中，在建立满足预设条件的数字单元库后，还需要对该数字单元库进行DRC检查和LVS验证，以确定所建立的数字单元库是否符合要求，对数据单元库进行DRC检查和LVS验证的具体过程，可参见现有成熟方案，此处不再赘述。
根据数模混合芯片的设计指标即可确定与该设计指标对应的工艺。
在实际应用中，可以采用传统的全定制集成电路方法建立数字单元库，该数字单元库包括：电路原理图和版图。
其中，建立的数字单元库需满足如下预设条件：
(1)数字单元库中的每个数字单元均为最小单元。
也就是说，数字单元库中的单元均是最精简的数字单元，例如：AND2可以由NAND2和+INV两个单元组成，则AND2不是最小单元，需要从数字单元库中剔除。
(2)同种功能的组合逻辑单元或时序单元只保留一种驱动能力，当需要不同驱动能力时，以添加不同驱动能力的反相器的方式来组合搭建电路。
例如：组合逻辑单元NAND2_X1、NAND2_X2可用组合逻辑单元NAND2+INV_X1+INV_X1、NAND2+INV_X1+INV_X2来代替。
(3)最高门输入数定为4，若有更高的门输入要求，则使用最小单元组合搭建。
例如：组合逻辑单元NAND5，可以使用最小单元NAND2+NAND3搭建。
(4)只保留时序单元，所述时序单元的复位端的低电平信号有效并能够输出所述低电平信号，置位端的低电平信号有效并能够输出高电平信号；当需要使复位端的高电平信号有效或使复位端输出高电平信号时，在复位端添加反相器；当需要置位端的高电平信号有效或使置位端输出低电平信号时，在置位端添加反相器。
例如：触发器DFFSNRN，可以由DFFSR+INV+INV组合实现。
需要说明的是，由工艺厂商提供的标准单元库，为了满足同步电路设计的时序与功耗要求，标准单元库中的单元数量一般在400-500个，主要是因为实现同种功能的组合逻辑单元或时序单元具有多种驱动能力，以及多种用于平衡时钟树的时钟缓冲单元，如此庞大的数量，显然要耗费昂贵的设计成本、试错成本、纠错成本和测试成本。
而本发明提供的满足上述预设条件的数字单元库，单元数量可以控制在40-50个，可以便于快速地建立数字单元库，即使换不同的工艺厂商或不同的工艺节点，也能够快速建立，具有较高的可移植性以及复用性，从而缩短了数模混合芯片的设计周期，提高了设计效率，节约了人力成本，进而降低了整个设计成本。
需要特别说明的是，数字单元库中的每个数字单元都包含：schematic(原理图视图)、symbol(符号视图)、verilog(数字电路描述语言视图)、layout(版图视图)、lef(library exchange format，物理信息库交换格式)和extracted(带寄生参数的版图视图)六个视图，以便于其他电路模块或者模拟器仿真调用。
步骤S103、基于数字单元库和预先获取的元器件库，确定数模混合芯片的电路原理图；
其中，预先获取的元器件库为代工厂提供的元器件库。
电路原理图包括：模拟电路模块、数字电路模块和输入输出模块的电路原理图。
在实际应用中，可以使用VIRTUOSO软件对所述数模混合芯片中模拟电路模块、数字电路模块和输入输出模块的电路原理图进行设计。
若数模混合芯片中模拟电路模块、数字电路模块和输入输出模块的原理图均存在，则按照功能一致性原则，将电路原理图存在的模拟电路模块、数字电路模块和输入输出模块中的数字单元库更改为满足预设条件的数字单元库。
需要特别说明的是，数模混合芯片异步电路全定制过程中，有两个情况需要使用满足预设条件的数字单元库，一种是模拟电路模块中的数字电路模块，另一种是数模混合芯片中的数字电路模块。
(1)当模拟电路模块中的数字电路模块使用满足预设条件的数字单元库时，在执行完步骤S103之后，模拟电路模块含有schematic(原理图视图)、symbol(符号视图)、verilog(数字电路描述语言视图)和verilogA(模拟电路描述语言视图)四个视图，以便于数模混合芯片顶层模块或者模拟器仿真调用。
(2)当数模混合芯片中的数字电路模块使用满足预设条件的数字单元库时，在执行完步骤S103之后，数模混合芯片含有schematic(原理图视图)和symbol(符号视图)两个视图，以便于测试激励模块或者模拟器仿真调用。
步骤S104、基于原理图层级网表与预先获取的仿真模型，进行电路模拟仿真，以确定电路原理图是否合理，其中，原理图层级网表根据电路原理图导出。
其中，预先获取的仿真模型为代工厂提供的仿真模型。
具体的，(1)当模拟电路模块中的数字电路模块使用满足预设条件的数字单元库时，步骤S104具体为：基于模拟电路模块原理图层级网表与代工厂提供的仿真模型，进行电路模拟仿真。
根据不同的模拟器，所应用到的视图有schematic(原理图视图)、symbol(符号视图)、verilog(数字电路描述语言视图)、verilogA(模拟电路描述语言视图)、spice(基于spice仿真的视图)和spectre(基于spectre仿真的视图)。
(2)当数模混合芯片中的数字电路模块使用满足预设条件的数字单元库时，步骤S104具体为：基于数模混合芯片原理图层级网表与代工厂提供的仿真模型，分别对模拟电路模块、数字电路模块、输入输出(I/O)模块以及整图进行电路模拟仿真。根据不同的模拟器，所应用到的视图有schematic(原理图视图)、symbol(符号视图)、verilog(数字电路描述语言视图)、verilogA(模拟电路描述语言视图)、spice(基于spice仿真的视图)和spectre(基于spectre仿真的视图)。
具体的，在实际应用中，基于原理图层级网表与仿真模型，进行电路模拟仿真，得到模拟仿真结果，根据该模拟仿真结果可以确定所设计的电路原理图是否合理。
步骤S105、采用同步电路自动布局布线工具，基于数字单元库与原理图硬件描述语言层级网表，对异步电路结构的数字电路模块进行自动布局布线得到版图，其中，所述原理图硬件描述语言层级网基于所述电路图导出；
当前，主流的自动布局布线工具是基于同步电路设计方法开发的，需要添加相应的时序分析库、功耗分析库和寄生参数库，如标准单元、标准IO、存储器IP、模拟IP、特殊功能数字IP等，才能够进行自动布局布线流程，包括布局布线、电源地规划、时钟树综合、时序分析、功耗分析等。
对于异步电路，由于无时钟偏斜问题，因此不需要相应的时序分析库、功耗分析库、寄生参数库，仅需要用于自动布局布线的数字单元库、IO库、存储器IP、模拟IP等的布局形状和网络连接即可，通过借助同步电路自动布局布线软件，完成异步电路自动布局布线流程，包括布局布线和电源地规划。另外，通过修改布局布线工艺技术文件，如修改连线宽度、连线间距、过孔大小、过孔间距、过孔连接方式等规则，满足更高的设计指标要求。
步骤S106、对版图进行设计规则检查以及版图与电路原理图的一致性检查；
具体的，可以采用现有成熟方案对版图进行设计规则检查以及版图与电路原理图的一致性检查。
步骤S107、当版图满足预设设计规则，且版图与所述电路原理图一致时，对版图进行寄生参数提取，并基于包含寄生参数的版图层级网表与仿真模型，进行电路模拟仿真，其中，所述版图层级网表根据所述版图导出。
其中，通过基于包含寄生参数的版图层级网表与仿真模型进行电路模拟仿真，可以确定最终得到的数模混合芯片异步电路是否合理，具体仿真过程可参见现有成熟方案，此处不再赘述。
需要特别说明的是，本实施例中所述的数字电路模块为：采用异步电路结构设计的数字电路模块。
综上可知，本发明公开的数模混合芯片异步电路全定制方法，基于数模混合芯片的设计指标确定的工艺，建立满足预设条件的数字单元库，使数字单元库包含的数字单元数量最少，基于数字单元库和元器件库设计数模混合芯片的电路原理图，在确定电路原理图合理后，采用同步电路自动布局布线工具，对异步电路结构的数字电路模块进行自动布局布线得到版图，在确定版图满足设计规则以及版图与电路原理图一致后，对包含寄生参数的版图层级网表与仿真模型，进行电路模拟仿真。本发明通过建立包含的数字单元数量最少的数字单元库，来减少建立数字单元库的设计周期以及工作量，具有较高的可移植性以及复用性；基于数字单元库，采用同步电路自动布局布线工具对数字电路模块进行自动布局布线，可以提高布线效率。
需要特别说明的是，数模混合芯片异步电路全定制过程中，有两个情况需要使用上述满足预设条件的数字单元库，一种是模拟电路模块中的数字电路模块，另一种是数模混合芯片中的数字电路模块。传统方案中，异步电路全定制方式，一般是从电路设计开始，完成模拟仿真、手工布局布线、版图设计和测试设计。随着设计规模越来越大，手工布局布线成为耗时最长的版图设计，因此，本发明提出一种数模混合芯片异步电路全定制流程，下面基于基于Cadence的VIRTUOSO和ENCOUNTER软件，分别对两种情况的详细步骤描述如下：
情况一，模拟电路模块中的数字电路模块
步骤1、确定数模混合芯片的设计指标；
其中，数模混合芯片的设计指标包括：数模混合芯片的功能和性能，性能主要包括：功耗、延时、电流放大能力、信噪比等。
步骤2、基于所述设计指标确定工艺，建立满足预设条件的数字单元库，使所述数字单元库包含的数字单元数量最少；
其中，本步骤中的预设条件可参见图1所示实施例中的对预设条件的对应解释，此处不再赘述。
在实际应用中，可以采用传统的全定制集成电路方法建立数字单元库，该数字单元库包括：电路原理图和版图。
此时，数字单元库中的每个数字单元都包含：schematic(原理图视图)、symbol(符号视图)、verilog(数字电路描述语言视图)、layout(版图视图)、lef(library exchangeformat，物理信息库交换格式)和extracted(带寄生参数的版图视图)六个视图，以便于其他电路模块或者模拟器仿真调用。
步骤3、基于数字单元库和代工厂提供的元器件库，使用VIRTUOSO软件进行模拟电路模块的模拟部分与数字部分的电路原理图设计。若已经存在这些电路原理图，则按照功能一致性原则，将已存在的电路原理图中的数字单元库修改为满足预设条件的数字单元库。
此时，模拟电路模块含有：schematic(原理图视图)、symbol(符号视图)、verilog(数字电路描述语言视图)和verilogA(模拟电路描述语言视图)四个视图，以便于数模混合芯片顶层模块或者模拟器仿真调用。
步骤4、基于模拟电路模块原理图层级网表与预先获取的仿真模型，进行电路模拟仿真。
仿真模型可以为代工厂提供的仿真模型。
其中，模拟电路模块原理图层级网表根据步骤3中的电路原理图导出。
根据不同的模拟器，所应用到的视图有schematic(原理图视图)、symbol(符号视图)、verilog(数字电路描述语言视图)、verilogA(模拟电路描述语言视图)、spice(基于spice仿真的视图)和spectre(基于spectre仿真的视图)。
步骤5、提取数字电路模块顶层设计硬件描述语言层级网表文件DTOP_verilog。
步骤6、采用同步电路自动布局布线工具，基于满足预设条件的数字单元库的硬件描述语言网表文件与数字电路模块顶层硬件描述语言层级网表，评估数字电路模块的面积，得到评估面积。
导入软件的文件有TECH_lef(工艺技术文件的物理信息库交换格式文件)、DCELL_lef(精简数字单元库的物理信息库交换格式文件)、DTOP_verilog(数字电路模块顶层硬件描述语言层级网表文件)、DCELL_verilog(精简数字单元库的硬件描述语言网表文件)。
其中，同步电路自动布局布线工具，比如ENCOUNTER软件。
步骤7、使用VIRTUOSO软件，按照模拟电路模块的原理图，结合数字电路模块的评估面积，对模拟电路模块的模拟电路部分进行版图布局布线。
其中，本步骤无需考虑数字电路模块布局形状，只需预留足够的面积即可。
步骤8、当模拟电路模块的模拟电路部分的版图布局布线完成后，得到数字电路模块的布局形状与电源地布局布线规划文件POWER_lef。
步骤9、采用同步电路自动布局布线工具，基于满足预设条件的数字单元库的硬件描述语言网表文件、数字电路模块顶层硬件描述语言层级网表文件、数字电路模块的布局形状与电源地布局布线规划文件POWER_lef，对数字电路模块进行自动布局布线。
其中，采用的自动布局布线工具可以为：ENCOUNTER软件。
其中，导入软件的文件有TECH_lef(工艺技术文件的物理信息库交换格式文件)、DCELL_lef(精简数字单元库的物理信息库交换格式文件)、DTOP_verilog(数字电路模块顶层硬件描述语言层级网表文件)、DCELL_verilog(精简数字单元库的物理信息库交换格式文件)和POWER_lef(电源地布局布线的物理信息库交换格式文件)。
步骤10、采用同步电路自动布局布线工具ENCOUNTER软件，导出数字电路模块顶层的数据库格式文件DTOP.gds。
其中，所采用的同步电路自动布局布线工具可以为：ENCOUNTER软件。
步骤11、导入数字电路模块顶层的数据库格式文件DTOP.gds，进行模拟电路模块整图的布局布线得到版图。
具体的，使用VIRTUOSO软件，导入数字电路模块顶层的数据库格式文件DTOP.gds，进行模拟电路模块整图的布局布线。
步骤12、对版图进行设计规则检查以及版图与电路原理图的一致性检查。
步骤13、当版图满足预设设计规则，且版图与电路原理图一致时，对版图进行寄生参数提取，并基于包含寄生参数的版图层级网表与预先获取的仿真模型，进行电路模拟仿真，其中，所述版图层级网表根据所述版图导出。
其中，仿真模型可以为代工厂提供的仿真模型。
本实施例对版图进行寄生参数提取可得到模拟电路模块的layout(版图视图)、lef(物理信息库交换格式)、extracted(带寄生参数的版图视图)三个视图。
本实施例中应用到的视图有schematic(原理图视图)、symbol(符号视图)、verilog(数字电路描述语言视图)、verilogA(模拟电路描述语言视图)、spice(基于spice仿真的视图)、spectre(基于spectre仿真的视图)和extracted(带寄生参数的版图视图)。
需要特别说明的是，本实施例中的步骤5～步骤11也即图1所示实施例中步骤S105在数字电路模块为：模拟电路模块中的数字电路模块时的具体实现流程。
综上可知，本发明公开的数模混合芯片异步电路全定制方法，基于数模混合芯片的设计指标确定的工艺，建立满足预设条件的数字单元库，使数字单元库包含的数字单元数量最少，基于数字单元库和元器件库设计数模混合芯片的电路原理图，在确定电路原理图合理后，采用同步电路自动布局布线工具，对异步电路结构的数字电路模块进行自动布局布线得到版图，在确定版图满足设计规则以及版图与电路原理图一致后，对包含寄生参数的版图层级网表与仿真模型，进行电路模拟仿真。本发明通过建立包含的数字单元数量最少的数字单元库，来减少建立数字单元库的设计周期以及工作量，具有较高的可移植性以及复用性；基于数字单元库，采用同步电路自动布局布线工具对数字电路模块进行自动布局布线，可以提高布线效率。
另外，由于本发明所建立的数字单元库为包含数字单元数量最少的单元库，因此，可以在多电压域的异步电路设计时，可以快速建立不同电压域下的数字单元库，从而便于进行电路设计。
情况二，数模混合芯片中的数字电路模块
步骤1、确定数模混合芯片的设计指标；
其中，数模混合芯片的设计指标包括：数模混合芯片的功能和性能，性能主要包括：功耗、延时、电流放大能力、信噪比等。
步骤2、基于所述设计指标确定工艺，建立满足预设条件的数字单元库，使所述数字单元库包含的数字单元数量最少；
其中，本步骤中的预设条件可参见图1所示实施例中的对预设条件的对应解释，此处不再赘述。
在实际应用中，可以采用传统的全定制集成电路方法建立数字单元库，该数字单元库包括：电路原理图和版图。
此时，数字单元库中的每个数字单元都包含：schematic(原理图视图)、symbol(符号视图)、verilog(数字电路描述语言视图)、layout(版图视图)、lef(library exchangeformat，物理信息库交换格式)和extracted(带寄生参数的版图视图)六个视图，以便于其他电路模块或者模拟器仿真调用。
步骤3、基于数字单元库和代工厂提供的元器件库，使用VIRTUOSO软件进行数模混合芯片的模拟部分、数字部分以及输入输出的电路原理图设计。
若已经存在这些电路原理图，则按照功能一致性原则，将已存在的电路原理图中的数字单元库修改为满足预设条件的数字单元库。
此时，模数混合芯片含有：schematic(原理图视图)和symbol(符号视图)，以便于测试激励模块或模拟器仿真调用。
步骤4、基于数模混合芯片原理图层级网表与预先获取的仿真模型，进行电路模拟仿真。
其中，仿真模型可以为代工厂提供的仿真模型。
数模混合芯片原理图层级网表根据步骤3中的电路原理图导出。
具体的，基于数模混合芯片原理图层级网表与预先获取的仿真模型，分别对模拟电路模块、数字电路模块、输入输出模块以及整图进行电路模拟仿真。
根据不同的模拟器，所应用到的视图有schematic(原理图视图)、symbol(符号视图)、verilog(数字电路描述语言视图)、verilogA(模拟电路描述语言视图)、spice(基于spice仿真的视图)和spectre(基于spectre仿真的视图)。
步骤5、提取数字电路模块顶层设计硬件描述语言层级网表文件DTOP_verilog。
步骤6、采用同步电路自动布局布线工具，基于满足预设条件的数字单元库的硬件描述语言网表文件与数字电路模块顶层硬件描述语言层级网表，评估数字电路模块的面积，得到评估面积。
其中，所采用的同步电路自动布局布线工具可以为：ENCOUNTER软件。
导入软件的文件有TECH_lef(工艺技术文件的物理信息库交换格式文件)、DCELL_lef(精简数字单元库的物理信息库交换格式文件)、DTOP_verilog(数字电路模块顶层硬件描述语言层级网表文件)、DCELL_verilog(精简数字单元库的硬件描述语言网表文件)。
步骤7、按照数模混合芯片的原理图，结合数字电路模块的评估面积，对电源地以及数模混合芯片的数字电路模块、模拟电路模块和输入输出模块的进行版图布局布线。
具体的，使用VIRTUOSO软件，按照数模混合芯片的原理图，结合数字电路模块的评估面积，对数模混合芯片进行版图布局布线。
其中，本步骤无需考虑数字电路模块布局形状，只需预留足够的面积即可。
步骤8、当电源地以及数模混合芯片的数字电路模块、模拟电路模块和输入输出模块布局布线完成后，电源地布局布线规划文件POWER_lef、数字电路模块的布局形状、模拟电路模块布局位置信息文件TOP_def以及输入输出模块的布局位置信息文件IO_placement。
步骤9、提取数模混合芯片顶层的硬件描述语言层级网表文件TOP_verilog。
步骤10、采用同步电路自动布局布线工具，基于满足预设条件的数字单元库的硬件描述语言网表文件、数模混合芯片顶层的硬件描述语言层级网表、数字电路模块的布局形状、电源地布局布线规划文件POWER_lef、输入输出模块布局位置信息文件IO_placement与模拟电路模块布局位置信息文件TOP_def，对数字电路模块进行自动布局布线。
其中，采用的自动布局布线工具可以为：ENCOUNTER软件。
导入软件的文件有TECH_lef(工艺技术文件的物理信息库交换格式文件)、DCELL_lef(精简数字单元库的物理信息库交换格式文件)、TOP_verilog(数模混合芯片顶层的硬件描述语言层级网表文件)、DCELL_verilog(精简数字单元库的硬件描述语言网表文件)、Analog_lef(模拟电路模块的物理信息库交换格式文件)、TOP_def(数模混合芯片各个模块的定位文件)和IO_placement(输入输出模块的定位文件)。
步骤11、采用同步电路自动布局布线工具，导出数模混合芯片顶层的数据库格式文件TOP.gds。
其中，所采用的同步电路自动布局布线工具可以为：ENCOUNTER软件。
步骤12、导入数模混合芯片顶层的数据库格式文件TOP.gds，进行数模混合芯片整图的布局布线得到版图。
具体的，使用VIRTUOSO软件，导入数模混合芯片版图TOP.gds，进行数模混合芯片整图的布局布线最终优化。
步骤13、对版图进行设计规则检查以及版图与电路原理图的一致性检查。
步骤14、当版图满足预设设计规则，且版图与电路原理图一致时，对版图进行寄生参数提取，并基于包含寄生参数的版图层级网表与预先获取的仿真模型，进行电路模拟仿真，其中，所述版图层级网表根据所述版图导出。
其中，仿真模型可以为代工厂提供的仿真模型。
对版图进行寄生参数提取可以得到数模混合芯片的layout(版图视图)、lef(物理信息库交换格式)和extracted(带寄生参数的版图视图)三个视图。
本实施例中应用到的视图有schematic(原理图视图)、symbol(符号视图)、verilog(数字电路描述语言视图)、verilogA(模拟电路描述语言视图)、spice(基于spice仿真的视图)、spectre(基于spectre仿真的视图)和extracted(带寄生参数的版图视图)。
需要特别说明的是，本实施例中的步骤5～步骤12也即图1所示实施例中步骤S105在数字电路模块为：数模混合芯片中的数字电路模块时的具体实现流程。
综上可知，本发明公开的数模混合芯片异步电路全定制方法，基于数模混合芯片的设计指标确定的工艺，建立满足预设条件的数字单元库，使数字单元库包含的数字单元数量最少，基于数字单元库和元器件库设计数模混合芯片的电路原理图，在确定电路原理图合理后，采用同步电路自动布局布线工具，对异步电路结构的数字电路模块进行自动布局布线得到版图，在确定版图满足设计规则以及版图与电路原理图一致后，对包含寄生参数的版图层级网表与仿真模型，进行电路模拟仿真。本发明通过建立包含的数字单元数量最少的数字单元库，来减少建立数字单元库的设计周期以及工作量，具有较高的可移植性以及复用性；基于数字单元库，采用同步电路自动布局布线工具对数字电路模块进行自动布局布线，可以提高布线效率。
另外，由于本发明所建立的数字单元库为包含数字单元数量最少的单元库，因此，可以在多电压域的异步电路设计时，可以快速建立不同电压域下的数字单元库，从而便于进行电路设计。
与上述方法实施例相对应，本发明还公开了一种数模混合芯片异步电路全定制系统。
参见图2，本发明一实施例公开的一种数模混合芯片异步电路全定制系统的结构示意图，该系统包括：
第一确定单元201，用于确定数模混合芯片的设计指标，所述设计指标包括：所述数模混合芯片的功能和性能，性能主要包括：功耗、延时、电流放大能力、信噪比等；
建立单元202，用于基于所述设计指标确定工艺，建立满足预设条件的数字单元库，使所述数字单元库包含的数字单元数量最少；
其中，在建立满足预设条件的数字单元库后，还需要对该数字单元库进行DRC检查和LVS验证，以确定所建立的数字单元库是否符合要求，对数据单元库进行DRC检查和LVS验证的具体过程，可参见现有成熟方案，此处不再赘述。
根据数模混合芯片的设计指标即可确定与该设计指标对应的工艺。
在实际应用中，可以采用传统的全定制集成电路方法建立数字单元库，该数字单元库包括：电路原理图和版图。
其中，建立的数字单元库需满足如下预设条件：
(1)数字单元库中的每个数字单元均为最小单元。
也就是说，数字单元库中的单元均是最精简的数字单元，例如：AND2可以由NAND2和+INV两个单元组成，则AND2不是最小单元，需要从数字单元库中剔除。
(2)同种功能的组合逻辑单元或时序单元只保留一种驱动能力，当需要不同驱动能力时，以添加不同驱动能力的反相器的方式来组合搭建电路。
例如：组合逻辑单元NAND2_X1、NAND2_X2可用组合逻辑单元NAND2+INV_X1+INV_X1、NAND2+INV_X1+INV_X2来代替。
(3)最高门输入数定为4，若有更高的门输入要求，则使用最小单元组合搭建。
例如：组合逻辑单元NAND5，可以使用最小单元NAND2+NAND3搭建。
(4)只保留时序单元，所述时序单元的复位端的低电平信号有效并能够输出所述低电平信号，置位端的低电平信号有效并能够输出高电平信号；当需要使复位端的高电平信号有效或使复位端输出高电平信号时，在复位端添加反相器；当需要置位端的高电平信号有效或使置位端输出低电平信号时，在置位端添加反相器。
例如：触发器DFFSNRN，可以由DFFSR+INV+INV组合实现。
需要说明的是，由工艺厂商提供的标准单元库，为了满足同步电路设计的时序与功耗要求，标准单元库中的单元数量一般在400-500个，主要是因为实现同种功能的组合逻辑单元或时序单元具有多种驱动能力，以及多种用于平衡时钟树的时钟缓冲单元，如此庞大的数量，显然要耗费昂贵的设计成本、试错成本、纠错成本和测试成本。
而本发明提供的满足上述预设条件的数字单元库，单元数量可以控制在40-50个，可以便于快速地建立数字单元库，即使换不同的工艺厂商或不同的工艺节点，也能够快速建立，具有较高的可移植性以及复用性，从而缩短了数模混合芯片的设计周期，提高了设计效率，节约了人力成本，进而降低了整个设计成本。
需要特别说明的是，数字单元库中的每个数字单元都包含：schematic(原理图视图)、symbol(符号视图)、verilog(数字电路描述语言视图)、layout(版图视图)、lef(library exchange format，物理信息库交换格式)和extracted(带寄生参数的版图视图)六个视图，以便于其他电路模块或者模拟器仿真调用。
第二确定单元203，用于基于所述数字单元库和预先获取的元器件库，确定所述数模混合芯片的电路原理图；
其中，预先获取的元器件库为代工厂提供的元器件库。
电路原理图包括：模拟电路模块、数字电路模块和输入输出模块的电路原理图。
在实际应用中，可以使用VIRTUOSO软件对所述数模混合芯片中模拟电路模块、数字电路模块和输入输出模块的电路原理图进行设计。
若数模混合芯片中模拟电路模块、数字电路模块和输入输出模块的原理图均存在，则按照功能一致性原则，将电路原理图存在的模拟电路模块、数字电路模块和输入输出模块中的数字单元库更改为满足预设条件的数字单元库。
第一仿真单元204，用于基于原理图层级网表与预先获取的仿真模型，进行电路模拟仿真，以确定所述电路原理图是否合理，其中，所述原理图层级网表根据所述电路原理图导出；
其中，预先获取的仿真模型为代工厂提供的仿真模型。
第一仿真单元204具体可以用于：
当所述数字电路模块为：模拟电路模块中的数字电路模块时，基于模拟电路模块原理图层级网表与所述仿真模型，进行电路模拟仿真；
当所述数字电路模块为：数模混合芯片中的数字电路模块时，基于数模混合芯片原理图层级网表与所述仿真模型，进行电路模拟仿真。
布局布线单元205，用于采用同步电路自动布局布线工具，基于所述数字单元库与原理图硬件描述语言层级网表，对异步电路结构的数字电路模块进行自动布局布线得到版图，其中，所述原理图硬件描述语言层级网基于所述电路图导出；
当前，主流的自动布局布线工具是基于同步电路设计方法开发的，需要添加相应的时序分析库、功耗分析库和寄生参数库，如标准单元、标准IO、存储器IP、模拟IP、特殊功能数字IP等，才能够进行自动布局布线流程，包括布局布线、电源地规划、时钟树综合、时序分析、功耗分析等。
对于异步电路，由于无时钟偏斜问题，因此不需要相应的时序分析库、功耗分析库、寄生参数库，仅需要用于自动布局布线的数字单元库、IO库、存储器IP、模拟IP等的布局形状和网络连接即可，通过借助同步电路自动布局布线软件，完成异步电路自动布局布线流程，包括布局布线和电源地规划。另外，通过修改布局布线工艺技术文件，如修改连线宽度、连线间距、过孔大小、过孔间距、过孔连接方式等规则，满足更高的设计指标要求。
检查单元206，用于对所述版图进行设计规则检查以及所述版图与所述电路原理图的一致性检查；
第二仿真单元207，用于当所述版图满足预设设计规则，且所述版图与所述电路原理图一致时，对所述版图进行寄生参数提取，并基于包含所述寄生参数的版图层级网表与所述仿真模型，进行电路模拟仿真，其中，所述版图层级网表根据所述版图导出。
其中，通过基于包含寄生参数的版图层级网表与仿真模型进行电路模拟仿真，可以确定最终得到的数模混合芯片异步电路是否合理，具体仿真过程可参见现有成熟方案，此处不再赘述。
综上可知，本发明公开的数模混合芯片异步电路全定制系统，基于数模混合芯片的设计指标确定的工艺，建立满足预设条件的数字单元库，使数字单元库包含的数字单元数量最少，基于数字单元库和元器件库设计数模混合芯片的电路原理图，在确定电路原理图合理后，采用同步电路自动布局布线工具，对异步电路结构的数字电路模块进行自动布局布线得到版图，在确定版图满足设计规则以及版图与电路原理图一致后，对包含寄生参数的版图层级网表与仿真模型，进行电路模拟仿真。本发明通过建立包含的数字单元数量最少的数字单元库，来减少建立数字单元库的设计周期以及工作量，具有较高的可移植性以及复用性；基于数字单元库，采用同步电路自动布局布线工具对数字电路模块进行自动布局布线，可以提高布线效率。
需要特别说明的是，数模混合芯片异步电路全定制过程中，有两个情况需要使用上述满足预设条件的数字单元库，一种是模拟电路模块中的数字电路模块，另一种是数模混合芯片中的数字电路模块。传统方案中，异步电路全定制方式，一般是从电路设计开始，完成模拟仿真、手工布局布线、版图设计和测试设计。随着设计规模越来越大，手工布局布线成为耗时最长的版图设计，因此，本发明提出数一种模混合芯片异步电路全定制系统，其中基于基于Cadence的VIRTUOSO和ENCOUNTER软件，分别对两种情况描述过程可参见方法实施例对应部分，此处不再赘述。
由于数字电路模块可以是：模拟电路模块中的数字电路模块，或是数模混合芯片中的数字电路模块，因此，上述实施例中，
布局布线单元205具体可以用于：
当所述数字电路模块为：模拟电路模块中的数字电路模块时，提取数字电路模块顶层设计硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件与所述数字电路模块顶层硬件描述语言层级网表，评估所述数字电路模块的面积，得到评估面积；
按照所述模拟电路模块的原理图，结合所述评估面积，对所述模拟电路模块的模拟电路部分进行版图布局布线，得到所述数字电路模块的布局形状与电源地布局布线规划文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件、所述数字电路模块顶层硬件描述语言层级网表文件、所述布局形状与电源地布局布线规划文件，对所述数字电路模块进行自动布局布线；
采用所述同步电路自动布局布线工具，导出数字电路模块顶层的数据库格式文件；
导入所述数字电路模块顶层的数据库格式文件，进行模拟电路模块整图的布局布线得到版图。
或是，布局布线单元205具体可以用于：
当所述数字电路模块为：数模混合芯片中的数字电路模块时，提取数字电路模块顶层设计硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件与所述数字电路模块顶层硬件描述语言层级网表，评估所述数字电路模块的面积，得到评估面积；
按照所述数模混合芯片的原理图，结合所述评估面积，对电源地以及所述数模混合芯片的数字电路模块、模拟电路模块和输入输出模块的进行版图布局布线，得到电源地布局布线规划文件、数字电路模块的布局形状、模拟电路模块布局位置信息文件以及输入输出模块的布局位置信息文件；
提取数模混合芯片顶层的硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件、所述数模混合芯片顶层的硬件描述语言层级网表文件、所述电源地布局布线规划文件、所述数字电路模块的布局形状、所述模拟电路模块布局位置信息文件以及所述输入输出模块的布局位置信息文件，对所述数字电路模块进行自动布局布线；
采用所述同步电路自动布局布线工具，导出数模混合芯片顶层的数据库格式文件；
导入所述数模混合芯片顶层的数据库格式文件，进行数模混合芯片整图的布局布线得到版图。
综上可知，本发明公开的数模混合芯片异步电路全定制系统，基于数模混合芯片的设计指标确定的工艺，建立满足预设条件的数字单元库，使数字单元库包含的数字单元数量最少，基于数字单元库和元器件库设计数模混合芯片的电路原理图，在确定电路原理图合理后，采用同步电路自动布局布线工具，对异步电路结构的数字电路模块进行自动布局布线得到版图，在确定版图满足设计规则以及版图与电路原理图一致后，对包含寄生参数的版图层级网表与仿真模型，进行电路模拟仿真。本发明通过建立包含的数字单元数量最少的数字单元库，来减少建立数字单元库的设计周期以及工作量，具有较高的可移植性以及复用性；基于数字单元库，采用同步电路自动布局布线工具对数字电路模块进行自动布局布线，可以提高布线效率。
需要特别说明的是，系统实施例中各组成部分的具体工作原理请参见方法实施例对应部分，此处不再赘述。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种数模混合芯片异步电路全定制方法，其特征在于，包括：
确定数模混合芯片的设计指标，所述设计指标包括：所述数模混合芯片的功能和性能；
基于所述设计指标确定工艺，建立满足预设条件的数字单元库，使所述数字单元库包含的数字单元数量最少；
基于所述数字单元库和预先获取的元器件库，确定所述数模混合芯片的电路原理图；
基于原理图层级网表与预先获取的仿真模型，进行电路模拟仿真，以确定所述电路原理图是否合理，其中，所述原理图层级网表根据所述电路原理图导出；
采用同步电路自动布局布线工具，基于所述数字单元库与原理图硬件描述语言层级网表，对异步电路结构的数字电路模块进行自动布局布线得到版图，其中，所述原理图硬件描述语言层级网基于所述电路原理图导出；
对所述版图进行设计规则检查以及所述版图与所述电路原理图的一致性检查；
当所述版图满足预设设计规则，且所述版图与所述电路原理图一致时，对所述版图进行寄生参数提取，并基于包含所述寄生参数的版图层级网表与所述仿真模型，进行电路模拟仿真，其中，所述版图层级网表根据所述版图导出；
所述预设条件包括：
所述数字单元库中的每个数字单元均为最小单元；
同种功能的组合逻辑单元或时序单元只保留一种驱动能力，当需要不同驱动能力时，以添加不同驱动能力的反相器的方式来组合搭建电路；
最高门输入数定为4，若有更高的门输入要求，则使用所述最小单元组合搭建；
只保留时序单元，所述时序单元的复位端的低电平信号有效并能够输出所述低电平信号，置位端的低电平信号有效并能够输出高电平信号；当需要使所述复位端的高电平信号有效或使所述复位端输出高电平信号时，在所述复位端添加反相器；当需要所述置位端的高电平信号有效或使所述置位端输出低电平信号时，在所述置位端添加反相器。
2.根据权利要求1所述的数模混合芯片异步电路全定制方法，其特征在于，所述数字单元包括：原理图视图schematic、符号视图symbol、数字电路描述语言视图verilog、版图视图layout、物理信息库交换格式lef和带寄生参数的版图视图extracted。
3.根据权利要求1所述的数模混合芯片异步电路全定制方法，其特征在于，
当所述数字电路模块为：模拟电路模块中的数字电路模块时，所述基于原理图层级网表与预先获取的仿真模型，进行电路模拟仿真，具体包括：
基于模拟电路模块原理图层级网表与所述仿真模型，进行电路模拟仿真；
当所述数字电路模块为：数模混合芯片中的数字电路模块时，所述基于原理图层级网表与预先获取的仿真模型，进行电路模拟仿真，具体包括：
基于数模混合芯片原理图层级网表与所述仿真模型，进行电路模拟仿真。
4.根据权利要求1所述的数模混合芯片异步电路全定制方法，其特征在于，当所述数字电路模块为：模拟电路模块中的数字电路模块时，所述采用同步电路自动布局布线工具，基于所述数字单元库与原理图硬件描述语言层级网表，对异步电路结构的数字电路模块进行自动布局布线得到版图，具体包括：
提取数字电路模块顶层设计硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件与所述数字电路模块顶层硬件描述语言层级网表，评估所述数字电路模块的面积，得到评估面积；
按照所述模拟电路模块的原理图，结合所述评估面积，对所述模拟电路模块的模拟电路部分进行版图布局布线，得到所述数字电路模块的布局形状与电源地布局布线规划文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件、所述数字电路模块顶层硬件描述语言层级网表文件、所述布局形状与电源地布局布线规划文件，对所述数字电路模块进行自动布局布线；
采用所述同步电路自动布局布线工具，导出数字电路模块顶层的数据库格式文件；
导入所述数字电路模块顶层的数据库格式文件，进行模拟电路模块整图的布局布线得到版图。
5.根据权利要求1所述的数模混合芯片异步电路全定制方法，其特征在于，当所述数字电路模块为：数模混合芯片中的数字电路模块时，所述采用同步电路自动布局布线工具，基于所述数字单元库与原理图硬件描述语言层级网表，对异步电路结构的数字电路模块进行自动布局布线得到版图，具体包括：
提取数字电路模块顶层设计硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件与所述数字电路模块顶层硬件描述语言层级网表，评估所述数字电路模块的面积，得到评估面积；
按照所述数模混合芯片的原理图，结合所述评估面积，对电源地以及所述数模混合芯片的数字电路模块、模拟电路模块和输入输出模块的进行版图布局布线，得到电源地布局布线规划文件、数字电路模块的布局形状、模拟电路模块布局位置信息文件以及输入输出模块的布局位置信息文件；
提取数模混合芯片顶层的硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件、所述数模混合芯片顶层的硬件描述语言层级网表文件、所述电源地布局布线规划文件、所述数字电路模块的布局形状、所述模拟电路模块布局位置信息文件以及所述输入输出模块的布局位置信息文件，对所述数字电路模块进行自动布局布线；
采用所述同步电路自动布局布线工具，导出数模混合芯片顶层的数据库格式文件；
导入所述数模混合芯片顶层的数据库格式文件，进行数模混合芯片整图的布局布线得到版图。
6.一种数模混合芯片异步电路全定制系统，其特征在于，包括：
第一确定单元，用于确定数模混合芯片的设计指标，所述设计指标包括：所述数模混合芯片的功能和性能；
建立单元，用于基于所述设计指标确定工艺，建立满足预设条件的数字单元库，使所述数字单元库包含的数字单元数量最少；
第二确定单元，用于基于所述数字单元库和预先获取的元器件库，确定所述数模混合芯片的电路原理图；
第一仿真单元，用于基于原理图层级网表与预先获取的仿真模型，进行电路模拟仿真，以确定所述电路原理图是否合理，其中，所述原理图层级网表根据所述电路原理图导出；
布局布线单元，用于采用同步电路自动布局布线工具，基于所述数字单元库与原理图硬件描述语言层级网表，对异步电路结构的数字电路模块进行自动布局布线得到版图，其中，所述原理图硬件描述语言层级网基于所述电路图导出；
检查单元，用于对所述版图进行设计规则检查以及所述版图与所述电路原理图的一致性检查；
第二仿真单元，用于当所述版图满足预设设计规则，且所述版图与所述电路原理图一致时，对所述版图进行寄生参数提取，并基于包含所述寄生参数的版图层级网表与所述仿真模型，进行电路模拟仿真，其中，所述版图层级网表根据所述版图导出；
所述预设条件包括：
所述数字单元库中的每个数字单元均为最小单元；
同种功能的组合逻辑单元或时序单元只保留一种驱动能力，当需要不同驱动能力时，以添加不同驱动能力的反相器的方式来组合搭建电路；
最高门输入数定为4，若有更高的门输入要求，则使用所述最小单元组合搭建；
只保留时序单元，所述时序单元的复位端的低电平信号有效并能够输出所述低电平信号，置位端的低电平信号有效并能够输出高电平信号；当需要使所述复位端的高电平信号有效或使所述复位端输出高电平信号时，在所述复位端添加反相器；当需要所述置位端的高电平信号有效或使所述置位端输出低电平信号时，在所述置位端添加反相器。
7.根据权利要求6所述的数模混合芯片异步电路全定制系统，其特征在于，所述数字单元包括：原理图视图schematic、符号视图symbol、数字电路描述语言视图verilog、版图视图layout、物理信息库交换格式lef和带寄生参数的版图视图extracted。
8.根据权利要求6所述的数模混合芯片异步电路全定制系统，其特征在于，所述第一仿真单元具体用于：
当所述数字电路模块为：模拟电路模块中的数字电路模块时，基于模拟电路模块原理图层级网表与所述仿真模型，进行电路模拟仿真；
当所述数字电路模块为：数模混合芯片中的数字电路模块时，基于数模混合芯片原理图层级网表与所述仿真模型，进行电路模拟仿真。
9.根据权利要求6所述的数模混合芯片异步电路全定制系统，其特征在于，所述布局布线单元具体用于：
当所述数字电路模块为：模拟电路模块中的数字电路模块时，提取数字电路模块顶层设计硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件与所述数字电路模块顶层硬件描述语言层级网表，评估所述数字电路模块的面积，得到评估面积；
按照所述模拟电路模块的原理图，结合所述评估面积，对所述模拟电路模块的模拟电路部分进行版图布局布线，得到所述数字电路模块的布局形状与电源地布局布线规划文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件、所述数字电路模块顶层硬件描述语言层级网表文件、所述布局形状与电源地布局布线规划文件，对所述数字电路模块进行自动布局布线；
采用所述同步电路自动布局布线工具，导出数字电路模块顶层的数据库格式文件；
导入所述数字电路模块顶层的数据库格式文件，进行模拟电路模块整图的布局布线得到版图。
10.根据权利要求6所述的数模混合芯片异步电路全定制系统，其特征在于，所述布局布线单元具体用于：
当所述数字电路模块为：数模混合芯片中的数字电路模块时，提取数字电路模块顶层设计硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件与所述数字电路模块顶层硬件描述语言层级网表，评估所述数字电路模块的面积，得到评估面积；
按照所述数模混合芯片的原理图，结合所述评估面积，对电源地以及所述数模混合芯片的数字电路模块、模拟电路模块和输入输出模块的进行版图布局布线，得到电源地布局布线规划文件、数字电路模块的布局形状、模拟电路模块布局位置信息文件以及输入输出模块的布局位置信息文件；
提取数模混合芯片顶层的硬件描述语言层级网表文件；
采用所述同步电路自动布局布线工具，基于所述数字单元库的硬件描述语言网表文件、所述数模混合芯片顶层的硬件描述语言层级网表文件、所述电源地布局布线规划文件、所述数字电路模块的布局形状、所述模拟电路模块布局位置信息文件以及所述输入输出模块的布局位置信息文件，对所述数字电路模块进行自动布局布线；
采用所述同步电路自动布局布线工具，导出数模混合芯片顶层的数据库格式文件；
导入所述数模混合芯片顶层的数据库格式文件，进行数模混合芯片整图的布局布线得到版图。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811622081.3A CN109684755B (zh) | 2018-12-28 | 2018-12-28 | 一种数模混合芯片异步电路全定制方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811622081.3A CN109684755B (zh) | 2018-12-28 | 2018-12-28 | 一种数模混合芯片异步电路全定制方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109684755A CN109684755A (zh) | 2019-04-26 |
| CN109684755B true CN109684755B (zh) | 2023-05-09 |
Family
ID=66190821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811622081.3A Active CN109684755B (zh) | 2018-12-28 | 2018-12-28 | 一种数模混合芯片异步电路全定制方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109684755B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110263442B (zh) * | 2019-06-21 | 2022-11-15 | 珠海一微半导体股份有限公司 | 一种模拟版图的走线映射到数字版图的方法 |
| CN111079368B (zh) * | 2019-08-23 | 2023-06-09 | 上海东软载波微电子有限公司 | 电平移位电路版图设计方法及装置、介质 |
| CN111475994B (zh) * | 2020-03-30 | 2021-04-09 | 安徽省东科半导体有限公司 | 芯片设计中填补环的自动布局方法 |
| CN111539178B (zh) * | 2020-04-26 | 2023-05-05 | 成都市深思创芯科技有限公司 | 一种基于神经网络的芯片版图设计方法和系统及制作方法 |
| CN113642280B (zh) * | 2020-04-27 | 2024-06-14 | 中国科学院上海微系统与信息技术研究所 | 超导集成电路的布局方法 |
| CN112115661B (zh) * | 2020-05-19 | 2022-02-01 | 成都天锐星通科技有限公司 | 一种高效硅基毫米波芯片及设计方法 |
| TWI755015B (zh) * | 2020-08-11 | 2022-02-11 | 大陸商昆山吉崴微電子科技有限公司 | 整合信號與電源之全晶片系統的模擬分析系統及其模擬分析方法 |
| CN114117989A (zh) * | 2020-08-31 | 2022-03-01 | 长鑫存储技术有限公司 | 一种芯片的设计方法、设计装置、计算机设备及存储介质 |
| CN112347734A (zh) * | 2020-11-06 | 2021-02-09 | 海光信息技术股份有限公司 | 集成电路电子自动化设计方法、装置、介质、及设备 |
| CN112487751B (zh) * | 2020-11-18 | 2024-01-26 | 江苏科大亨芯半导体技术有限公司 | 带自检查功能的io pad自动化布局的方法 |
| CN112651207B (zh) * | 2020-12-23 | 2023-06-02 | 中山大学 | 一种异步电路物理实现方法及系统 |
| CN112966465B (zh) * | 2021-04-07 | 2022-04-26 | 长鑫存储技术有限公司 | 电路仿真方法及设备 |
| CN113723040B (zh) * | 2021-08-10 | 2022-06-03 | 广芯微电子（广州）股份有限公司 | 一种数字模拟混合电路中数字版图布局的方法及其装置 |
| CN113807041A (zh) * | 2021-10-20 | 2021-12-17 | 中国科学院微电子研究所 | 一种电路系统的仿真方法、装置、电子设备及存储介质 |
| CN114186523B (zh) * | 2021-11-16 | 2022-09-06 | 中山大学 | 基于异步电路的数模混合设计方法及工艺移植方法 |
| CN117494647A (zh) * | 2022-07-26 | 2024-02-02 | 腾讯科技（深圳）有限公司 | 芯片版图的布线方法、装置、设备、存储介质及芯片版图 |
| CN115249005B (zh) * | 2022-09-21 | 2022-12-27 | 深圳飞骧科技股份有限公司 | 射频前端模组自动版图布局的方法、系统及相关设备 |
| CN115796090B (zh) * | 2022-12-13 | 2024-01-26 | 无锡沐创集成电路设计有限公司 | 电路模型生成方法、电路仿真验证方法及对应装置 |
| CN116258111B (zh) * | 2023-05-15 | 2023-08-04 | 贝叶斯电子科技(绍兴)有限公司 | 一种静态模拟集成电路版图分析方法 |
| CN117172191B (zh) * | 2023-11-02 | 2024-01-30 | 北京芯愿景软件技术股份有限公司 | 一种版图布局的生成方法及系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005242398A (ja) * | 2004-02-24 | 2005-09-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路のシミュレーション方法 |
| US7823116B2 (en) * | 2006-07-17 | 2010-10-26 | Syncira Corporation | Hierarchical analog layout synthesis and optimization for integrated circuits |
| CN106777439A (zh) * | 2015-11-24 | 2017-05-31 | 中国航空工业第六八研究所 | 一种基于ip硬核的数字芯片版图设计方法 |
| CN105574245A (zh) * | 2015-12-11 | 2016-05-11 | 中国航空工业集团公司西安航空计算技术研究所 | 高效率模拟电路版图设计流程方法 |
-
2018
- 2018-12-28 CN CN201811622081.3A patent/CN109684755B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109684755A (zh) | 2019-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109684755B (zh) | 一种数模混合芯片异步电路全定制方法及系统 | |
| Kahng et al. | VLSI physical design: from graph partitioning to timing closure | |
| US9171124B2 (en) | Parasitic extraction in an integrated circuit with multi-patterning requirements | |
| JP2005517223A (ja) | 階層的な集積回路設計システムのモジュールに対する設計制約の生成方法 | |
| US11403448B1 (en) | Apparatus and method for mapping foundational components during design porting from one process technology to another process technology | |
| US8701059B2 (en) | Method and system for repartitioning a hierarchical circuit design | |
| US7984398B1 (en) | Automated multiple voltage/power state design process and chip description system | |
| US10437946B1 (en) | Using implemented core sources for simulation | |
| CN103793547B (zh) | 具有多图案化要求的集成电路的层级设计的方法 | |
| Martins et al. | Analog Integrated Circuit Design Automation | |
| CN102637217B (zh) | 基于云计算平台的大规模集成电路布线系统 | |
| US8627247B1 (en) | Systems and methods for fixing pin mismatch in layout migration | |
| US20040025136A1 (en) | Method for designing a custom ASIC library | |
| CN115329713A (zh) | 一种布局模块、生成布线文件以及布线的方法、装置 | |
| JP2022016409A (ja) | レジスタ転送レベル設計から合成可能なネットリストを生成するためのシステム及び方法 | |
| CN109885850B (zh) | 一种局部寄存器的生成方法及生成系统 | |
| Li et al. | iPD: An Open-source intelligent Physical Design Toolchain | |
| US20030084410A1 (en) | SPICE to Verilog netlist translator | |
| US11704467B2 (en) | Automated balanced global clock tree synthesis in multi level physical hierarchy | |
| Khvatov et al. | Development of an IP-cores Libraries as Part of the Design Flow of Integrated Circuits on FPGA | |
| US7340696B1 (en) | Automated design process and chip description system | |
| US11042682B2 (en) | Analog design tool having a cell set, and related methods | |
| KR20200144464A (ko) | 규칙들에 기반한 계층적 클럭 트리 구조 | |
| Crossley | BAG: A designer-oriented framework for the development of AMS circuit generators | |
| Malavasi et al. | A top-down, constraint-driven design methodology for analog integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Lu Youwei Inventor after: Chen Lan Inventor before: Lu Youwei Inventor before: Chen Lan |
|
| CB03 | Change of inventor or designer information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |