CN112347734A - 集成电路电子自动化设计方法、装置、介质、及设备 - Google Patents

Abstract

本申请实施例提供集成电路电子自动化设计方法、装置、介质、及设备。其中，所述方法包括：响应于底层的电路模块的物理版图的更新，对所述电路模块的物理版图和库交换文件中至少一种进行检测；基于通过所述检测的所述电路模块的物理版图和库交换文件，进行集成电路顶层的集成设计。本发明实施例中的技术方案有助于提升集成电路自动化设计的效率。

Description

集成电路电子自动化设计方法、装置、介质、及设备

技术领域

本申请实施例涉及集成电路领域，具体涉及集成电路电子自动化设计方法、装置、介质、及设备。

背景技术

随着技术的发展，集成电路(IC，Integrated Circuit)自动化设计得到的最终电路规模越来越大，电路功能越来越复杂。在集成电路电子自动化设计中，为了最终完成功能复杂的集成电路，通常需要进行底层电路模块的设计，基于底层电路模块进行顶层的集成设计。

电子自动化设计(EDA，Electronic Design Automation)是集成电路领域的重要应用。如何提升集成电路电子自动化设计的效率，成为本领域亟待解决的问题。

申请内容

有鉴于此，本申请实施例中提供一种集成电路电子自动化设计方法，包括：响应于底层的电路模块的物理版图的更新，对所述电路模块的物理版图和库交换文件中至少一种进行检测；基于通过所述检测的所述电路模块的物理版图和库交换文件，进行集成电路顶层的集成设计。

可选的，所述对所述电路模块的物理版图与库交换文件中至少一种进行检测包括：对所述电路模块的物理版图与库交换文件进行一致性检测。

可选的，所述对所述电路模块的物理版图与库交换文件进行一致性检测包括：确定所述电路模块的库交换文件中每个图层的所有端口均被包含于所述电路模块的物理版图的相应图层中，并且确定所述物理版图中的端口的名称被包含于所述库交换文件。

可选的，对所述电路模块的物理版图与库交换文件进行一致性检测包括：

解析所述电路模块的库交换文件，得到所述库交换文件中各个端口的描述；根据所述各个端口的描述，在所述物理版图相对应的图层中确定相应端口的一致性。

可选的，对所述电路模块的物理版图与库交换文件进行一致性验证包括：将所述电路模块的库交换文件中图形，与所述电路模块的物理版图中相应的图形进行异或比较，确定所述图形的一致性。

可选的，所述端口的图形包括金属和孔。

可选的，所述对所述电路模块的物理版图与库交换文件中至少一种进行检测包括：确认库交换文件中的阻挡层的覆盖范围，所述覆盖范围包括所述物理版图中端口位置以外的区域。

可选的，所述对所述电路模块的物理版图与库交换文件进中至少一种进行检测包括：确认所述电路模块中的端口具备连接性，所述端口具备连接性指所述端口是能够被连接的。

可选的，所述确认所述电路模块中的端口具备连接性包括：确定所述端口未符合如下条件：所述端口所在层的其它金属在所述端口的金属周围形成闭合图形，且相邻两层金属均覆盖所述闭合图形的内边界。

可选的，所述确认所述电路模块中的端口具备连接性包括：在所述电路模块的物理版图和所述电路模块的库交换文件至少一种中确定所述端口的连接性。

本申请实施例还提供一种集成电路电子自动化设计装置，包括：

更新响应检测单元，适于响应于底层的电路模块的物理版图的更新，对所述电路模块的物理版图和库交换文件中至少一种进行检测；

设计单元，适于基于通过所述检测的所述电路模块的物理版图和库交换文件，进行集成电路顶层的集成设计。

可选的，所述更新响应检测单元包括一致性检测单元，所述一致性检测单元适于对所述电路模块的物理版图与库交换文件进行一致性检测。

可选的，所述一致性检测单元适于确定所述电路模块的库交换文件中每个图层的所有端口均被包含于所述电路模块的物理版图的相应图层中，并且确定所述物理版图中的端口的名称被包含于所述库交换文件。

可选的，所述一致性检测单元包括：

解析单元，适于解析所述电路模块的库交换文件，得到所述库交换文件中各个端口的描述；

一致性确单元，根据所述各个端口的描述，在所述物理版图相对应的图层中确定相应端口的一致性。

可选的，所述一致性检测单元适于将所述电路模块的库交换文件中图形，与所述电路模块的物理版图中相应的图形进行异或比较，确定所述图形的一致性。

可选的，所述端口的图形包括金属和孔。

可选的，所述更新响应检测单元包括阻挡层检测单元，所述阻挡层检测单元适于确认库交换文件中的阻挡层的覆盖范围，所述覆盖范围包括所述物理版图中端口位置以外的区域。

可选的，所述更新响应检测单元包括连接性检测单元，所述接性检测单元适于确认所述电路模块中的端口具备连接性，所述端口具备连接性指所述端口是能够被连接的。

可选的，所述接性检测单元适于确定所述端口未符合如下条件：所述端口所在层的其它金属在所述端口的金属周围形成闭合图形，且相邻两层金属均覆盖所述闭合图形的内边界。

可选的，所述接性检测单元适于在所述电路模块的物理版图和所述电路模块的库交换文件至少一种中确定所述端口的连接性。

本申请实施例还提供一种计算机设备，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权所述集成电路电子自动化设计方法。

本申请实施例还提供一种计算机可读存储介质，其上存储有计算机程序，其中，所述计算机程序运行时执行所述的集成电路电子自动化设计方法。

本申请实施例中的技术方案中，对所述电路模块的物理版图和库交换文件中至少一种进行的检测，是响应于底层的电路模块的物理版图更新进行的，从而可以在物理版图更新后，及时对其物理版图和库交换文件中至少一种进行检测。在检测通过后，可以基于通过检测的电路模块的物理版图和库交换文件进行顶层设计，从而可以实现集成电路电子自动化设计的底层设计和顶层设计并行进行，提升集成电路电子自动化设计的效率。

进一步的，对电路模块物理版图与库交换文件进行一致性检测，可以保证在顶层设计中进行设计时基于的库交换文件是与物理版图一致的，可以避免出现连接错误。从而避免设计完成后检测出错误后进行多次修改和验证，进而提升集成电路电子自动化设计的效率。

进一步的，通过对电路模块的物理版图与库交换文件进中至少一种进行检测，以确定电路模块中的端口具备连接性，可以避免在顶层集成设计中的连接错误，将错误发现和消除的过程在设计流程中前置，避免错误带来的后续资源浪费，进而可以提升电子自动化设计的效率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例中一种集成电路电子自动化设计方法的流程图；

图2为本申请实施例中一种端口的一致性检测的方法流程图；

图3a为本申请实施例中一种端口的金属所在层的部分示意图；

图3b为图3a所示端口的金属所在层的一相邻层的部分示意图；

图3c为图3a所示端口的金属所在层的另一相邻层的部分示意图；

图4是本申请实施例中一种集成电路电子自动化设计装置的结构示意图；

图5为本申请实施例中一种更新响应检测单元的结构示意图；

图6为申请实施例中一种一致性检测单元的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请提供一种集成电路电子自动化设计方法，结合参考图1，具体可以包括以下步骤：

步骤S11，响应于底层的电路模块的物理版图的更新，对所述电路模块的物理版图和库交换文件中至少一种进行检测；

步骤S12，基于通过所述检测的所述电路模块的物理版图和库交换文件，进行集成电路顶层的集成设计。

可以理解的是，底层设计可以是指对电路模块的设计，也即对知识产权(IP，Intellectual Property)核的设计。IP核也可以称为知识产权模块、电路功能模块，以及电路模块等。顶层设计又可以称为顶层的集成设计，可以是基于IP核的集成设计。

在具体实施中，物理版图可以是电子自动化设计工具输出的物理版图，具体可以是集成电路(IC，Integrated Circuit)自动化设计中使用的各种格式的物理版图。物理版图可以用于设计工具、计算机和掩膜制造商之间进行半导体物理制版的数据传输。物理版图的格式再此不做限制，例如可以是图形数据系统(GDS，Graphic Data System)格式的物理版图，或者利用电子自动化设计工具OASIS设计得到的物理版图等。

在具体实施中，库交换文件为电子设计自动化中对集成电路的物理版图设计进行描述的文件。库交换文件(LEF，Library Exchange Format)是电子自动化设计工具中的一种标准文件，其中包含物理设计的布线、通孔、端口及阻挡层等电路部件的信息。EDA工具可以方法解析LEF文件，转换成相适应的数据结果。

在集成电路电子自动化设计过程中，顶层的集成设计通常需要基于库交换文件进行。

本申请实施例中的技术方案中，对所述电路模块的物理版图和库交换文件中至少一种进行的检测，是响应于底层的电路模块的物理版图的更新进行的，从而可以在物理版图更新后，及时对其物理版图和库交换文件中至少一种进行检测。在检测通过后，可以基于通过检测的电路模块的物理版图和库交换文件进行顶层设计，从而可以实现集成电路电子自动化设计的底层设计和顶层设计并行进行，提升集成电路电子自动化设计的效率。

在具体实施中，对电路模块的物理版图与库交换文件中至少一种进行检测，可以是对所述电路模块的物理版图与库交换文件进行一致性检测。可以理解的是，一致性检测并非一定要求物理版图与库交换文件的完全一致，而是对二者相匹配的要求。匹配的物理版图与库交换文件即是具备一致性的。也即，具备一致性的物理版图和库交换文件，二者中图形可以是完全一致的或者也可以不是完全一致的，二者相匹配即具有一致性。

在顶层设计中，可以将LEF导入集成设计时使用的EDA工具，获取管脚的信息，基于管脚的信息进行连线。在布局布线完成后，可以将底层IP核的GDS导入到顶层设计中，产生一个新的顶层GDS。其中集成设计时采用的EDA工具可以是多样的，例如可以是ICC2工具。故若更新后的LEF文件与GDS文件不一致，则会导致后续的集成设计出现错误。对电路模块物理版图与库交换文件进行一致性检测，可以使得在顶层设计中进行连接关系设计时基于的库交换文件是与物理版图一致的，可以避免出现错误。从而避免设计完成后检测出错误后进行多次修改和验证，进而提升集成电路电子自动化设计的效率。

在具体实施中，对所述电路模块的物理版图与库交换文件进行一致性检测，可以通过包括确认电路模块的物理版图与库交换文件中端口的一致性。具体可以通过如下方式实现：确定所述电路模块的库交换文件中每个图层的所有端口均被包含于所述电路模块的物理版图的相应图层中，并且确定所述物理版图中的端口的名称被包含于所述库交换文件。

集成电路顶层的集成设计将底层的多个电路模块进行集成。在该过程中，多个电路模块的端口会发生相互连接。若库交换文件与物理版图中端口不一致，则会导致顶层设计中的连接错误。

电路模块的库交换文件和物理版图均可以包含多个图层。在具体实施中，物理版图中一个端口可以在多层金属中均有连接，但在不同的应用场景中，被实际应用的金属层是不同的，而在库交换文件中，可以仅体现需要被应用的金属层。

故在校验时，可以确认电路模块的库交换文件中每个图层的所有端口在物理版图中相应层均有体现，而从另一方面看，则不必校验物理版图中端口是否在每层的金属均在库交换文件中均有体现，确认物理版图中的端口名称在库交换文件中具备一致性即能满足要求。

通过上述方式对端口的一致性进行检测，可以避免在顶层设计时因端口的一致性问题而导致的连接错误，进而提升集成电路的顶层设计的效率。

结合参考图2，在具体实施中，对电路模块的物理版图与库交换文件进行端口的一致性检测具体可以包括如下步骤：

步骤S21，解析所述电路模块的库交换文件，得到所述库交换文件中各个端口的描述；

步骤S22，根据所述各个端口的描述，在所述物理版图相对应的图层中确定相应端口的一致性。

本领域技术人员可以理解的是，在无异常的情况下，物理版图中图层与库交换文件中图层应是一一对应的关系。

其中，库交换文件中对各个端口的描述可以包括端口所在的层和坐标等内容。根据其层和坐标，可以在物理版图中确定相应的图形，进而可以进行比较，确认二者中图形的一致性。

在具体实施中，对电路模块的物理版图与库交换文件进行一致性验证，具体可以是将库交换文件中图形，与所述电路模块的物理版图中相应的图形进行异或比较，确定库交换文件和物理版图中相应图形的一致性。

在具体实施中，可以对库交换文件与物理版图中相对应的金属和孔的图形进行比较。其中金属可以包括金属线和阻挡层，其中，金属线可以包括连接端口。

在具体实施中，对电路模块的物理版图与库交换文件中至少一种进行检测，可以包括确认库交换文件中的阻挡层(OBS，Obstruct)的覆盖范围，所述覆盖范围包括所述物理版图中端口位置以外的区域。从另一个角度看，通过上述检测，可以确定若物理版图中有金属层的位置，则在库交换文件的对应位置有对应的阻挡层。而在库交换文件中有阻挡层的位置，GDS中并非一定存在金属。

阻挡层可以防止集成设计时的连线连接至子模块内部，另外，阻挡层在后续的几何设计规则检查中可以被视为完整的金属层，正确设置的阻挡层有助于提升后续检查的效率。在底层电路模块的物理版图更新后，对阻挡层进行检测，在检测通过后进行顶层设计，可以避免因阻挡层错误带来的连线错误，进而可以避免发现错误后的多次修改迭代，故可以提升集成电路电子自动化设计的效率。

在具体实施中，对阻挡层进行检测，可以包括对阻挡层覆盖区域内金属线的检查，具体可以是检测LEF文件与物理版图中阻挡层覆盖区域的金属线的一致性。具体的检测方式，可以通过LEF文件中金属线的坐标在物理版图中确认相应的图形并进行比较。通过对端口一致性和对阻挡层覆盖区域的金属线的一致性进行检测，可以确认检测的库交换文件和物理版图的一致性。

从本申请中上述各实施例可以看出，如前文所述，对库交换文件和物理版图的一致性要求，仅是对二者相匹配的要求，而非对二者中图形完全一致的要求。另外，其它本领域技术人员可以实施的对二者一致性的检测方式，均可以适用于本申请，在本申请的范围之内。

在具体实施中，对所述电路模块的物理版图与库交换文件进中至少一种进行检测可以是检测以确认电路模块中的端口具备连接性，端口具备连接性指所述端口是能够被连接的。

在具体实施中，确认电路模块中端口具备连接性的检测可以基于物理版图进行，或者也可以基于库交换文件进行，或者也可以基于二者均进行。在此不做限制。

进一步的，可以通过如下方式确定端口的连接性：确定所述端口不能符合如下条件：所述端口所在层的其它金属在所述端口的金属周围形成闭合图形，且相邻两层金属均覆盖所述闭合图形的内边界。以下以一示例进行进一步说明。

结合参考图3a至图3c，图3a至图3c示出了物理版图中不同层的同一区域，均记为端口所在的区域30。端口所在的区域30仅为对照参考方便，并无其它限制。

其中图3a示出了待检测端口的第二层的金属31在第二层中所在的位置，待检测端口的第二层的金属31周围被第二层的另一金属32包围，为了更直观的表示，其内边界已进行加粗示意。

图3b中示出了与第二层的金属一侧相邻的第一层的金属33所在的位置，可以看出，第二层的金属相邻的第一层的金属33可以完全覆盖第二层的另一金属32的内边界。

图3c中示出了与第二层的金属另一侧相邻的第三层的金属34所在的位置，可以看出，第二层的金属相邻的第三层的金属34可以完全覆盖第二层的另一金属32的内边界。

如此，图3a中示出的端口的第二层的金属31周围被第二层的另一金属32包围，并与其相邻的两层的金属完全覆盖了第二层的另一金属32的内侧，则该端口的该层的金属不具备连接性。

其中，第二层的金属与第一层的金属和第三层的金属位于相邻层，金属包括金属线和金属的阻挡层。可以理解的是，上述第一、第二、第三仅为说明方便，并非代表其他限制。

若端口的连接性出现问题，则后续的顶层设计中相应端口的连线会出现问题。通过确认端口的连接性，可以减少顶层设计中的错误，提升顶层设计的效率。

本领域技术人员可以理解的是，本申请中的“在具体实施中”“一实施例中”“例如”“示例”等描述意指结合该实施例或示例描述的具体特征、结构或者特点包括于本申请的至少一种实施例或示例中。而且，描述的具体特征、结构或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本申请中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

另外，前述实施例中的流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分。并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能。

本申请实施例还提供一种集成电路电子自动化设计装置，结合参考图3，该集成电路电子自动化设计可以包括：

更新响应检测单元41，适于响应于底层的电路模块的物理版图的更新，对所述电路模块的物理版图和库交换文件中至少一种进行检测；

设计单元42，适于基于通过所述检测的所述电路模块的物理版图和库交换文件，进行集成电路顶层的集成设计。

结合参考图5，在具体实施中，所述更新响应检测单元41可以包括一致性检测单元411，所述一致性检测单元适于对所述电路模块的物理版图与库交换文件进行端口的一致性检测。

在具体实施中，所述一致性检测单元41适于确定所述电路模块的库交换文件中每个图层的所有端口均被包含于所述电路模块的物理版图的相应图层中，并且确定所述物理版图中的端口的名称被包含于所述库交换文件。

结合参考图6，在具体实施中，所述一致性检测单元可以包括：

解析单元61，适于解析所述电路模块的库交换文件，得到所述库交换文件中各个端口的描述；

一致性确单元62，根据所述各个端口的描述，在所述物理版图相对应的图层中确定相应端口的一致性。

继续参考图5，在具体实施中，所述一致性检测单元411适于将所述电路模块的库交换文件中图形，与所述电路模块的物理版图中相应的图形进行异或比较，确定所述的图形的一致性。

在具体实施中，上述库交换文件中图形可以包括金属和孔。

在具体实施中，所述更新响应检测单元41可以包括阻挡层检测单元412，所述阻挡层检测单元适于确认库交换文件中的阻挡层的覆盖范围，所述覆盖范围可以包括所述物理版图中端口位置以外的区域。

在具体实施中，所述更新响应检测单元41可以包括连接性检测单元413，所述接性检测单元适于确认所述电路模块中的端口具备连接性，所述端口具备连接性指所述端口是能够被连接的。

在具体实施中，所述接性检测单元适于确定所述端口未符合如下条件：所述端口所在层的其它金属在所述端口的金属周围形成闭合图形，且相邻两层金属均覆盖所述闭合图形的内边界。

在具体实施中，所述接性检测单元适于在所述电路模块的物理版图和所述电路模块的库交换文件至少一种中确定所述端口的连接性。

本申请实施例中的集成电路电子自动化设计装置与集成电路电子自动化设计方法相对应，其原理、名词解释、有益效果以及具体实现方式可以参考本申请实施例中的集成电路电子自动化设计方法，在此不再赘述。

本申请实施例中的电集成电路电子自动化设计装置以及电子自动化设计中信息提取装置所描述的各个单元，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。计算机程序产品包括一个或多个计算机程序。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本申请的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机程序可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输。

并且，所述的各个功能模块可以集成在一个处理部件中，也可以是各个模块单独物理存在，也可以两个或两个以上功能模块集成在一个部件中。上述集成的部件既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。上述集成的部件如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读存储介质中。该存储介质可以是只读存储器，磁盘或光盘等。

本申请实施例还提供一种计算机设备，可以包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权所述集成电路电子自动化设计方法。

所述计算机设备包括但不限于：服务器、台式机、智能手机、笔记本电脑、平板电脑、智能手环、智能手表、其它智能设备或其中任意一种或多种的多个设备通信连接构成的分布式处理系统。

本申请实施例还提供一种计算机可读存储介质，其上存储有计算机程序，其中，所述计算机程序运行时执行所述的集成电路电子自动化设计方法。

即，上述本申请实施例中的电子自动化设计中电路分析方法以及电子自动化设计中信息提取方法可被实现为可存储在记录介质(诸如CD ROM、RAM、软盘、硬盘或磁光盘)中的软件或计算机代码，或者被实现通过网络下载的原始存储在远程记录介质或非暂时机器可读介质中并将被存储在本地记录介质中的计算机代码，从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件(诸如ASIC或FPGA)的记录介质上的这样的软件处理。可以理解，计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件(例如，RAM、ROM、闪存等)，当所述软件或计算机代码被计算机、处理器或硬件访问且执行时，实现在此描述的集成电路电子自动化设计方法。此外，当通用计算机访问用于实现在此示出的集成电路电子自动化设计方法的代码时，代码的执行将通用计算机转换为用于执行在此示出的集成电路电子自动化设计方法的专用计算机。

与现有技术相比，在本申请实施例中，对所述电路模块的物理版图和库交换文件中至少一种进行的检测，是响应于底层的电路模块的物理版图更新进行的，从而可以在物理版图更新后，及时对其物理版图和库交换文件中至少一种进行检测。在检测通过后，可以基于通过检测的电路模块的物理版图和库交换文件进行顶层设计，从而可以实现集成电路电子自动化设计的底层设计和顶层设计并行进行，提升集成电路电子自动化设计的效率。

进一步的，对电路模块物理版图与库交换文件进行一致性检测，可以保证在顶层设计中进行设计时基于的库交换文件是与物理版图一致的，可以避免出现连接错误。从而避免设计完成后检测出错误后进行多次修改和验证，进而提升集成电路电子自动化设计的效率。

进一步的，通过对电路模块的物理版图与库交换文件进中至少一种进行检测，以确定电路模块中的端口具备连接性，可以避免在顶层集成设计中的连接错误，将错误发现和消除的过程在设计流程中前置，避免错误带来的后续资源浪费，进而可以提升电子自动化设计的效率。

虽然本申请实施例披露如上，但本申请并非限定于此。任何本领域技术人员，在不脱离本申请实施例的精神和范围内，均可作各种更动与修改，因此本申请的保护范围应当以权利要求所限定的范围为准。

Claims (22)

1.一种集成电路电子自动化设计方法，其特征在于，包括：

响应于底层的电路模块的物理版图的更新，对所述电路模块的物理版图和库交换文件中至少一种进行检测；

基于通过所述检测的所述电路模块的物理版图和库交换文件，进行集成电路顶层的集成设计。

2.根据权利要求1所述的集成电路电子自动化设计方法，其特征在于，所述对所述电路模块的物理版图与库交换文件中至少一种进行检测包括：对所述电路模块的物理版图与库交换文件进行一致性检测。

3.根据权利要求2所述的集成电路电子自动化设计方法，其特征在于，所述对所述电路模块的物理版图与库交换文件进行一致性检测包括：确定所述电路模块的库交换文件中每个图层的所有端口均被包含于所述电路模块的物理版图的相应图层中，并且确定所述物理版图中的端口的名称被包含于所述库交换文件。

4.根据权利要求2所述的集成电路电子自动化设计方法，其特征在于，对所述电路模块的物理版图与库交换文件进行一致性检测包括：

解析所述电路模块的库交换文件，得到所述库交换文件中各个端口的描述；根据所述各个端口的描述，在所述物理版图相对应的图层中确定相应端口的一致性。

5.根据权利要求2所述的集成电路电子自动化设计方法，其特征在于，对所述电路模块的物理版图与库交换文件进行一致性验证包括：将所述电路模块的库交换文件中图形，与所述电路模块的物理版图中相应的图形进行异或比较，确定所述图形的一致性。

6.根据权利要求5所述的集成电路电子自动化设计方法，其特征在于，所述图形包括金属和孔。

7.根据权利要求1所述的集成电路电子自动化设计方法，其特征在于，所述对所述电路模块的物理版图与库交换文件中至少一种进行检测包括：确认库交换文件中的阻挡层的覆盖范围，所述覆盖范围包括所述物理版图中端口位置以外的区域。

8.根据权利要求1所述的集成电路电子自动化设计方法，其特征在于，所述对所述电路模块的物理版图与库交换文件进中至少一种进行检测包括：确认所述电路模块中的端口具备连接性，所述端口具备连接性指所述端口是能够被连接的。

9.根据权利要求8所述的集成电路电子自动化设计方法，其特征在于，所述确认所述电路模块中的端口具备连接性包括：确定所述端口未符合如下条件：所述端口所在层的其它金属在所述端口的金属周围形成闭合图形，且相邻两层金属均覆盖所述闭合图形的内边界。

10.根据权利要求8所述的集成电路电子自动化设计方法，其特征在于，所述确认所述电路模块中的端口具备连接性包括：在所述电路模块的物理版图和所述电路模块的库交换文件至少一种中确定所述端口的连接性。

11.一种集成电路电子自动化设计装置，其特征在于，包括：

更新响应检测单元，适于响应于底层的电路模块的物理版图的更新，对所述电路模块的物理版图和库交换文件中至少一种进行检测；

设计单元，适于基于通过所述检测的所述电路模块的物理版图和库交换文件，进行集成电路顶层的集成设计。

12.根据权利要求11所述的集成电路电子自动化设计装置，其特征在于，所述更新响应检测单元包括一致性检测单元，所述一致性检测单元适于对所述电路模块的物理版图与库交换文件进一致性检测。

13.根据权利要求12所述的集成电路电子自动化设计装置，其特征在于，所述一致性检测单元适于确定所述电路模块的库交换文件中每个图层的所有端口均被包含于所述电路模块的物理版图的相应图层中，并且确定所述物理版图中的端口的名称被包含于所述库交换文件。

14.根据权利要求12所述的集成电路电子自动化设计装置，其特征在于，所述一致性检测单元包括：

解析单元，适于解析所述电路模块的库交换文件，得到所述库交换文件中各个端口的描述；

一致性确单元，根据所述各个端口的描述，在所述物理版图相对应的图层中确定相应端口的一致性。

15.根据权利要求12所述的集成电路电子自动化设计装置，其特征在于，所述一致性检测单元适于将所述电路模块的库交换文件中图形，与所述电路模块的物理版图中相应的图形进行异或比较，确定所述图形的一致性。

16.根据权利要求15所述的集成电路电子自动化设计装置，其特征在于，所述图形包括金属和孔。

17.根据权利要求11所述的集成电路电子自动化设计装置，其特征在于，所述更新响应检测单元包括阻挡层检测单元，所述阻挡层检测单元适于确认库交换文件中的阻挡层的覆盖范围，所述覆盖范围包括所述物理版图中端口位置以外的区域。

18.根据权利要求11所述的集成电路电子自动化设计装置，其特征在于，所述更新响应检测单元包括连接性检测单元，所述接性检测单元适于确认所述电路模块中的端口具备连接性，所述端口具备连接性指所述端口是能够被连接的。

19.根据权利要求18所述的集成电路电子自动化设计装置，其特征在于，所述接性检测单元适于确定所述端口未符合如下条件：所述端口所在层的其它金属在所述端口的金属周围形成闭合图形，且相邻两层金属均覆盖所述闭合图形的内边界。

20.根据权利要求18所述的集成电路电子自动化设计装置，其特征在于，所述接性检测单元适于在所述电路模块的物理版图和所述电路模块的库交换文件至少一种中确定所述端口的连接性。

21.一种计算机设备，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器运行所述计算机程序时执行权利要求1至10中任一项所述的集成电路电子自动化设计方法。

22.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序运行时执行权利要求1至10中任一项所述的集成电路电子自动化设计方法。

Images