JP2003173360A - 論理回路設計装置および設計方法 - Google Patents
論理回路設計装置および設計方法Info
- Publication number
- JP2003173360A JP2003173360A JP2001372582A JP2001372582A JP2003173360A JP 2003173360 A JP2003173360 A JP 2003173360A JP 2001372582 A JP2001372582 A JP 2001372582A JP 2001372582 A JP2001372582 A JP 2001372582A JP 2003173360 A JP2003173360 A JP 2003173360A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- timing chart
- logic circuit
- input
- processing step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＣＣＤ／ＴＧの論理設計を容易に行う。
【解決手段】 まず、ＭＩＦ情報設定処理で外部ブロッ
クから入力される情報を各カテゴリ毎に設定し、情報フ
ァイル２１を作成する。そして、ＭＩＦ回路生成処理で
情報ファイル２１に従ってＣＣＤ／ＴＧに特化したＭＩ
Ｆ回路（シリアル・パラレル変換回路）の生成を行う。
一方、回路動作タイミングチャート入力処理で、回路動
作仕様であるタイミングチャート図２２を入力する。こ
の入力には専用の波形エディタを用いる。そして、回路
動作記述変換処理では、タイミングチャート図２２を回
路生成ができる専用言語ファイル（回路動作記述言語フ
ァイル）２５に変換し、この回路動作記述言語ファイル
２５の記述に従って、ＣＣＤ／ＴＧに特化したＴＧ回路
の生成を行う。
クから入力される情報を各カテゴリ毎に設定し、情報フ
ァイル２１を作成する。そして、ＭＩＦ回路生成処理で
情報ファイル２１に従ってＣＣＤ／ＴＧに特化したＭＩ
Ｆ回路（シリアル・パラレル変換回路）の生成を行う。
一方、回路動作タイミングチャート入力処理で、回路動
作仕様であるタイミングチャート図２２を入力する。こ
の入力には専用の波形エディタを用いる。そして、回路
動作記述変換処理では、タイミングチャート図２２を回
路生成ができる専用言語ファイル（回路動作記述言語フ
ァイル）２５に変換し、この回路動作記述言語ファイル
２５の記述に従って、ＣＣＤ／ＴＧに特化したＴＧ回路
の生成を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣ回路を設計す
る論理回路設計装置および論理回路設計方法に関し、特
に撮像装置を構成するＣＣＤ／ＴＧに特化した論理回路
の設計に用いて有効なものに関する。
る論理回路設計装置および論理回路設計方法に関し、特
に撮像装置を構成するＣＣＤ／ＴＧに特化した論理回路
の設計に用いて有効なものに関する。
【０００２】
【従来の技術】従来より、撮像装置を構成するＣＣＤ撮
像素子とタイミングジェネレータ（以下、ＣＣＤ／ＴＧ
という）の論理設計を行う場合、例えば仕様作成者が回
路動作のタイミング仕様書を作成し、その作成されたタ
イミング仕様書を基に、設計者が回路図面入力ツール等
を用いてゲート回路を組み合わせながら、１つのＩＣ回
路を設計するようにしている。
像素子とタイミングジェネレータ（以下、ＣＣＤ／ＴＧ
という）の論理設計を行う場合、例えば仕様作成者が回
路動作のタイミング仕様書を作成し、その作成されたタ
イミング仕様書を基に、設計者が回路図面入力ツール等
を用いてゲート回路を組み合わせながら、１つのＩＣ回
路を設計するようにしている。
【０００３】図１２は、従来の設計工程で用いられてい
る処理手順を示すフローチャートである。まず、この処
理手順では、ステップＡ１で、市販のＰＣソフト等にあ
る描画ソフト（いわゆるお絵かきソフト）を用いて回路
動作のタイミングチャートを示す回路仕様書１１を作成
し、さらに、この作成された仕様書１１に基づいて、ア
ナログ的な要素も含まれるために、ステップＡ２で、回
路図面入力ツール等により設計者がゲート回路を組み合
わせて１つのＩＣ回路を作成する。次に、ステップＡ３
では、ネットリスト１２とテストデータ１３を用いてス
テップＡ２で作成された回路の動作確認を行い、仕様と
同じ動作が行えれば、論理合成が行えるネットリストフ
ァイル（接続情報ファイル）１４に変換する（ステップ
Ａ４）。
る処理手順を示すフローチャートである。まず、この処
理手順では、ステップＡ１で、市販のＰＣソフト等にあ
る描画ソフト（いわゆるお絵かきソフト）を用いて回路
動作のタイミングチャートを示す回路仕様書１１を作成
し、さらに、この作成された仕様書１１に基づいて、ア
ナログ的な要素も含まれるために、ステップＡ２で、回
路図面入力ツール等により設計者がゲート回路を組み合
わせて１つのＩＣ回路を作成する。次に、ステップＡ３
では、ネットリスト１２とテストデータ１３を用いてス
テップＡ２で作成された回路の動作確認を行い、仕様と
同じ動作が行えれば、論理合成が行えるネットリストフ
ァイル（接続情報ファイル）１４に変換する（ステップ
Ａ４）。
【０００４】また、この種の従来技術として、以下のよ
うなシステムが提案されている。例えば、特開平９−２
１２５４号には、信号処理の回路動作を示すタイミング
チャートファイルを作成し、状態遷移図とハードウエア
記述言語（ＨＤＬ）を容易に生成する論理合成システム
が開示されている。また、特開平２００１−２２８１７
号には、論理合成に必要な情報を入力する処理を容易に
行え、動作検証の自動化と生成される回路の品質を保証
し、作業手戻りを要する工数を減らすシステムが開示さ
れている。さらに、特開平５−２５０４３７号には、論
理回路の用途に合わせ、セルライブラリの変更にも柔軟
に対応でき、状態遷移図の入力により対応する論理回路
を自動生成するシステムが開示されている。
うなシステムが提案されている。例えば、特開平９−２
１２５４号には、信号処理の回路動作を示すタイミング
チャートファイルを作成し、状態遷移図とハードウエア
記述言語（ＨＤＬ）を容易に生成する論理合成システム
が開示されている。また、特開平２００１−２２８１７
号には、論理合成に必要な情報を入力する処理を容易に
行え、動作検証の自動化と生成される回路の品質を保証
し、作業手戻りを要する工数を減らすシステムが開示さ
れている。さらに、特開平５−２５０４３７号には、論
理回路の用途に合わせ、セルライブラリの変更にも柔軟
に対応でき、状態遷移図の入力により対応する論理回路
を自動生成するシステムが開示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の技術は、以下のような問題点を有している。まず、
図１２に示した従来の設計フローにおいて、ステップＡ
１の回路仕様書となるタイミングチャート図の作成をド
ローツール（市販されている描画ソフト）等を用いてい
るため、細かなミスが生じてしまう。そのため、作成終
了時の確認作業で必要以上の工数を費やしてしまう。ま
た、ステップＡ２やステップＡ３の作業中に、仕様書の
ミスが発覚した場合、再度ステップＡ１からやり直すこ
とになるので、膨大な工数を使うことになり、効率が悪
い。
来の技術は、以下のような問題点を有している。まず、
図１２に示した従来の設計フローにおいて、ステップＡ
１の回路仕様書となるタイミングチャート図の作成をド
ローツール（市販されている描画ソフト）等を用いてい
るため、細かなミスが生じてしまう。そのため、作成終
了時の確認作業で必要以上の工数を費やしてしまう。ま
た、ステップＡ２やステップＡ３の作業中に、仕様書の
ミスが発覚した場合、再度ステップＡ１からやり直すこ
とになるので、膨大な工数を使うことになり、効率が悪
い。
【０００６】また、図１２に示した従来の設計フローに
おいて、ＰＬＤ評価や論理合成が行える回路が作成され
るまで、細かな手順（ステップＡ１〜ステップＡ３）を
踏まなくてはならないため、効率が良くない。さらに、
上述した各提案において開示されたシステム（仕組み）
では、信号処理用の設計システムとなっており、小規模
回路の生成しかできず、例えばＣＣＤ／ＴＧのＩＣ設計
としては、細かな処理のブロック作成となるため、同じ
処理を多数回繰り返して作業し、最終的にそれらで生成
された回路をつなぎ合わせて１つのＩＣ回路としなくて
はいけない。このため、ＣＣＤ／ＴＧに特化した設計シ
ステムとしては不十分である。
おいて、ＰＬＤ評価や論理合成が行える回路が作成され
るまで、細かな手順（ステップＡ１〜ステップＡ３）を
踏まなくてはならないため、効率が良くない。さらに、
上述した各提案において開示されたシステム（仕組み）
では、信号処理用の設計システムとなっており、小規模
回路の生成しかできず、例えばＣＣＤ／ＴＧのＩＣ設計
としては、細かな処理のブロック作成となるため、同じ
処理を多数回繰り返して作業し、最終的にそれらで生成
された回路をつなぎ合わせて１つのＩＣ回路としなくて
はいけない。このため、ＣＣＤ／ＴＧに特化した設計シ
ステムとしては不十分である。
【０００７】そこで本発明の目的は、ＣＣＤ／ＴＧ論理
設計のように比較的規模の大きい回路においても、仕様
の誤りを妨ぎつつ、短時間で論理回路の動作を示すタイ
ミングチャート図の作成と仕様ドキュメントの作成を行
うことができ、その作成したタイミングチャート図から
論理回路の生成と論理合成が行えるハードウエア記述言
語（ＲＴＬ）に効率よく変換することができ、効率的に
論理設計を行うことが可能な論理回路設計装置および設
計方法を提供することにある。
設計のように比較的規模の大きい回路においても、仕様
の誤りを妨ぎつつ、短時間で論理回路の動作を示すタイ
ミングチャート図の作成と仕様ドキュメントの作成を行
うことができ、その作成したタイミングチャート図から
論理回路の生成と論理合成が行えるハードウエア記述言
語（ＲＴＬ）に効率よく変換することができ、効率的に
論理設計を行うことが可能な論理回路設計装置および設
計方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は前記目的を達成
するため、論理回路の機能毎のシリアル通信情報を入力
するシリアル通信情報入力手段と、前記シリアル通信情
報入力手段によって入力されたシリアル通信情報に基づ
いてシリアル・パラレル変換回路を自動生成するシリア
ル・パラレル変換回路生成手段と、回路動作を示すタイ
ミングチャート図を入力する専用のタイミングチャート
入力手段と、前記タイミングチャート入力手段からの入
力により作成されたタイミングチャート図を回路動作タ
イミング記述ファイルに変換するファイル変換手段と、
前記ファイル変換手段によって変換された回路動作タイ
ミング記述ファイルを入力し、ある特定の論理回路に特
化した回路生成を行う回路生成手段とを有することを特
徴とする。
するため、論理回路の機能毎のシリアル通信情報を入力
するシリアル通信情報入力手段と、前記シリアル通信情
報入力手段によって入力されたシリアル通信情報に基づ
いてシリアル・パラレル変換回路を自動生成するシリア
ル・パラレル変換回路生成手段と、回路動作を示すタイ
ミングチャート図を入力する専用のタイミングチャート
入力手段と、前記タイミングチャート入力手段からの入
力により作成されたタイミングチャート図を回路動作タ
イミング記述ファイルに変換するファイル変換手段と、
前記ファイル変換手段によって変換された回路動作タイ
ミング記述ファイルを入力し、ある特定の論理回路に特
化した回路生成を行う回路生成手段とを有することを特
徴とする。
【０００９】また本発明は、論理回路の機能毎のシリア
ル通信情報を入力するシリアル通信情報入力処理ステッ
プと、前記シリアル通信情報入力処理ステップによって
入力されたシリアル通信情報に基づいてシリアル・パラ
レル変換回路を自動生成するシリアル・パラレル変換回
路生成処理ステップと、回路動作を示すタイミングチャ
ート図を専用の入力手段によって入力するタイミングチ
ャート入力処理ステップと、前記タイミングチャート入
力処理からの入力により作成されたタイミングチャート
図を回路動作タイミング記述ファイルに変換するファイ
ル変換処理ステップと、前記ファイル変換処理ステップ
によって変換された回路動作タイミング記述ファイルを
入力し、ある特定の論理回路に特化した回路生成を行う
回路生成処理ステップとを有することを特徴とする。
ル通信情報を入力するシリアル通信情報入力処理ステッ
プと、前記シリアル通信情報入力処理ステップによって
入力されたシリアル通信情報に基づいてシリアル・パラ
レル変換回路を自動生成するシリアル・パラレル変換回
路生成処理ステップと、回路動作を示すタイミングチャ
ート図を専用の入力手段によって入力するタイミングチ
ャート入力処理ステップと、前記タイミングチャート入
力処理からの入力により作成されたタイミングチャート
図を回路動作タイミング記述ファイルに変換するファイ
ル変換処理ステップと、前記ファイル変換処理ステップ
によって変換された回路動作タイミング記述ファイルを
入力し、ある特定の論理回路に特化した回路生成を行う
回路生成処理ステップとを有することを特徴とする。
【００１０】本発明の論理回路設計装置および設計方法
では、論理回路の機能毎のシリアル通信情報と回路動作
を示すタイミングチャート図とを入力することにより、
シリアル・パラレル変換回路の自動生成や回路動作タイ
ミング記述ファイルによる特定の論理回路の回路生成を
行うことができる。したがって、従来は論理設計に習熟
している設計者でしか行えなかった論理設計の段階が不
要となり、未習熟者であっても回路動作仕様を入力する
ことで論理回路の生成が行えるようになり、例えば、Ｃ
ＣＤ／ＴＧの論理設計を容易に行うことができる。ま
た、仕様作成から回路生成（機能シュミレーションがで
きる）までの設計時間を短縮して作業工数を縮減し、設
計効率を向上できる。また、タイミングチャート図の入
力に専用の入力手段を用いることにより、正確な情報を
作成でき、記述ミスが少なくなり、設計効率を向上する
ことが可能となる。
では、論理回路の機能毎のシリアル通信情報と回路動作
を示すタイミングチャート図とを入力することにより、
シリアル・パラレル変換回路の自動生成や回路動作タイ
ミング記述ファイルによる特定の論理回路の回路生成を
行うことができる。したがって、従来は論理設計に習熟
している設計者でしか行えなかった論理設計の段階が不
要となり、未習熟者であっても回路動作仕様を入力する
ことで論理回路の生成が行えるようになり、例えば、Ｃ
ＣＤ／ＴＧの論理設計を容易に行うことができる。ま
た、仕様作成から回路生成（機能シュミレーションがで
きる）までの設計時間を短縮して作業工数を縮減し、設
計効率を向上できる。また、タイミングチャート図の入
力に専用の入力手段を用いることにより、正確な情報を
作成でき、記述ミスが少なくなり、設計効率を向上する
ことが可能となる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。なお、以下に説明す
る実施の形態は、本発明の好適な具体例であり、技術的
に好ましい種々の限定が付されているが、本発明の範囲
は、以下の説明において、特に本発明を限定する旨の記
載がない限り、これらの態様に限定されないものとす
る。本実施の形態は、回路動作を示すタイミングチャー
ト図の入力とマイコンに対する通信インタフェース処理
を行う情報の設定とを行うことにより、入力されたデー
タに基づく仕様書を出力し、かつ、検証用のテストパタ
ーンとＣＣＤ／ＴＧに特化したＲＴＬ記述言語による回
路を生成するものである。
て図面を参照して詳細に説明する。なお、以下に説明す
る実施の形態は、本発明の好適な具体例であり、技術的
に好ましい種々の限定が付されているが、本発明の範囲
は、以下の説明において、特に本発明を限定する旨の記
載がない限り、これらの態様に限定されないものとす
る。本実施の形態は、回路動作を示すタイミングチャー
ト図の入力とマイコンに対する通信インタフェース処理
を行う情報の設定とを行うことにより、入力されたデー
タに基づく仕様書を出力し、かつ、検証用のテストパタ
ーンとＣＣＤ／ＴＧに特化したＲＴＬ記述言語による回
路を生成するものである。
【００１２】図１は、本実施の形態による論理設計シス
テムの処理手順を示すフローチャートである。図示のよ
うに、本実施の形態による処理は、マイコンインタフェ
ース（以下、ＭＩＦという）の情報設定処理（ステップ
Ｓ１）と、ＭＩＦ回路生成処理（ステップＳ２）と、回
路動作タイミングチャート入力処理（ステップＳ３）
と、回路動作記述変換処理（ステップＳ４）と、ＴＧ回
路生成処理（ステップＳ５）とで構成されている。
テムの処理手順を示すフローチャートである。図示のよ
うに、本実施の形態による処理は、マイコンインタフェ
ース（以下、ＭＩＦという）の情報設定処理（ステップ
Ｓ１）と、ＭＩＦ回路生成処理（ステップＳ２）と、回
路動作タイミングチャート入力処理（ステップＳ３）
と、回路動作記述変換処理（ステップＳ４）と、ＴＧ回
路生成処理（ステップＳ５）とで構成されている。
【００１３】まず、ステップＳ１のＭＩＦ情報設定処理
では、外部ブロックから入力される情報を各カテゴリ毎
に設定する。また、ステップＳ２のＭＩＦ回路生成処理
では、ステップＳ１で生成された情報ファイル２１に従
って、ＣＣＤ／ＴＧに特化したＭＩＦ回路（シリアル・
パラレル変換回路）の生成を行う。また、ステップＳ３
の回路動作タイミングチャート入力処理では、回路動作
仕様であるタイミングチャート図２２を入力する。この
入力手段としては、例えば専用の波形エディタを用い
る。なお、この入力手段では、タイミングチャート図２
２の作成の他に、検証用テストデータ２３の作成や仕様
書ドキュメント２４の出力を容易に行うことができる。
では、外部ブロックから入力される情報を各カテゴリ毎
に設定する。また、ステップＳ２のＭＩＦ回路生成処理
では、ステップＳ１で生成された情報ファイル２１に従
って、ＣＣＤ／ＴＧに特化したＭＩＦ回路（シリアル・
パラレル変換回路）の生成を行う。また、ステップＳ３
の回路動作タイミングチャート入力処理では、回路動作
仕様であるタイミングチャート図２２を入力する。この
入力手段としては、例えば専用の波形エディタを用い
る。なお、この入力手段では、タイミングチャート図２
２の作成の他に、検証用テストデータ２３の作成や仕様
書ドキュメント２４の出力を容易に行うことができる。
【００１４】また、ステップＳ４の回路動作記述変換処
理では、ステップＳ３で作成したタイミングチャート図
２２を回路生成ができる専用言語ファイル（回路動作記
述言語ファイル）２５に変換する。また、ステップＳ５
の回路生成処理では、ステップＳ４で作成された回路動
作記述言語ファイル２５の記述に従って、ＣＣＤ／ＴＧ
に特化したＴＧ回路の生成を行う。なお、本実施の形態
では、最終的な回路の生成を例えばＶｅｒｉｌｏｇ−Ｈ
ＤＬ等のハードウエア記述言語（一般的に用いられてい
るＲＴＬ）を用いて行うものである。
理では、ステップＳ３で作成したタイミングチャート図
２２を回路生成ができる専用言語ファイル（回路動作記
述言語ファイル）２５に変換する。また、ステップＳ５
の回路生成処理では、ステップＳ４で作成された回路動
作記述言語ファイル２５の記述に従って、ＣＣＤ／ＴＧ
に特化したＴＧ回路の生成を行う。なお、本実施の形態
では、最終的な回路の生成を例えばＶｅｒｉｌｏｇ−Ｈ
ＤＬ等のハードウエア記述言語（一般的に用いられてい
るＲＴＬ）を用いて行うものである。
【００１５】図２は、本実施の形態で用いる具体的な回
路仕様を示す説明図である。以下、本実施の形態による
具体的な実施例を図２の回路仕様を用いて説明する。図
２に示す回路仕様には、外部ブロックであるマイコン処
理回路からの入力信号ＤＡＴＡ１、ＣＬＯＣＫ、ＥＮの
各信号の仕様に関する内容と、タイミング情報に従った
ＳＩＧ０１とＳＩＧ０２のチャート図が記述されてい
る。
路仕様を示す説明図である。以下、本実施の形態による
具体的な実施例を図２の回路仕様を用いて説明する。図
２に示す回路仕様には、外部ブロックであるマイコン処
理回路からの入力信号ＤＡＴＡ１、ＣＬＯＣＫ、ＥＮの
各信号の仕様に関する内容と、タイミング情報に従った
ＳＩＧ０１とＳＩＧ０２のチャート図が記述されてい
る。
【００１６】まず最初に、ＭＩＦ回路の生成処理を行
う。図２の回路仕様書に記述されているマイコン制御仕
様（Ａ）の内容を基に、ステップＳ１のＭＩＦ情報設定
処理で入力を行う。ここでの入力情報は、信号ＤＡＴＡ
１の情報のみで、この信号は複数のカテゴリ情報が１つ
の信号で渡されてくるため、カテゴリ毎の信号展開に行
う。本実施例の回路仕様書に記述されている信号ＤＡＴ
Ａ０１がその信号である。この信号はＤ０１〜Ｄ０５の
５ビットに情報が詰め込まれて送られてくる仕様で、Ｄ
０１にＴＶ規格情報、Ｄ０２にモード切替情報、Ｄ０３
〜Ｄ０５にＤ０２のモードに対応した各データ情報とな
っている。
う。図２の回路仕様書に記述されているマイコン制御仕
様（Ａ）の内容を基に、ステップＳ１のＭＩＦ情報設定
処理で入力を行う。ここでの入力情報は、信号ＤＡＴＡ
１の情報のみで、この信号は複数のカテゴリ情報が１つ
の信号で渡されてくるため、カテゴリ毎の信号展開に行
う。本実施例の回路仕様書に記述されている信号ＤＡＴ
Ａ０１がその信号である。この信号はＤ０１〜Ｄ０５の
５ビットに情報が詰め込まれて送られてくる仕様で、Ｄ
０１にＴＶ規格情報、Ｄ０２にモード切替情報、Ｄ０３
〜Ｄ０５にＤ０２のモードに対応した各データ情報とな
っている。
【００１７】本実施例の仕様で情報を設定すると、信号
ＣＬＫの動作に従いＤＡＴＡ０１をＴＶ規格の情報とし
て信号Ｄ０１、モード切り替えの情報を信号Ｄ０２、各
モード毎のデータ情報を信号Ｄ０３、Ｄ０４、Ｄ０５の
出力を作成するように情報を設定する。ステップＳ２で
は、ステップＳ１で作成した情報ファイル２１を基に、
ＭＩＦ回路の生成を行う。図９は、このようにして生成
されるＭＩＦ回路３０の構成例を示すブロック図であ
る。本例の方法で作成されたＭＩＦ回路３０では、入力
されたシリアル信号ＤＡＴＡ０１がクロック信号ＣＬ
Ｋ、ＥＮによって展開され、信号Ｄ０１〜Ｄ０５の出力
が自動的に作成される。このＭＩＦ回路３０には、この
設定スタイルで熟知されたノウハウが組み込まれている
のものである。
ＣＬＫの動作に従いＤＡＴＡ０１をＴＶ規格の情報とし
て信号Ｄ０１、モード切り替えの情報を信号Ｄ０２、各
モード毎のデータ情報を信号Ｄ０３、Ｄ０４、Ｄ０５の
出力を作成するように情報を設定する。ステップＳ２で
は、ステップＳ１で作成した情報ファイル２１を基に、
ＭＩＦ回路の生成を行う。図９は、このようにして生成
されるＭＩＦ回路３０の構成例を示すブロック図であ
る。本例の方法で作成されたＭＩＦ回路３０では、入力
されたシリアル信号ＤＡＴＡ０１がクロック信号ＣＬ
Ｋ、ＥＮによって展開され、信号Ｄ０１〜Ｄ０５の出力
が自動的に作成される。このＭＩＦ回路３０には、この
設定スタイルで熟知されたノウハウが組み込まれている
のものである。
【００１８】次に、ＴＧ回路の生成処理を行う。図２に
示す回路仕様書（Ｂ）の情報を、ステップＳ３の入力処
理で用いる専用の波形エディタ（図３）で入力する。ま
た、この波形エディタでの入力情報として、ＴＧブロッ
クで使用するカウンタ情報やデータロード情報なども入
力する。タイミングの入力は、仕様書に記述されている
変化点のクロック数を入力するだけで同じタイミングの
絵が作成できる。また、ステップＳ４の変換処理では、
ステップＳ３で作成したタイミングチャートデータを回
路生成が行える専用の記述言語ファイル２５に変換す
る。
示す回路仕様書（Ｂ）の情報を、ステップＳ３の入力処
理で用いる専用の波形エディタ（図３）で入力する。ま
た、この波形エディタでの入力情報として、ＴＧブロッ
クで使用するカウンタ情報やデータロード情報なども入
力する。タイミングの入力は、仕様書に記述されている
変化点のクロック数を入力するだけで同じタイミングの
絵が作成できる。また、ステップＳ４の変換処理では、
ステップＳ３で作成したタイミングチャートデータを回
路生成が行える専用の記述言語ファイル２５に変換す
る。
【００１９】図４は、変換されたファイル２５の構成例
を示す説明図である。このファイル２５は、カウンタ情
報部１１０とデータ情報部１２０と信号動作部１３０で
構成されている。図５〜図７は、カウンタ情報部１１
０、データ情報部１２０、信号動作部１３０の構成を示
す説明図である。まず、カウンタ情報部１１０には、垂
直方向と水平方向の各カウンタ情報が必要となり、図５
に示すように、カウンタタイプ（Ｃｏｕｎｔｅｒ）、回
路生成時に用いる回路名（ブロック名）（Ｎａｍｅ）、
カウントできる最大値（Ｍａｘ）、回路タイプ（ＴＧ／
ＳＧ）（Ｓｙｓｔｅｍ）、カウンタの種類（バイナリカ
ウンタ、ジョンソンカウンタ等）の情報（Ｔｙｐｅ）を
記述をする。また、データ情報部１２０には、図６に示
すように、データをロードさせる位置や読み出す位置や
手振れ補正の各情報（Ｌｏａｄ、Ｒｅａｄ、Ｖｉｓｔ
ａ）を記述する。また、信号動作部１３０は、図７に示
すように、タイミングチャート図を数値で表現したもの
であり、信号名、入出力情報、立下がり／立上がりの変
化点の情報が記述されている。
を示す説明図である。このファイル２５は、カウンタ情
報部１１０とデータ情報部１２０と信号動作部１３０で
構成されている。図５〜図７は、カウンタ情報部１１
０、データ情報部１２０、信号動作部１３０の構成を示
す説明図である。まず、カウンタ情報部１１０には、垂
直方向と水平方向の各カウンタ情報が必要となり、図５
に示すように、カウンタタイプ（Ｃｏｕｎｔｅｒ）、回
路生成時に用いる回路名（ブロック名）（Ｎａｍｅ）、
カウントできる最大値（Ｍａｘ）、回路タイプ（ＴＧ／
ＳＧ）（Ｓｙｓｔｅｍ）、カウンタの種類（バイナリカ
ウンタ、ジョンソンカウンタ等）の情報（Ｔｙｐｅ）を
記述をする。また、データ情報部１２０には、図６に示
すように、データをロードさせる位置や読み出す位置や
手振れ補正の各情報（Ｌｏａｄ、Ｒｅａｄ、Ｖｉｓｔ
ａ）を記述する。また、信号動作部１３０は、図７に示
すように、タイミングチャート図を数値で表現したもの
であり、信号名、入出力情報、立下がり／立上がりの変
化点の情報が記述されている。
【００２０】図８は、ステップＳ３で作成したタイミン
グチャート図を変換したファイル２２を示す説明図であ
る。このファイル２２は、カウンタ回路情報１４０と信
号動作情報１５０からなり、カウンタ回路情報１４０と
して、垂直方向のカウンタ回路情報と水平方向のカウン
タ回路情報が記述され、信号動作情報１５０として、信
号ＳＩＧ０１の動作情報と信号ＳＩＧ０２の動作情報が
記述されている。
グチャート図を変換したファイル２２を示す説明図であ
る。このファイル２２は、カウンタ回路情報１４０と信
号動作情報１５０からなり、カウンタ回路情報１４０と
して、垂直方向のカウンタ回路情報と水平方向のカウン
タ回路情報が記述され、信号動作情報１５０として、信
号ＳＩＧ０１の動作情報と信号ＳＩＧ０２の動作情報が
記述されている。
【００２１】次に、これらの各記述について簡単に説明
する。まず、本実施例の回路仕様は、垂直方向５２５
本、水平方向９１０本のテレビ規格、ＮＴＳＣモードで
動作する信号ＳＩＧ０１、ＳＩＧ０２の例である。ま
た、カウンタ回路情報１４０において、垂直方向の最大
カウント数が５２５クロックで回路生成時に使われる回
路名をｖｃｏｕｎｔとして、ジョンソンカウンタで回路
生成を行い、垂直方向の最大カウント数が９１０クロッ
クとし、回路生成時に用いる回路名をｈｃｏｕｎｔとし
て、ジョンソンカウンタで回路生成を行うように情報が
記述されている。また、信号動作情報１５０では、信号
ＳＩＧ０１と信号ＳＩＧ０２の情報が記述されており、
２つとも出力信号である。信号ＳＩＧ０１では、信号名
は回路生成時にブロック名として使用され、３２クロッ
ク目で立下がり、８７クロック目で立上がるタイミング
の情報が記述されている。これらの情報は、ステップＳ
３の入力処理を用いなくても、各情報や信号が分かって
いれば、テキストエディタで作成することも可能であ
る。
する。まず、本実施例の回路仕様は、垂直方向５２５
本、水平方向９１０本のテレビ規格、ＮＴＳＣモードで
動作する信号ＳＩＧ０１、ＳＩＧ０２の例である。ま
た、カウンタ回路情報１４０において、垂直方向の最大
カウント数が５２５クロックで回路生成時に使われる回
路名をｖｃｏｕｎｔとして、ジョンソンカウンタで回路
生成を行い、垂直方向の最大カウント数が９１０クロッ
クとし、回路生成時に用いる回路名をｈｃｏｕｎｔとし
て、ジョンソンカウンタで回路生成を行うように情報が
記述されている。また、信号動作情報１５０では、信号
ＳＩＧ０１と信号ＳＩＧ０２の情報が記述されており、
２つとも出力信号である。信号ＳＩＧ０１では、信号名
は回路生成時にブロック名として使用され、３２クロッ
ク目で立下がり、８７クロック目で立上がるタイミング
の情報が記述されている。これらの情報は、ステップＳ
３の入力処理を用いなくても、各情報や信号が分かって
いれば、テキストエディタで作成することも可能であ
る。
【００２２】また、ステップＳ５の回路生成処理では、
ステップＳ４で変換されたファイルの情報に従って特化
した回路の生成をする。図１０は、本実施の形態におい
て生成されるＴＧ回路の構成を示すブロック図である。
ＴＧ回路４０は、各情報で生成された垂直、水平の各カ
ウンタ回路４１、４２と、信号回路４３、４４と、各カ
ウンタ回路４１、４２の出力データをデコードするデコ
ード回路４５、４６とで構成される。ここでデコード回
路４５、４６がステップＳ５の回路生成処理によって自
動的に作成する回路である。これらの回路には、従来の
設計スタイルで熟知された設計者のノウハウが組み込ま
れているものである。図１１は、以上の処理によって生
成されるＣＣＤ／ＴＧ回路の全体構成を示すブロック図
である。図中に示すＭＩＦ回路３０とＴＧ回路４０の２
つのブロックが本実施例の処理によって自動生成された
ものである。
ステップＳ４で変換されたファイルの情報に従って特化
した回路の生成をする。図１０は、本実施の形態におい
て生成されるＴＧ回路の構成を示すブロック図である。
ＴＧ回路４０は、各情報で生成された垂直、水平の各カ
ウンタ回路４１、４２と、信号回路４３、４４と、各カ
ウンタ回路４１、４２の出力データをデコードするデコ
ード回路４５、４６とで構成される。ここでデコード回
路４５、４６がステップＳ５の回路生成処理によって自
動的に作成する回路である。これらの回路には、従来の
設計スタイルで熟知された設計者のノウハウが組み込ま
れているものである。図１１は、以上の処理によって生
成されるＣＣＤ／ＴＧ回路の全体構成を示すブロック図
である。図中に示すＭＩＦ回路３０とＴＧ回路４０の２
つのブロックが本実施例の処理によって自動生成された
ものである。
【００２３】以上説明したように本実施例のシステムで
は、従来は論理設計に習熟している設計者でしか行えな
かった論理設計の段階が不要となり、未習熟者であって
も回路動作仕様を入力することで論理回路の生成が行え
るようになり、例えば、ＣＣＤ／ＴＧの論理設計を容易
に行うことができる。また、仕様作成から回路生成（機
能シュミレーションができる）までの設計時間を短縮し
て作業工数を縮減し、設計効率を向上できる。さらに、
市販ツール（描画ソフト）を用いて作成していた仕様書
を専用の波形エディタを用いて作成することで、正確な
情報を作成でき、記述ミスが少なくなり、設計効率を向
上することが可能となる。
は、従来は論理設計に習熟している設計者でしか行えな
かった論理設計の段階が不要となり、未習熟者であって
も回路動作仕様を入力することで論理回路の生成が行え
るようになり、例えば、ＣＣＤ／ＴＧの論理設計を容易
に行うことができる。また、仕様作成から回路生成（機
能シュミレーションができる）までの設計時間を短縮し
て作業工数を縮減し、設計効率を向上できる。さらに、
市販ツール（描画ソフト）を用いて作成していた仕様書
を専用の波形エディタを用いて作成することで、正確な
情報を作成でき、記述ミスが少なくなり、設計効率を向
上することが可能となる。
【００２４】なお、以上の実施例は、ＣＣＤ／ＴＧの論
理設計を行う場合について説明したが、本発明は、これ
に限定されるものではなく、他の回路設計にも同様に適
用し得るものである。
理設計を行う場合について説明したが、本発明は、これ
に限定されるものではなく、他の回路設計にも同様に適
用し得るものである。
【００２５】
【発明の効果】以上説明したように本発明の論理回路設
計装置および設計方法によれば、従来は論理設計に習熟
している設計者でしか行えなかった論理設計の段階が不
要となり、未習熟者であっても回路動作仕様を入力する
ことで論理回路の生成が行えるようになり、例えば、Ｃ
ＣＤ／ＴＧの論理設計を容易に行うことができる。ま
た、仕様作成から回路生成（機能シュミレーションがで
きる）までの設計時間を短縮して作業工数を縮減し、設
計効率を向上できる。また、タイミングチャート図の入
力に専用の入力手段を用いることにより、正確な情報を
作成でき、記述ミスが少なくなり、設計効率を向上する
ことが可能となる。
計装置および設計方法によれば、従来は論理設計に習熟
している設計者でしか行えなかった論理設計の段階が不
要となり、未習熟者であっても回路動作仕様を入力する
ことで論理回路の生成が行えるようになり、例えば、Ｃ
ＣＤ／ＴＧの論理設計を容易に行うことができる。ま
た、仕様作成から回路生成（機能シュミレーションがで
きる）までの設計時間を短縮して作業工数を縮減し、設
計効率を向上できる。また、タイミングチャート図の入
力に専用の入力手段を用いることにより、正確な情報を
作成でき、記述ミスが少なくなり、設計効率を向上する
ことが可能となる。
【図１】本発明の実施の形態による論理設計システムの
処理手順を示すフローチャートである。
処理手順を示すフローチャートである。
【図２】本発明の実施の形態で用いる具体的な回路仕様
を示す説明図である。
を示す説明図である。
【図３】本発明の実施の形態で用いる専用の波形エディ
タを示す説明図である。
タを示す説明図である。
【図４】本発明の実施の形態で回路動作記述言語に変換
されたファイルの構成例を示す説明図である。
されたファイルの構成例を示す説明図である。
【図５】図４に示す変換ファイルのカウンタ情報部の構
成を示す説明図である。
成を示す説明図である。
【図６】図４に示す変換ファイルのデータ情報部の構成
を示す説明図である。
を示す説明図である。
【図７】図４に示す変換ファイルの信号動作部の構成を
示す説明図である。
示す説明図である。
【図８】本発明の実施の形態で用いるタイミングチャー
ト図の変換ファイルを示す説明図である。
ト図の変換ファイルを示す説明図である。
【図９】本発明の実施の形態において生成されるＭＩＦ
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
【図１０】本発明の実施の形態において生成されるＴＧ
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
【図１１】本発明の実施の形態において生成されるＣＣ
Ｄ／ＴＧ回路の全体構成を示すブロック図である。
Ｄ／ＴＧ回路の全体構成を示すブロック図である。
【図１２】従来の設計工程で用いられている処理手順を
示すフローチャートである。
示すフローチャートである。
２１……情報ファイル、２２……タイミングチャート情
報、２３……検証用テストデータ、２４……使用ドキュ
メント、２５……回路動作記述ファイル、３０……ＭＩ
Ｆ回路、４０……ＴＧ回路。
報、２３……検証用テストデータ、２４……使用ドキュ
メント、２５……回路動作記述ファイル、３０……ＭＩ
Ｆ回路、４０……ＴＧ回路。
Claims (12)
- 【請求項１】 論理回路の機能毎のシリアル通信情報を
入力するシリアル通信情報入力手段と、 前記シリアル通信情報入力手段によって入力されたシリ
アル通信情報に基づいてシリアル・パラレル変換回路を
自動生成するシリアル・パラレル変換回路生成手段と、 回路動作を示すタイミングチャート図を入力する専用の
タイミングチャート入力手段と、 前記タイミングチャート入力手段からの入力により作成
されたタイミングチャート図を回路動作タイミング記述
ファイルに変換するファイル変換手段と、 前記ファイル変換手段によって変換された回路動作タイ
ミング記述ファイルを入力し、ある特定の論理回路に特
化した回路生成を行う回路生成手段と、 を有することを特徴とする論理回路設計装置。 - 【請求項２】 前記ある特定の論理回路は、撮像素子を
構成するＣＣＤ／ＴＧ回路であることを特徴とする請求
項１記載の論理回路設計装置。 - 【請求項３】 前記タイミングチャート入力手段からの
入力により作成されたタイミングチャート図を仕様書と
して出力する出力手段を有することを特徴とする請求項
１記載の論理回路設計装置。 - 【請求項４】 前記シリアル通信情報入力手段とタイミ
ングチャート入力手段とによって入力された各データに
より回路動作の検証用テストデータを生成する検証用テ
ストデータ生成手段を有することを特徴とする請求項１
記載の論理回路設計装置。 - 【請求項５】 前記シリアル・パラレル変換回路は、マ
イコンとインターフェースを行う手段であることを特徴
とする請求項１記載の論理回路設計装置。 - 【請求項６】 前記回路動作タイミング記述ファイル変
換手段により作成されたデータをハードウエア記述言語
に変換するハードウエア記述言語生成手段を有すること
を特徴とする請求項１記載の論理回路設計装置。 - 【請求項７】 論理回路の機能毎のシリアル通信情報を
入力するシリアル通信情報入力処理ステップと、 前記シリアル通信情報入力処理ステップによって入力さ
れたシリアル通信情報に基づいてシリアル・パラレル変
換回路を自動生成するシリアル・パラレル変換回路生成
処理ステップと、 回路動作を示すタイミングチャート図を専用の入力手段
によって入力するタイミングチャート入力処理ステップ
と、 前記タイミングチャート入力処理からの入力により作成
されたタイミングチャート図を回路動作タイミング記述
ファイルに変換するファイル変換処理ステップと、 前記ファイル変換処理ステップによって変換された回路
動作タイミング記述ファイルを入力し、ある特定の論理
回路に特化した回路生成を行う回路生成処理ステップ
と、 を有することを特徴とする論理回路設計方法。 - 【請求項８】 前記ある特定の論理回路は、撮像素子を
構成するＣＣＤ／ＴＧ回路であることを特徴とする請求
項７記載の論理回路設計方法。 - 【請求項９】 前記タイミングチャート入力処理からの
入力により作成されたタイミングチャート図を仕様書と
して出力する出力処理ステップを有することを特徴とす
る請求項７記載の論理回路設計方法。 - 【請求項１０】 前記シリアル通信情報入力処理ステッ
プとタイミングチャート入力処理ステップとによって入
力された各データにより回路動作の検証用テストデータ
を生成する検証用テストデータ生成処理ステップを有す
ることを特徴とする請求項７記載の論理回路設計方法。 - 【請求項１１】 前記シリアル・パラレル変換回路は、
マイコンとインターフェースを行う手段であることを特
徴とする請求項７記載の論理回路設計方法。 - 【請求項１２】 前記回路動作タイミング記述ファイル
変換処理ステップにより作成されたデータをハードウエ
ア記述言語に変換するハードウエア記述言語生成処理ス
テップを有することを特徴とする請求項７記載の論理回
路設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372582A JP2003173360A (ja) | 2001-12-06 | 2001-12-06 | 論理回路設計装置および設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372582A JP2003173360A (ja) | 2001-12-06 | 2001-12-06 | 論理回路設計装置および設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003173360A true JP2003173360A (ja) | 2003-06-20 |
Family
ID=19181447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001372582A Pending JP2003173360A (ja) | 2001-12-06 | 2001-12-06 | 論理回路設計装置および設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003173360A (ja) |
-
2001
- 2001-12-06 JP JP2001372582A patent/JP2003173360A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164911A (en) | Schematic capture method having different model couplers for model types for changing the definition of the schematic based upon model type selection | |
| US6536031B2 (en) | Method for generating behavior model description of circuit and apparatus for logic verification | |
| JP2010102716A (ja) | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス | |
| US7249334B2 (en) | Method for generating timing constraints of logic circuit | |
| JP2000076321A (ja) | 機能ブロックのモデル作成によるｌｓｉ設計システム及びそのｌｓｉ設計方法 | |
| US4954953A (en) | Machine process for converting one representation of an electronic integrated circuit into another representation | |
| US6567971B1 (en) | Circuit synthesis method using technology parameters extracting circuit | |
| JP2004303022A (ja) | プリプロセッサ、集積回路の設計システム及び集積回路の設計方法 | |
| JP2003173360A (ja) | 論理回路設計装置および設計方法 | |
| JP3256323B2 (ja) | Ｌｓｉ設計用ｃａｄシステム | |
| JP4918907B2 (ja) | テストデータ生成プログラム、テストデータ生成装置及びテストデータ生成方法 | |
| JP2002222228A (ja) | 高位合成システム及び高位合成方法 | |
| JP3468304B2 (ja) | Ｌｓｉ設計用ｃａｄのデータライブラリ生成装置 | |
| JP2000057188A (ja) | ハードウェア・ソフトウェア協調評価装置 | |
| JP2962292B2 (ja) | レイアウト設計を考慮したｌｓｉ論理設計支援システム | |
| JP2001318955A (ja) | 論理設計システム | |
| JP2000305965A (ja) | クロックツリーシンセシス方法及び装置 | |
| JPH04213167A (ja) | 回路設計方式 | |
| SU805322A1 (ru) | Система дл автоматизированногопРОЕКТиРОВАНи и упРАВлЕНи TEXHO-лОгичЕСКиМи пРОцЕССАМи B МиКРОэлЕКТРО-НиКЕ | |
| JP3286385B2 (ja) | Ｌｓｉ設計用ｃａｄシステム | |
| KR20050051207A (ko) | Ａｍｂａ시스템 집적 회로의 레지스터 전송 단계 코드의자동 통합 방법 | |
| de Oliveira Filho et al. | petri net based interface analysis for fast IP-Core integration | |
| JP3199036B2 (ja) | Ｉ／ｏ部分回路自動生成システム及びその方法ならびにｉ／ｏ部分回路自動生成プログラムを格納した記憶媒体 | |
| JPH07306879A (ja) | ネットリスト・ハードウェア記述変換装置 | |
| JPH07319925A (ja) | 論理回路の生成方法 |