JP3468304B2 - Lsi設計用cadのデータライブラリ生成装置 - Google Patents

Lsi設計用cadのデータライブラリ生成装置

Info

Publication number
JP3468304B2
JP3468304B2 JP08141093A JP8141093A JP3468304B2 JP 3468304 B2 JP3468304 B2 JP 3468304B2 JP 08141093 A JP08141093 A JP 08141093A JP 8141093 A JP8141093 A JP 8141093A JP 3468304 B2 JP3468304 B2 JP 3468304B2
Authority
JP
Japan
Prior art keywords
data
library
variable
file
numerical data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08141093A
Other languages
English (en)
Other versions
JPH06268069A (ja
Inventor
安男 神保
登山  伸人
裕一 金高
隆広 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP08141093A priority Critical patent/JP3468304B2/ja
Publication of JPH06268069A publication Critical patent/JPH06268069A/ja
Application granted granted Critical
Publication of JP3468304B2 publication Critical patent/JP3468304B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、LSI設計用CADの
データライブラリ生成装置、特に、ASIC設計を行う
ためのCADツールにおいて使用する各部品についての
データライブラリを生成する装置に関する。 【0002】 【従来の技術】近年、LSIの用途は益々広がってゆく
傾向にあり、いわゆるASIC(特定用途向け集積回
路)の需要が年々高まってきている。ASICでは、個
々のユーザの要求に応じた比較的大規模な回路設計を短
時間に行う必要がある。このため、半導体メーカが、各
CADツール用の多数のLSI設計部品データをライブ
ラリとしてユーザに提供し、ユーザが、この提供された
ライブラリの中の必要な設計部品データを組み合わせて
所望のLSI設計を行うシステムが利用されている。別
言すれば、半導体メーカが多数のLSI設計部品データ
をいわば個々の部品として予め用意しておき、ユーザは
その中から自分に必要な部品を使って所望のLSIを組
み立てる作業を行うことになる。 【0003】 【発明が解決しようとする課題】一般に、半導体メーカ
が用意した部品を組み合わせて所望のLSIの論理設計
やマスクパターン設計を行う場合、各部品の特性値を考
慮する必要がある。たとえば、1つの部品について、入
力端子から出力端子までの信号の伝達時間(遅延時間)
を考慮しなければ、正しいLSI設計を行うことはでき
ない。このような理由から、論理合成、自動配置配線な
どの自動設計ツールにおいて、各部品ごとの特性値が必
要になる。また、設計したLSIの動作を確認するため
のシミュレーションを行うツールにおいても各部品ごと
の特性値が必要になる。そこで、半導体メーカは、各部
品ごとの特性値を示す数値データをライブラリの一部と
して用意し、ユーザに提供している。ところが、半導体
メーカがライブラリとして提供している数値データは、
ある代表的な動作条件のもとに得られた特性値である。
一般に、半導体素子は、動作時の温度や電源電圧が異な
ると、動作速度などの特性値が変化する。したがって、
ユーザが設計しようとしているLSIの動作条件が、半
導体メーカが用意した動作条件と異なる場合には、精度
の良い設計を行うことができない。 【0004】そこで本発明は、所望の動作条件におい
て、高精度の回路設計を行うことのできるデータライブ
ラリ生成装置を提供することを目的とする。 【0005】 【課題を解決するための手段】本発明は、LSI設計を
行うためのCADツールで用いる各種部品のデータライ
ブラリを生成する装置において、個々の部品の信号伝達
時間に関する動作特性を示す特性値の部分については、
実際の数値の代わりに所定の変数をデータとしてもった
部品データを、所定のCADツールに適合する書式で用
意してなる仮ライブラリファイルと、この仮ライブラリ
ファイルに変数として用意されている特性値に対応する
実際の数値データを、動作温度または動作電圧が異なる
複数の動作条件ごとに用意してなる数値データファイル
と、外部から所定の動作条件の設定を受け、数値データ
ファイル内から、設定された動作条件についての数値デ
ータを抽出し、この抽出した数値データを仮ライブラリ
ファイル内の変数に代入することにより、CADツール
で利用できる形態のデータライブラリを構成するライブ
ラリ構成装置と、を設けたものである。 【0006】 【作 用】仮ライブラリファイル内に用意された部品デ
ータは、特性値を変数の形式でもっている。そして、こ
の変数に代入すべき実際の特性値は、別個の数値データ
ファイルとして用意される。ここで、数値データファイ
ルは、複数の異なる動作条件ごとに用意されている。ユ
ーザが、所望の動作条件を設定すると、この動作条件に
適合する数値データファイルが抽出され、その動作条件
における特性値が仮ライブラリファイル内の変数に代入
される。こうして、ユーザ所望の動作条件に適合した特
性値をもったデータライブラリを生成することができ
る。半導体メーカは、いくつかの動作条件ごとに数値デ
ータファイルを用意しておけばよいので、各動作条件ご
とにそれぞれ異なるライブラリを用意する方法に比べて
負担は少なくなる。 【0007】 【実施例】以下、本発明を図示する実施例に基づいて説
明する。図1は、本発明に係るデータライブラリ生成装
置の基本構成を示すブロック図である。この装置は、仮
ライブラリファイル10と、数値データファイル20
と、ライブラリ構成装置30と、によって構成されてい
る。実際には、仮ライブラリファイル10および数値デ
ータファイル20は、ハードディスク装置や光ディスク
装置などの記憶装置に用意されるデータファイルであ
り、ライブラリ構成装置30は、これらのデータファイ
ルをアクセスすることのできるコンピュータである。 【0008】仮ライブラリファイル10は、LSI設計
を行うためのCADツールで用いる各種部品データを、
このCADツールに適合した書式で用意したファイルで
ある。たとえば、図2に示すようなインバータ素子IN
V1,論理演算素子NAND2,D型フリップフロップ
素子DFF、といった回路素子は、LSIの論理設計を
行うための部品となり、これら各回路素子についての論
理機能、大きさ、形状、端子の位置、動作特性、などを
示すデータが部品データとして仮ライブラリファイル1
0内に用意される。実際には、図2に示す回路素子のほ
かにも、様々な回路素子が部品として用意され、また、
複数の回路素子を複数段接続したセルも上位階層の部品
として用意されることになるが、ここでは、説明の便宜
上、図2に示す3つの部品についての部品データから仮
ライブラリファイル10が構成されているものとして以
下の説明を行うことにする。 【0009】このような部品データからなるライブラリ
ファイルは公知のものであり、現在でも、半導体メーカ
から種々のライブラリファイルがユーザへ提供されてい
る。ただ、本発明の特徴となる仮ライブラリファイル1
0は、完全なライブラリファイルではなく、このままの
状態でCADツールで利用するには不完全な状態となっ
ている。すなわち、各部品の動作特性を示す特性値の部
分については、実際の数値の代わりに所定の変数が示さ
れているのである。したがって、この仮ライブラリファ
イル10内の部品データだけでは、たとえば、シミュレ
ーション用のCADツールを動作させることはできな
い。 【0010】この装置では、実際の特性値は、数値デー
タファイル20内に別個に用意されている。しかも、各
特性値は、複数の異なる動作条件ごとに別個のファイル
として用意されている。したがって、この数値データフ
ァイル20内の各特性値を、仮ライブラリファイル10
内の部品データの変数に代入すると、完全なライブラリ
ファイルが得られることになる。ライブラリ構成装置3
0は、このような代入処理を行う装置である。ユーザが
外部から動作条件の設定を行うと、ライブラリ構成装置
30は、数値データファイル20内から、設定された動
作条件についての数値データを抽出し、この抽出した数
値データを仮ライブラリファイル内の変数に代入し、C
ADツールで利用できる完全な形態のデータライブラリ
を構成するのである。ユーザは、こうして構成された完
全な形態のデータライブラリを利用して、所望のCAD
ツールを動作させ、回路設計を行うことになる。 【0011】以下、具体例に即して、この装置の動作を
詳述する。図3は、仮ライブラリファイル10の具体的
な内容例を示す図であり、図4は、数値データファイル
20の具体的な内容例を示す図であり、図5は、ライブ
ラリ構成装置30によって構成された完全な形態のデー
タライブラリの具体的な内容例を示す図である。いずれ
も、図2に示す3種類の回路素子を部品としたシミュレ
ーション用CADツールで利用される場合の例である。 【0012】図3に示す仮ライブラリファイル10の1
行目に記述された「LIBNAME TEST1」なる文字列は、こ
の仮ライブラリファイル10のライブラリ名が「TES
T1」であることを示しており、最終行に記述された
「END TEST1 」なる文字列は、このライブラリファイル
の情報がここで終了することを示している。そして、部
分a,b,cは、それぞれ図2に示す個々の部品として
の回路素子INV1,NAND2,DFFについての部
品データを示す部分である。 【0013】部分aの1行目に記述された「CELLNAME I
NV1 」なる文字列は、この部品名が「INV1」である
ことを示しており、2行目に記述された「*DELAY」なる
文字列は、以下に遅延時間に関する部品データが列挙さ
れることを示している。そして、3行目に記述された
「TPD of A to Z = %INV1.MIN1, %INV1.TYP1, %INV1.MA
X1」なる文字列は、回路素子INV1の入力端子Aから
出力端子Zまでの信号伝達時間、すなわち遅延時間を定
義する記述である。ここで注目すべき点は、ここでは、
実際の遅延時間を定義する代わりに、所定の変数(この
例では先頭に%をつけた文字列)が定義されている点で
ある。具体的には、変数「%INV1.MIN1」は、
回路素子INV1の遅延時間の最小値を示す変数であ
り、変数「%INV1.TYP1」は、回路素子INV
1の遅延時間の標準値を示す変数であり、変数「%IN
V1.MAX1」は、回路素子INV1の遅延時間の最
大値を示す変数である。本来ならば、ここに、実際の遅
延時間の最小値、標準値、最大値、を記述しておくべき
ところであるが、本発明では、敢えて変数のみを記述し
ておくのである。次の行に記述された「*END DELAY」な
る文字列は、遅延時間に関する部品データの列挙が終了
したことを示し、その次の行に記述された「ENDINV1」
なる文字列は、部品名「INV1」に関する部品データ
が終了したことを示している。 【0014】部分bは、回路素子NAND2に関するデ
ータ部分である。すなわち、部分bの1行目に記述され
た「CELLNAME NAND2」なる文字列は、この部品名が「N
AND2」であることを示しており、2行目に記述され
た「*DELAY」なる文字列は、以下に遅延時間に関する部
品データが列挙されることを示している。そして、3行
目に記述された「TPD of A to Z = %NAND2.MIN1, %NAND
2.TYP1, %NAND2.MAX1」なる文字列は、回路素子NAN
D2の入力端子Aから出力端子Zまでの信号伝達時間、
すなわち遅延時間を定義する記述である。やはりここで
も、実際の遅延時間を定義する代わりに、所定の変数が
定義されている。具体的には、変数「%NAND2.M
IN1」は、回路素子NAND2の遅延時間の最小値を
示す変数であり、変数「%NAND2.TYP1」は、
回路素子NAND2の遅延時間の標準値を示す変数であ
り、変数「%NAND2.MAX1」は、回路素子NA
ND2の遅延時間の最大値を示す変数である。続く4行
目に記述された「TPD of Bto Z = %NAND2.MIN2, %NAND
2.TYP2, %NAND2.MAX2 」なる文字列は、回路素子NAN
D2の入力端子Bから出力端子Zまでの遅延時間を定義
する記述である。3行目の記述とは異なる変数が用いら
れている。次の行に記述された「*END DELAY」なる文字
列は、遅延時間に関する部品データの列挙が終了したこ
とを示し、その次の行に記述された「END NAND2 」なる
文字列は、部品名「NAND2」に関する部品データが
終了したことを示している。 【0015】部分cは、回路素子DFFに関するデータ
部分である。すなわち、部分cの1行目に記述された
「CELLNAME DFF」なる文字列は、この部品名が「DF
F」であることを示しており、2行目に記述された「*D
ELAY」なる文字列は、以下に遅延時間に関する部品デー
タが列挙されることを示している。そして、3行目に記
述された「TPD of D to Q = %DFF.MIN1, %DFF.TYP1, %D
FF.MAX1 」なる文字列は、回路素子DFFの入力端子D
から出力端子Qまでの信号伝達時間、すなわち遅延時間
を定義する記述である。やはりここでも、実際の遅延時
間を定義する代わりに、所定の変数が定義されている。
具体的には、変数「%DFF.MIN1」は、回路素子
DFFの遅延時間の最小値を示す変数であり、変数「%
DFF.TYP1」は、回路素子DFFの遅延時間の標
準値を示す変数であり、変数「%DFF.MAX1」
は、回路素子DFFの遅延時間の最大値を示す変数であ
る。続く4行目に記述された「TPD of D to NQ = %DFF.
MIN2, %DFF.TYP2, %DFF.MAX2」なる文字列は、回路素子
DFFの入力端子Dから出力端子NQまでの遅延時間を
定義する記述であり、3行目の記述とは異なる変数が用
いられている。次の行に記述された「*END DELAY」なる
文字列は、遅延時間に関する部品データの列挙が終了し
たことを示す。その次の行に記述された「*TIMING 」な
る文字列は、以下にフリップフロップのタイミング条件
に関する部品データが列挙されることを示している。す
なわち、次の行に記述された「SETUP = %DFF.SETUP」な
る文字列は、回路素子DFFのセットアップタイム(ク
ロック端子CKに与えられるクロック信号が変化する時
点よりもどれ程前に、入力端子Dに与えるデータ信号の
レベルを確定させる必要があるかを示す時間)を定義す
る記述であり、このセットアップタイムは、変数「%D
FF.SETUP」で定義されている。また、その次の
行に記述された「HOLD = %DFF.HOLD」なる文字列は、回
路素子DFFのホールドタイム(クロック端子CKに与
えられるクロック信号が変化した時点よりもどれ程後ま
で、入力端子Dに与えるデータ信号のレベルを保ってお
く必要があるかを示す時間)を定義する記述であり、こ
のホールドタイムは、変数「%DFF.HOLD」で定
義されている。次の行に記述された「*END TIMING 」な
る文字列は、タイミング条件に関する部品データの列挙
が終了したことを示し、その次の行に記述された「END
DFF 」なる文字列は、部品名「DFF」に関する部品デ
ータが終了したことを示している。 【0016】このように、シミュレーション用CADツ
ールのためのライブラリファイルには、一般に、各部品
の動作特性に関する情報が含まれている。本発明におけ
る仮ライブラリファイル10では、各動作特性を示す特
性値として、実際の値ではなく変数を定義している点に
特徴がある。 【0017】図4に示す数値データファイル20は、図
3に示す仮ライブラリファイル10における変数に代入
すべき実際の数値を定義したものである。図4では、4
種類の動作条件ごとに異なった数値データファイルが用
意されている。具体的には、動作条件1の欄には、温度
25℃,電源電圧3Vという条件で動作させた場合、動
作条件2の欄には、温度25℃,電源電圧5Vという条
件で動作させた場合、動作条件3の欄には、温度50
℃,電源電圧3Vという条件で動作させた場合、動作条
件4の欄には、温度50℃,電源電圧5Vという条件で
動作させた場合、について、それぞれの特性値が各変数
に対応して定義されている。このように、複数の動作条
件ごとに別々の数値データファイルを用意する点が本発
明の特徴である。 【0018】さて、図3に示すような仮ライブラリファ
イル10と、図4に示すような数値データファイル20
とが用意されていれば、ユーザは、所望の動作条件に合
致したデータライブラリを作成することができる。ここ
では、たとえば、温度25℃,電源電圧5Vという条件
で動作させることを前提としたLSIを設計した場合の
シミュレーションを行う場合を考える。ユーザは、ま
ず、ライブラリ構成装置30に対して、上述の動作条件
を設定する入力を行う。すなわち、図4における動作条
件2が設定されることになる。ライブラリ構成装置30
は、図4に示す数値データファイル20内から、設定さ
れた動作条件2についての数値データを抽出し、これを
図3に示す仮ライブラリファイル10内の各変数に代入
する処理を行う。その結果、図5に示すような完全な態
様のデータライブラリが生成されることになる。図3に
おけるすべての変数が、実際の数値に置き換えられてい
ることになる。これらの数値は、ユーザ所望の動作条件
に基づくものであるため、ユーザはシミュレーション用
CADツールを用いて高精度のシミュレーションを実行
することが可能になる。 【0019】このように、本発明によれば、半導体メー
カはいくつかの動作条件ごとに各部品の特性値を求めて
おき、これを数値データファイルとして提供すればよ
い。一般に、CADツールが異なると、用意すべき部品
データの書式も異なることになる。したがって、A社の
シミュレーション用CADツールと、B社のシミュレー
ション用CADツールと、を使用する場合、それぞれに
ついて異なった書式の仮ライブラリファイル10を用意
する必要がある。ところが、両者で用いる変数を統一し
ておけば、半導体メーカが用意する数値データファイル
20としては1種類だけですむ。また、技術革新によ
り、部品の特性が向上したような場合、半導体メーカと
しては、数値データファイル20内の特性値を更新する
処理を行うだけですみ、仮ライブラリファイル10内の
データ更新を行う必要はない。 【0020】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではなく、この他にも種々の態様で実施可能である。た
とえば、上述の実施例では、シミュレーション用CAD
ツールに用いるためのライブラリファイルを例にとって
説明したが、本発明は、論理設計用CADツール、マス
クパターン設計用CADツールなど、どのようなCAD
ツール用のライブラリファイルにも適用可能である。要
するに、ライブラリファイル中に含まれる部品の特性情
報を変数で定義し、この変数に対する実際の特性値を動
作条件ごとに別個の数値データファイルとして用意でき
れば、どのような形態で実施してもかまわない。 【0021】 【発明の効果】以上のとおり本発明に係るLSI設計用
CADのデータライブラリ生成装置によれば、ライブラ
リファイル中に含まれる部品の特性情報を変数で定義
し、この変数に対する実際の特性値を動作条件ごとに別
個の数値データファイルとして用意しておき、ユーザ所
望の動作条件に合った数値データを各変数に代入して完
全な態様のデータライブラリを生成するようにしたた
め、所望の動作条件において、高精度の回路設計を行う
ことができるようになる。
【図面の簡単な説明】 【図1】本発明に係るLSI設計用CADのデータライ
ブラリ生成装置の基本構成を示すブロック図である。 【図2】図1に示す装置において用意されている部品と
しての回路素子の一例を示す図である。 【図3】図1に示す装置における仮ライブラリファイル
10の具体例を示す図である。 【図4】図1に示す装置における数値データファイル2
0の具体例を示す図である。 【図5】図1に示す装置のおいて生成されたデータライ
ブラリの具体例を示す図である。 【符号の説明】 10…仮ライブラリファイル 20…数値データファイル 30…ライブラリ構成装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金高 裕一 東京都新宿区市谷加賀町一丁目1番1号 大日本印刷株式会社内 (72)発明者 清水 隆広 東京都新宿区市谷加賀町一丁目1番1号 大日本印刷株式会社内 (56)参考文献 特開 平4−142671(JP,A) 特開 昭62−145472(JP,A)

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 LSI設計を行うためのCADツールで
    用いる各種部品のデータライブラリを生成する装置であ
    って、 個々の部品の信号伝達時間に関する動作特性を示す特性
    値の部分については、実際の数値の代わりに所定の変数
    をデータとしてもった部品データを、所定のCADツー
    ルに適合する書式で用意してなる仮ライブラリファイル
    と、 前記仮ライブラリファイルに変数として用意されている
    特性値に対応する実際の数値データを、動作温度または
    動作電圧が異なる複数の動作条件ごとに用意してなる数
    値データファイルと、 外部から所定の動作条件の設定を受け、前記数値データ
    ファイル内から、設定された動作条件についての数値デ
    ータを抽出し、この抽出した数値データを前記仮ライブ
    ラリファイル内の変数に代入することにより、CADツ
    ールで利用できる形態のデータライブラリを構成するラ
    イブラリ構成装置と、 を備えることを特徴とするLSI設計用CADのデータ
    ライブラリ生成装置。
JP08141093A 1993-03-16 1993-03-16 Lsi設計用cadのデータライブラリ生成装置 Expired - Fee Related JP3468304B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08141093A JP3468304B2 (ja) 1993-03-16 1993-03-16 Lsi設計用cadのデータライブラリ生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08141093A JP3468304B2 (ja) 1993-03-16 1993-03-16 Lsi設計用cadのデータライブラリ生成装置

Publications (2)

Publication Number Publication Date
JPH06268069A JPH06268069A (ja) 1994-09-22
JP3468304B2 true JP3468304B2 (ja) 2003-11-17

Family

ID=13745572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08141093A Expired - Fee Related JP3468304B2 (ja) 1993-03-16 1993-03-16 Lsi設計用cadのデータライブラリ生成装置

Country Status (1)

Country Link
JP (1) JP3468304B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2912174B2 (ja) * 1994-12-27 1999-06-28 日本電気株式会社 ライブラリ群及びそれを用いた半導体集積回路
JP5100405B2 (ja) 2008-01-16 2012-12-19 株式会社東芝 データベースの作成方法およびデータベース装置
JP5407335B2 (ja) * 2009-01-05 2014-02-05 株式会社リコー シミュレーション用ネットリスト生成装置

Also Published As

Publication number Publication date
JPH06268069A (ja) 1994-09-22

Similar Documents

Publication Publication Date Title
JP3468304B2 (ja) Lsi設計用cadのデータライブラリ生成装置
JP3256323B2 (ja) Lsi設計用cadシステム
WO2001054000A1 (fr) Systeme de generation de donnees de forme tridimensionnelle relatives a une carte a circuit imprime
US6098068A (en) Inter-module data management methodology for circuit synthesis
US11133804B1 (en) Stackable timer
JPH1139377A (ja) 半導体集積回路の検証方法、半導体集積回路の検証装置、及び、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体
JP3759007B2 (ja) 非同期回路のタイミング検証装置とそのタイミング検証方法
JPH07244629A (ja) 複合システムの入出力装置情報管理システム
JP3159269B2 (ja) 特定用途向け集積回路
JP3037225B2 (ja) 回路データ作成方法
JPH09309034A (ja) データ変換・管理システム及びcadシステム
JPH0512374A (ja) 論理回路設計装置
CN114626320A (zh) 集成电路的逻辑综合方法、装置、电子设备以及存储介质
JP3286385B2 (ja) Lsi設計用cadシステム
JP3145780B2 (ja) Lsi設計装置
JP2003173360A (ja) 論理回路設計装置および設計方法
EP0397532A2 (en) Simulation system
CN113098490A (zh) 一种动态修改电源时序的系统、方法及服务器
SU805322A1 (ru) Система дл автоматизированногопРОЕКТиРОВАНи и упРАВлЕНи TEXHO-лОгичЕСКиМи пРОцЕССАМи B МиКРОэлЕКТРО-НиКЕ
JPH05266126A (ja) テストデータ端子名変換方式
JP3537217B2 (ja) 電子回路設計シミュレーション・テスト装置
JP2714073B2 (ja) 論理合成装置
JP2003016135A (ja) エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラム
JPS6068470A (ja) 部品標準化管理方法とそのシステム
JP3150032B2 (ja) 遅延故障テストパターン発生方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees