JP2003016135A - エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラム - Google Patents
エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラムInfo
- Publication number
- JP2003016135A JP2003016135A JP2001197420A JP2001197420A JP2003016135A JP 2003016135 A JP2003016135 A JP 2003016135A JP 2001197420 A JP2001197420 A JP 2001197420A JP 2001197420 A JP2001197420 A JP 2001197420A JP 2003016135 A JP2003016135 A JP 2003016135A
- Authority
- JP
- Japan
- Prior art keywords
- emulator
- component
- description
- information
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 エミュレータ記述を作成するに先だって、回
路図上で、プログラマブル部品におけるインタフェース
整合およびエミュレータ検証に必要な電源部品を自動的
に追加することができるエミュレータ記述自動生成シス
テムおよびエミュレータ記述自動生成プログラムを提供
する。 【解決手段】 回路図に配置されたＦＰＧＡ部品とその
ＦＰＧＡ部品の機能を実現するための下位の論理情報と
のインタフェース整合に用いられるＦＰＧＡ部品情報デ
ータ１４と、ＦＰＧＡ部品情報データ１４に基づいて、
ＦＰＧＡ部品とそれに対応した下位の論理情報とのイン
タフェース整合を行う部品情報変更手段１９と、回路図
データ１３上に電源部品を示す情報を追加する電源追加
手段２０とを備える。
路図上で、プログラマブル部品におけるインタフェース
整合およびエミュレータ検証に必要な電源部品を自動的
に追加することができるエミュレータ記述自動生成シス
テムおよびエミュレータ記述自動生成プログラムを提供
する。 【解決手段】 回路図に配置されたＦＰＧＡ部品とその
ＦＰＧＡ部品の機能を実現するための下位の論理情報と
のインタフェース整合に用いられるＦＰＧＡ部品情報デ
ータ１４と、ＦＰＧＡ部品情報データ１４に基づいて、
ＦＰＧＡ部品とそれに対応した下位の論理情報とのイン
タフェース整合を行う部品情報変更手段１９と、回路図
データ１３上に電源部品を示す情報を追加する電源追加
手段２０とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路の論理動
作をエミュレータ上で検証させるために必要なエミュレ
ータ記述を電子回路の回路図から自動生成するエミュレ
ータ記述自動生成システムおよびエミュレータ記述自動
生成プログラムに関する。
作をエミュレータ上で検証させるために必要なエミュレ
ータ記述を電子回路の回路図から自動生成するエミュレ
ータ記述自動生成システムおよびエミュレータ記述自動
生成プログラムに関する。
【０００２】
【従来の技術】電子回路の論理動作の検証をエミュレー
タ上で行う場合には、エミュレータが使用することがで
きる論理情報データであるエミュレータ記述を事前に生
成する必要がある。そして、そのようなエミュレータ記
述を電子回路の回路図から生成することができるエミュ
レータ記述自動生成システムがある。
タ上で行う場合には、エミュレータが使用することがで
きる論理情報データであるエミュレータ記述を事前に生
成する必要がある。そして、そのようなエミュレータ記
述を電子回路の回路図から生成することができるエミュ
レータ記述自動生成システムがある。
【０００３】そのようなエミュレータ記述自動生成シス
テムでは、回路図上にＦＰＧＡ等のプログラム可能なプ
ログラマブル部品が配置された場合には、エミュレータ
記述を生成するに先だって、回路図上で、プログラマブ
ル部品とそのプログラマブル部品の機能を実現するため
の下位の論理情報とのインタフェース整合を行う必要が
ある。具体的には、プログラマブル部品のピン名を下位
の論理情報に対応して読み替える必要がある。下位の論
理情報は、例えば、プログラマブル部品の機能を実現す
るための論理回路を示す情報で構成される。
テムでは、回路図上にＦＰＧＡ等のプログラム可能なプ
ログラマブル部品が配置された場合には、エミュレータ
記述を生成するに先だって、回路図上で、プログラマブ
ル部品とそのプログラマブル部品の機能を実現するため
の下位の論理情報とのインタフェース整合を行う必要が
ある。具体的には、プログラマブル部品のピン名を下位
の論理情報に対応して読み替える必要がある。下位の論
理情報は、例えば、プログラマブル部品の機能を実現す
るための論理回路を示す情報で構成される。
【０００４】例えば、図１１（ａ）に示すように、ピン
番号が００１〜００５のピンを有するＦＰＧＡが回路図
に配置され、そのＦＰＧＡに対応した下位の論理回路
が、図１１（ｂ）に示すように、入力ポートＡ〜Ｄ（イ
ンタフェース名）および出力ポートＥ（インタフェース
名）を有している場合には、図１１（ｃ）に示すよう
に、００１番のピン名をＡに、００２番のピン名をＢ
に、００３番のピン名をＣに、００４番のピン名をＤ
に、００５番のピン名をＥにといったように、ＦＰＧＡ
の各ピン名を下位の論理情報に対応して読み替えること
によって、インタフェース整合を行う必要がある。
番号が００１〜００５のピンを有するＦＰＧＡが回路図
に配置され、そのＦＰＧＡに対応した下位の論理回路
が、図１１（ｂ）に示すように、入力ポートＡ〜Ｄ（イ
ンタフェース名）および出力ポートＥ（インタフェース
名）を有している場合には、図１１（ｃ）に示すよう
に、００１番のピン名をＡに、００２番のピン名をＢ
に、００３番のピン名をＣに、００４番のピン名をＤ
に、００５番のピン名をＥにといったように、ＦＰＧＡ
の各ピン名を下位の論理情報に対応して読み替えること
によって、インタフェース整合を行う必要がある。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
エミュレータ記述自動生成システムでは、プログラマブ
ル部品におけるインタフェース整合は、手動で行う必要
があるので、開発者等における負担が増すとともに、整
合結果に誤りが生じやすいという課題がある。特に、回
路図に、複数のプログラマブル部品が配置される場合に
は、それぞれのプログラマブル部品においてインタフェ
ース整合を行う必要があるので、その可能性がより高く
なる。
エミュレータ記述自動生成システムでは、プログラマブ
ル部品におけるインタフェース整合は、手動で行う必要
があるので、開発者等における負担が増すとともに、整
合結果に誤りが生じやすいという課題がある。特に、回
路図に、複数のプログラマブル部品が配置される場合に
は、それぞれのプログラマブル部品においてインタフェ
ース整合を行う必要があるので、その可能性がより高く
なる。
【０００６】また、エミュレータ記述を作成するに先だ
って、回路図においてエミュレータ検証に必要な電源部
品が省略されている場合には、その電源部品を回路図に
追加しなければならない。しかし、その作業も手動によ
って行わなければならないので、開発者等における負担
が増すことがある。
って、回路図においてエミュレータ検証に必要な電源部
品が省略されている場合には、その電源部品を回路図に
追加しなければならない。しかし、その作業も手動によ
って行わなければならないので、開発者等における負担
が増すことがある。
【０００７】さらに、エミュレータで使用することがで
きる論理情報データ（エミュレータ記述）の容量には制
限が設けられているので、大規模な電子回路のエミュレ
ーションが可能になるように論理情報データをできるだ
け削減することが望まれている。
きる論理情報データ（エミュレータ記述）の容量には制
限が設けられているので、大規模な電子回路のエミュレ
ーションが可能になるように論理情報データをできるだ
け削減することが望まれている。
【０００８】そこで、本発明は、エミュレータ記述を生
成するに先だって、回路図上で、プログラマブル部品に
おけるインタフェース整合およびエミュレータ検証に必
要な電源部品を自動的に追加することができるエミュレ
ータ記述自動生成システムおよびエミュレータ記述自動
生成システムを提供することを目的とする。
成するに先だって、回路図上で、プログラマブル部品に
おけるインタフェース整合およびエミュレータ検証に必
要な電源部品を自動的に追加することができるエミュレ
ータ記述自動生成システムおよびエミュレータ記述自動
生成システムを提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明によるエミュレー
タ記述自動生成システムは、回路図に配置されたプログ
ラム可能なプログラマブル部品とプログラマブル部品の
機能を実現するための下位の論理情報とのインタフェー
ス整合に用いられる部品情報データと、部品情報データ
に基づいて、プログラマブル部品と下位の論理情報との
インタフェース整合を行う部品情報変更手段と、回路図
データ上に、電源部品を示す情報を追加する電源追加手
段とを備えたことを特徴とする。
タ記述自動生成システムは、回路図に配置されたプログ
ラム可能なプログラマブル部品とプログラマブル部品の
機能を実現するための下位の論理情報とのインタフェー
ス整合に用いられる部品情報データと、部品情報データ
に基づいて、プログラマブル部品と下位の論理情報との
インタフェース整合を行う部品情報変更手段と、回路図
データ上に、電源部品を示す情報を追加する電源追加手
段とを備えたことを特徴とする。
【００１０】部品情報データには、下位の論理情報との
インタフェースとしてのピン名がプログラマブル部品の
端子番号に対応して定義され、部品情報変更手段は、部
品情報データに基づいて、プログラマブル部品の端子番
号をピン名に置き換える。このようにすれば、エミュレ
ータ記述自動生成システムは、回路図上で、プログラマ
ブル部品におけるインタフェース整合を自動的に行うこ
とができる。下位の論理情報は、例えば、プログラマブ
ル部品の機能を実現するための論理回路を示す情報であ
る。
インタフェースとしてのピン名がプログラマブル部品の
端子番号に対応して定義され、部品情報変更手段は、部
品情報データに基づいて、プログラマブル部品の端子番
号をピン名に置き換える。このようにすれば、エミュレ
ータ記述自動生成システムは、回路図上で、プログラマ
ブル部品におけるインタフェース整合を自動的に行うこ
とができる。下位の論理情報は、例えば、プログラマブ
ル部品の機能を実現するための論理回路を示す情報であ
る。
【００１１】部品情報データは、プログラマブル部品毎
に定義され、部品情報変更手段は、プログラマブル部品
毎にインタフェース整合を行う。このようにすれば、エ
ミュレータ記述自動生成システムは、回路図に配置され
ているプログラマブル部品毎にインタフェース整合を行
うことができる。
に定義され、部品情報変更手段は、プログラマブル部品
毎にインタフェース整合を行う。このようにすれば、エ
ミュレータ記述自動生成システムは、回路図に配置され
ているプログラマブル部品毎にインタフェース整合を行
うことができる。
【００１２】回路図に描かれている電源信号線の信号名
を統一された信号名に変換する電源信号名変換手段を備
えた。このようにすれば、使用信号線を削減することが
できるので、エミュレータ記述の容量を削減することが
できる。
を統一された信号名に変換する電源信号名変換手段を備
えた。このようにすれば、使用信号線を削減することが
できるので、エミュレータ記述の容量を削減することが
できる。
【００１３】本発明によるエミュレータ記述自動生成プ
ログラムは、コンピュータに、回路図に配置されたプロ
グラム可能なプログラマブル部品とプログラマブル部品
の機能を実現するための下位の論理情報とのインタフェ
ース整合に使用される情報に基づいて、プログラマブル
部品と下位の論理情報とのインタフェース整合を行う処
理と、回路図データ上に電源部品を示す情報を追加する
処理とを実行させることを特徴とする。
ログラムは、コンピュータに、回路図に配置されたプロ
グラム可能なプログラマブル部品とプログラマブル部品
の機能を実現するための下位の論理情報とのインタフェ
ース整合に使用される情報に基づいて、プログラマブル
部品と下位の論理情報とのインタフェース整合を行う処
理と、回路図データ上に電源部品を示す情報を追加する
処理とを実行させることを特徴とする。
【００１４】
【発明の実施の形態】以下、本発明による実施の形態に
ついて図面を参照して説明する。図１は、本発明による
エミュレータ記述自動生成システムの一構成例を示すブ
ロック図である。
ついて図面を参照して説明する。図１は、本発明による
エミュレータ記述自動生成システムの一構成例を示すブ
ロック図である。
【００１５】図１に示すエミュレータ記述自動生成シス
テムは、入出力装置１０、演算処理装置１１、データ記
憶装置１２およびエミュレータ記述変換手段１７を備え
ている。入出力装置１０、データ記憶装置１２およびエ
ミュレータ記述変換手段１７は、演算処理装置１１に接
続されている。エミュレータ記述自動生成システムは、
例えば、ＥＷＳ（エンジニアリングワークステーショ
ン）上で実現される。
テムは、入出力装置１０、演算処理装置１１、データ記
憶装置１２およびエミュレータ記述変換手段１７を備え
ている。入出力装置１０、データ記憶装置１２およびエ
ミュレータ記述変換手段１７は、演算処理装置１１に接
続されている。エミュレータ記述自動生成システムは、
例えば、ＥＷＳ（エンジニアリングワークステーショ
ン）上で実現される。
【００１６】エミュレータ記述変換手段１７は、論理接
続抽出手段１８、部品情報変更手段１９、電源追加手段
２０、電源信号名変換手段２１およびエミュレータ記述
生成手段２２を備えている。エミュレータ記述変換手段
１７は、演算処理装置１１による処理によって実現され
る。エミュレータ記述変換手段１７は、例えば、ソフト
ウェアプログラムによって実現される。データ記憶装置
１２は、回路図データ１３、ＦＰＧＡ部品情報データ１
４、電源信号名データ１５およびエミュレータ記述デー
タ１６を格納している。
続抽出手段１８、部品情報変更手段１９、電源追加手段
２０、電源信号名変換手段２１およびエミュレータ記述
生成手段２２を備えている。エミュレータ記述変換手段
１７は、演算処理装置１１による処理によって実現され
る。エミュレータ記述変換手段１７は、例えば、ソフト
ウェアプログラムによって実現される。データ記憶装置
１２は、回路図データ１３、ＦＰＧＡ部品情報データ１
４、電源信号名データ１５およびエミュレータ記述デー
タ１６を格納している。
【００１７】回路図データ１３は、電子回路の回路図を
構成するデータである。例えば、図２に示すような電子
回路の回路図を構成するデータが回路図データ１３とし
てデータ記憶装置１２内に格納される。
構成するデータである。例えば、図２に示すような電子
回路の回路図を構成するデータが回路図データ１３とし
てデータ記憶装置１２内に格納される。
【００１８】図２に示す回路図には、ＦＰＧＡ部品（Ａ
１）が２つ、部品Ｃ１が一つ示されている。Ａ１および
Ｃ１は、部品名である。各部品には、Ａ００１〜Ａ００
３のうち何れかの部品番号が割り当てられている。即
ち、２つあるＦＰＧＡ部品のうち、一方にはＡ００１の
部品番号が割り当てられ、他方にはＡ００２の部品番号
が割り当てられている。また、部品Ｃ１には、Ａ００３
の部品番号が割り当てられている。部品Ｃ１には、電源
信号名Ｘの信号線と電源信号名Ｙの信号線の一端が接続
されている。電源信号名Ｘの信号線および電源信号名Ｙ
の信号線の他端は、未接続である。なお、図２には図示
していないが、各ＦＰＧＡ部品には、電源信号名Ｙの信
号線および電源信号名Ｚの信号線が接続されている。ま
た、回路上には、種々の配線が為されている。
１）が２つ、部品Ｃ１が一つ示されている。Ａ１および
Ｃ１は、部品名である。各部品には、Ａ００１〜Ａ００
３のうち何れかの部品番号が割り当てられている。即
ち、２つあるＦＰＧＡ部品のうち、一方にはＡ００１の
部品番号が割り当てられ、他方にはＡ００２の部品番号
が割り当てられている。また、部品Ｃ１には、Ａ００３
の部品番号が割り当てられている。部品Ｃ１には、電源
信号名Ｘの信号線と電源信号名Ｙの信号線の一端が接続
されている。電源信号名Ｘの信号線および電源信号名Ｙ
の信号線の他端は、未接続である。なお、図２には図示
していないが、各ＦＰＧＡ部品には、電源信号名Ｙの信
号線および電源信号名Ｚの信号線が接続されている。ま
た、回路上には、種々の配線が為されている。
【００１９】ＦＰＧＡ部品情報データ１４には、ＦＰＧ
Ａ部品に関する情報として、ＦＰＧＡ部品の機能を示す
機能名が定義されるとともに、ＦＰＧＡ部品に対応する
下位の論理情報とのインタフェースとしてのピン名がＦ
ＰＧＡ部品の端子番号に対応して定義されている。ＦＰ
ＧＡ部品情報データ１４は、例えば、開発者等によって
事前に定義される。ピン名は、ＦＰＧＡ部品の各端子毎
にそれぞれ定義される。ＦＰＧＡ部品情報データ１４
は、ＦＰＧＡ部品の部品番号毎に定義される。下位の論
理情報は、ＦＰＧＡ部品の機能を実現するための論理回
路を示す情報で構成される。なお、ＦＰＧＡ部品情報デ
ータ１４における各ピン名は、そのＦＰＧＡ部品に対応
する下位の論理情報とのインタフェースとして用いられ
ている。
Ａ部品に関する情報として、ＦＰＧＡ部品の機能を示す
機能名が定義されるとともに、ＦＰＧＡ部品に対応する
下位の論理情報とのインタフェースとしてのピン名がＦ
ＰＧＡ部品の端子番号に対応して定義されている。ＦＰ
ＧＡ部品情報データ１４は、例えば、開発者等によって
事前に定義される。ピン名は、ＦＰＧＡ部品の各端子毎
にそれぞれ定義される。ＦＰＧＡ部品情報データ１４
は、ＦＰＧＡ部品の部品番号毎に定義される。下位の論
理情報は、ＦＰＧＡ部品の機能を実現するための論理回
路を示す情報で構成される。なお、ＦＰＧＡ部品情報デ
ータ１４における各ピン名は、そのＦＰＧＡ部品に対応
する下位の論理情報とのインタフェースとして用いられ
ている。
【００２０】ＦＰＧＡ部品情報データ１４の一例を図３
に示す。図３には、図２に示す部品番号Ａ００１とＡ０
０２のＦＰＧＡ部品に関するＦＰＧＡ部品情報データ１
４が示されている。部品番号がＡ００１のＦＰＧＡ部品
については、機能名がＢ１に定義され、００１番のピン
名がＡ、００２番のピン名がＢ、００３番のピン名が
Ｃ、００５番のピン名がＤに定義されている。また、部
品番号がＡ００２のＦＰＧＡ部品については、機能名が
Ｂ２に定義され、００１番のピン名がＥ、００２番のピ
ン名がＦ、００３番のピン名がＧ、００４番のピン名が
Ｈ、００５番のピン名がＩに定義されている。
に示す。図３には、図２に示す部品番号Ａ００１とＡ０
０２のＦＰＧＡ部品に関するＦＰＧＡ部品情報データ１
４が示されている。部品番号がＡ００１のＦＰＧＡ部品
については、機能名がＢ１に定義され、００１番のピン
名がＡ、００２番のピン名がＢ、００３番のピン名が
Ｃ、００５番のピン名がＤに定義されている。また、部
品番号がＡ００２のＦＰＧＡ部品については、機能名が
Ｂ２に定義され、００１番のピン名がＥ、００２番のピ
ン名がＦ、００３番のピン名がＧ、００４番のピン名が
Ｈ、００５番のピン名がＩに定義されている。
【００２１】電源信号名データ１５には、電源信号線名
とその電源信号線の種類名が定義されている。電源信号
名データ１５は、例えば、図４に示すように定義され
る。図４に示す例では、図２に示す回路中の電源信号線
名に対する種類名が定義され、電源信号名ＸおよびＹが
Ｖｃｃ（電源）に定義され、電源信号線名ＺがＧｎｄ
（グランド）に定義されている。
とその電源信号線の種類名が定義されている。電源信号
名データ１５は、例えば、図４に示すように定義され
る。図４に示す例では、図２に示す回路中の電源信号線
名に対する種類名が定義され、電源信号名ＸおよびＹが
Ｖｃｃ（電源）に定義され、電源信号線名ＺがＧｎｄ
（グランド）に定義されている。
【００２２】なお、エミュレータ記述自動生成システム
には、エミュレータ記述を自動生成するためのエミュレ
ータ記述自動生成プログラムが組み込まれている。エミ
ュレータ記述自動生成システムは、エミュレータ記述自
動生成プログラムに基づいて、回路図に配置されたプロ
グラム可能なプログラマブル部品とそのプログラマブル
部品の機能を実現するための下位の論理情報とのインタ
フェース整合に使用される情報に基づいて、回路図上
で、プログラマブル部品と下位の論理情報とのインタフ
ェース整合し、回路図上に、電源部品を配置する。
には、エミュレータ記述を自動生成するためのエミュレ
ータ記述自動生成プログラムが組み込まれている。エミ
ュレータ記述自動生成システムは、エミュレータ記述自
動生成プログラムに基づいて、回路図に配置されたプロ
グラム可能なプログラマブル部品とそのプログラマブル
部品の機能を実現するための下位の論理情報とのインタ
フェース整合に使用される情報に基づいて、回路図上
で、プログラマブル部品と下位の論理情報とのインタフ
ェース整合し、回路図上に、電源部品を配置する。
【００２３】次に、図１に示すエミュレータ記述自動生
成システムの動作について説明する。図５は、エミュレ
ータ記述自動生成システムの動作を説明するためのフロ
ーチャートである。回路図データ１３が図２に示す回路
図を構成するデータであり、ＦＰＧＡ部品情報データ１
４が図３に示すようなデータであり、電源信号名データ
１５が図４に示すようなデータである場合を例に説明す
る。
成システムの動作について説明する。図５は、エミュレ
ータ記述自動生成システムの動作を説明するためのフロ
ーチャートである。回路図データ１３が図２に示す回路
図を構成するデータであり、ＦＰＧＡ部品情報データ１
４が図３に示すようなデータであり、電源信号名データ
１５が図４に示すようなデータである場合を例に説明す
る。
【００２４】論理接続抽出手段１８は、回路図データ１
３から回路の接続状態を抽出する（ステップＳ１）。即
ち、論理接続抽出手段１８は、回路中の部品や接続点等
に関する情報を抽出する。例えば、論理情報抽出手段１
８は、部品番号等の情報を抽出する。
３から回路の接続状態を抽出する（ステップＳ１）。即
ち、論理接続抽出手段１８は、回路中の部品や接続点等
に関する情報を抽出する。例えば、論理情報抽出手段１
８は、部品番号等の情報を抽出する。
【００２５】部品情報変更手段１９は、論理接続抽出手
段１８によって抽出された論理接続情報およびＦＰＧＡ
部品情報データ１４に基づいて、回路図中の各ＦＰＧＡ
部品を認識し、各ＦＰＧＡ部品の部品名を対応する機能
名に変換する（ステップＳ２）。即ち、部品番号がＡ０
０１のＦＰＧＡ部品については、図６に示すように、そ
の部品名をＢ１に変換する。同様に、部品番号がＡ００
２のＦＰＧＡ部品については、その部品名をＢ２に変換
する。
段１８によって抽出された論理接続情報およびＦＰＧＡ
部品情報データ１４に基づいて、回路図中の各ＦＰＧＡ
部品を認識し、各ＦＰＧＡ部品の部品名を対応する機能
名に変換する（ステップＳ２）。即ち、部品番号がＡ０
０１のＦＰＧＡ部品については、図６に示すように、そ
の部品名をＢ１に変換する。同様に、部品番号がＡ００
２のＦＰＧＡ部品については、その部品名をＢ２に変換
する。
【００２６】部品情報変更手段１９は、ＦＰＧＡ部品情
報データ１４に基づいて、回路中のＦＰＧＡ部品の各ピ
ン名の読み替えおよび未使用のピンのピン名を削除する
（ステップＳ３）。即ち、部品名がＢ１のＦＰＧＡ部品
については、図７に示すように、００１番のピン名をＡ
に、００２番のピン名をＢに、００３番のピン名をＣ
に、００５番のピン名をＤに置き換える。なお、ＦＰＧ
Ａ部品情報データ１４では、００４番のピンのピン名に
ついては、定義されていないので、００４番のピンにつ
いてはピン名の置き換えを行わない（未使用ピンの削
除）。また、部品名がＢ２のＦＰＧＡ部品についても、
同様に、００１番のピン名をＥに、００２番のピン名を
Ｆに、００３番のピン名をＧに、００４番のピン名をＨ
に、００５番のピン名をＩに置き換える。
報データ１４に基づいて、回路中のＦＰＧＡ部品の各ピ
ン名の読み替えおよび未使用のピンのピン名を削除する
（ステップＳ３）。即ち、部品名がＢ１のＦＰＧＡ部品
については、図７に示すように、００１番のピン名をＡ
に、００２番のピン名をＢに、００３番のピン名をＣ
に、００５番のピン名をＤに置き換える。なお、ＦＰＧ
Ａ部品情報データ１４では、００４番のピンのピン名に
ついては、定義されていないので、００４番のピンにつ
いてはピン名の置き換えを行わない（未使用ピンの削
除）。また、部品名がＢ２のＦＰＧＡ部品についても、
同様に、００１番のピン名をＥに、００２番のピン名を
Ｆに、００３番のピン名をＧに、００４番のピン名をＨ
に、００５番のピン名をＩに置き換える。
【００２７】このように、部品情報変更手段１９は、Ｆ
ＰＧＡ部品情報データ１４に基づいて、ＦＰＧＡ部品の
各端子のピン名を読み替えることによって、回路図上
で、ＦＰＧＡ部品とそのＦＰＧＡ部品に対応した下位の
論理情報とのインタフェース整合を行うことができる。
ＰＧＡ部品情報データ１４に基づいて、ＦＰＧＡ部品の
各端子のピン名を読み替えることによって、回路図上
で、ＦＰＧＡ部品とそのＦＰＧＡ部品に対応した下位の
論理情報とのインタフェース整合を行うことができる。
【００２８】電源追加手段２０は、回路中にエミュレー
タ検証に必要な論理値を出力するための電源部品が省略
されている場合には、回路中に電源部品を追加する（ス
テップＳ５）。即ち、電源追加手段２０は、電源部品を
示す情報を回路図データ１３に追加する。図２に示す回
路では、部品Ｃ１に電源部品が接続されていないので、
電源追加手段２０は、図８に示すように、部品Ｃ１に電
源部品を接続させる。即ち、電源追加手段２０は、電源
部品が接続されていない電源信号線に対して電源部品を
追加する。
タ検証に必要な論理値を出力するための電源部品が省略
されている場合には、回路中に電源部品を追加する（ス
テップＳ５）。即ち、電源追加手段２０は、電源部品を
示す情報を回路図データ１３に追加する。図２に示す回
路では、部品Ｃ１に電源部品が接続されていないので、
電源追加手段２０は、図８に示すように、部品Ｃ１に電
源部品を接続させる。即ち、電源追加手段２０は、電源
部品が接続されていない電源信号線に対して電源部品を
追加する。
【００２９】電源信号名変換手段２１は、電源信号名デ
ータ１５に基づいて、回路中の各電源信号名を対応する
信号名に変換する（ステップＳ６）。即ち、電源信号名
変換手段２１は、図９に示すように、電源信号名ＸをＶ
ｃｃに変換し、電源信号名ＺをＧｎｄに変換する。
ータ１５に基づいて、回路中の各電源信号名を対応する
信号名に変換する（ステップＳ６）。即ち、電源信号名
変換手段２１は、図９に示すように、電源信号名ＸをＶ
ｃｃに変換し、電源信号名ＺをＧｎｄに変換する。
【００３０】ところで、回路図に複数の電源信号線が表
示される場合には、電圧の種類が分かりやすいように、
電圧毎に異なる電源信号名（ＸやＹ等）が付されるのが
一般的であるが、エミュレータでは、回路の論理情報に
基づいて検証動作が為されるので、電圧という概念が存
在しない。従って、エミュレータ記述を作成する場合に
は、回路図上において、それぞれの電圧に応じた電源信
号名を付す必要がなく、それらの電源信号名を統一した
信号名にしてもよい。そして、電源信号名を統一にする
ことにより、使用信号数を減らすことができるので、生
成されるエミュレータ記述のデータ量を削減することが
できる。
示される場合には、電圧の種類が分かりやすいように、
電圧毎に異なる電源信号名（ＸやＹ等）が付されるのが
一般的であるが、エミュレータでは、回路の論理情報に
基づいて検証動作が為されるので、電圧という概念が存
在しない。従って、エミュレータ記述を作成する場合に
は、回路図上において、それぞれの電圧に応じた電源信
号名を付す必要がなく、それらの電源信号名を統一した
信号名にしてもよい。そして、電源信号名を統一にする
ことにより、使用信号数を減らすことができるので、生
成されるエミュレータ記述のデータ量を削減することが
できる。
【００３１】エミュレータ記述生成手段２２は、ステッ
プＳ１〜Ｓ６のプロセスにより修正された回路図に基づ
いてエミュレータ記述を生成する（ステップＳ７）。即
ち、エミュレータ記述生成手段２２は、図１０に示す回
路図に基づいてエミュレータ記述を生成する。そして、
エミュレータ記述生成手段２２は、生成したエミュレー
タ記述をエミュレータ記述データ１６としてデータ記憶
装置１２内に格納する。図１０は、エミュレータ記述生
成の過程で修正された回路図の一例を示す説明図であ
る。エミュレータ記述は、例えば、ＥＤＩＦ（Ｅｌｅｃ
ｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ｉｎｔｅｒｃｈａｎｇｅ
Ｆｏｒｍａｔ）の形式で生成される。
プＳ１〜Ｓ６のプロセスにより修正された回路図に基づ
いてエミュレータ記述を生成する（ステップＳ７）。即
ち、エミュレータ記述生成手段２２は、図１０に示す回
路図に基づいてエミュレータ記述を生成する。そして、
エミュレータ記述生成手段２２は、生成したエミュレー
タ記述をエミュレータ記述データ１６としてデータ記憶
装置１２内に格納する。図１０は、エミュレータ記述生
成の過程で修正された回路図の一例を示す説明図であ
る。エミュレータ記述は、例えば、ＥＤＩＦ（Ｅｌｅｃ
ｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ｉｎｔｅｒｃｈａｎｇｅ
Ｆｏｒｍａｔ）の形式で生成される。
【００３２】以上のように、本実施の形態によれば、エ
ミュレータ記述自動生成システムは、ＦＰＧＡ部品情報
データ１４に基づいて、自動的に、回路図上に配置され
ているＦＰＧＡ部品のインタフェース整合を行うので、
開発者等における負担を軽減させることができる。ま
た、自動的にインタフェース整合が為されるので、整合
結果に誤りが発生することがない。
ミュレータ記述自動生成システムは、ＦＰＧＡ部品情報
データ１４に基づいて、自動的に、回路図上に配置され
ているＦＰＧＡ部品のインタフェース整合を行うので、
開発者等における負担を軽減させることができる。ま
た、自動的にインタフェース整合が為されるので、整合
結果に誤りが発生することがない。
【００３３】また、エミュレータ記述自動生成システム
は、回路図上にエミュレータ検証のために必要な電源部
品が配置されていない場合には、自動的に、電源部品を
追加配置するので、開発者等における負担を軽減させる
ことができる。
は、回路図上にエミュレータ検証のために必要な電源部
品が配置されていない場合には、自動的に、電源部品を
追加配置するので、開発者等における負担を軽減させる
ことができる。
【００３４】さらに、エミュレータ記述自動生成システ
ムは、電源信号名データ１５に基づいて、回路中の電源
信号名を統一の信号名に変換するので、使用信号数を減
らすことができ、エミュレータ記述のデータ量を削減す
ることができる。
ムは、電源信号名データ１５に基づいて、回路中の電源
信号名を統一の信号名に変換するので、使用信号数を減
らすことができ、エミュレータ記述のデータ量を削減す
ることができる。
【００３５】なお、上記の実施の形態では、エミュレー
タ記述変換手段１７が演算処理装置１１によって実現さ
れる場合を例に説明したが、エミュレータ記述変換手段
１７は、別個独立な装置によって実現されてもよい。ま
た、プログラマブルなデバイスは、ＦＰＧＡに限定され
ない。例えば、ＰＬＤ（ＰｒｏｇｒａｍｍａｂｌｅＬｏ
ｇｉｃ Ｄｅｖｉｃｅ）であってもよい。
タ記述変換手段１７が演算処理装置１１によって実現さ
れる場合を例に説明したが、エミュレータ記述変換手段
１７は、別個独立な装置によって実現されてもよい。ま
た、プログラマブルなデバイスは、ＦＰＧＡに限定され
ない。例えば、ＰＬＤ（ＰｒｏｇｒａｍｍａｂｌｅＬｏ
ｇｉｃ Ｄｅｖｉｃｅ）であってもよい。
【００３６】
【発明の効果】本発明によれば、エミュレータ記述自動
生成システムは、電子回路中のプログラム可能なプログ
ラマブル部品とその部品の機能を実現するための下位の
論理情報とのインタフェース整合に用いられる部品情報
データに基づいて、プログラマブル部品と下位の論理情
報とのインタフェース整合を行う部品情報変更手段と、
回路図データ上に電源部品を示す情報を追加する電源追
加手段とを備えた構成にしたので、自動的に、プログラ
マブル部品におけるインタフェース整合を行うことがで
きるとともに、エミュレータ検証に必要な電源部品を追
加することができる。
生成システムは、電子回路中のプログラム可能なプログ
ラマブル部品とその部品の機能を実現するための下位の
論理情報とのインタフェース整合に用いられる部品情報
データに基づいて、プログラマブル部品と下位の論理情
報とのインタフェース整合を行う部品情報変更手段と、
回路図データ上に電源部品を示す情報を追加する電源追
加手段とを備えた構成にしたので、自動的に、プログラ
マブル部品におけるインタフェース整合を行うことがで
きるとともに、エミュレータ検証に必要な電源部品を追
加することができる。
【図１】 本発明によるエミュレータ記述自動生成シス
テムの一構成例を示すブロック図である。
テムの一構成例を示すブロック図である。
【図２】 回路図の一例を示す説明図である。
【図３】 ＦＰＧＡ部品情報データ１４の一例を示す説
明図である。
明図である。
【図４】 電源信号名データ１５の一例を示す説明図で
ある。
ある。
【図５】 エミュレータ記述自動生成システムの動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図６】 エミュレータ記述自動生成システムの動作を
説明するための説明図である。
説明するための説明図である。
【図７】 エミュレータ記述自動生成システムの動作を
説明するための説明図である。
説明するための説明図である。
【図８】 エミュレータ記述自動生成システムの動作を
説明するための説明図である。
説明するための説明図である。
【図９】 エミュレータ記述自動生成システムの動作を
説明するための説明図である。
説明するための説明図である。
【図１０】 エミュレータ記述作成の過程で修正された
回路図の一例を示す説明図である。
回路図の一例を示す説明図である。
【図１１】 従来のエミュレータ記述自動生成システム
の動作を説明するための説明図である。
の動作を説明するための説明図である。
１０ 入出力装置
１１ 演算処理装置
１２ データ記憶装置
１３ 回路図データ
１４ ＦＰＧＡ部品情報データ
１５ 電源信号名データ
１６ エミュレータ記述データ
１７ エミュレータ記述変換手段
１８ 論理接続抽出手段
１９ 部品情報変更手段
２０ 電源追加手段
２１ 電源信号名変換手段
２２ エミュレータ記述生成手段
Claims (5)
- 【請求項１】 エミュレータ上で電子回路の論理動作を
検証するのに必要なエミュレータ記述を前記電子回路の
回路図データに基づいて生成するエミュレータ記述自動
生成システムであって、 回路図に配置されたプログラム可能なプログラマブル部
品と前記プログラマブル部品の機能を実現するための下
位の論理情報とのインタフェース整合に用いられる部品
情報データと、 前記部品情報データに基づいて、前記プログラマブル部
品と前記下位の論理情報とのインタフェース整合を行う
部品情報変更手段と、 回路図データ上に、電源部品を示す情報を追加する電源
追加手段とを備えたことを特徴とするエミュレータ記述
自動生成システム。 - 【請求項２】 部品情報データには、下位の論理情報と
のインタフェースとしてのピン名がプログラマブル部品
の端子番号に対応して定義され、 部品情報変更手段は、前記部品情報データに基づいて、
プログラマブル部品の端子番号をピン名に置き換える請
求項１記載のエミュレータ記述自動生成システム。 - 【請求項３】 部品情報データは、プログラマブル部品
毎に定義され、 部品情報変更手段は、プログラマブル部品毎にインタフ
ェース整合を行う請求項２記載のエミュレータ記述自動
生成システム。 - 【請求項４】 回路図に描かれている電源信号線の信号
名を統一された信号名に変換する電源信号名変換手段を
備えた請求項１から請求項３のうち何れか１項に記載の
エミュレータ記述自動作成システム。 - 【請求項５】 エミュレータ上で電子回路の論理動作を
検証するのに必要なエミュレータ記述を前記電子回路の
回路図データに基づいて生成するエミュレータ記述自動
生成プログラムであって、 コンピュータに、 回路図に配置されたプログラム可能なプログラマブル部
品と前記プログラマブル部品の機能を実現するための下
位の論理情報とのインタフェース整合に使用される情報
に基づいて、前記プログラマブル部品と前記下位の論理
情報とのインタフェース整合を行う処理と、 回路図データ上に、電源部品を示す情報を追加する処理
とを実行させるためのエミュレータ記述自動生成プログ
ラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197420A JP3753021B2 (ja) | 2001-06-28 | 2001-06-28 | エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197420A JP3753021B2 (ja) | 2001-06-28 | 2001-06-28 | エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003016135A true JP2003016135A (ja) | 2003-01-17 |
| JP3753021B2 JP3753021B2 (ja) | 2006-03-08 |
Family
ID=19035026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001197420A Expired - Fee Related JP3753021B2 (ja) | 2001-06-28 | 2001-06-28 | エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3753021B2 (ja) |
-
2001
- 2001-06-28 JP JP2001197420A patent/JP3753021B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3753021B2 (ja) | 2006-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7168041B1 (en) | Method and apparatus for table and HDL based design entry | |
| US6536031B2 (en) | Method for generating behavior model description of circuit and apparatus for logic verification | |
| Salcic | VHDL and FPLDs in digital systems design, prototyping and customization | |
| US7895551B2 (en) | Generation of standard cell library components with increased signal routing resources | |
| US7890317B2 (en) | Apparatus and methods for importing hardware design and generating circuit interfaces | |
| US8117570B2 (en) | Integrated circuit design phase technique with virtual power switch | |
| US20050197824A1 (en) | Object-oriented design method for the time-effective and cost-effective development of production-grade embedded systems based on a standardized system architecture | |
| CN111290954B (zh) | 一种基于uvm的fpga构件可视化测试框架和方法 | |
| US7904856B2 (en) | Arrangement handling commands as control system behaviors and data system behaviors | |
| JP5056511B2 (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
| JP2003016135A (ja) | エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラム | |
| JP3256323B2 (ja) | Ｌｓｉ設計用ｃａｄシステム | |
| US8166427B1 (en) | Tracing and reporting registers removed during synthesis | |
| JP5229834B2 (ja) | 回路設計方法、回路設計システム及び記録媒体 | |
| CN112800124B (zh) | 基于接口控制文件的计算机辅助设计模型集成系统及方法 | |
| Hartnett | Integration of Digital Signal Processing Block in SymbiFlow FPGA Toolchain for Artix-7 Devices | |
| JPH1139377A (ja) | 半導体集積回路の検証方法、半導体集積回路の検証装置、及び、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| CN115774569A (zh) | 一种高集成的仿真工具模块化封装方法 | |
| JP2993165B2 (ja) | 電気回路図面の作成方法 | |
| CN118153509A (zh) | 一种实现fpga的布局布线的方法及装置 | |
| JP2008117136A (ja) | 検証支援プログラム、記録媒体、検証支援装置および検証支援方法 | |
| KR20050051207A (ko) | Ａｍｂａ시스템 집적 회로의 레지스터 전송 단계 코드의자동 통합 방법 | |
| JPH05258001A (ja) | データ構造と素子ライブラリの結合システム | |
| JPH07306879A (ja) | ネットリスト・ハードウェア記述変換装置 | |
| JPS63115270A (ja) | Ｃａｄシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
| TRDD | Decision of grant or rejection written | ||
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051116 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |