JP3753021B2 - エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラム - Google Patents
エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラム Download PDFInfo
- Publication number
- JP3753021B2 JP3753021B2 JP2001197420A JP2001197420A JP3753021B2 JP 3753021 B2 JP3753021 B2 JP 3753021B2 JP 2001197420 A JP2001197420 A JP 2001197420A JP 2001197420 A JP2001197420 A JP 2001197420A JP 3753021 B2 JP3753021 B2 JP 3753021B2
- Authority
- JP
- Japan
- Prior art keywords
- emulator
- information
- component
- programmable
- programmable component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子回路の論理動作をエミュレータ上で検証させるために必要なエミュレータ記述を電子回路の回路図から自動生成するエミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラムに関する。
【０００２】
【従来の技術】
電子回路の論理動作の検証をエミュレータ上で行う場合には、エミュレータが使用することができる論理情報データであるエミュレータ記述を事前に生成する必要がある。そして、そのようなエミュレータ記述を電子回路の回路図から生成することができるエミュレータ記述自動生成システムがある。
【０００３】
そのようなエミュレータ記述自動生成システムでは、回路図上にＦＰＧＡ等のプログラム可能なプログラマブル部品が配置された場合には、エミュレータ記述を生成するに先だって、回路図上で、プログラマブル部品とそのプログラマブル部品の機能を実現するための下位の論理情報とのインタフェース整合を行う必要がある。具体的には、プログラマブル部品のピン名を下位の論理情報に対応して読み替える必要がある。下位の論理情報は、例えば、プログラマブル部品の機能を実現するための論理回路を示す情報で構成される。
【０００４】
例えば、図１１（ａ）に示すように、ピン番号が００１〜００５のピンを有するＦＰＧＡが回路図に配置され、そのＦＰＧＡに対応した下位の論理回路が、図１１（ｂ）に示すように、入力ポートＡ〜Ｄ（インタフェース名）および出力ポートＥ（インタフェース名）を有している場合には、図１１（ｃ）に示すように、００１番のピン名をＡに、００２番のピン名をＢに、００３番のピン名をＣに、００４番のピン名をＤに、００５番のピン名をＥにといったように、ＦＰＧＡの各ピン名を下位の論理情報に対応して読み替えることによって、インタフェース整合を行う必要がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のエミュレータ記述自動生成システムでは、プログラマブル部品におけるインタフェース整合は、手動で行う必要があるので、開発者等における負担が増すとともに、整合結果に誤りが生じやすいという課題がある。特に、回路図に、複数のプログラマブル部品が配置される場合には、それぞれのプログラマブル部品においてインタフェース整合を行う必要があるので、その可能性がより高くなる。
【０００８】
そこで、本発明は、エミュレータ記述を生成するに先だって、回路図上で、プログラマブル部品におけるインタフェース整合を自動的に行うことができるエミュレータ記述自動生成システムおよびエミュレータ記述自動生成システムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明によるエミュレータ記述自動生成システムは、エミュレータ上で電子回路の論理動作を検証するのに必要なエミュレータ記述を前記電子回路の回路図データに基づいて生成するエミュレータ記述自動生成システムであって、回路図に配置されたプログラム可能なプログラマブル部品毎に、少なくとも前記プログラマブル部品が論理回路を実装することにより実現される電子回路の機能を示す情報と、プログラマブル部品の端子に対応する前記論理回路の情報を示す下位の論理情報に用いられる入出力ポートを示す情報とを含むプログラマブル部品情報データを記憶するデータ記憶装置と、演算処理装置による処理によって実現され、前記データ記憶装置に記憶されるプログラマブル部品情報データに基づいて、前記回路図データにおいて、プログラマブル部品と下位の論理情報とを対応づけ、ブログラマブル部品の端子を示す情報を、前記端子に対応する下位の論理情報に用いられる入出力ポートを示す情報に置き換える部品情報変更手段と、演算処理装置による処理によって実現され、前記部品情報変更手段によって置き換えられた回路図データに基づいて、プログラマブル部品の各端子の入出力動作を、該プログラマブル部品に対応する下位の論理情報が示す各入出力ポートの入出力動作に変換して、エミュレータ記述を生成するエミュレータ記述生成手段とを備えたことを特徴とする。
【００１０】
また、データ記憶装置は、下位の論理情報に用いられる入出力ポートを示す情報としてのピン名がプログラマブル部品の端子番号に対応して定義されたプログラマブル部品情報データを記憶し、部品情報変更手段は、前記プログラマブル部品情報データに基づいて、ブログラマブル部品の端子番号をピン名に置き換えてもよい。このようにすれば、エミュレータ記述自動生成システムは、回路図上で、プログラマブル部品におけるインタフェース整合を自動的に行うことができる。下位の論理情報は、例えば、プログラマブル部品の機能を実現するための論理回路を示す情報である。
【００１３】
本発明によるエミュレータ記述自動生成プログラムは、エミュレータ上で電子回路の論理動作を検証するのに必要なエミュレータ記述を前記電子回路の回路図データに基づいて生成するエミュレータ記述自動生成プログラムであって、回路図に配置されたプログラム可能なプログラマブル部品毎に、少なくとも前記プログラマブル部品が論理回路を実装することにより実現される電子回路の機能を示す情報と、プログラマブル部品の端子に対応する前記論理回路の情報を示す下位の論理情報に用いられる入出力ポートを示す情報とを含むプログラマブル部品情報データを記憶するコンピュータに搭載されるエミュレータ記述自動生成プログラムにおいて、前記コンピュータに、前記プログラマブル部品情報データに基づいて、前記回路図データにおいて、プログラマブル部品と下位の論理情報とを対応づけ、ブログラマブル部品の端子を示す情報を、前記端子に対応する下位の論理情報に用いられる入出力ポートを示す情報に置き換える処理、および前記置き換えられた回路図データに基づいて、プログラマブル部品の各端子の入出力動作を、該プログラマブル部品に対応する下位の論理情報が示す各入出力ポートの入出力動作に変換して、エミュレータ記述を生成する処理を実行させることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明による実施の形態について図面を参照して説明する。図１は、本発明によるエミュレータ記述自動生成システムの一構成例を示すブロック図である。
【００１５】
図１に示すエミュレータ記述自動生成システムは、入出力装置１０、演算処理装置１１、データ記憶装置１２およびエミュレータ記述変換手段１７を備えている。入出力装置１０、データ記憶装置１２およびエミュレータ記述変換手段１７は、演算処理装置１１に接続されている。エミュレータ記述自動生成システムは、例えば、ＥＷＳ（エンジニアリングワークステーション）上で実現される。
【００１６】
エミュレータ記述変換手段１７は、論理接続抽出手段１８、部品情報変更手段１９、電源追加手段２０、電源信号名変換手段２１およびエミュレータ記述生成手段２２を備えている。エミュレータ記述変換手段１７は、演算処理装置１１による処理によって実現される。エミュレータ記述変換手段１７は、例えば、ソフトウェアプログラムによって実現される。データ記憶装置１２は、回路図データ１３、ＦＰＧＡ部品情報データ１４、電源信号名データ１５およびエミュレータ記述データ１６を格納している。
【００１７】
回路図データ１３は、電子回路の回路図を構成するデータである。例えば、図２に示すような電子回路の回路図を構成するデータが回路図データ１３としてデータ記憶装置１２内に格納される。
【００１８】
図２に示す回路図には、ＦＰＧＡ部品（Ａ１）が２つ、部品Ｃ１が一つ示されている。Ａ１およびＣ１は、部品名である。各部品には、Ａ００１〜Ａ００３のうち何れかの部品番号が割り当てられている。即ち、２つあるＦＰＧＡ部品のうち、一方にはＡ００１の部品番号が割り当てられ、他方にはＡ００２の部品番号が割り当てられている。また、部品Ｃ１には、Ａ００３の部品番号が割り当てられている。部品Ｃ１には、電源信号名Ｘの信号線と電源信号名Ｙの信号線の一端が接続されている。電源信号名Ｘの信号線および電源信号名Ｙの信号線の他端は、未接続である。なお、図２には図示していないが、各ＦＰＧＡ部品には、電源信号名Ｙの信号線および電源信号名Ｚの信号線が接続されている。また、回路上には、種々の配線が為されている。
【００１９】
ＦＰＧＡ部品情報データ１４には、ＦＰＧＡ部品に関する情報として、ＦＰＧＡ部品の機能を示す機能名が定義されるとともに、ＦＰＧＡ部品に対応する下位の論理情報とのインタフェースとしてのピン名がＦＰＧＡ部品の端子番号に対応して定義されている。ＦＰＧＡ部品情報データ１４は、例えば、開発者等によって事前に定義される。ピン名は、ＦＰＧＡ部品の各端子毎にそれぞれ定義される。ＦＰＧＡ部品情報データ１４は、ＦＰＧＡ部品の部品番号毎に定義される。下位の論理情報は、ＦＰＧＡ部品の機能を実現するための論理回路を示す情報で構成される。なお、ＦＰＧＡ部品情報データ１４における各ピン名は、そのＦＰＧＡ部品に対応する下位の論理情報とのインタフェースとして用いられている。
【００２０】
ＦＰＧＡ部品情報データ１４の一例を図３に示す。図３には、図２に示す部品番号Ａ００１とＡ００２のＦＰＧＡ部品に関するＦＰＧＡ部品情報データ１４が示されている。部品番号がＡ００１のＦＰＧＡ部品については、機能名がＢ１に定義され、００１番のピン名がＡ、００２番のピン名がＢ、００３番のピン名がＣ、００５番のピン名がＤに定義されている。また、部品番号がＡ００２のＦＰＧＡ部品については、機能名がＢ２に定義され、００１番のピン名がＥ、００２番のピン名がＦ、００３番のピン名がＧ、００４番のピン名がＨ、００５番のピン名がＩに定義されている。
【００２１】
電源信号名データ１５には、電源信号線名とその電源信号線の種類名が定義されている。電源信号名データ１５は、例えば、図４に示すように定義される。図４に示す例では、図２に示す回路中の電源信号線名に対する種類名が定義され、電源信号名ＸおよびＹがＶｃｃ（電源）に定義され、電源信号線名ＺがＧｎｄ（グランド）に定義されている。
【００２２】
なお、エミュレータ記述自動生成システムには、エミュレータ記述を自動生成するためのエミュレータ記述自動生成プログラムが組み込まれている。エミュレータ記述自動生成システムは、エミュレータ記述自動生成プログラムに基づいて、回路図に配置されたプログラム可能なプログラマブル部品とそのプログラマブル部品の機能を実現するための下位の論理情報とのインタフェース整合に使用される情報に基づいて、回路図上で、プログラマブル部品と下位の論理情報とのインタフェース整合し、回路図上に、電源部品を配置する。
【００２３】
次に、図１に示すエミュレータ記述自動生成システムの動作について説明する。図５は、エミュレータ記述自動生成システムの動作を説明するためのフローチャートである。回路図データ１３が図２に示す回路図を構成するデータであり、ＦＰＧＡ部品情報データ１４が図３に示すようなデータであり、電源信号名データ１５が図４に示すようなデータである場合を例に説明する。
【００２４】
論理接続抽出手段１８は、回路図データ１３から回路の接続状態を抽出する（ステップＳ１）。即ち、論理接続抽出手段１８は、回路中の部品や接続点等に関する情報を抽出する。例えば、論理情報抽出手段１８は、部品番号等の情報を抽出する。
【００２５】
部品情報変更手段１９は、論理接続抽出手段１８によって抽出された論理接続情報およびＦＰＧＡ部品情報データ１４に基づいて、回路図中の各ＦＰＧＡ部品を認識し、各ＦＰＧＡ部品の部品名を対応する機能名に変換する（ステップＳ２）。即ち、部品番号がＡ００１のＦＰＧＡ部品については、図６に示すように、その部品名をＢ１に変換する。同様に、部品番号がＡ００２のＦＰＧＡ部品については、その部品名をＢ２に変換する。
【００２６】
部品情報変更手段１９は、ＦＰＧＡ部品情報データ１４に基づいて、回路中のＦＰＧＡ部品の各ピン名の読み替えおよび未使用のピンのピン名を削除する（ステップＳ３）。即ち、部品名がＢ１のＦＰＧＡ部品については、図７に示すように、００１番のピン名をＡに、００２番のピン名をＢに、００３番のピン名をＣに、００５番のピン名をＤに置き換える。なお、ＦＰＧＡ部品情報データ１４では、００４番のピンのピン名については、定義されていないので、００４番のピンについてはピン名の置き換えを行わない（未使用ピンの削除）。また、部品名がＢ２のＦＰＧＡ部品についても、同様に、００１番のピン名をＥに、００２番のピン名をＦに、００３番のピン名をＧに、００４番のピン名をＨに、００５番のピン名をＩに置き換える。
【００２７】
このように、部品情報変更手段１９は、ＦＰＧＡ部品情報データ１４に基づいて、ＦＰＧＡ部品の各端子のピン名を読み替えることによって、回路図上で、ＦＰＧＡ部品とそのＦＰＧＡ部品に対応した下位の論理情報とのインタフェース整合を行うことができる。
【００２８】
電源追加手段２０は、回路中にエミュレータ検証に必要な論理値を出力するための電源部品が省略されている場合には、回路中に電源部品を追加する（ステップＳ５）。即ち、電源追加手段２０は、電源部品を示す情報を回路図データ１３に追加する。図２に示す回路では、部品Ｃ１に電源部品が接続されていないので、電源追加手段２０は、図８に示すように、部品Ｃ１に電源部品を接続させる。即ち、電源追加手段２０は、電源部品が接続されていない電源信号線に対して電源部品を追加する。
【００２９】
電源信号名変換手段２１は、電源信号名データ１５に基づいて、回路中の各電源信号名を対応する信号名に変換する（ステップＳ６）。即ち、電源信号名変換手段２１は、図９に示すように、電源信号名ＸをＶｃｃに変換し、電源信号名ＺをＧｎｄに変換する。
【００３１】
エミュレータ記述生成手段２２は、ステップＳ１〜Ｓ６のプロセスにより修正された回路図に基づいてエミュレータ記述を生成する（ステップＳ７）。即ち、エミュレータ記述生成手段２２は、図１０に示す回路図に基づいてエミュレータ記述を生成する。そして、エミュレータ記述生成手段２２は、生成したエミュレータ記述をエミュレータ記述データ１６としてデータ記憶装置１２内に格納する。図１０は、エミュレータ記述生成の過程で修正された回路図の一例を示す説明図である。エミュレータ記述は、例えば、ＥＤＩＦ（Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ｉｎｔｅｒｃｈａｎｇｅ Ｆｏｒｍａｔ）の形式で生成される。
【００３２】
以上のように、本実施の形態によれば、エミュレータ記述自動生成システムは、ＦＰＧＡ部品情報データ１４に基づいて、自動的に、回路図上に配置されているＦＰＧＡ部品のインタフェース整合を行うので、開発者等における負担を軽減させることができる。また、自動的にインタフェース整合が為されるので、整合結果に誤りが発生することがない。
【００３５】
なお、上記の実施の形態では、エミュレータ記述変換手段１７が演算処理装置１１によって実現される場合を例に説明したが、エミュレータ記述変換手段１７は、別個独立な装置によって実現されてもよい。また、プログラマブルなデバイスは、ＦＰＧＡに限定されない。例えば、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）であってもよい。
【００３６】
【発明の効果】
本発明によれば、エミュレータ記述自動生成システムは、電子回路中のプログラム可能なプログラマブル部品とその部品の機能を実現するための下位の論理情報とのインタフェース整合に用いられるプログラマブル部品情報データに基づいて、プログラマブル部品と下位の論理情報とのインタフェース整合を行う部品情報変更手段を備えた構成にしたので、自動的に、プログラマブル部品におけるインタフェース整合を行うことができる。
【図面の簡単な説明】
【図１】 本発明によるエミュレータ記述自動生成システムの一構成例を示すブロック図である。
【図２】 回路図の一例を示す説明図である。
【図３】 ＦＰＧＡ部品情報データ１４の一例を示す説明図である。
【図４】 電源信号名データ１５の一例を示す説明図である。
【図５】 エミュレータ記述自動生成システムの動作を説明するためのフローチャートである。
【図６】 エミュレータ記述自動生成システムの動作を説明するための説明図である。
【図７】 エミュレータ記述自動生成システムの動作を説明するための説明図である。
【図８】 エミュレータ記述自動生成システムの動作を説明するための説明図である。
【図９】 エミュレータ記述自動生成システムの動作を説明するための説明図である。
【図１０】 エミュレータ記述作成の過程で修正された回路図の一例を示す説明図である。
【図１１】 従来のエミュレータ記述自動生成システムの動作を説明するための説明図である。
【符号の説明】
１０ 入出力装置
１１ 演算処理装置
１２ データ記憶装置
１３ 回路図データ
１４ ＦＰＧＡ部品情報データ
１５ 電源信号名データ
１６ エミュレータ記述データ
１７ エミュレータ記述変換手段
１８ 論理接続抽出手段
１９ 部品情報変更手段
２０ 電源追加手段
２１ 電源信号名変換手段
２２ エミュレータ記述生成手段
【発明の属する技術分野】
本発明は、電子回路の論理動作をエミュレータ上で検証させるために必要なエミュレータ記述を電子回路の回路図から自動生成するエミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラムに関する。
【０００２】
【従来の技術】
電子回路の論理動作の検証をエミュレータ上で行う場合には、エミュレータが使用することができる論理情報データであるエミュレータ記述を事前に生成する必要がある。そして、そのようなエミュレータ記述を電子回路の回路図から生成することができるエミュレータ記述自動生成システムがある。
【０００３】
そのようなエミュレータ記述自動生成システムでは、回路図上にＦＰＧＡ等のプログラム可能なプログラマブル部品が配置された場合には、エミュレータ記述を生成するに先だって、回路図上で、プログラマブル部品とそのプログラマブル部品の機能を実現するための下位の論理情報とのインタフェース整合を行う必要がある。具体的には、プログラマブル部品のピン名を下位の論理情報に対応して読み替える必要がある。下位の論理情報は、例えば、プログラマブル部品の機能を実現するための論理回路を示す情報で構成される。
【０００４】
例えば、図１１（ａ）に示すように、ピン番号が００１〜００５のピンを有するＦＰＧＡが回路図に配置され、そのＦＰＧＡに対応した下位の論理回路が、図１１（ｂ）に示すように、入力ポートＡ〜Ｄ（インタフェース名）および出力ポートＥ（インタフェース名）を有している場合には、図１１（ｃ）に示すように、００１番のピン名をＡに、００２番のピン名をＢに、００３番のピン名をＣに、００４番のピン名をＤに、００５番のピン名をＥにといったように、ＦＰＧＡの各ピン名を下位の論理情報に対応して読み替えることによって、インタフェース整合を行う必要がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のエミュレータ記述自動生成システムでは、プログラマブル部品におけるインタフェース整合は、手動で行う必要があるので、開発者等における負担が増すとともに、整合結果に誤りが生じやすいという課題がある。特に、回路図に、複数のプログラマブル部品が配置される場合には、それぞれのプログラマブル部品においてインタフェース整合を行う必要があるので、その可能性がより高くなる。
【０００８】
そこで、本発明は、エミュレータ記述を生成するに先だって、回路図上で、プログラマブル部品におけるインタフェース整合を自動的に行うことができるエミュレータ記述自動生成システムおよびエミュレータ記述自動生成システムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明によるエミュレータ記述自動生成システムは、エミュレータ上で電子回路の論理動作を検証するのに必要なエミュレータ記述を前記電子回路の回路図データに基づいて生成するエミュレータ記述自動生成システムであって、回路図に配置されたプログラム可能なプログラマブル部品毎に、少なくとも前記プログラマブル部品が論理回路を実装することにより実現される電子回路の機能を示す情報と、プログラマブル部品の端子に対応する前記論理回路の情報を示す下位の論理情報に用いられる入出力ポートを示す情報とを含むプログラマブル部品情報データを記憶するデータ記憶装置と、演算処理装置による処理によって実現され、前記データ記憶装置に記憶されるプログラマブル部品情報データに基づいて、前記回路図データにおいて、プログラマブル部品と下位の論理情報とを対応づけ、ブログラマブル部品の端子を示す情報を、前記端子に対応する下位の論理情報に用いられる入出力ポートを示す情報に置き換える部品情報変更手段と、演算処理装置による処理によって実現され、前記部品情報変更手段によって置き換えられた回路図データに基づいて、プログラマブル部品の各端子の入出力動作を、該プログラマブル部品に対応する下位の論理情報が示す各入出力ポートの入出力動作に変換して、エミュレータ記述を生成するエミュレータ記述生成手段とを備えたことを特徴とする。
【００１０】
また、データ記憶装置は、下位の論理情報に用いられる入出力ポートを示す情報としてのピン名がプログラマブル部品の端子番号に対応して定義されたプログラマブル部品情報データを記憶し、部品情報変更手段は、前記プログラマブル部品情報データに基づいて、ブログラマブル部品の端子番号をピン名に置き換えてもよい。このようにすれば、エミュレータ記述自動生成システムは、回路図上で、プログラマブル部品におけるインタフェース整合を自動的に行うことができる。下位の論理情報は、例えば、プログラマブル部品の機能を実現するための論理回路を示す情報である。
【００１３】
本発明によるエミュレータ記述自動生成プログラムは、エミュレータ上で電子回路の論理動作を検証するのに必要なエミュレータ記述を前記電子回路の回路図データに基づいて生成するエミュレータ記述自動生成プログラムであって、回路図に配置されたプログラム可能なプログラマブル部品毎に、少なくとも前記プログラマブル部品が論理回路を実装することにより実現される電子回路の機能を示す情報と、プログラマブル部品の端子に対応する前記論理回路の情報を示す下位の論理情報に用いられる入出力ポートを示す情報とを含むプログラマブル部品情報データを記憶するコンピュータに搭載されるエミュレータ記述自動生成プログラムにおいて、前記コンピュータに、前記プログラマブル部品情報データに基づいて、前記回路図データにおいて、プログラマブル部品と下位の論理情報とを対応づけ、ブログラマブル部品の端子を示す情報を、前記端子に対応する下位の論理情報に用いられる入出力ポートを示す情報に置き換える処理、および前記置き換えられた回路図データに基づいて、プログラマブル部品の各端子の入出力動作を、該プログラマブル部品に対応する下位の論理情報が示す各入出力ポートの入出力動作に変換して、エミュレータ記述を生成する処理を実行させることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明による実施の形態について図面を参照して説明する。図１は、本発明によるエミュレータ記述自動生成システムの一構成例を示すブロック図である。
【００１５】
図１に示すエミュレータ記述自動生成システムは、入出力装置１０、演算処理装置１１、データ記憶装置１２およびエミュレータ記述変換手段１７を備えている。入出力装置１０、データ記憶装置１２およびエミュレータ記述変換手段１７は、演算処理装置１１に接続されている。エミュレータ記述自動生成システムは、例えば、ＥＷＳ（エンジニアリングワークステーション）上で実現される。
【００１６】
エミュレータ記述変換手段１７は、論理接続抽出手段１８、部品情報変更手段１９、電源追加手段２０、電源信号名変換手段２１およびエミュレータ記述生成手段２２を備えている。エミュレータ記述変換手段１７は、演算処理装置１１による処理によって実現される。エミュレータ記述変換手段１７は、例えば、ソフトウェアプログラムによって実現される。データ記憶装置１２は、回路図データ１３、ＦＰＧＡ部品情報データ１４、電源信号名データ１５およびエミュレータ記述データ１６を格納している。
【００１７】
回路図データ１３は、電子回路の回路図を構成するデータである。例えば、図２に示すような電子回路の回路図を構成するデータが回路図データ１３としてデータ記憶装置１２内に格納される。
【００１８】
図２に示す回路図には、ＦＰＧＡ部品（Ａ１）が２つ、部品Ｃ１が一つ示されている。Ａ１およびＣ１は、部品名である。各部品には、Ａ００１〜Ａ００３のうち何れかの部品番号が割り当てられている。即ち、２つあるＦＰＧＡ部品のうち、一方にはＡ００１の部品番号が割り当てられ、他方にはＡ００２の部品番号が割り当てられている。また、部品Ｃ１には、Ａ００３の部品番号が割り当てられている。部品Ｃ１には、電源信号名Ｘの信号線と電源信号名Ｙの信号線の一端が接続されている。電源信号名Ｘの信号線および電源信号名Ｙの信号線の他端は、未接続である。なお、図２には図示していないが、各ＦＰＧＡ部品には、電源信号名Ｙの信号線および電源信号名Ｚの信号線が接続されている。また、回路上には、種々の配線が為されている。
【００１９】
ＦＰＧＡ部品情報データ１４には、ＦＰＧＡ部品に関する情報として、ＦＰＧＡ部品の機能を示す機能名が定義されるとともに、ＦＰＧＡ部品に対応する下位の論理情報とのインタフェースとしてのピン名がＦＰＧＡ部品の端子番号に対応して定義されている。ＦＰＧＡ部品情報データ１４は、例えば、開発者等によって事前に定義される。ピン名は、ＦＰＧＡ部品の各端子毎にそれぞれ定義される。ＦＰＧＡ部品情報データ１４は、ＦＰＧＡ部品の部品番号毎に定義される。下位の論理情報は、ＦＰＧＡ部品の機能を実現するための論理回路を示す情報で構成される。なお、ＦＰＧＡ部品情報データ１４における各ピン名は、そのＦＰＧＡ部品に対応する下位の論理情報とのインタフェースとして用いられている。
【００２０】
ＦＰＧＡ部品情報データ１４の一例を図３に示す。図３には、図２に示す部品番号Ａ００１とＡ００２のＦＰＧＡ部品に関するＦＰＧＡ部品情報データ１４が示されている。部品番号がＡ００１のＦＰＧＡ部品については、機能名がＢ１に定義され、００１番のピン名がＡ、００２番のピン名がＢ、００３番のピン名がＣ、００５番のピン名がＤに定義されている。また、部品番号がＡ００２のＦＰＧＡ部品については、機能名がＢ２に定義され、００１番のピン名がＥ、００２番のピン名がＦ、００３番のピン名がＧ、００４番のピン名がＨ、００５番のピン名がＩに定義されている。
【００２１】
電源信号名データ１５には、電源信号線名とその電源信号線の種類名が定義されている。電源信号名データ１５は、例えば、図４に示すように定義される。図４に示す例では、図２に示す回路中の電源信号線名に対する種類名が定義され、電源信号名ＸおよびＹがＶｃｃ（電源）に定義され、電源信号線名ＺがＧｎｄ（グランド）に定義されている。
【００２２】
なお、エミュレータ記述自動生成システムには、エミュレータ記述を自動生成するためのエミュレータ記述自動生成プログラムが組み込まれている。エミュレータ記述自動生成システムは、エミュレータ記述自動生成プログラムに基づいて、回路図に配置されたプログラム可能なプログラマブル部品とそのプログラマブル部品の機能を実現するための下位の論理情報とのインタフェース整合に使用される情報に基づいて、回路図上で、プログラマブル部品と下位の論理情報とのインタフェース整合し、回路図上に、電源部品を配置する。
【００２３】
次に、図１に示すエミュレータ記述自動生成システムの動作について説明する。図５は、エミュレータ記述自動生成システムの動作を説明するためのフローチャートである。回路図データ１３が図２に示す回路図を構成するデータであり、ＦＰＧＡ部品情報データ１４が図３に示すようなデータであり、電源信号名データ１５が図４に示すようなデータである場合を例に説明する。
【００２４】
論理接続抽出手段１８は、回路図データ１３から回路の接続状態を抽出する（ステップＳ１）。即ち、論理接続抽出手段１８は、回路中の部品や接続点等に関する情報を抽出する。例えば、論理情報抽出手段１８は、部品番号等の情報を抽出する。
【００２５】
部品情報変更手段１９は、論理接続抽出手段１８によって抽出された論理接続情報およびＦＰＧＡ部品情報データ１４に基づいて、回路図中の各ＦＰＧＡ部品を認識し、各ＦＰＧＡ部品の部品名を対応する機能名に変換する（ステップＳ２）。即ち、部品番号がＡ００１のＦＰＧＡ部品については、図６に示すように、その部品名をＢ１に変換する。同様に、部品番号がＡ００２のＦＰＧＡ部品については、その部品名をＢ２に変換する。
【００２６】
部品情報変更手段１９は、ＦＰＧＡ部品情報データ１４に基づいて、回路中のＦＰＧＡ部品の各ピン名の読み替えおよび未使用のピンのピン名を削除する（ステップＳ３）。即ち、部品名がＢ１のＦＰＧＡ部品については、図７に示すように、００１番のピン名をＡに、００２番のピン名をＢに、００３番のピン名をＣに、００５番のピン名をＤに置き換える。なお、ＦＰＧＡ部品情報データ１４では、００４番のピンのピン名については、定義されていないので、００４番のピンについてはピン名の置き換えを行わない（未使用ピンの削除）。また、部品名がＢ２のＦＰＧＡ部品についても、同様に、００１番のピン名をＥに、００２番のピン名をＦに、００３番のピン名をＧに、００４番のピン名をＨに、００５番のピン名をＩに置き換える。
【００２７】
このように、部品情報変更手段１９は、ＦＰＧＡ部品情報データ１４に基づいて、ＦＰＧＡ部品の各端子のピン名を読み替えることによって、回路図上で、ＦＰＧＡ部品とそのＦＰＧＡ部品に対応した下位の論理情報とのインタフェース整合を行うことができる。
【００２８】
電源追加手段２０は、回路中にエミュレータ検証に必要な論理値を出力するための電源部品が省略されている場合には、回路中に電源部品を追加する（ステップＳ５）。即ち、電源追加手段２０は、電源部品を示す情報を回路図データ１３に追加する。図２に示す回路では、部品Ｃ１に電源部品が接続されていないので、電源追加手段２０は、図８に示すように、部品Ｃ１に電源部品を接続させる。即ち、電源追加手段２０は、電源部品が接続されていない電源信号線に対して電源部品を追加する。
【００２９】
電源信号名変換手段２１は、電源信号名データ１５に基づいて、回路中の各電源信号名を対応する信号名に変換する（ステップＳ６）。即ち、電源信号名変換手段２１は、図９に示すように、電源信号名ＸをＶｃｃに変換し、電源信号名ＺをＧｎｄに変換する。
【００３１】
エミュレータ記述生成手段２２は、ステップＳ１〜Ｓ６のプロセスにより修正された回路図に基づいてエミュレータ記述を生成する（ステップＳ７）。即ち、エミュレータ記述生成手段２２は、図１０に示す回路図に基づいてエミュレータ記述を生成する。そして、エミュレータ記述生成手段２２は、生成したエミュレータ記述をエミュレータ記述データ１６としてデータ記憶装置１２内に格納する。図１０は、エミュレータ記述生成の過程で修正された回路図の一例を示す説明図である。エミュレータ記述は、例えば、ＥＤＩＦ（Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ｉｎｔｅｒｃｈａｎｇｅ Ｆｏｒｍａｔ）の形式で生成される。
【００３２】
以上のように、本実施の形態によれば、エミュレータ記述自動生成システムは、ＦＰＧＡ部品情報データ１４に基づいて、自動的に、回路図上に配置されているＦＰＧＡ部品のインタフェース整合を行うので、開発者等における負担を軽減させることができる。また、自動的にインタフェース整合が為されるので、整合結果に誤りが発生することがない。
【００３５】
なお、上記の実施の形態では、エミュレータ記述変換手段１７が演算処理装置１１によって実現される場合を例に説明したが、エミュレータ記述変換手段１７は、別個独立な装置によって実現されてもよい。また、プログラマブルなデバイスは、ＦＰＧＡに限定されない。例えば、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）であってもよい。
【００３６】
【発明の効果】
本発明によれば、エミュレータ記述自動生成システムは、電子回路中のプログラム可能なプログラマブル部品とその部品の機能を実現するための下位の論理情報とのインタフェース整合に用いられるプログラマブル部品情報データに基づいて、プログラマブル部品と下位の論理情報とのインタフェース整合を行う部品情報変更手段を備えた構成にしたので、自動的に、プログラマブル部品におけるインタフェース整合を行うことができる。
【図面の簡単な説明】
【図１】 本発明によるエミュレータ記述自動生成システムの一構成例を示すブロック図である。
【図２】 回路図の一例を示す説明図である。
【図３】 ＦＰＧＡ部品情報データ１４の一例を示す説明図である。
【図４】 電源信号名データ１５の一例を示す説明図である。
【図５】 エミュレータ記述自動生成システムの動作を説明するためのフローチャートである。
【図６】 エミュレータ記述自動生成システムの動作を説明するための説明図である。
【図７】 エミュレータ記述自動生成システムの動作を説明するための説明図である。
【図８】 エミュレータ記述自動生成システムの動作を説明するための説明図である。
【図９】 エミュレータ記述自動生成システムの動作を説明するための説明図である。
【図１０】 エミュレータ記述作成の過程で修正された回路図の一例を示す説明図である。
【図１１】 従来のエミュレータ記述自動生成システムの動作を説明するための説明図である。
【符号の説明】
１０ 入出力装置
１１ 演算処理装置
１２ データ記憶装置
１３ 回路図データ
１４ ＦＰＧＡ部品情報データ
１５ 電源信号名データ
１６ エミュレータ記述データ
１７ エミュレータ記述変換手段
１８ 論理接続抽出手段
１９ 部品情報変更手段
２０ 電源追加手段
２１ 電源信号名変換手段
２２ エミュレータ記述生成手段
Claims (3)
- エミュレータ上で電子回路の論理動作を検証するのに必要なエミュレータ記述を前記電子回路の回路図データに基づいて生成するエミュレータ記述自動生成システムであって、
回路図に配置されたプログラム可能なプログラマブル部品毎に、少なくとも前記プログラマブル部品が論理回路を実装することにより実現される電子回路の機能を示す情報と、プログラマブル部品の端子に対応する前記論理回路の情報を示す下位の論理情報に用いられる入出力ポートを示す情報とを含むプログラマブル部品情報データを記憶するデータ記憶装置と、
演算処理装置による処理によって実現され、前記データ記憶装置に記憶されるプログラマブル部品情報データに基づいて、前記回路図データにおいて、プログラマブル部品と下位の論理情報とを対応づけ、ブログラマブル部品の端子を示す情報を、前記端子に対応する下位の論理情報に用いられる入出力ポートを示す情報に置き換える部品情報変更手段と、
演算処理装置による処理によって実現され、前記部品情報変更手段によって置き換えられた回路図データに基づいて、プログラマブル部品の各端子の入出力動作を、該プログラマブル部品に対応する下位の論理情報が示す各入出力ポートの入出力動作に変換して、エミュレータ記述を生成するエミュレータ記述生成手段とを
備えたことを特徴とするエミュレータ記述自動生成システム。 - データ記憶装置は、下位の論理情報に用いられる入出力ポートを示す情報としてのピン名がプログラマブル部品の端子番号に対応して定義されたプログラマブル部品情報データを記憶し、
部品情報変更手段は、前記プログラマブル部品情報データに基づいて、ブログラマブル部品の端子番号をピン名に置き換える
請求項１記載のエミュレータ記述自動作成システム。 - エミュレータ上で電子回路の論理動作を検証するのに必要なエミュレータ記述を前記電子回路の回路図データに基づいて生成するエミュレータ記述自動生成プログラムであって、
回路図に配置されたプログラム可能なプログラマブル部品毎に、少なくとも前記プログラマブル部品が論理回路を実装することにより実現される電子回路の機能を示す情報と、プログラマブル部品の端子に対応する前記論理回路の情報を示す下位の論理情報に用いられる入出力ポートを示す情報とを含むプログラマブル部品情報データを記憶するコンピュータに搭載されるエミュレータ記述自動生成プログラムにおいて、
前記コンピュータに、
前記プログラマブル部品情報データに基づいて、前記回路図データにおいて、プログラマブル部品と下位の論理情報とを対応づけ、ブログラマブル部品の端子を示す情報を、前記端子に対応する下位の論理情報に用いられる入出力ポートを示す情報に置き換える処理、および
前記置き換えられた回路図データに基づいて、プログラマブル部品の各端子の入出力動作を、該プログラマブル部品に対応する下位の論理情報が示す各入出力ポートの入出力動作に変換して、エミュレータ記述を生成する処理を
実行させるためのエミュレータ記述自動生成プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197420A JP3753021B2 (ja) | 2001-06-28 | 2001-06-28 | エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197420A JP3753021B2 (ja) | 2001-06-28 | 2001-06-28 | エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003016135A JP2003016135A (ja) | 2003-01-17 |
| JP3753021B2 true JP3753021B2 (ja) | 2006-03-08 |
Family
ID=19035026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001197420A Expired - Fee Related JP3753021B2 (ja) | 2001-06-28 | 2001-06-28 | エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3753021B2 (ja) |
-
2001
- 2001-06-28 JP JP2001197420A patent/JP3753021B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003016135A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6536031B2 (en) | Method for generating behavior model description of circuit and apparatus for logic verification | |
| US20080109780A1 (en) | Method of and apparatus for optimal placement and validation of i/o blocks within an asic | |
| US7185293B1 (en) | Universal hardware device and method and tools for use therewith | |
| JP5045393B2 (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
| JP4586926B2 (ja) | 回路検証装置、回路検証プログラムおよび回路検証方法 | |
| JP2008165748A (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
| US6629307B2 (en) | Method for ensuring correct pin assignments between system board connections using common mapping files | |
| US6658630B1 (en) | Method to translate UDPs using gate primitives | |
| US8943451B2 (en) | Hierarchical finite state machine generation for power state behavior in an electronic design | |
| US7519937B2 (en) | Circuit diagram processing system and method | |
| JP5056511B2 (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
| JP2007094506A (ja) | 回路検証システムと方法、及びプログラム | |
| JP3753021B2 (ja) | エミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラム | |
| US6968518B2 (en) | Method of resolving missing graphical symbols in computer-aided integrated circuit design | |
| JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
| US20150204944A1 (en) | Programmable logic device and verification method therefor | |
| US8166427B1 (en) | Tracing and reporting registers removed during synthesis | |
| JP5229834B2 (ja) | 回路設計方法、回路設計システム及び記録媒体 | |
| JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
| US20230110701A1 (en) | Techniques for design verification of domain crossings | |
| US20230205969A1 (en) | Techniques for modeling and verification of convergence for hierarchical domain crossings | |
| CN110110362B (zh) | 一种使用嵌入式命令设计芯片的方法 | |
| JP2010003195A (ja) | Ｉｐモデル生成装置、ｉｐモデル生成方法、およびｉｐモデル生成プログラム | |
| JP2002259487A (ja) | 多電源回路シミュレーション方法及び装置 | |
| CN117494625A (zh) | 芯片设计文件处理方法、装置、系统及相关设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
| TRDD | Decision of grant or rejection written | ||
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051116 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |