JP5229834B2 - 回路設計方法、回路設計システム及び記録媒体 - Google Patents
回路設計方法、回路設計システム及び記録媒体 Download PDFInfo
- Publication number
- JP5229834B2 JP5229834B2 JP2010531718A JP2010531718A JP5229834B2 JP 5229834 B2 JP5229834 B2 JP 5229834B2 JP 2010531718 A JP2010531718 A JP 2010531718A JP 2010531718 A JP2010531718 A JP 2010531718A JP 5229834 B2 JP5229834 B2 JP 5229834B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- port
- modules
- instance
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
まず、図1〜図3を参照して、本実施形態で処理するモジュールについて説明する。図1及び図2が、本実施形態において相互に接続する複数のモジュールの一態様を示し、図1が複数のモジュールを相互に接続する前の状態、図2が複数のモジュールを相互に接続した後の状態を示している。図3は、図1及び図2に対する上位階層のモジュールの一態様を示す図である。
次に、図4及び図5を参照して、本実施形態にかかる回路設計システムの概要を説明する。ここで、図4は、本実施形態にかかる回路設計システムの機能構成を示す図である。また、図5は、本実施形態にかかる回路設計システムのハードウェア構成を示すブロック図である。
次に、図6〜図14を参照して、本実施形態にかかる回路設計方法の具体例について説明する。本実施形態にかかる回路設計方法は、上述した回路設計システム200(図4及び図5参照)を用いて行うことができる。なお、後述するフローチャートにおける各ステップ(符号が付されていない部分的なステップを含む)は処理内容に矛盾を生じない範囲で任意に順番を変更して又は並列に実行することができる。
次に、図15を参照して、本実施形態にかかる回路設計の適用例について説明する。本実施形態にかかる回路設計は半導体試験装置に用いられる半導体デバイス(例えばASIC)の回路設計に適用することができる。
生成することができるため、より効果的にモデルの品質の向上及び設計生産性の向上を図ることができる。
Claims (11)
- 複数のモジュールを相互に接続するための回路設計方法であって、
前記複数のモジュールの入力ポート及び出力ポートを含むポート情報を取得するステップと、
前記複数のモジュールのうち、同一機能を有する複数のインスタンスを備えるモジュールがあることを示すインスタンス情報を取得するステップと、
前記ポート情報及び前記インスタンス情報に基づいて、前記複数のモジュールを相互に接続するように入力ポートと出力ポートを対応付けるステップと、
を含み、
所定のモジュールの出力ポートが、前記複数のインスタンスの各入力ポートに共通に接続されることを示す共通接続情報を取得するステップをさらに含み、
前記対応付けるステップは、前記インスタンス情報及び前記共通接続情報に基づいて前記ポート情報から仮ポート情報を生成し、当該仮ポート情報に基づいて前記複数のモジュールを相互に接続するように入力ポートと出力ポートを対応付けることを含む、方法。 - 前記インスタンス情報は、複数のインスタンスの個数を示すインスタンス個数情報を含む、請求項1記載の方法。
- 前記インスタンス情報は、複数のインスタンスをそれぞれ識別するインスタンス識別情報を含む、請求項1記載の方法。
- 前記対応付けるステップは、前記インスタンス情報に基づいて前記ポート情報から仮ポート情報を生成し、当該仮ポート情報に基づいて前記複数のモジュールを相互に接続するように入力ポートと出力ポートを対応付けることを含む、請求項1記載の方法。
- 前記ポート情報を取得するステップの前に、前記複数のモジュールを相互に接続して生成される上位モジュールに関する情報を取得するステップをさらに含む、請求項1記載の方法。
- 前記対応付けるステップの後に、前記対応付けられた接続情報を接続情報データベースとして記憶するステップをさらに含む、請求項1記載の方法。
- 前記対応付けるステップの後に、前記複数のモジュールを相互に接続して生成される上位モジュールのソースファイルを生成するステップをさらに含む、請求項1記載の方法。
- 前記対応付けるステップの後に、少なくとも、インスタンス名を示す情報、前記ポート情報、及び、前記複数のモジュールを相互に接続するための入力ポートと出力ポートの接続情報を表示するステップをさらに含む、請求項1記載の方法。
- 半導体試験装置に用いられる半導体デバイスの回路設計に適用される、請求項1から8のいずれかに記載の方法。
- 複数のモジュールを相互に接続するための回路設計システムであって、
前記複数のモジュールの入力ポート及び出力ポートを含むポート情報を取得するポート情報取得手段と、
前記複数のモジュールのうち、同一機能を有する複数のインスタンスを備えるモジュールがあることを示すインスタンス情報を取得するインスタンス情報取得手段と、
前記ポート情報及び前記インスタンス情報に基づいて、前記複数のモジュールを相互に接続するように入力ポートと出力ポートを対応付ける対応付け手段と、
を含み、
所定のモジュールの出力ポートが、前記複数のインスタンスの各入力ポートに共通に接続されることを示す共通接続情報を取得する手段をさらに含み、
前記対応付け手段は、前記インスタンス情報及び前記共通接続情報に基づいて前記ポート情報から仮ポート情報を生成し、当該仮ポート情報に基づいて前記複数のモジュールを相互に接続するように入力ポートと出力ポートを対応付けるよう構成された、システム。 - 複数のモジュールを相互に接続するためのプログラムを格納したコンピュータ読取り可能な記録媒体であって、
前記複数のモジュールの入力ポート及び出力ポートを含むポート情報を取得するステップと、
前記複数のモジュールのうち、同一機能を有する複数のインスタンスを備えるモジュールがあることを示すインスタンス情報を取得するステップと、
前記ポート情報及び前記インスタンス情報に基づいて、前記複数のモジュールを相互に接続するように入力ポートと出力ポートを対応付けるステップと、
を実行させるプログラムを格納し、
前記プログラムが、所定のモジュールの出力ポートが、前記複数のインスタンスの各入力ポートに共通に接続されることを示す共通接続情報を取得するステップをさらに含み、
前記対応付けるステップは、前記インスタンス情報及び前記共通接続情報に基づいて前記ポート情報から仮ポート情報を生成し、当該仮ポート情報に基づいて前記複数のモジュールを相互に接続するように入力ポートと出力ポートを対応付けることを含む、コンピュータ読取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010531718A JP5229834B2 (ja) | 2008-09-30 | 2009-09-25 | 回路設計方法、回路設計システム及び記録媒体 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008255056 | 2008-09-30 | ||
JP2008255056 | 2008-09-30 | ||
JP2010531718A JP5229834B2 (ja) | 2008-09-30 | 2009-09-25 | 回路設計方法、回路設計システム及び記録媒体 |
PCT/JP2009/004867 WO2010038387A1 (ja) | 2008-09-30 | 2009-09-25 | 回路設計方法、回路設計システム及び記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010038387A1 JPWO2010038387A1 (ja) | 2012-02-23 |
JP5229834B2 true JP5229834B2 (ja) | 2013-07-03 |
Family
ID=42073171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010531718A Expired - Fee Related JP5229834B2 (ja) | 2008-09-30 | 2009-09-25 | 回路設計方法、回路設計システム及び記録媒体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20110191739A1 (ja) |
JP (1) | JP5229834B2 (ja) |
KR (1) | KR20110081961A (ja) |
TW (1) | TWI409659B (ja) |
WO (1) | WO2010038387A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6364786B2 (ja) | 2014-01-24 | 2018-08-01 | 富士通株式会社 | 設計書管理プログラム、設計書管理方法および設計書管理装置 |
CN105718644A (zh) * | 2016-01-19 | 2016-06-29 | 深圳市同创国芯电子有限公司 | 一种现场可编程门阵列网表生成方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007114881A (ja) * | 2005-10-18 | 2007-05-10 | Elpida Memory Inc | 回路図作成装置、回路図作成エディタプログラム及び回路図作成方法 |
JP2008217365A (ja) * | 2007-03-02 | 2008-09-18 | Nec Corp | 集積回路のレイアウト設計支援装置、方法、プログラム、及びデータ構造 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1300265C (en) * | 1987-06-22 | 1992-05-05 | William Curtis Newman | Block diagram simulator |
US5220512A (en) * | 1990-04-19 | 1993-06-15 | Lsi Logic Corporation | System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data |
US5914889A (en) * | 1996-09-13 | 1999-06-22 | Lucent Technologies Inc. | Method and system for generating a mask layout of an optical integrated circuit |
US5896301A (en) * | 1996-10-25 | 1999-04-20 | Advanced Micro Devices, Inc. | Method for performing floorplan timing analysis using multi-dimensional feedback in a histogram and integrated circuit made using same |
US6026226A (en) * | 1996-10-28 | 2000-02-15 | Altera Corporation | Local compilation in context within a design hierarchy |
US6237007B1 (en) * | 1998-07-02 | 2001-05-22 | Micron Technology, Inc. | Verification of port list integrity in a hardware description language file |
US6817005B2 (en) * | 2000-05-25 | 2004-11-09 | Xilinx, Inc. | Modular design method and system for programmable logic devices |
US6996799B1 (en) * | 2000-08-08 | 2006-02-07 | Mobilygen Corporation | Automatic code generation for integrated circuit design |
US6684381B1 (en) * | 2000-09-29 | 2004-01-27 | Hewlett-Packard Development Company, L.P. | Hardware description language-embedded regular expression support for module iteration and interconnection |
US6539520B1 (en) * | 2000-11-28 | 2003-03-25 | Advanced Micro Devices, Inc. | Systems and methods for generating hardware description code |
US6865722B2 (en) * | 2002-12-17 | 2005-03-08 | International Business Machines Corporation | Method of automating chip power consumption estimation calculation |
US6823502B2 (en) * | 2002-12-31 | 2004-11-23 | Lsi Logic Corporation | Placement of configurable input/output buffer structures during design of integrated circuits |
US6959428B2 (en) * | 2003-06-19 | 2005-10-25 | Lsi Logic Corporation | Designing and testing the interconnection of addressable devices of integrated circuits |
US7979262B1 (en) * | 2005-12-19 | 2011-07-12 | Cadence Design Systems, Inc. | Method for verifying connectivity of electrical circuit components |
US7412669B1 (en) * | 2006-07-06 | 2008-08-12 | Xilinx, Inc. | Generation of graphical design representation from a design specification data file |
CN101246516B (zh) * | 2007-03-09 | 2010-06-02 | 知亿科技股份有限公司 | 可执行于计算机系统的电路设计修改方法 |
US8255845B2 (en) * | 2007-11-30 | 2012-08-28 | Cadence Design Systems, Inc. | System and method for generating flat layout |
WO2010053779A1 (en) * | 2008-11-07 | 2010-05-14 | Intrinsity, Inc. | A method for preparing re-architected designs for sequential equivalence checking |
US8549447B2 (en) * | 2010-04-24 | 2013-10-01 | Robert Eisenstadt | Integrated circuits with multiple I/O regions |
US8549454B1 (en) * | 2012-07-20 | 2013-10-01 | Xilinx, Inc. | System and method for automated configuration of design constraints |
US8782587B2 (en) * | 2012-07-30 | 2014-07-15 | Atrenta, Inc. | Systems and methods for generating a higher level description of a circuit design based on connectivity strengths |
-
2009
- 2009-09-25 US US13/121,829 patent/US20110191739A1/en not_active Abandoned
- 2009-09-25 JP JP2010531718A patent/JP5229834B2/ja not_active Expired - Fee Related
- 2009-09-25 KR KR1020117007390A patent/KR20110081961A/ko active IP Right Grant
- 2009-09-25 WO PCT/JP2009/004867 patent/WO2010038387A1/ja active Application Filing
- 2009-09-30 TW TW098133272A patent/TWI409659B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007114881A (ja) * | 2005-10-18 | 2007-05-10 | Elpida Memory Inc | 回路図作成装置、回路図作成エディタプログラム及び回路図作成方法 |
JP2008217365A (ja) * | 2007-03-02 | 2008-09-18 | Nec Corp | 集積回路のレイアウト設計支援装置、方法、プログラム、及びデータ構造 |
Also Published As
Publication number | Publication date |
---|---|
WO2010038387A1 (ja) | 2010-04-08 |
JPWO2010038387A1 (ja) | 2012-02-23 |
TW201019153A (en) | 2010-05-16 |
TWI409659B (zh) | 2013-09-21 |
KR20110081961A (ko) | 2011-07-15 |
US20110191739A1 (en) | 2011-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1441295A2 (en) | Expert system for guidance through a design flow for integrated circuits | |
US8037436B2 (en) | Circuit verification apparatus, a method of circuit verification and circuit verification program | |
JP2010033208A (ja) | 回路設計支援装置、回路設計支援プログラム、回路設計支援方法 | |
JP4078435B2 (ja) | 論理集積回路及び論理集積回路設計方法及び論理集積回路のハードウェア動作記述を生成するハードウェア記述生成方法 | |
US7493578B1 (en) | Correlation of data from design analysis tools with design blocks in a high-level modeling system | |
US10691867B2 (en) | Identifying root cause of layout versus schematic errors | |
CN105574246B (zh) | 版图的ip模块合成方法 | |
US7409650B2 (en) | Low power consumption designing method of semiconductor integrated circuit | |
JP5229834B2 (ja) | 回路設計方法、回路設計システム及び記録媒体 | |
EP1276060B1 (en) | Method of designing a timing budget | |
CN107784185B (zh) | 一种门级网表中伪路径的提取方法、装置及终端设备 | |
US8504953B2 (en) | Schematic generation visualization aid for netlists comprising analog circuits | |
US9275175B2 (en) | Integrated circuit clock tree visualizer | |
US7721171B2 (en) | Scheme to optimize scan chain ordering in designs | |
US8739093B1 (en) | Timing characteristic generation and analysis in integrated circuit design | |
JP5440094B2 (ja) | 回路設計装置及び方法 | |
US7287235B1 (en) | Method of simplifying a circuit for equivalence checking | |
US8156452B1 (en) | Method and apparatus for importing hardware description language into a system level design environment | |
CN110489814B (zh) | 一种通过在代码中提取数据流辅助芯片布局规划的方法 | |
US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
Masoumi et al. | New tool for converting high-level representations of finite state machines to verilog hdl | |
US20240046018A1 (en) | Logic circuit design method and logic circuit designing apparatus | |
US20090089723A1 (en) | Circuit design using a spreadsheet | |
CN115758953A (zh) | 用于生成网表的方法及装置、电子设备、存储介质 | |
Lee et al. | Message sequence charts for assertion-based verification |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130314 Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130313 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |